CN114388486A - 显示面板及其制作方法 - Google Patents
显示面板及其制作方法 Download PDFInfo
- Publication number
- CN114388486A CN114388486A CN202111544841.5A CN202111544841A CN114388486A CN 114388486 A CN114388486 A CN 114388486A CN 202111544841 A CN202111544841 A CN 202111544841A CN 114388486 A CN114388486 A CN 114388486A
- Authority
- CN
- China
- Prior art keywords
- electrode
- substrate
- signal line
- display panel
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 152
- 239000010409 thin film Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims 1
- 230000002159 abnormal effect Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 84
- 239000004065 semiconductor Substances 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000012780 transparent material Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000002042 Silver nanowire Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种显示面板及其制作方法,其中该显示面板包括:第一基板和第二基板,第一基板上设置有驱动电路;第二基板与第一基板对应设置,第二基板朝向第一基板的一侧设置有LED,驱动电路用于驱动LED发光。本申请提供的显示面板通过将驱动电路与电源线分别设置在上下两块基板上并将两块基板电性连接,可以解决电源供给在经过驱动电路中的薄膜晶体管时出现电压压降导致的显示异常问题。
Description
技术领域
本申请涉及显示技术领域,具体涉及一种显示面板及其制作方法。
背景技术
LED(Light Emitting Diode,LED)已经广泛被使用于电子设备中,LED组成的高密度显示器件具有高亮度、高对比度和高分辨率等优点,已经成为显示领域的焦点之一。LED搭配薄膜晶体管驱动的显示器中,LED与衬底基板上的驱动电路电连接,以通过驱动电路驱动LED芯片发光。
现有的显示面板中,部分结构需要采用金属线路,包括薄膜晶体管电极、LED的P电极和N电极以及提供电源的电源线(VDD和VSS)。其中,薄膜晶体管电极、LED的P/N电极均可使用1微米以下的较薄的金属,但电源线需要使用几微米至几十微米不等的尽可能厚的金属,由于金属层厚的结构电阻较小,可通过的电流大,例如电源线;而金属层较薄的结构电阻相对较大,容易造成电压损失引起电压降,例如薄膜晶体管电极。
现有的显示面板中将薄膜晶体管电极、LED的P/N电极以及电源线集成于一块基板上,电源线输出的电流在经过薄膜晶体管电极时容易造成电压损失引起电压压降问题,导致显示面板的显示异常。
发明内容
本申请实施例提供一种显示面板及其制作方法,通过将驱动电路与电源线分别设置在上下两块基板上并将两块基板电性连接,可以解决电源供给在经过驱动电路中的薄膜晶体管时出现电压压降导致的显示异常问题。
一方面,本申请实施例提供一种显示面板,其特征在于,包括:第一基板和第二基板,所述第一基板上设置有驱动电路;所述第二基板与所述第一基板对应设置,所述第二基板朝向所述第一基板的一侧设置有LED,所述驱动电路用于驱动所述LED发光。
可选地,在本申请的一些实施例中,所述驱动电路包括薄膜晶体管,所述薄膜晶体管包括栅极、源极和漏极;所述第二基板上设有第一接触电极和第二接触电极,所述第一接触电极与所述源极电性连接,所述第二接触电极与所述漏极电性连接。
可选地,在本申请的一些实施例中,所述第二基板还包括第一驱动信号线,所述第一驱动信号线与所述第二接触电极电性连接。
可选地,在本申请的一些实施例中,所述LED包括第一电极,所述第一电极与所述第一接触电极电性连接。
可选地,在本申请的一些实施例中,所述LED还包括第二电极;所述第二基板还包括第二驱动信号线,所述第二驱动信号线与所述第二电极电性连接。
可选地,在本申请的一些实施例中,所述第一电极和所述第二电极同侧设置。
可选地,在本申请的一些实施例中,所述第一基板还包括第三驱动信号线,所述第三驱动信号线的一端与所述漏极电性连接,所述第三驱动信号线的另一端与所述第一驱动信号线电性连接。
可选地,在本申请的一些实施例中,所述第一基板还包括扫描信号线,所述扫描信号线和所述栅极电性连接。
另一方面,本申请实施例还提供一种显示面板的制作方法,包括以下步骤:
在第一基板上制作驱动电路;在第二基板上制作LED,所述驱动电路用于驱动所述LED发光;将所述第一基板与所述第二基板对位,以形成显示面板。
可选地,在本申请的一些实施例中,所述在所述第一基板上制作驱动电路;在所述第二基板上制作LED;将所述第一基板与所述第二基板对位的步骤,具体包括:在所述第一基板上制作薄膜晶体管,所述薄膜晶体管包括源极、漏极和栅极;在所述第二基板上制作第一接触电极、第二接触电极和第一驱动信号线以及第二驱动信号线,所述LED包括第一电极和第二电极;其中,所述源极与所述第一接触电极电性连接,所述漏极与所述第二接触电极电性连接,所述第一驱动信号线与所述漏极电性连接,所述源极与所述第一电极电性连接,所述第二电极与所述第二驱动信号线电性连接,以形成显示面板。
本申请实施例提供一种显示面板及其制作方法,其中该显示面板包括:第一基板和第二基板,所述第一基板上设置有驱动电路;所述第二基板与所述第一基板对应设置,所述第二基板朝向所述第一基板的一侧设置有LED,所述驱动电路用于驱动所述LED发光。本申请提供的显示面板,通过将驱动电路与电源线分别设置在上下两块基板上并将两块基板电性连接,可以解决电源供给在经过驱动电路中的薄膜晶体管时出现电压压降导致的显示异常问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的第一种显示面板的结构示意图;
图2是本申请实施例提供的第二种显示面板的结构示意图;
图3是本申请实施例提供的显示面板的制作流程示意图。
其中:
100/200、显示面板,10、第一基板,20、驱动电路/薄膜晶体管,21、源极,22、栅极绝缘层,23、有源层,24、漏极,25、栅极,30、第二基板,31、第一接触电极,32、第二接触电极,33、缓冲层,34、层间介质层,40、LED,41、第一电极,42、第二电极,50、第一驱动信号线,60、第二驱动信号线,70、第三驱动信号线,71、第一子驱动信号线,72、第二子驱动信号线。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请实施例一种显示面板及其制作方法,通过将薄膜晶体管与电源线分别设置在上下两块基板上并将两块基板电性连接,可以解决电源供给在经过薄膜晶体管时出现电压降导致的显示异常问题。需说明的是,以下实施例的描述顺序不作为对实施例优选顺序的限定。另外,在本申请的描述中,术语“包括”是指“包括但不限于”。术语“第一”、“第二”、“第三”等仅仅作为标示使用,其用于区别不同对象,而不是用于描述特定顺序。
请参阅图1,图1是本申请实施例提供的第一种显示面板的结构示意图;如图1所示,本申请实施例提供一种显示面板100,显示面板100包括:第一基板10和第二基板30,第一基板10上设置有驱动电路20;第二基板30与第一基板10对应设置,第二基板30朝向第一基板10的一侧设置有LED40。驱动电路20用于驱动LED40发光。
在本申请实施例中,优选地,LED40为Micro LED。具体地,Micro LED芯片具有尺寸小、集成度高和自发光等特点,且在亮度、分辨率、对比度、能耗、使用寿命、响应速度和热稳定性等方面相较于传统显示技术具有更大的优势。
相较于现有技术中将薄膜晶体管电极以及提供电源的电源线(VDD和VSS)集成于一块基板上,其中,薄膜晶体管电极需使用较薄的金属,但电源线需使用尽可能厚的金属,由于电源线的金属层厚,其电阻较小,可通过的电流大,而金属层较薄的薄膜晶体管电极其电阻相对较大,电源线输出的电流在经过薄膜晶体管电极时容易造成电压损失引起电压压降问题,导致显示面板的显示异常。
本申请提供的显示面板100,通过将驱动电路20与电源线分别设置在上下两块基板上并将两块基板电性连接,可以解决电源供给在经过驱动电路中的薄膜晶体管时出现电压压降导致的显示异常问题。
在本申请实施例中,驱动电路20包括薄膜晶体管20,薄膜晶体管20包括栅极25、源极21和漏极24。
在本申请实施例中,第一基板10朝向第二基板30的一侧层叠设置有栅极25、栅极绝缘层22、有源层23、源极21、漏极24。第一基板10还包括扫描信号线(图中未示出),其中,扫描信号线和栅极25电性连接。本申请实施例中的薄膜晶体管20可以为顶栅氧化物薄膜晶体管20,或采用顶栅低温多晶硅技术制成的顶栅低温多晶硅薄膜晶体管20,本申请在此不作限定。
在本申请实施例中,第二基板30上设有第一接触电极31和第二接触电极32,第一接触电极31与源极21电性连接,第二接触电极32与漏极24电性连接。其中,第一接触电极31和第二接触电极32均为导电材料制成,可以与源极21和漏极24的材料相同,第一接触电极31和第二接触电极32的厚度范围在几微米至几十微米,本领域技术人员可根据实际需要设置,本申请在此不作限定。
在本申请实施例中,第二基板30上还设置有缓冲层33,第一接触电极31和第二接触电极32设置于缓冲层33上。具体的,第一基板10和第二基板30可以是玻璃基板或采用高分子聚合物制备的柔性基板,高分子聚合物可以为聚酰亚胺(PI)。缓冲层33可以为氧化硅(SiOx)层或氮化硅(SiNx)层,或者由氧化硅层与氮化硅层叠加构成的复合层。
在本申请实施例中,第二基板30还包括第一驱动信号线50,第一驱动信号线50与第二接触电极32电性连接。优选地,第一驱动信号线50用于提供电压驱动信号(VDD)。具体而言,第一驱动信号线50设置于缓冲层33上,第一驱动信号线50通过过孔(图中未示出)与第二接触电极32电性连接并向薄膜晶体管20的漏极24提供电压驱动信号(VDD)。进一步地,如图1所示,第二基板30上还包括层间介质层34,部分第一驱动信号线50位于层间介质层34,并通过设置于缓冲层33上的过孔与第二接触电极32电性连接。
在本申请实施例中,在第二基板30的缓冲层33上设置有LED40,LED40包括第一电极41,第一电极41与第一接触电极31电性连接。
在本申请实施例中,LED40还包括第二电极42,第一电极41与第二电极42相互绝缘设置。第二基板30还包括第二驱动信号线60,第二驱动信号线60与第二电极42电性连接。优选地,第二驱动信号线60用于向LED40的第二电极42提供电源开关信号(VSS)。本申请实施例中不限定第一电极41的具体类型,第一电极41可以是N电极,也即阴极,对应地,第二电极42为P电极,也即阳极;另外,第一电极41也可以是P电极,即阳极,对应地,第二电极42为N电极,也即阴极。优选地,图1中以第一电极41为P电极,第二电极42为N电极示意。
在本申请实施例中,LED40可以为透明LED40,也即LED40的各层结构均采用透明材质形成。如N型半导体层或P型半导体层可以采用氮化镓和砷化镓等透明材料。第一电极41和第二电极42也可以采用透明材质形成,本实施例中不限定形成第一电极41和第二电极42的透明材质的具体材料,可以是透明导电材料,如ITO(氧化铟锡)、IZO(氧化铟锌)等,也可以是透明超薄金属材料,如银纳米线(每根的粗细小于100纳米)等。
在本申请实施例中,第一电极41和第二电极42同侧设置,第一电极41和第二电极42均设置于缓冲层33上。同侧电极结构的LED40包括层叠设置的第一型半导体层(图中未示出)、有源层(图中未示出)和第二型半导体层(图中未示出),以及第一电极41和第二电极42;第一电极41和第二电极42位于LED半导体结构的同一侧,LED40结构包括LED半导体结构,以及位于LED半导体结构同一侧的第一电极41和第二电极42;需要说明的是,第一电极41和第二电极42的制作过程中,第一电极41位于第一型半导体层背离有源层的表面,然后将第一型半导体层、有源层进行刻蚀,暴露出部分第二型半导体层,然后在第二型半导体层朝向有源层的表面制作第二电极42,最终形成同侧电极LED结构。
本申请提供的显示面板通过将薄膜晶体管20设置于第一基板10上,将电源线和LED40设置于第二基板30上,通过将薄膜晶体管20的源极21和漏极24和第二基板30上对应的第一接触电极31和第二接触电极32电性连接,实现电源线和其它金属线路薄的信号线的分别设置以提高显示信号的稳定性,并可以解决电源供给在经过薄膜晶体管20时出现电压降导致的显示异常问题。
作为本申请的一个具体实施方式,请参阅图2,图2是本申请实施例提供的第二种显示面板的结构示意图;如图2所示,显示面板200和显示面板100的区别在于,显示面板200中第一基板10还包括第三驱动信号线70,第三驱动信号线70的一端与漏极24电性连接,第三驱动信号线70的另一端与第一驱动信号线50电性连接。
在本申请实施例中,第三驱动信号线70包括第一子驱动信号线71和第二子驱动信号线72,其中第一子驱动信号线71设置于第一基板10朝向第二基板30的一侧,第二子驱动信号线72设置于第一基板10与第二基板30之间,第一子驱动信号线71的一端与薄膜晶体管20的漏极24电性连接,第一子驱动信号线71的另一端与第二子驱动信号线72的一端电性连接,第二子驱动信号线72的另一端与第一驱动信号线50电性连接。
作为本申请的一个具体实施方式,第三驱动信号线70设置于第一基板10朝向第二基板30的一侧,显示面板200还包括导电结构(图中未示出),第三驱动信号线70通过该导电结构与第一驱动信号线50电性连接。具体地,导电结构可为一纵向导通的导电结构,即该导电结构在垂直于第一基板10的方向上导通。可选地,导电结构包括导电金属球等。本领域技术人员可根据实际需求设置,本申请实施例对此不做限定。
在本申请实施例中,显示面板200还包括第一基板10和第二基板30,第一基板10上设置有驱动电路20;第二基板30与第一基板10对应设置,第二基板30朝向第一基板10的一侧设置有LED40,驱动电路20用于驱动LED40发光。
在本申请实施例中,驱动电路20包括薄膜晶体管20,薄膜晶体管20包括栅极25、源极21和漏极24。具体地,第一基板10朝向第二基板30的一侧层叠设置有栅极25、栅极绝缘层22、有源层23、源极21、漏极24。第一基板10还包括扫描信号线(图中未示出),其中,扫描信号线和栅极25电性连接。本申请实施例中的薄膜晶体管20可以为顶栅氧化物薄膜晶体管20,或采用顶栅低温多晶硅技术制成的顶栅低温多晶硅薄膜晶体管20,本申请在此不作限定。
在本申请实施例中,第二基板30上设有第一接触电极31和第二接触电极32,第一接触电极31与源极21电性连接,第二接触电极32与漏极24电性连接。其中,第一接触电极31和第二接触电极32均为导电材料制成,可以与源极21和漏极24的材料相同,第一接触电极31和第二接触电极32的厚度范围在几微米至几十微米,本领域技术人员可根据实际需要设置,本申请在此不作限定。
在本申请实施例中,第二基板30上还设置有缓冲层33,第一接触电极31和第二接触电极32设置于缓冲层33上。具体的,第一基板10和第二基板30可以是玻璃基板或采用高分子聚合物制备的柔性基板,高分子聚合物可以为聚酰亚胺(PI)。缓冲层33可以为氧化硅(SiOx)层或氮化硅(SiNx)层,或者由氧化硅层与氮化硅层叠加构成的复合层。
在本申请实施例中,第二基板30还包括第一驱动信号线50,第一驱动信号线50与第二接触电极32电性连接。优选地,第一驱动信号线50用于提供电压驱动信号(VDD)。具体而言,第一驱动信号线50通过第三驱动信号线70向薄膜晶体管20的漏极24提供电压驱动信号(VDD)。进一步地,如图2所示,第二基板30上还包括层间介质层34,部分第一驱动信号线50位于层间介质层34,并通过设置于缓冲层33上的过孔将薄膜晶体管20的源极21和LED40的源极21电性连接。
在本申请实施例中,在第二基板30的缓冲层33上设置有LED40,LED40包括第一电极41,第一电极41与第一接触电极31电性连接。
在本申请实施例中,LED40还包括第二电极42,第一电极41与第二电极42相互绝缘设置。第二基板30还包括第二驱动信号线60,第二驱动信号线60与第二电极42电性连接。优选地,第二驱动信号线60用于向LED40的第二电极42提供电源开关信号(VSS)。本申请实施例中不限定第一电极41的具体类型,第一电极41可以是N电极,也即阴极,对应地,第二电极42为P电极,也即阳极;另外,第一电极41也可以是P电极,即阳极,对应地,第二电极42为N电极,也即阴极。优选地,图2中以第一电极41为P电极,第二电极42为N电极示意。
在本申请实施例中,LED40可以为透明LED40,也即LED40的各层结构均采用透明材质形成。如N型半导体层或P型半导体层可以采用氮化镓和砷化镓等透明材料。第一电极41和第二电极42也可以采用透明材质形成,本实施例中不限定形成第一电极41和第二电极42的透明材质的具体材料,可以是透明导电材料,如ITO(氧化铟锡)、IZO(氧化铟锌)等,也可以是透明超薄金属材料,如银纳米线(每根的粗细小于100纳米)等。
在本申请实施例中,第一电极41和第二电极42同侧设置,第一电极41和第二电极42均设置于缓冲层33上。同侧电极结构的LED40包括层叠设置的第一型半导体层(图中未示出)、有源层(图中未示出)和第二型半导体层(图中未示出),以及第一电极41和第二电极42;第一电极41和第二电极42位于LED半导体结构的同一侧,LED40结构包括LED半导体结构,以及位于LED半导体结构同一侧的第一电极41和第二电极42;需要说明的是,第一电极41和第二电极42的制作过程中,第一电极41位于第一型半导体层背离有源层的表面,然后将第一型半导体层、有源层进行刻蚀,暴露出部分第二型半导体层,然后在第二型半导体层朝向有源层的表面制作第二电极42,最终形成同侧电极LED结构。
本申请提供的显示面板通过将薄膜晶体管20设置于第一基板10上,将电源线和LED40设置于第二基板30上,通过将薄膜晶体管20的源极21和漏极24和第二基板30上对应的第一接触电极31和第二接触电极32电性连接,实现电源线和其它金属线路薄的信号线的分别设置以提高显示信号的稳定性,并可以解决电源供给在经过薄膜晶体管20时出现电压降导致的显示异常问题。
另一方面,请参阅图3,图3是本申请实施例提供的显示面板的制作流程示意图,如图3所示,本申请实施例还提供一种显示面板的制作方法,包括以下步骤:
S10、在第一基板10上制作驱动电路20。
在本申请实施例中,在第一基板10上采用传统工艺制作驱动电路20,其中,驱动电路20包括薄膜晶体管20,薄膜晶体管20包括栅极25、源极21和漏极24。具体地,在第一基板10朝向第二基板30的一侧依次制作栅极25、栅极绝缘层22、有源层23、源极21、漏极24。第一基板10上还包括扫描信号线和数据信号线,扫描信号线和栅极25电性连接,数据信号线和源极21电性连接。本申请实施例中的薄膜晶体管20可以为顶栅氧化物薄膜晶体管20,或采用顶栅低温多晶硅技术制成的顶栅低温多晶硅薄膜晶体管20,本申请在此不作限定。
S20、在第二基板30上制作LED40。
在本申请实施例中,在第二基板30上采用电镀或蒸镀工艺制作LED40的电极和提供电源电压的第一驱动信号线50(VDD)和第二驱动信号线60(VSS),其中,LED40包括相对设置的第一电极41和第二电极42,第一电极41与第一接触电极31电性连接。本申请实施例中不限定第一电极41的具体类型,第一电极41可以是N电极,也即阴极,对应地,第二电极42为P电极,也即阳极;另外,第一电极41也可以是P电极,即阳极,对应地,第二电极42为N电极,也即阴极。优选地,本申请实施例中以第一电极41为P电极,第二电极42为N电极示意。
在本申请实施例中,第一电极41和第二电极42同侧设置。同侧电极结构的LED40包括层叠设置的第一型半导体层、有源层和第二型半导体层,以及第一电极41和第二电极42;第一电极41和第二电极42位于LED半导体结构的同一侧,LED40结构包括LED半导体结构,以及位于LED半导体结构同一侧的第一电极41和第二电极42;需要说明的是,第一电极41和第二电极42的制作过程中,第一电极41位于第一型半导体层背离有源层的表面,然后将第一型半导体层、有源层进行刻蚀,暴露出部分第二型半导体层,然后在第二型半导体层朝向有源层的表面制作第二电极42,最终形成同侧电极LED结构。
进一步地,在第二基板30上制作第一接触电极31和第二接触电极32。其中,第一接触电极31和第二接触电极32均为导电材料制成,可以与源极21和漏极24的材料相同。进一步地,第二基板30上还设置有缓冲层33,第一接触电极31和第二接触电极32设置于缓冲层33上。具体的,第一基板10和第二基板30可以是玻璃基板或采用高分子聚合物制备的柔性基板,高分子聚合物可以为聚酰亚胺(PI)。缓冲层33可以为氧化硅(SiOx)层或氮化硅(SiNx)层,或者由氧化硅层与氮化硅层叠加构成的复合层。
进一步地,在第二基板30上制作第一驱动信号线50,第一驱动信号线50与第二接触电极32电性连接。优选地,第一驱动信号线50用于提供电压驱动信号(VDD)。具体而言,第一驱动信号线50通过第二接触电极32向薄膜晶体管20的漏极24提供电压驱动信号(VDD)。
进一步地,在第二基板30上制作第二驱动信号线60,第二驱动信号线60与第二电极42电性连接。优选地,第二驱动信号线60用于向LED40的第二电极42提供电源开关信号(VSS)。
S30、将第一基板10与第二基板30对位,以形成显示面板。
在本申请实施例中,将第二基板30上的第一接触电极31和第二接触电极32,分别与第一基板10上的源极21和漏极24电性连接,以完成显示面板的制作。其中,第一接触电极31和第二接触电极32均为导电材料制成,可以与源极21和漏极24的材料相同。
本申请实施例提供一种显示面板及其制作方法,其中该显示面板包括:第一基板10和第二基板30,第一基板10上设置有驱动电路20;第二基板30与第一基板10对应设置,第二基板30朝向第一基板10的一侧设置有LED40,驱动电路20用于驱动LED40发光。本申请提供的显示面板通过将薄膜晶体管20设置于第一基板10上,将电源线和LED40设置于第二基板30上,通过将薄膜晶体管20的源极21和漏极24和第二基板30上对应的第一接触电极31和第二接触电极32电性连接,实现电源线和其它金属线路薄的信号线的分别设置以提高显示信号的稳定性,并可以解决电源供给在经过薄膜晶体管20时出现电压降导致的显示异常问题。
以上对本申请实施例所提供的一种显示面板及其制作方法进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种显示面板,其特征在于,包括:
第一基板,所述第一基板上设置有驱动电路;
第二基板,所述第二基板与所述第一基板对应设置,所述第二基板朝向所述第一基板的一侧设置有LED,所述驱动电路用于驱动所述LED发光。
2.根据权利要求1所述的显示面板,其特征在于,所述驱动电路包括薄膜晶体管,所述薄膜晶体管包括栅极、源极和漏极;
所述第二基板上设有第一接触电极和第二接触电极,所述第一接触电极与所述源极电性连接,所述第二接触电极与所述漏极电性连接。
3.根据权利要求2所述的显示面板,其特征在于,所述第二基板还包括第一驱动信号线,所述第一驱动信号线与所述第二接触电极电性连接。
4.根据权利要求2所述的显示面板,其特征在于,所述LED包括第一电极,所述第一电极与所述第一接触电极电性连接。
5.根据权利要求4所述的显示面板,其特征在于,所述LED还包括第二电极;所述第二基板还包括第二驱动信号线,所述第二驱动信号线与所述第二电极电性连接。
6.根据权利要求5所述的显示面板,其特征在于,所述第一电极和所述第二电极同侧设置。
7.根据权利要求3所述的显示面板,其特征在于,所述第一基板还包括第三驱动信号线,所述第三驱动信号线的一端与所述漏极电性连接,所述第三驱动信号线的另一端与所述第一驱动信号线电性连接。
8.根据权利要求1所述的显示面板,其特征在于,所述第一基板还包括扫描信号线,所述扫描信号线和所述栅极电性连接。
9.一种显示面板的制作方法,其特征在于,包括以下步骤:
在第一基板上制作驱动电路;
在第二基板上制作LED,所述驱动电路用于驱动所述LED发光;
将所述第一基板与所述第二基板对位,以形成显示面板。
10.根据权利要求9所述的显示面板的制作方法,其特征在于,所述在所述第一基板上制作驱动电路;在所述第二基板上制作LED;将所述第一基板与所述第二基板对位的步骤,具体包括:
在所述第一基板上制作薄膜晶体管,所述薄膜晶体管包括源极、漏极和栅极;
在所述第二基板上制作第一接触电极、第二接触电极和第一驱动信号线以及第二驱动信号线,所述LED包括第一电极和第二电极;其中,
所述源极与所述第一接触电极电性连接,所述漏极与所述第二接触电极电性连接,所述第一驱动信号线与所述漏极电性连接,所述源极与所述第一电极电性连接,所述第二电极与所述第二驱动信号线电性连接,以形成显示面板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111544841.5A CN114388486A (zh) | 2021-12-16 | 2021-12-16 | 显示面板及其制作方法 |
US17/623,478 US20240047464A1 (en) | 2021-12-16 | 2021-12-22 | Display panel and manufacture method thereof |
PCT/CN2021/140392 WO2023108748A1 (zh) | 2021-12-16 | 2021-12-22 | 显示面板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111544841.5A CN114388486A (zh) | 2021-12-16 | 2021-12-16 | 显示面板及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114388486A true CN114388486A (zh) | 2022-04-22 |
Family
ID=81198487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111544841.5A Pending CN114388486A (zh) | 2021-12-16 | 2021-12-16 | 显示面板及其制作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240047464A1 (zh) |
CN (1) | CN114388486A (zh) |
WO (1) | WO2023108748A1 (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101274785B1 (ko) * | 2006-06-30 | 2013-06-13 | 엘지디스플레이 주식회사 | 유기 전계 발광 표시 장치 및 이의 제조 방법 |
TW201501283A (zh) * | 2013-06-25 | 2015-01-01 | Hon Hai Prec Ind Co Ltd | 發光顯示器 |
TW201503326A (zh) * | 2013-07-05 | 2015-01-16 | Hon Hai Prec Ind Co Ltd | 具有觸控功能的發光顯示器 |
CN104281305A (zh) * | 2013-07-10 | 2015-01-14 | 鸿富锦精密工业(深圳)有限公司 | 具有触控功能的发光显示器 |
CN107871752B (zh) * | 2017-10-17 | 2019-11-15 | 深圳市华星光电技术有限公司 | 微型led显示面板及微型led显示器 |
KR102411775B1 (ko) * | 2017-11-10 | 2022-06-23 | 주식회사 루멘스 | 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치 |
KR20190137458A (ko) * | 2018-06-01 | 2019-12-11 | 삼성전자주식회사 | Led를 이용한 디스플레이 모듈 제조방법 |
-
2021
- 2021-12-16 CN CN202111544841.5A patent/CN114388486A/zh active Pending
- 2021-12-22 US US17/623,478 patent/US20240047464A1/en active Pending
- 2021-12-22 WO PCT/CN2021/140392 patent/WO2023108748A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2023108748A1 (zh) | 2023-06-22 |
US20240047464A1 (en) | 2024-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11800783B2 (en) | Array substrate, stretchable display device, and method for manufacturing array substrate | |
CN107302011B (zh) | 显示装置 | |
CN109309101B (zh) | 显示面板及显示装置 | |
WO2022001431A1 (zh) | 阵列基板及其制备方法、显示面板 | |
CN109216376A (zh) | 显示装置 | |
CN111261057B (zh) | 显示面板以及显示装置 | |
US20210327906A1 (en) | Tft backplane and micro-led display | |
US11063108B2 (en) | Organic light emitting diode array substrate and electronic device | |
KR20200002733A (ko) | 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법 | |
CN109599421B (zh) | Oled显示装置及其制作方法 | |
US11257852B2 (en) | Circuit backplane of display panel, method for manufacturing the circuit backplane, and display panel | |
CN111276474A (zh) | 显示面板以及显示装置 | |
KR102051122B1 (ko) | 표시 장치 | |
US20240113153A1 (en) | Method for making micro-led display panel | |
CN112736096A (zh) | 一种显示基板的制备方法、显示基板及显示装置 | |
CN110854157A (zh) | 一种显示面板及其制作方法、显示装置 | |
CN115117135A (zh) | 显示面板 | |
CN114388486A (zh) | 显示面板及其制作方法 | |
JP2000164347A (ja) | 表示装置及びその製造方法 | |
KR20200006843A (ko) | 반도체 발광소자를 이용한 디스플레이 장치 | |
KR20200000244A (ko) | 반도체 발광소자를 이용한 디스플레이 장치 | |
US11335760B2 (en) | Display panel having portion of encapsulation layer located in hollow region that is direct contact with first inorganic layer, manufacturing method thereof, and display device having the same | |
CN214588854U (zh) | 一种显示基板及显示装置 | |
CN111627379B (zh) | 显示面板、显示模组及显示装置 | |
CN112242413B (zh) | 灯板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |