CN114388038A - 存储器设备及其操作方法 - Google Patents

Abstract

本文中提供的是能够在一个就绪/忙碌时段中完成模糊‑精细编程操作的存储器设备。该存储器设备可以包括：多个存储器单元，这些存储器单元被配置为形成多个页；外围电路，该外围电路被配置为在多个页中的与被选择的页相邻的页上执行第一编程操作，并且在被选择的页上执行第二编程操作；以及控制逻辑，该控制逻辑被配置为控制外围电路：从存储器控制器连续接收与被选择的页相邻的页的最低有效位(LSB)页数据、被选择的页的中间有效位(CSB)页数据和最高有效位(MSB)页数据，将与被选择的页相邻的页的LSB页数据编程到与被选择的页相邻的页，获得先前存储在被选择的页中的、被选择的页的LSB页数据，并且将被选择的页的LSB页数据、CSB页数据以及MSB页数据编程到被选择的页。

Description

存储器设备及其操作方法

相关申请的交叉引用

本申请要求于2020年10月20日提交的韩国专利申请号10-2020-0136182的优先权，上述申请的全部内容通过引用并入本文。

技术领域

本文描述的一个或多个实施例涉及存储器设备以及操作存储器设备的方法。

背景技术

存储设备可以在诸如计算机、智能电话或智能平板的主机设备的控制下存储数据。存储设备的示例包括在磁盘上存储数据的硬盘驱动器(HDD)和在半导体存储器(例如，非易失性存储器)中存储数据的固态驱动器(SSD)或存储器卡。

存储设备可以包括存储器控制器来控制数据在存储器设备中的存储。存储器设备可以被分类为易失性存储器和非易失性存储器。非易失性存储器的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变型随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电型RAM(FRAM)等。

发明内容

本公开的各种实施例涉及能够在一个就绪/忙碌时段中完成模糊-精细编程操作的存储器设备，以及操作存储器设备的方法。

本公开的一个实施例可以提供一种存储器设备，该存储器设备包括：多个存储器单元，这些存储器单元被配置为形成多个页；外围电路，该外围电路被配置为在多个页中的与被选择的页相邻的页上执行第一编程操作，并且在被选择的页上执行第二编程操作；以及控制逻辑，该控制逻辑被配置为控制外围电路：从存储器控制器连续地接收与被选择的页相邻的页的最低有效位(LSB)页数据、被选择的页的中间有效位(CSB)页数据和最高有效位(MSB)页数据，将与被选择的页相邻的页的LSB页数据编程到与被选择的页相邻的页，获得先前存储在被选择的页中的、被选择的页的LSB页数据，并且将被选择的页的LSB页数据、CSB页数据以及MSB页数据编程到被选择的页。

本公开的一个实施例可以提供一种存储器设备，该存储器设备包括：多个存储器单元，这些存储器单元被配置为形成多个页；外围电路，该外围电路被配置为在多个页中的与被选择的页相邻的页上执行第一编程操作，并且在被选择的页上执行第二编程操作；以及控制逻辑，该控制逻辑被配置为控制外围电路控制执行第一编程操作和第二编程操作。控制逻辑可以包括：地址控制器，该地址控制器被配置为基于第二编程操作待在其上被执行的目标地址来生成新地址；以及编程控制器，该编程控制器被配置为基于新地址来输出操作信号，以执行第一编程操作和第二编程操作。

本公开的一个实施例可以提供一种操作存储器设备的方法，该存储器设备包括被配置为形成多个页的多个存储器单元。该方法可以包括：从存储器控制器连续地接收多个页中的与被选择的页相邻的页的最低有效位(LSB)页数据、被选择的页的中间有效位(CSB)页数据和最高有效位(MSB)页数据；执行将与被选择的页相邻的页的LSB页数据编程到与被选择的页相邻的页的第一编程操作；执行读取先前存储在被选择的页中的、被选择的页的LSB页数据的恢复操作；以及执行将通过对被选择的页的LSB页数据、CSB页数据和MSB页数据进行组合而生成的数据编程到被选择的页的第二编程操作。

本公开的一个实施例可以提供一种操作存储器设备的方法，该方法包括：从存储器控制器连续地接收最低有效位(LSB)页数据、中间有效位(CSB)页数据和最高有效位(MSB)页数据；在与被选择的页相邻的页上执行模糊编程操作；在被选择的页上执行恢复操作；以及在被选择的页中执行精细编程操作，其中模糊编程操作、恢复操作和精细编程操作在忙碌时段期间被执行。

附图说明

图1图示了存储设备的一个实施例。

图2图示了存储器设备的一个实施例。

图3图示了存储器单元阵列的一个实施例。

图4图示了描述单次编程(one-shot program)的一个实施例。

图5图示了I/O瓶颈现象的一个示例。

图6图示了描述模糊-精细编程(foggy-fine program)的一个实施例。

图7A和图7B图示了模糊-精细编程的一个实施例。

图8A和图8B是用于描述在模糊-精细编程操作期间可能发生的I/O瓶颈现象的图。

图9图示了就绪-忙碌信号。

图10图示了用于减少I/O瓶颈现象的编程方法和就绪/忙碌信号的实施例。

图11图示了执行编程操作的存储器设备的一个实施例。

图12图示了目标字线被编程的过程的一个实施例。

图13图示了I/O瓶颈现象的一个示例。

图14图示了操作存储器设备的方法的一个实施例。

图15图示了存储器控制器的一个实施例。

图16图示了存储器卡系统的一个实施例。

图17图示了固态驱动器(SSD)系统的一个实施例。

图18图示了用户系统的一个实施例。

具体实施方式

引入本文中描述的实施例中的结构描述或功能描述仅用于描述本公开的实施例。描述不应被解释为限于说明书或申请中描述的实施例。现在将在下文中参考其中示出了本公开的优选实施例的附图来更全面地描述各种实施例，使得本领域技术人员可以容易地实现本公开的技术思想。

图1是图示了存储设备50的一个实施例的框图，存储设备50可以包括存储器设备100和存储器控制器200。存储设备50可以在主机300的控制下存储数据。主机300的示例包括蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视、平板PC、或车载信息娱乐系统。

取决于主机接口，存储设备50可以被制造为各种存储设备中的任何一种，主机接口是用于与主机300进行通信的通信系统。例如，数据存储设备50可以是SSD、MMC、eMMC、RS-MMC、或micro-MMC类型的多媒体卡、SD、mini-SD、micro-SD类型的安全数字卡、通用串行总线(USB)存储设备、通用闪存(UFS)设备、个人计算机存储器卡国际协会(PCMCIA)卡类型的存储设备、外围组件互连(PCI)卡类型的存储设备、PCI-快速(PCI-E)类型的存储设备、紧凑型闪存(CF)卡、智能媒体卡、以及记忆棒。

存储设备50可以被制造为具有各种封装类型中的任何一种。示例包括：叠层封装(POP)类型、系统级封装(SIP)类型、片上系统(SOC)类型、多芯片封装(MCP)类型、板上芯片(COB)类型、晶圆级制造封装(WFP)类型、以及晶圆级堆叠封装(WSP)类型。

存储器设备100可以在存储器控制器200的控制下存储数据并执行其他操作。存储器设备100可以包括至少一个存储器单元阵列，存储器单元阵列包括被配置为存储数据的多个存储器单元。每个存储器单元阵列可以包括多个存储器块，其中每个存储器块包括多个存储器单元。多个存储器单元可以形成多个页。在一个实施例中，每个页可以是用于对存储器设备100中的数据进行排序或者从存储器设备100读取所存储的数据的单位。每个存储器块可以是用于擦除数据的单位。

存储器设备100的示例包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存设备、电阻式随机存取存储器(RRAM)、相变型随机存取存储器(PRAM)、磁阻式随机存取存储器(MRAM)、铁电型随机存取存储器(FRAM)、或者自旋转移力矩随机存取存储器(STT-RAM)。为了说明起见，假设存储器设备100是NAND闪存。

存储器设备100可以以二维阵列结构或三维阵列结构来实现。为了例示的目的，将描述三维阵列结构。本文描述的实施例可以被应用于其中电荷存储层由导电浮栅(FG)形成的闪存设备、或者其他类型的存储器设备，诸如但不限于其中电荷存储层由绝缘层形成的电荷捕获闪存(CTF)存储器。

在一个实施例中，存储器设备100可以以在每个存储器单元中存储一个数据位的单级单元(SLC)方式操作。在一个实施例中，存储器设备100可以被操作为在每个存储器单元中存储至少两个数据位。例如，存储器设备100可以以在每个存储器单元中存储两个数据位的多级单元(MLC)方式、在每个存储器单元中存储三个数据位的三级单元(TLC)方式、或者在每个存储器单元中存储四个数据位的四级单元(QLC)方式操作。

存储器设备100可以从存储器控制器200接收命令和地址，并且访问存储器单元阵列的由地址中的对应地址选择的区域。例如，存储器设备100可以在由地址选择的区域上执行与命令相对应的操作。响应于所接收的命令，存储器设备100可以执行例如写入(编程)操作、读取操作或擦除操作。例如，当编程命令被接收到时，存储器设备100可以在由地址选择的区域中对数据进行编程。如果读取命令被接收到，则存储器设备100可以从由地址选择的区域读取数据。如果擦除命令被接收到，则存储器设备100可以从由地址选择的区域擦除数据。

存储器设备100可以以单次编程方案或模糊-精细编程方案来执行编程操作。在存储器设备100以单次编程方案来执行编程操作的情况下，存储器设备100可以从存储器控制器200接收所有的最低有效位(LSB)页数据LSB_DATA、中间有效位(CSB)页数据CSB_DATA、以及最高有效位(MSB)页数据MSB_DATA，并且然后将被选择的存储器单元同时编程到目标编程状态。

在存储器设备100以模糊-精细编程方案来执行编程操作的情况下，存储器设备100可以在被选择的页上对LSB页数据LSB_DATA进行编程。随后，存储器设备100可以从存储器控制器200接收CSB页数据CSB_DATA和MSB页数据MSB_DATA，并且通过模糊编程操作和精细编程操作来对存储器单元进行编程。因此，编程操作可以在被选择的页上被连续执行。

然而，当单次编程方案被使用时，由于耦合到被选择的字线的存储器单元被同时编程到目标编程状态，因此在与被选择的字线相邻的字线上可能会发生干扰现象。此外，当模糊-精细编程方案被使用时，由于编程操作在被选择的页上被连续执行，因此在数据传输和数据编程之间可能会发生I/O瓶颈现象。

为了防止干扰现象和I/O瓶颈现象，本文描述的一个或多个实施例提供了控制从存储器控制器200接收的地址的方法。

在一个实施例中，存储器设备100可以包括地址控制器150，地址控制器150控制待在其上执行编程操作的地址。在存储器设备100执行编程操作的同时，存储器设备100可以从存储器控制器200接收与编程命令相对应的地址和数据。地址可以是例如物理块地址(PBA)。

在一个实施例中，地址控制器150可以控制从存储器控制器200接收的地址，例如，地址控制器150可以基于从存储器控制器200接收的地址来生成新地址。例如，当从存储器控制器200接收的地址是与第N(N是自然数)字线相对应的地址时，地址控制器150可以生成并输出通过将分别与第N+1字线和第N字线对应的地址进行组合而获得的新地址，以在第N+1(N是自然数)字线上对LSB页数据LSB_DATA进行编程。第N字线可以是目标字线。

在一个实施例中，存储器设备100可以包括编程控制器170，编程控制器170从地址控制器150接收通过将分别与第N+1字线和第N字线对应的地址进行组合而获得的地址，并且控制编程操作。例如，为了在第N+1字线上对从存储器控制器200接收的数据片中的LSB页数据LSB_DATA进行编程，编程控制器170可以输出与第N+1字线相对应的地址，并且然后输出用于指示待在第N+1字线上执行的编程操作的操作信号。

此后，编程控制器170可以输出与作为目标字线的第N字线相对应的地址，并且然后输出操作信号，该操作信号用于指示在第N字线上执行针对CSB页数据CSB_DATA、MSB页数据MSB_DATA以及从第N字线读取的LSB页数据LSB_DATA的编程操作。

这样，由于LSB页数据LSB_DATA被编程到与目标字线相邻的字线，因此发生干扰现象的可能性可以被减小或完全防止。此外，存储器设备100可以从存储器控制器200连续地接收LSB页数据LSB_DATA、CSB页数据CSB_DATA和MSB页数据MSB_DATA，使得发生I/O瓶颈现象的可能性可以被减小或防止。

存储器控制器200可以控制存储设备50的整体操作。当电源电压被施加到存储设备50时，存储器控制器200可以执行固件。在存储器设备100是闪存设备100的情况下，存储器控制器200可以执行用于控制主机300与存储器设备100之间的通信的固件(例如，闪存转换层(FTL))。

在一个实施例中，存储器控制器200可以包括固件，该固件从主机300接收数据和逻辑块地址(LBA)，并且将LBA转换为指示数据待被存储在其中的存储器单元的地址的物理块地址(PBA)，其中存储器单元被包括在存储器设备100中。存储器控制器200可以将指示逻辑块地址(LBA)与物理块地址(PBA)之间的映射关系的逻辑-物理地址映射表存储在缓冲存储器中。

存储器控制器200可以响应于来自主机300的请求来控制存储器设备100执行编程操作、读取操作或擦除操作。例如，如果从主机300接收到编程请求，则存储器控制器200可以将编程请求改变为编程命令，并且将编程命令、PBA和数据提供给存储器设备100。如果从主机300接收到读取请求连同LBA，则存储器控制器200可以将读取请求改变为读取命令，选择与LBA相对应的PBA，并且将读取命令和PBA提供给存储器设备100。如果从主机300接收到擦除请求连同LBA，则存储器控制器200可以将擦除请求改变为擦除命令，选择与LBA相对应的PBA，并且将擦除命令和PBA提供给存储器设备100。

在一个实施例中，存储器控制器200可以在没有来自主机300的请求的情况下自主地生成编程命令、地址和数据，并且可以将它们传输到存储器设备100。例如，存储器控制器200可以向存储器设备100提供命令、地址和数据来执行后台操作。后台操作的示例包括用于损耗平衡的编程操作和用于垃圾收集的编程操作。

在一个实施例中，存储设备50可以进一步包括缓冲存储器。存储器控制器200可以控制主机300和缓冲存储器之间的数据交换。在一个实施例中，存储器控制器200可以将用于控制存储器设备100的系统数据临时存储在缓冲存储器中。例如，存储器控制器200可以将从主机300输入的数据临时存储到缓冲存储器，并且然后将临时存储在缓冲存储器中的数据传输到存储器设备100。

在各种实施例中，缓冲存储器可以被用作存储器控制器200的操作存储器或高速缓冲存储器。缓冲存储器可以存储待由存储器控制器200执行的命令或代码。在一个实施例中，缓冲存储器可以存储待由存储器控制器200处理的数据。缓冲存储器可以是例如SRAM或DRAM，诸如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、DDR4 SDRAM、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)或rambus动态随机存取存储器(RDRAM)。

在各种实施例中，缓冲存储器可以在存储设备50的外部，例如，存储设备50外部的易失性存储器设备可以执行缓冲存储器的功能。

在一个实施例中，存储器控制器200可以控制至少两个或更多个存储器设备。在这种情况下，存储器控制器200可以以交错的方式来控制存储器设备，以增强操作性能。

主机300可以使用各种通信方法中的至少一种来与存储设备50通信。示例包括通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)、以及低负载DIMM(LRDIMM)通信方法。

图2是图示了图1的存储器设备100的一个实施例的图。参考图2，存储器设备100可以包括存储器单元阵列110、外围电路120和控制逻辑130。

存储器单元阵列110可以包括通过行线RL而被耦合到行解码器121的多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz可以通过位线BL1至BLn而被耦合到页缓冲器组123。存储器块BLK1至BLKz中的每个存储器块可以包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元。与同一字线耦合的存储器单元可以被定义为一个页。因此，每个存储器块可以包括多个页。

行线RL可以包括至少一个源极选择线、多个字线和至少一个漏极选择线。

存储器单元阵列110中包括的存储器单元中的每个存储器单元可以由能够存储单个数据位的单级单元(SLC)、能够存储两个数据位的多级单元(MLC)、能够存储三个数据位的三级单元(TLC)或者能够存储四个数据位的四级单元(QLC)形成。

外围电路120可以在控制逻辑130的控制下，对存储器单元阵列110的被选择的区域执行编程操作、读取操作或擦除操作。外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以在控制逻辑130的控制下，向行线RL和位线BL1至BLn施加各种操作电压或者对所施加的电压进行放电。

外围电路120可以包括行解码器121、电压发生器122、页缓冲器组123、列解码器124、输入/输出电路125和感测电路126。行解码器121通过行线RL而被耦合到存储器单元阵列110。行线RL可以包括至少一个源极选择线、多个字线和至少一个漏极选择线。在一个实施例中，字线可以包括普通字线和虚设字线。在一个实施例中，行线RL可以进一步包括管道选择线。

行解码器121可以对从控制逻辑130接收的行地址RADD进行解码。行解码器121可以响应于经解码的地址来选择存储器块BLK1至BLKz中的至少一个存储器块。行解码器121可以响应于经解码的地址来选择被选择的存储器块的至少一个字线WL，使得从电压发生器122生成的电压被施加到至少一个字线WL。

例如，在编程操作期间，行解码器121可以将编程电压施加到被选择的字线，并且可以将编程通过电压(具有与编程电压的电平不同的电平(例如，低于编程电压的电平))施加到未被选择的字线。在编程验证操作期间，行解码器121可以将验证电压施加到被选择的字线，并且可以将验证通过电压(例如，高于验证电压)施加到未被选择的字线。在读取操作期间，行解码器121可以将读取电压施加到被选择的字线，并且可以将读取通过电压(例如，高于读取电压)施加到未被选择的字线。

在一个实施例中，存储器设备100的擦除操作可以在存储器块的基础上执行。在擦除操作期间，行解码器121可以响应于经解码的地址来选择一个存储器块。在擦除操作期间，行解码器121可以将参考(例如，接地)电压施加到与被选择的存储器块耦合的字线。

电压发生器122可以在控制逻辑130的控制下操作，以使用被提供给存储器设备100的外部电源电压来生成多个电压。例如，电压发生器122可以响应于操作信号OPSIG而生成待用于编程操作、读取操作和擦除操作的各种操作电压Vop。在一个实施例中，电压发生器122可以在控制逻辑130的控制下生成编程电压、验证电压、通过电压、读取电压、擦除电压和/或其他电压。

在一个实施例中，电压发生器122可以通过调节外部电源电压来生成内部电源电压。内部电源电压可以被用作例如存储器设备100的操作电压。

在一个实施例中，电压发生器122可以使用外部电源电压或内部电源电压来生成多个电压。例如，电压发生器122可以包括多个抽运电容器，以接收内部电源电压并且通过在控制逻辑130的控制下选择性地激活多个抽运电容器来生成多个电压。所生成的电压可以由行解码器121提供给存储器单元阵列110。

页缓冲器组123可以包括分别通过第一位线至第n位线BLl至BLn而被耦合到存储器单元阵列110的第一页缓冲器至第n页缓冲器PB1至PBn。第一页缓冲器至第n页缓冲器PB1至PBn可以在控制逻辑130的控制下操作。例如，第一页缓冲器至第n页缓冲器PB1至PBn可以响应于页缓冲器控制信号PBSIGNALS而操作。在一个实施例中，在读取操作或验证操作期间，第一页缓冲器至第n页缓冲器PB1至PBn可以临时存储通过第一位线至第n位线BL1至BLn接收的数据，或者可以感测第一位线至第n位线BL1至BLn的电压或电流。

在编程操作期间，当编程电压被施加到被选择的字线时，第一页缓冲器至第n页缓冲器PB1至PBn可以将通过输入/输出电路125接收的数据DATA通过第一位线至第n位线BL1至BLn传输到被选择的存储器单元。基于所传输的数据DATA，被选择的页中的存储器单元被编程。在编程验证操作期间，第一页缓冲器至第n页缓冲器PB1至PBn可以通过感测经由第一位线至第n位线BL1至BLn从被选择的存储器单元接收的电压或电流来读取页数据。

在读取操作期间，第一页缓冲器至第n页缓冲器PB1至PBn可以通过第一位线至第n位线BL1至BLn从被选择的页的存储器单元读取数据DATA，并且可以在列解码器124的控制下，将所读取的数据DATA输出到数据输入/输出电路125。

在擦除操作期间，第一页缓冲器至第n页缓冲器PB1至PBn可以将第一位线至第n位线BL1至BLn浮置，或者向第一位线至第n位线BL1至BLn施加擦除电压。

列解码器124可以响应于列地址CADD而在输入/输出电路125和页缓冲器组123之间传输数据。例如，列解码器124可以通过数据线DL来与第一页缓冲器至第n页缓冲器PB1至PBn交换数据，或者可以通过列线CL来与输入/输出电路125交换数据。

输入/输出电路125可以将从参考图1描述的存储器控制器(例如，图1的200)接收的命令CMD或地址ADDR传输到控制逻辑130，或者可以与列解码器124交换数据DATA。

在读取操作或验证操作期间，感测电路126可以响应于使能位信号VRYBIT而生成参考电流，并且可以将从页缓冲器组123接收的感测电压VPB与由参考电流生成的参考电压进行比较，并且输出通过信号PASS或失败信号FAIL。

控制逻辑130可以响应于命令CMD和地址ADDR而输出操作信号OPSIG、行地址RADD、页缓冲器控制信号PBSIGNALS、以及使能位信号VRYBIT，并且可以相应地控制外围电路120。例如，控制逻辑130可以响应于子块读取命令和地址来控制被选择的存储器块的读取操作。控制逻辑130可以响应于子块擦除命令和地址来控制被选择的存储器块中包括的被选择的子块的擦除操作。附加地，控制逻辑130可以响应于通过信号PASS或失败信号FAIL而确定在验证操作期间目标存储器单元是否已经通过验证。

在一个实施例中，控制逻辑130可以包括地址控制器150和编程控制器170。在一个实施例中，地址控制器150和编程控制器170可以在控制逻辑130的外部。例如，地址控制器150可以在行解码器121中。在一个实施例中，地址控制器150和编程控制器170可以在外围电路120中。

在一个实施例中，地址控制器150可以控制从存储器控制器(例如，图1的200)接收的地址ADDR。例如，地址控制器150可以基于从存储器控制器(例如，图1的200)接收的并且与被选择的字线相对应的地址来生成新地址。从地址控制器150生成的地址可以是通过将分别与被选择的字线和同被选择的字线相邻的字线相对应的地址进行组合而获得的地址。

在一个实施例中，编程控制器170可以基于从地址控制器150生成的地址来控制外围电路120，以执行编程操作。例如，编程控制器170可以控制外围电路120来将LSB页数据LSB_DATA编程到与被选择的字线相邻的字线的存储器单元，并且然后可以读取被编程到被选择的字线的存储器单元的数据。

随后，编程控制器170可以控制外围电路120在被选择的字线的存储器单元上对从存储器控制器(例如，图1的200)接收的所读取的LSB页数据LSB_DATA、CSB页数据CSB_DATA和MSB页数据MSB_DATA进行编程。

通过上述编程操作，可以在与编程操作在其上被执行的被选择的字线相邻的字线的存储器单元上减小或防止发生干扰现象的可能性。而且，可以防止在存储器设备对多个管芯执行编程操作时发生I/O瓶颈现象。

图3是图示了图2的存储器单元阵列110、并且特别是存储器块BLKa的一个实施例的图，该存储器块BLKa可以代表图2的存储器单元阵列110中的多个存储器块BLK1至BLKz。

存储器块BLKa可以与彼此平行布置的第一选择线、字线和第二选择线耦合。例如，字线可以在第一选择线和第二选择线之间彼此平行地布置。第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。

存储器块BLKa可以包括被耦合在位线BL1至BLn与源极线SL之间的多个串。位线BL1至BLn可以被分别耦合到串，并且源极线SL可以被共同耦合到串。串可以具有相同的配置。将以示例的方式来描述耦合到第一位线BL1的串ST。

串ST可以包括在源极线SL和第一位线BLl之间彼此串联耦合的源极选择晶体管SST、多个存储器单元F1至F16和漏极选择晶体管DST。每个串ST中可以包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST。在一个实施例中，每个串ST中可以包括比附图中示出的存储器单元F1至F16的数目大的数目的存储器单元。

源极选择晶体管SST可以具有耦合到源极线SL的源极，并且漏选择晶体管DST可以具有耦合到第一位线BLl的漏极。存储器单元F1至F16可以被串联耦合在源极选择晶体管SST和漏极选择晶体管DST之间。不同串中的源极选择晶体管的栅极可以被耦合到源极选择线SSL，漏极选择晶体管的栅极可以被耦合到漏极选择线DSL，并且存储器单元F1至F16的栅极可以被耦合到多个字线WL1至WL16。在不同串中的存储器单元中，耦合到每个字线的存储器单元的组可以被称为物理页PPG。因此，存储器块BLKa中的物理页的数目可以对应于字线WL1至WL16的数目。

每个存储器单元可以存储1位数据。该类型的存储器单元可以被称为单级单元(SLC)。每个物理页PPG可以存储单个逻辑页LPG的数据。每个逻辑页LPG的数据可以包括与单个物理页PPG中的存储器单元的数目相对应的数据位。此外，每个存储器单元可以存储2位或更多位的数据。在该情况下，每个物理页PPG可以存储两个或更多个逻辑页LPG的数据。

能够存储2位数据的存储器单元可以被称为多级单元(MLC)。在一个实施例中，MLC单元可以是能够存储2位数据的存储器单元，能够存储3位数据的存储器单元可以被称为三级单元(TLC)，并且能够存储4位数据的存储器单元可以被称为四级单元(QLC)。在一个实施例中，存储器单元方案可以在每个存储器单元中存储多位数据。因此，存储器设备100的实施例可以被实现为包括在每个存储器单元中存储的2位或更多位数据。

在一个实施例中，每个存储器块可以具有三维结构。每个存储器块可以包括堆叠在衬底上的多个存储器单元，其中存储器单元沿+X方向、+Y方向和+Z方向被布置。

图4图示了单次编程的一个示例，并且更具体地，图示了通过单次编程操作来将具有擦除状态E的多个存储器单元中的每个存储器单元编程到目标编程状态的过程。在图4中，水平轴指示存储器单元的阈值保持电平Vth，并且竖直轴指示存储器单元的数目。

参考图4，假设存储器设备(例如，图1的100)以三级单元(TLC)方案来执行编程操作，在该三级单元(TLC)方案中三个数据位被存储在每个存储器单元中。此外，图4可以被应用于其中存储器设备(例如，图1的100)以单级单元(SLC)方案、多级单元(MLC)方案、或者四级单元(QLC)方案操作的情况,在该单级单元(SLC)方案中单个数据位被存储在每个存储器单元中，在该多级单元(MLC)方案中两个数据位被存储在每个存储器单元中，在该四级单元(QLC)方案中四个数据位被存储在每个存储器单元中。

在一个实施例中，存储器设备(例如，图1的100)可以对被选择的存储器单元执行单次编程操作。被选择的存储器单元在被编程之前可以处于擦除状态E。例如，被选择的存储器单元中的每个存储器单元可以从擦除状态E被编程到第一编程状态至第七编程状态P1至P7中的任一编程状态，例如，被选择的存储器单元中的每个存储器单元的目标编程状态可以是第一编程状态至第七编程状态P1至P7中的任一编程状态。

在当前情况下，由于存储器设备(例如，图1的100)执行单次编程操作，因此被选择的存储器单元可以被分别编程到目标编程状态。例如，被选择的存储器单元中的每个存储器单元可以从擦除状态E被编程到第一编程状态至第七编程状态P1至P7中的任一编程状态。

为了同时对被选择的存储器单元进行编程，与每个被选择的存储器单元耦合的位线的电位可以取决于所耦合的存储器单元的目标编程状态而被设置为不同的值。例如，随着被选择的存储器单元的目标编程状态变得较高，与对应存储器单元耦合的位线的电压电平可以被设置为较低值。随着被选择的存储器单元的目标编程状态变得较低，与对应存储器单元耦合的位线的电压电平可以被设置为较高值。

这样，在通过单次编程操作对被选择的存储器单元进行编程的情况下，待对被选择的存储器单元执行的编程循环的数目可以被减少。

然而，当单次编程操作被执行时，在与被选择的存储器单元耦合的字线相邻的字线的存储器单元上可能会发生干扰现象和/或I/O瓶颈现象。因此，当单次编程操作被使用时，干扰现象会降低被编程到存储器单元的数据的可靠性或编程操作的速度。

图5是描述了在图4的单次编程期间可能会发生的I/O瓶颈现象的一个示例的图。当存储器设备(例如，图1的100)包括多个管芯时，编程操作可以在每个管芯上被执行。在每个管芯上执行的编程操作可以是单次编程操作FINE。

参考图5，存储器设备(例如，图1的100)可以通过多个通道与存储器控制器(例如，图1的200)耦合。至少一个管芯可以被耦合到多个通道中的每个通道。多个管芯中的每个管芯可以包括至少一个或多个平面，并且每个平面可以包括多个存储器块。

在图5中，假设存储器控制器(例如，图1的200)和存储器设备(例如，图1的100)通过第一通道至第四通道彼此耦合，并且每个通道被耦合到一个管芯。例如，与第一通道耦合的管芯可以是第一管芯DIE1，与第二通道耦合的管芯可以是第二管芯DIE2，与第三通道耦合的管芯可以是第三管芯DIE3，并且与第四通道耦合的管芯可以是第四管芯DIE4。

在一个实施例中，编程操作可以在第一管芯至第四管芯DIE1至DIE4上连续地执行。待执行的编程方案可以是交错方案。例如，存储器设备(例如，图1的100)可以从存储器控制器(例如，图1的200)接收待被编程到第一管芯DIE1的数据。从存储器控制器(例如，图1的200)接收的数据可以是第一LSB页数据LSB_DATA1、第一CSB页数据CSB_DATA1和第一MSB页数据MSB_DATA1。

此后，存储器设备(例如，图1的100)可以对从存储器控制器(例如，图1的200)接收的数据进行编程，并且同时接收待被编程到第二管芯DIE2的数据。待被编程到第二管芯DIE2的数据可以是第二LSB页数据LSB_DATA2、第二CSB页数据CSB_DATA2和第二MSB页数据MSB_DATA2。

以与上述相同的方式，存储器设备(例如，图1的100)可以将数据编程到第二管芯DIE2，并且同时接收待被编程到第三管芯DIE3的第三LSB页数据LSB_DATA3、第三CSB页数据CSB_DATA3和第三MSB页数据MSB_DATA3。存储器设备(例如，图1的100)可以将数据编程到第三管芯DIE3，并且同时接收待被编程到第四管芯DIE4的第四LSB页数据LSB_DATA4、第四CSB页数据CSB_DATA4和第四MSB页数据MSB_DATA4。

此后，存储器设备(例如，图1的100)可以将数据编程到第四管芯DIE4，并且同时接收待被编程到第一管芯DIE1的数据。然而，由于以交错方案对第一管芯至第四管芯DIE1至DIE4执行编程操作，因此在数据已经被编程到第一管芯DIE1之后经过了很多时间之后，编程操作可以被再次执行。换言之，直到编程操作在第一管芯DIE1上恢复之前，可能要经过长时间(例如，在第二管芯至第四管芯DIE2至DIE4上执行编程操作所花费的时间)。

此外，由于被选择的存储器单元通过单次编程操作而被同时编程，因此在与被选择的字线相邻的字线的存储器单元上可能会发生干扰现象。

图6是用于描述模糊-精细编程的一个实施例的图。在图6中，水平轴指示存储器单元的阈值保持电平Vth，并且竖直轴指示存储器单元的数目。另外，假设存储器单元以TLC方案被编程。在一些实施例中，图6可以被应用于其中编程操作以SLC方案、MLC方案或QLC方案被执行的情况。

参考图6，在被编程之前，存储器单元可以处于擦除状态E。处于擦除状态E的存储器单元中的每个存储器单元可以通过模糊-精细操作而被编程到例如作为目标编程状态的第一编程状态至第七编程状态P1至P7中的一个编程状态。

首先，LSB页数据可以被编程到处于擦除状态E的存储器单元。在此，所执行的操作可以是第一编程操作1st PGM(FOGGY)。也就是说，存储器设备(例如，图1的100)可以从存储器控制器(例如，图1的200)接收与模糊-精细编程请求相对应的模糊编程命令，并且执行模糊编程操作FOGGY。因此，如果LSB页数据被编程到处于擦除状态E的存储器单元，则存储器单元可以进入擦除状态E或LP编程状态LP。

随后，所执行的编程操作可以是第二编程操作2nd PGM(FINE)。

如果模糊编程操作FOGGY完成，则存储器设备(例如，图1的100)可以从存储器控制器(例如，图1的200)接收与模糊-精细编程请求相对应的精细编程命令,并且执行精细编程操作FINE。通过精细编程操作FINE，处于擦除状态E的存储器单元可以被编程到第一编程状态至第三编程状态P1至P3，并且处于LP编程状态LP的存储器单元可以被编程到第四编程状态至第七编程状态P4至P7。

在一个实施例中，通过精细编程操作FINE，处于擦除状态E和第一编程状态至第七编程状态P1至P7的存储器单元的阈值电压分布可以被更精细地调整。也就是说，通过精细编程操作FINE，处于擦除状态E和第一编程状态至第七编程状态P1至P7的存储器单元的阈值电压分布可以通过精细编程操作FINE而被清楚地彼此分离。

作为结果，当存储器设备(例如，图1的100)执行模糊-精细编程操作时，在LSB页数据被编程到存储器单元之后，存储器单元中的每个存储器单元可以具有擦除状态E以及第一编程状态至第七编程状态P1至P7中的一个状态。

图7A和图7B图示了图6的模糊-精细编程操作的一个实施例，其中实现用于在被选择的存储器单元通过模糊-精细编程操作被编程时对被选择的存储器单元进行编程的过程。

参考图6、图7A和图7B，图7A和图7B图示了对LSB页数据进行编程的第一编程操作(图6的1st PGM)、以及第二编程操作(图6的2nd PGM)。例如，图7A和图7B图示了模糊编程操作FOGGY和在第二编程操作(例如，图6的2nd PGM)中包括的精细编程操作FINE。

参考图7A和图7B，在模糊-精细编程操作期间，待被编程到与被选择的页相邻的页的LSB页数据LSB_DATA可以在时间t1期间被输入到存储器设备(例如，图1的100)。如果LSB页数据LSB_DATA已经被输入到存储器设备(例如，图1的100)，则LSB页数据LSB_DATA可以在时间t2期间被编程。在此，所执行的编程操作可以是模糊编程操作FOGGY。

在模糊编程操作FOGGY已经被完成之后，待被编程到被选择的页的LSB页数据LSB_DATA、CSB页数据CSB_DATA和MSB页数据MSB_DATA可以在时间t3期间被输入到存储器设备(例如，图1的100)。如果LSB页数据LSB_DATA、CSB页数据CSB_DATA和MSB页数据MSB_DATA已经被输入到存储器设备(例如，图1的100)，则所输入的数据可以在时间t4期间被编程。在此，所执行的编程操作可以是精细编程操作FINE。

参考图7A，LSB页数据LSB_DATA被输入到存储器设备(例如，图1的100)，并且然后LSB页数据LSB_DATA、CSB页数据CSB_DATA和MSB页数据MSB_DATA被输入到存储器设备。以这种方式，模糊-精细编程操作可以被执行。

参考图7B，以与图7A相同的方式，在模糊-精细编程操作期间，待被编程到与被选择的页相邻的页的LSB页数据LSB_DATA在时间t1期间被输入到存储器设备(例如，图1的100)，并且LSB页数据LSB_DATA可以在时间t2期间被编程。在此，所执行的编程操作可以是模糊编程操作FOGGY。

在模糊编程操作FOGGY已经被完成之后，待被编程到被选择的页的CSB页数据CSB_DATA和MSB页数据MSB_DATA可以在时间t5期间被输入到存储器设备(例如，图1的100)。与图7A不同，在图7B中，仅CSB页数据CSB_DATA和MSB页数据MSB_DATA可以被输入到存储器设备(例如，图1的100)，并且被选择的页的LSB页数据LSB_DATA可以不被输入到存储器设备。

然而，与图7A相比，由于读取被选择的页的LSB页数据LSB_DATA所花费的时间以及将CSB页数据CSB_DATA、MSB页数据MSB_DATA和被选择的页的LSB页数据LSB_DATA进行组合所花费的时间，因此在图7B的情况下所消耗的总时间可能会增加。

例如，在时间t6期间，可以通过恢复操作REC而获得被选择的页的LSB页数据LSB_DATA。恢复操作REC可以是读取在模糊编程操作FOGGY期间被编程的数据的操作。换言之，被选择的页的LSB页数据LSB_DATA可以通过恢复操作REC而被接收，而不是从存储器控制器(例如，图1的200)被接收。

如果被选择的页的LSB页数据LSB_DATA被接收到，则可以基于先前已经接收的CSB页数据CSB_DATA和MSB页数据MSB_DATA、以及被选择的页的LSB页数据LSB_DATA来生成新数据。新数据可以是针对其执行精细编程操作FINE的数据。

在一个实施例中，执行恢复操作REC并生成新数据所花费的时间可以是时间t7(被称为冗余)。例如，在时间t7期间，经模糊编程的数据可以被读取，并且可以基于所读取的数据和被输入到存储器设备(例如，图1的100)的数据来生成新数据。

如果针对其执行精细编程操作FINE的数据被生成，则新数据可以在时间t8期间被编程。所执行的编程操作可以是精细编程操作FINE。

参考图7B，LSB页数据LSB_DATA可以被输入到存储器设备(例如，图1的100)，并且然后可以通过基于所读取的LSB页数据LSB_DATA、所输入的CSB页数据CSB_DATA和MSB页数据MSB_DATA而生成的新数据来执行模糊-精细编程操作。

图8A和图8B是用于描述在图7A和图7B的模糊-精细编程操作期间可能会发生的I/O瓶颈现象的图。在图7A、图7B、图8A和图8B中，图8A图示了其中图7A的模糊-精细编程操作在多个管芯上被执行的情况，并且图8B图示了其中图7B的模糊-精细编程操作在多个管芯上被执行的情况。

参考图8A和图8B，假设存储器控制器(例如，图1的200)和存储器设备(例如，图1的100)通过第一通道至第四通道彼此耦合，并且每个通道被耦合到一个管芯。例如，与第一通道耦合的管芯可以是第一管芯DIE1，与第二通道耦合的管芯可以是第二管芯DIE2，与第三通道耦合的管芯可以是第三管芯DIE3，并且与第四通道耦合的管芯可以是第四管芯DIE4。

参考图8A，待被编程到第一管芯DIE1的与被选择的页相邻的页的第十一LSB页数据LSB_DATA11可以被接收。第十一LSB页数据LSB_DATA11可以是针对其执行模糊编程操作FOGGY的数据。在一个实施例中，当第十一LSB页数据LSB_DATA11在第一管芯DIE1上被模糊编程时，待被编程到第二管芯DIE2的与被选择的页相邻的页的第二十一LSB页数据LSB_DATA21可以被接收。第二十一LSB页数据LSB_DATA21可以是针对其执行模糊编程操作FOGGY的数据。

此后，当第二十一LSB页数据LSB_DATA21在第二管芯DIE2上被模糊编程时，待被编程到第三管芯DIE3的与被选择的页相邻的页的第三十一LSB页数据LSB_DATA31可以被接收。当第三十一LSB页数据LSB_DATA31在第三管芯DIE3上被模糊编程时，待被编程到第四管芯DIE4的与被选择的页相邻的页的第四十一LSB页数据LSB_DATA41可以被接收。当第四十一LSB页数据LSB_DATA41在第四管芯DIE4上被模糊编程时，待被编程到第一管芯DIE1的数据可以被再次接收。

在模糊编程操作FOGGY已经在第四管芯DIE4上被执行之后，待在第一管芯DIE1上执行的编程操作可以是精细编程操作FINE。因此，当第四十一LSB页数据LSB_DATA41在第四管芯DIE4上被模糊编程时，待被编程到第一管芯DIE1的被选择的页的第一LSB页数据LSB_DATA1、第一CSB页数据CSB_DATA1和第一MSB页数据MSB_DATA1可以被接收。

然而，在模糊编程操作FOGGY已经在第一管芯DIE1上被执行之后，模糊编程操作FOGGY在第二管芯至第四管芯DIE2至DIE4上被连续地执行。因此，在模糊编程操作FOGGY已经在第一管芯DIE1上被执行之后，直到新数据被输入之前，可能会发生时间延迟。换言之，可能会发生I/O瓶颈现象。

此外，在精细编程操作FINE已经在第一管芯DIE1上被执行之后，精细编程操作FINE在第二管芯至第四管芯DIE2至DIE4上被连续执行。因此，在精细编程操作FINE已经在第一管芯DIE1上被执行之后，直到新数据被输入之前，可能会发生时间延迟。

参考图8B，以与图8A相同的方式，当第十一LSB页数据LSB_DATA11被模糊编程到第一管芯DIE1的与被选择的页相邻的页时，待被编程到第二管芯DIE2的与被选择的页相邻的页的第二十一LSB页数据LSB_DATA21可以被接收。当第二十一LSB页数据LSB_DATA21在第二管芯DIE2上被模糊编程时，待被编程到第三管芯DIE3的与被选择的页相邻的页的第三十一LSB页数据LSB_DATA31可以被接收。当第三十一LSB页数据LSB_DATA31在第三管芯DIE3上被模糊编程时，待被编程到第四管芯DIE4的与被选择的页相邻的页的第四十一LSB页数据LSB_DATA41可以被接收。当第四十一LSB页数据LSB_DATA41在第四管芯DIE4上被模糊编程时，待被编程到第一管芯DIE1的被选择的页的数据可以被再次接收。

在模糊编程操作FOGGY已经在第四管芯DIE4上被执行之后，待在第一管芯DIE1上执行的编程操作可以是精细编程操作FINE。

然而，与图8A不同，精细编程操作FINE通过经由恢复操作REC读取被选择的页的LSB页数据来利用数据的组合被执行。因此，当第四十一LSB页数据LSB_DATA41被模糊编程到第四管芯DIE4时，待被编程到第一管芯DIE1的被选择的页的的第一CSB页数据CSB_DATA1和第一MSB页数据MSB_DATA1可以被接收。

以与图8A相同的方式，在模糊编程操作FOGGY已经在第一管芯DIE1上被执行之后，模糊编程操作FOGGY在第二管芯至第四管芯DIE2至DIE4上被执行。因此，在模糊编程操作FOGGY已经在第一管芯DIE1上被执行之后，直到新数据被输入之前，可能会发生时间延迟。换言之，可能会发生I/O瓶颈现象。

此外，在精细编程操作FINE已经在第一管芯DIE1上被执行之后，精细编程操作FINE在第二管芯至第四管芯DIE2至DIE4上被执行。因此，在精细编程操作FINE已经在第一管芯DIE1上被执行之后，直到新数据被输入之前，可能会发生时间延迟。

因此，当参考图8A和图8B描述的模糊-精细编程操作被使用时，在数据编程操作和数据输入操作之间可能会发生时间延迟，编程性能可能被降低。换言之，在模糊编程操作之后直到数据被接收到之前可能会引起时间延迟，并且在精细编程操作之后直到数据被接收到之前可能会发生时间延迟。

此外，在图8A和图8B中，随着用于将存储器设备(例如，图1的100)与存储器控制器(例如，图1的200)耦合的通道的数目增加，并且与每个通道耦合的管芯的数目增加，归因于I/O瓶颈现象的性能下降可能会加剧。

图9图示了在图7B的模糊-精细编程操作期间的就绪-忙碌信号，并且具体地，图示了在模糊-精细编程操作期间，就绪/忙碌信号RB进入高电平状态或低电平状态的过程。

在一种情况下，存储器设备(例如，图1的100)可以通过就绪/忙碌线而将指示存储器设备(例如，图1的100)是处于就绪状态还是处于忙碌状态的就绪/忙碌信号RB提供给存储器控制器(例如，图1的200)。

就绪/忙碌信号RB可以指示存储器设备(例如，图1的100)的状态。具有低电平状态的就绪/忙碌信号RB可以指示存储器设备正在执行至少一个操作。具有高电平状态的就绪/忙碌信号可以指示存储器设备不在执行操作。

在一个实施例中，存储器设备可以从存储器控制器接收待被编程到与被选择的页相邻的页的LSB页数据LSB_DATA。在LSB页数据LSB_DATA从存储器控制器被接收的同时，存储器设备处于就绪状态，并且具有高电平状态的就绪/忙碌信号RB可以被输出到存储器控制器。

此后，在存储器设备执行针对LSB页数据LSB_DATA的模糊编程操作FOGGY的同时，存储器设备处于忙碌状态，并且具有低电平状态的就绪/忙碌信号RB可以被输出到存储器控制器。

在一种情况下，如果存储器设备完成了针对LSB页数据LSB_DATA的模糊编程操作FOGGY，则存储器设备可以从存储器控制器接收待被编程到被选择的页的CSB页数据CSB_DATA和MSB页数据MSB_DATA。在CSB页数据CSB_DATA和MSB页数据MSB_DATA从存储器控制器被接收的同时，存储器设备处于就绪状态，并且具有高电平状态的就绪/忙碌信号RB可以被输出到存储器控制器。

随后，存储器设备可以执行用于读取被编程到被选择的页的LSB页数据LSB_DATA的恢复操作REC，并且可以利用所读取的数据和所接收的数据的组合来执行精细编程操作FINE。在存储器设备执行恢复操作REC和精细编程操作FINE的同时，存储器设备处于忙碌状态，并且具有低电平状态的就绪/忙碌信号RB可以被输出到存储器控制器。

在一种情况下，如果存储器设备完成了精细编程操作FINE，则具有高电平状态的就绪/忙碌信号RB可以被输出到存储器控制器。

因此，当在利用所接收的LSB页数据LSB_DATA执行模糊编程操作FOGGY之后，利用所接收的CSB页数据CSB_DATA和MSB页数据MSB_DATA执行精细编程操作FINE时，数据可以通过两个忙碌时段而被编程。在其中数据通过两个忙碌时段而被编程的情况下，在模糊编程操作FOGGY和数据输入操作之间可能会发生时间延迟，并且在精细编程操作FINE和数据输入操作之间可能会发生时间延迟。

根据一个或多个实施例，提供了用于通过一个忙碌时段来对数据进行编程的方法。

图10图示了用于减少或最小化图5和图8的I/O瓶颈现象的编程方法和就绪/忙碌信号的实施例。具体地，这些实施例对应于如下的过程，通过该过程，就绪/忙碌信号RB在模糊-精细编程操作期间进入高电平状态或低电平状态。

在图10中，假设存储器设备(例如，图1的100)对与第N字线WL_N耦合的存储器单元执行编程操作。例如，第N字线WL_N可以是编程操作在其上被执行的目标字线。此外，假设与作为目标字线的第N字线WL_N相邻的字线是第N+1字线WL_N+1。

参考图10，在一个实施例中，存储器设备可以从存储器控制器(例如，图1的200)接收待被编程到第N+1字线WL_N+1的存储器单元的LSB页数据LSB_DATA。在LSB页数据LSB_DATA从存储器控制器被接收的同时，由于编程操作、读取操作或擦除操作未被执行，因此存储器设备处于就绪状态，并且具有高电平状态的就绪/忙碌信号RB可以被输出到存储器控制器。在此，所接收的LSB页数据LSB_DATA可以被编程到与第N字线WL_N相邻的第N+1字线WL_N+1的存储器单元。

不同于图8A和图8B的模糊-精细编程，本实施例中的存储器设备可以从存储器控制器接收LSB页数据LSB_DATA，并且然后连续地接收待被编程到第N字线WL_N的存储器单元的CSB页数据CSB_DATA和MSB页数据MSB_DATA。在CSB页数据CSB_DATA和MSB页数据MSB_DATA从存储器控制器被接收的同时，存储器设备处于就绪状态，并且具有高电平状态的就绪/忙碌信号RB可以被输出到存储器控制器。

此后，存储器设备可以将LSB页数据LSB_DATA编程到第N+1字线WL_N+1的存储器单元，第N+1字线WL_N+1是与目标字线相邻的字线。在此，所执行的编程操作可以是模糊编程操作FOGGY。在存储器设备执行模糊编程操作FOGGY的同时，存储器设备可以处于忙碌状态，并且具有低电平状态的就绪/忙碌信号RB可以被输出到存储器控制器。

如果针对LSB页数据LSB_DATA的模糊编程操作FOGGY被完成，则存储器设备可以执行恢复操作REC来获得被编程到第N字线WL_N的存储器单元的LSB页数据LSB_DATA。在存储器设备执行恢复操作REC的同时，存储器设备处于忙碌状态，并且具有低电平状态的就绪/忙碌信号RB可以被输出到存储器控制器。

在一个实施例中，如果LSB页数据LSB_DATA通过恢复操作REC被获得，则存储器设备可以将所读取的数据与CSB页数据CSB_DATA和MSB页数据MSB_DATA组合，并且然后将经组合的数据编程到作为目标字线的第N字线WL_N的存储器单元。在此，所执行的编程操作可以是精细编程操作FINE。在存储器设备执行精细编程操作FINE的同时，存储器设备处于忙碌状态，并且具有低电平状态的就绪/忙碌信号RB可以被输出到存储器控制器。

在一个实施例中，如果存储器设备完成了精细编程操作FINE，则具有高电平状态的就绪/忙碌信号RB可以被输出到存储器控制器。

作为结果，当精细编程操作FINE以连续地接收LSB页数据LSB_DATA、CSB页数据CSB_DATA和MSB页数据MSB_DATA的方案被执行时，数据可以在一个忙碌时段中被组合和编程。换言之，当就绪/忙碌信号RB从高电平状态变为低电平状态时，存储器设备可以开始模糊-精细编程操作。当就绪/忙碌信号RB再次从低电平状态变为高电平状态时，存储器设备可以终止模糊-精细编程操作。

因此，与图9的情况不同，在本实施例中，由于在模糊编程操作FOGGY已经被完成之后不需要接收CSB页数据CSB_DATA和MSB页数据MSB_DATA，因此数据可以通过一个忙碌时段而被编程。由于数据在一个忙碌时段中被编程，因此可以防止发生I/O瓶颈现象或减小I/O瓶颈现象的影响。此外，由于首先在第N+1字线WL_N+1(其是与目标字线相邻的字线)的存储器单元上执行编程操作，因此可以防止发生干扰现象或减小干扰现象的影响。

图11图示了用于编程操作的存储器设备的一个实施例。在图11中，实施例可以被包括在存储器设备(例如，图1的100)中，以执行图10的编程操作。例如，对于图10的编程操作，存储器设备可以包括地址控制器150和编程控制器170。在一个实施例中，地址控制器150和编程控制器170可以被包括在控制逻辑(例如，图2的130)中，或者被设置在控制逻辑的外部。

以与图10相同的方式，可以假设待在图11中执行的编程操作是根据本文描述的实施例的模糊-精细编程操作，模糊-精细编程操作待在其上被执行的目标字线是第N字线WL_N，并且与目标字线相邻的字线是第N+1字线WL_N+1。

参考图11，当存储器设备从存储器控制器接收与模糊-精细编程操作相对应的命令时，地址控制器150可以从存储器控制器接收物理块地址PBA。从存储器控制器接收的物理块地址PBA可以是与第N字线WL_N相对应的地址，该第N字线WL_N是模糊-精细编程操作待在其上被执行的目标字线。

在本实施例中，由于LSB页数据LSB_DATA被编程到与第N字线WL_N相邻的第N+1字线WL_N+1的存储器单元，因此地址控制器150可以接收与第N字线WL_N相对应的地址并且生成新地址。例如，如果存储器设备接收与作为目标字线的第N字线WL_N相对应的地址，则可以通过将分别与目标字线以及和目标字线相邻的字线相对应的物理块地址进行组合来生成新的物理块地址。

当假设与目标字线相邻的字线是第N+1字线WL_N+1时，地址控制器150可以通过将与第N+1字线WL_N+1相对应的地址以及与第N字线WL_N相对应的地址进行组合来生成新地址。在一个实施例中，与第N+1字线WL_N+1相对应的地址可以是第一行地址RADD1，并且与第N字线WL_N相对应的地址可以是第二行地址RADD2。

因此，在已经生成新地址之后，地址控制器150可以将第一行地址RADD1输出到编程控制器170，以首先将LSB页数据LSB_DATA编程到第N+1字线WL_N+1的存储器单元。响应于第一行地址RADD1，编程控制器170可以输出操作信号OPSIG，以用于指示在与第一行地址RADD1相对应的第N+1字线WL_N+1的存储器单元上执行模糊编程操作FOGGY。在此，待通过模糊编程操作FOGGY编程的数据可以是LSB页数据LSB_DATA。

此后，地址控制器150可以将第二行地址RADD2输出到编程控制器170，以将LSB页数据LSB_DATA、CSB页数据CSB_DATA和MSB页数据MSB_DATA编程到第N字线WL_N。响应于第二行地址RADD2，编程控制器170可以输出操作信号OPSIG，以用于指示在与第二行地址RADD2相对应的第N字线WL_N的存储器单元上执行精细编程操作FINE。在此，待通过精细编程操作FINE编程的数据可以是LSB页数据LSB_DATA、CSB页数据CSB_DATA和MSB页数据MSB_DATA。

作为结果，通过上述编程操作，可以防止在编程操作在其上被执行的第N+1字线WL_N+1(其是与第N字线WL_N相邻的字线)的存储器单元上发生干扰现象(或者可以减小干扰现象的影响)。此外，当存储器设备对多个管芯执行编程操作时，可以防止发生I/O瓶颈现象(或减小I/O瓶颈现象的影响)。

图12图示了目标字线被编程的过程的一个实施例。在图12中，图12图示了作为模糊-精细编程操作待在其上被执行的目标字线的第N字线WL_N、与第N字线WL_N相邻的第N+1字线WL_N+1和第N-1字线WL_N-1、以及执行模糊-精细编程操作的过程。

在一个实施例中，模糊-精细编程操作可以在与第N字线WL_N耦合的存储器单元上被执行，例如，第N字线WL_N可以是目标字线。

参考图12，当存储器设备(例如，图1的100)执行模糊-精细编程操作时，存储器设备可以连续地接收待被编程到第N+1字线WL_N+1的存储器单元的LSB页数据LSB_DATA、待被编程到第N字线WL_N的存储器单元的CSB页数据CSB_DATA和MSB页数据MSB_DATA，并且模糊编程操作FOGGY然后可以被执行。模糊编程操作FOGGY可以包括将LSB页数据LSB_DATA编程到第N+1字线WL_N+1的存储器单元的操作，该第N+1字线WL_N+1是与目标字线相邻的字线。

在一个实施例中，当存储器设备将LSB页数据LSB_DATA编程到第N+1字线WL_N+1的存储器单元时，在第N-1字线WL_N-1和第N字线WL_N(其是目标字线)的存储器单元上的操作可以被禁止(例如，如附图标记INHIBIT所示)。

此后，如果在第N+1字线WL_N+1的存储器单元上的模糊编程操作FOGGY被完成，则存储器设备可以读取第N字线WL_N并且执行恢复操作REC来获得LSB页数据LSB_DATA。在存储器设备执行恢复操作REC的同时，在第N-1字线WL_N-1和第N+1字线WL_N+1的存储器单元上的操作可以被禁止(例如，如附图标记INHIBIT所示)。

如果LSB页数据LSB_DATA通过恢复操作REC被获得，则存储器设备可以将所读取的数据与CSB页数据CSB_DATA和MSB页数据MSB_DATA组合，并且然后经组合的数据可以被编程到作为目标字线的第N字线WL_N的存储器单元。在此，所执行的编程操作可以是精细编程操作FINE。在存储器设备(例如，图1的100)执行精细操作FINE的同时，在第N+1字线WL_N+1和第N-1字线WL_N-1的存储器单元上的操作可以被禁止(如附图标记INHIBIT所示)。

图13是用于描述在图10的编程期间可能会发生的I/O瓶颈现象的图。在图13中，图示了其中图10的模糊-精细编程操作在多个管芯上被执行的情况。

在图13中，假设存储器控制器(例如，图1的200)和存储器设备(例如，图1的100)通过第一通道至第四通道彼此耦合，并且每个通道被耦合到一个管芯。例如，与第一通道耦合的管芯可以是第一管芯DIE1，与第二通道耦合的管芯可以是第二管芯DIE2，与第三通道耦合的管芯可以是第三管芯DIE3，并且与第四通道耦合的管芯可以是第四管芯DIE4。

参考图13，待被编程到第一管芯DIE1的与被选择的页相邻的页的第十一LSB页数据LSB_DATA11、待被编程到第一管芯DIE1的被选择的页的第一CSB页数据CSB_DATA1和第一MSB页数据MSB_DATA1可以被连续地接收。第十一LSB页数据LSB_DATA11可以是针对其执行模糊编程操作FOGGY的数据。第一CSB页数据CSB_DATA1和第一MSB页数据MSB_DATA1可以是针对其执行精细编程操作FINE的数据。

在一个实施例中，当在第十一LSB页数据LSB_DATA11、第一CSB页数据CSB_DATA1和第一MSB页数据MSB_DATA1已经被连续地接收之后，第十一LSB页数据LSB_DATA11在第一管芯DIE1上被模糊编程时，可以连续地接收待被编程到第二管芯DIE2的与被选择的页相邻的页的第二十一LSB页数据LSB_DATA21、待被编程到第二管芯DIE2的被选择的页的第二CSB页数据CSB_DATA2和第二MSB页数据MSB_DATA2。第二十一LSB页数据LSB_DATA21可以是针对其执行模糊编程操作FOGGY的数据。第二CSB页数据CSB_DATA2和第二MSB页数据MSB_DATA2可以是针对其执行精细编程操作FINE的数据。

如上所述，当第二十一LSB页数据LSB_DATA21在第二管芯DIE2上被模糊编程时，可以连续地接收待被编程到第三管芯DIE3的与被选择的页相邻的页的第三十一LSB页数据LSB_DATA31、待被编程到第三管芯DIE3的被选择的页的第三CSB页数据CSB_DATA3和第三MSB页数据MSB_DATA3。此外，当第三十一LSB页数据LSB_DATA31被模糊编程到第三管芯DIE3时，可以连续地接收待被编程到第四管芯DIE4的与被选择的页相邻的页的第四十一LSB页数据LSB_DATA41、待被编程到第四管芯DIE4的被选择的页的第四CSB页数据CSB_DATA4和第四MSB页数据MSB_DATA4。

然而，与图8A和图8B不同，在图13的情况下，在每个管芯中，在已经完成精细编程操作FINE之后，再次接收待被编程的数据所花费的时间可以被减少。这是因为在LSB页数据、CSB页数据和MSB页数据被连续地接收之后，模糊编程操作FOGGY、恢复操作REC和精细编程操作FINE被连续地执行。换言之，由于模糊编程操作FOGGY、恢复操作REC和精细编程操作FINE通过一个忙碌时段被执行，因此I/O瓶颈现象可以被防止或减轻。

附加地，由于恢复操作在目标字线上被执行，因此归因于连续的数据编程操作的降级可以被防止或减少。此外，由于编程操作首先在与目标字线相邻的字线的存储器单元上被执行，因此干扰现象可以被防止或减少。

图14是描述了可以由存储器设备执行的方法的一个实施例的图，该存储器设备例如可以是本文描述的存储器设备的实施例中的任何实施例。而且，以下讨论的存储器控制器可以对应于所公开的实施例中的任何实施例。

参考图14，在操作S1401处，存储器设备可以从存储器控制器接收命令、地址和数据。命令可以是与模糊-精细编程操作相对应的命令。地址可以是与模糊-精细编程操作待在其上被执行的目标字线相对应的物理块地址。数据可以是针对其执行模糊-精细编程操作的数据。

在操作S1403处，存储器设备可以通过将与和目标字线相邻的字线相对应的地址以及与目标字线相对应的地址进行组合来生成地址。例如，在目标字线是第N字线WL_N的情况下，存储器设备可以通过将与和第N字线WL_N相邻的第N+1字线WL_N+1相对应的地址以及与第N字线WL_N相对应的地址进行组合来生成地址。

在操作S1405处，存储器设备可以对与目标字线相邻的字线的存储器单元进行编程。在此，所执行的编程操作可以是模糊编程操作FOGGY，并且被编程的数据可以是LSB页数据。例如，在(新生成的地址中包括的地址中)与和目标字线相邻的字线相对应的地址被输出时，LSB页数据可以在相邻字线的存储器单元上被模糊编程。

在操作S1407处，存储器设备可以执行恢复操作。恢复操作可以是例如读取被编程到目标字线的存储器单元的数据的操作。

在本实施例中，由于LSB页数据、CSB页数据和MSB页数据被连续地接收，并且LSB页数据未被再次接收，可以通过读取被编程到目标字线的存储器单元的LSB页数据来生成针对其执行精细编程操作的数据。所读取的数据可以与CSB页数据和MSB页数据进行组合。

在操作S1409处，存储器设备可以对目标字线的存储器单元进行编程。在此，所执行的编程操作可以是精细编程操作FINE，并且待被编程的数据可以是通过将LSB页数据、CSB页数据和MSB页数据组合而生成的数据。例如，在(新生成的地址中包括的地址中)与目标字线相对应的地址被输出时，通过将LSB页数据、CSB页数据和MSB页数据组合而生成的数据可以被精细编程到目标字线的存储器单元。

图15是图示了图1的存储器控制器的一个实施例的图，该存储器控制器可以被耦合到主机和存储器设备。在操作中，存储器控制器1000可以响应于来自主机的请求来访问存储器设备。例如，存储器控制器1000可以控制存储器设备的写入操作、读取操作、擦除操作和/或后台操作。存储器控制器1000可以用作存储器设备与主机之间的接口，并且可以驱动用于控制存储器设备的指令(例如，固件)。

参考图15，存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误校正码(ECC)电路1030、主机接口1040、缓冲控制器1050、存储器接口1060和总线1070。总线1070可以在存储器控制器1000的组件之间提供通道。

处理器1010可以控制存储器控制器1000的整体操作并且执行逻辑操作。处理器1010可以通过主机接口1040来与外部主机通信，并且可以通过存储器接口1060来与存储器设备通信。附加地，处理器1010可以通过缓冲控制器1050来与存储器缓冲器1020通信。处理器1010可以通过使用存储器缓冲器1020作为操作存储器、高速缓冲存储器或缓冲存储器来控制存储设备的操作。

处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以通过FTL将由主机提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可以接收LBA并且使用映射表来将LBA转换为PBA。取决于映射的单位，使用FTL的地址映射方法可以以各种方式被修改。代表性的地址映射方法可以包括页映射方法、块映射方法和混合映射方法。

处理器1010可以将从主机接收的数据随机化。例如，处理器1010可以使用随机化种子来对从主机接收的数据进行随机化。经随机化的数据可以作为待存储的数据而被提供给存储器设备，并且可以被编程到存储器单元阵列。处理器1010可以驱动指令(例如，软件、固件等)来执行随机化操作或去随机化操作。

存储器缓冲器1020可以被用作处理器1010的工作存储器、高速缓冲存储器或缓冲存储器。存储器缓冲器1020可以存储待被处理器1010执行的代码和命令，并且可以存储待被处理器1010处理的数据。存储器缓冲器1020可以包括例如静态RAM(SRAM)或动态RAM(DRAM)。

ECC电路1030可以执行错误校正。例如，ECC电路1030可以基于待通过存储器接口1060写入存储器设备的数据来执行ECC编码操作。经ECC编码的数据可以通过存储器接口1060被传输到存储器设备。ECC电路1030可以对通过存储器接口1060从存储器设备接收的数据执行ECC解码操作。例如，ECC电路1030可以在存储器接口1060中作为存储器接口1060的组件。

主机接口1040可以在处理器1010的控制下与外部主机进行通信。主机接口1040可以使用各种通信方法中的至少一种通信方法来执行通信。示例包括通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)通信方法。

缓冲控制器1050可以在处理器1010的控制下控制存储器缓冲器1020。存储器接口1060可以在处理器1010的控制下与存储器设备通信，并且可以通过通道来与存储器设备通信命令、地址和数据。

在一个实施例中，存储器控制器1000可以既不包括存储器缓冲器1020也不包括缓冲控制器1050。例如，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从被设置在存储器控制器1000中的非易失性存储器设备(例如，只读存储器)加载代码。在一个实施例中，处理器1010可以通过存储器接口1060来从存储器设备加载代码。

存储器控制器1000的总线1070可以例如被分为控制总线和数据总线。数据总线可以在存储器控制器1000中传输数据。控制总线可以在存储器控制器1000中传输诸如命令和地址的控制信息。数据总线和控制总线可以彼此分离并且可以彼此不干扰。数据总线可以被耦合到主机接口1040、缓冲控制器1050、ECC电路1030和存储器接口1060。控制总线可以被耦合到主机接口1040、处理器1010、缓冲控制器1050、存储器缓冲器1020和存储器接口1060。

图16是图示了包括所描述的存储设备的存储器卡系统2000的一个实施例的框图。

参考图16，存储器卡系统2000可以包括存储器控制器2100、存储器设备2200和连接器2300。存储器控制器2100被耦合到存储器设备2200并且可以访问存储器设备2200。例如，存储器控制器2100可以控制存储器设备2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100可以用作存储器设备2200与主机之间的接口。存储器控制器2100可以驱动用于控制存储器设备2200的指令(例如，固件)。存储器设备2200可以以与参考图1描述的存储器设备(例如，图1的100)相同的方式来实现。

在一个实施例中，存储器控制器2100可以包括组件，诸如随机存取存储器(RAM)、处理单元、主机接口和存储器接口、以及ECC电路。

存储器控制器2100可以通过连接器2300来与外部设备通信，并且可以基于特定的通信协议来与外部设备(例如，主机)通信。在一个实施例中，存储器控制器2100可以通过各种通信协议中的至少一种通信协议来与外部设备通信。示例包括通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI-快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和非易失性存储器快速(NVMe)协议。在一个实施例中，连接器2300可以由上述各种通信协议中的至少一种通信协议来定义。

在一个实施例中，存储器设备2200可以被实现为各种非易失性存储器设备中的任何一种。示例包括电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变式RAM(PRAM)、电阻式RAM(ReRAM)、铁电型RAM(FRAM)和自旋转移力矩磁性RAM(STT-MRAM)。

在一个实施例中，存储器控制器2100和存储器设备2200可以被集成到单个半导体设备中来形成存储器卡。示例包括个人计算机存储器卡国际协会(PCMCIA)、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存(UFS)。

在一个实施例中，存储器设备2200可以执行模糊-精细编程操作。模糊-精细编程操作可以是将LSB页数据编程到具有擦除状态E的存储器单元并且然后通过模糊编程操作和精细编程操作来将存储器单元编程到目标编程状态的操作。

当存储器设备2200执行模糊-精细编程操作时，LSB页数据、CSB页数据和MSB页数据可以被连续接收。此后，存储器设备2200可以将LSB页数据模糊编程到与目标字线相邻的字线。

在一个实施例中，如果LSB页数据被编程到与目标字线相邻的字线的存储器单元，则存储器设备2200可以执行读取被编程到目标字线的存储器单元的LSB页数据的恢复操作。如果LSB页数据通过恢复操作被读取，则存储器设备2200可以生成通过将LSB页数据、CSB页数据和MSB页数据组合而获得的新数据。

如果新数据被生成，则存储器设备2200可以将经组合的新数据精细编程到目标字线。

在上述模糊-精细编程期间，LSB页数据、CSB页数据和MSB页数据被连续接收。然后，模糊编程操作FOGGY首先在相邻字线的存储器单元上被执行，并且然后精细编程操作FINE在目标字线的存储器单元上被执行。因此，在每个管芯中在精细编程操作完成之后接收待编程的数据所花费的时间可以被减少。例如，由于模糊编程操作FOGGY、恢复操作和精细编程操作FINE通过一个忙碌时段被执行，因此可以防止或减轻I/O瓶颈现象。

附加地，由于恢复操作在目标字线上被执行，因此可以防止或减少归因于连续的数据编程操作的降级。此外，由于编程操作首先在与目标字线相邻的字线的存储器单元上被执行，因此可以防止或减少干扰现象。

图17是图示了可以应用本文所描述的存储设备的固态驱动器(SSD)系统3000的一个实施例的框图。

参考图17，SSD系统3000可以包括主机3100和SSD 3200。SSD3200可以通过信号连接器3001来与主机3100交换信号SIG，并且可以通过功率连接器3002来接收功率PWR。SSD3200可以包括SSD控制器3210、多个闪存3221至322n、辅助电源3230和缓冲存储器3240。

在一个实施例中，SSD控制器3210可以执行如以上参考图1所述的存储器控制器(例如，图1的200)的功能。SSD控制器3210可以响应于从主机3100接收的信号SIG来控制多个闪存3221至322n。在一个实施例中，信号SIG可以是基于主机3100和SSD 3200之间的接口的信号。例如，信号SIG可以是由各种接口中的至少一种接口兼容的信号。示例包括通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI-快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和非易失性存储器快速(NVMe)接口。

辅助电源3230可以通过功率连接器3002而被耦合到主机3100。辅助电源3230可以被供应有来自主机3100的功率PWR，并且可以由功率PWR充电。当来自主机3100的功率供应不能平稳地执行(例如，偏离预定水平或模式)时，辅助电源3230可以供应SSD 3200的功率。在一个实施例中，辅助电源3230可以位于SSD 3200内部或SSD 3200外部。例如，辅助电源3230可以在主板中，以向SSD 3200提供辅助功率。

缓冲存储器3240用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者可以临时存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可以是易失性存储器或者非易失性存储器，易失性存储器诸如是DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM，非易失性存储器诸如是FRAM、ReRAM、STT-MRAM和PRAM。

在一个实施例中，多个闪存3221至322n中的每个闪存可以执行模糊-精细编程操作。模糊-精细编程操作可以包括将LSB页数据编程到具有擦除状态E的存储器单元并且然后通过模糊编程操作和精细编程操作来将存储器单元编程到目标编程状态的操作。

当多个闪存3221至322n中的每个闪存执行模糊-精细编程操作时，LSB页数据、CSB页数据和MSB页数据可以被连续接收。此后，多个闪存3221至322n中的每个闪存可以将LSB页数据模糊编程到与目标字线相邻的字线。

在一个实施例中，如果LSB页数据被编程到与目标字线相邻的字线的存储器单元，则多个闪存3221至322n中的每个闪存可以执行读取被编程到目标字线的存储器单元的LSB页数据的恢复操作。如果LSB页数据通过恢复操作被读取，则多个闪存3221至322n中的每个闪存可以生成通过将LSB页数据、CSB页数据和MSB页数据组合而获得的新数据。如果新数据被生成，则多个闪存3221至322n中的每个闪存可以将经组合的新数据精细编程到目标字线。

在上述模糊-精细编程期间，LSB页数据、CSB页数据和MSB页数据可以被连续接收，并且模糊编程操作FOGGY可以首先在相邻字线的存储器单元上被执行。然后，精细编程操作FINE可以在目标字线的存储器单元上被执行。因此，在每个管芯中在精细编程操作完成之后接收待被编程的数据所花费的时间可以被减少。例如，由于模糊编程操作FOGGY、恢复操作和精细编程操作FINE通过一个忙碌时段被执行，因此I/O瓶颈现象可以被防止或减轻。

附加地，由于恢复操作在目标字线上被执行，因此可以防止或减少归因于连续的数据编程操作的降级。此外，由于编程操作首先在与目标字线相邻的字线的存储器单元上被执行，因此可以防止或减少干扰现象。

图18是图示了可以应用本文所描述的存储设备的用户系统4000的一个实施例的框图。

参考图18，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。应用处理器4100可以运行用户系统4000中的组件、操作系统(OS)和/或用户程序。在一个实施例中，应用处理器4100可以包括用于控制用户系统4000中的组件的控制器、接口、图形引擎等中的一项或多项。应用处理器4100可以被提供为片上系统(SoC)。

存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。示例包括：易失性RAM，诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2 SDRAM和LPDDR3 SDRAM；或者非易失性RAM，诸如PRAM、ReRAM、MRAM和FRAM。在一个实施例中，应用处理器4100和存储器模块4200可以基于叠层封装(POP)被封装，并且然后可以被提供为单个半导体封装件。

网络模块4300可以与外部设备通信。例如，网络模块4300可以支持无线通信，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙或WI-FI通信。在一个实施例中，网络模块4300可以被包括在应用处理器4100中。

存储模块4400可以在其中存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。在一个实施例中，存储模块4400可以将存储模块4400中存储的数据传输到应用处理器4100。在一个实施例中，存储模块4400可以被实现为非易失性半导体存储器设备。示例包括相变式RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存或者具有三维(3D)结构的NAND闪存。在一个实施例中，存储模块4400可以被提供为可移动存储介质(例如，可移动驱动器)，诸如用户系统4000的存储器卡或外部驱动器。

在一个实施例中，存储模块4400可以包括多个非易失性存储器设备，并且这些非易失性存储器设备中的每个非易失性存储器设备可以以与以上参考图2和图3描述的存储器设备100相同的方式操作。存储模块4400可以以与以上参考图1描述的存储设备50相同的方式操作。

用户接口4500可以包括用于向应用处理器4100输入数据或指令或者向外部设备输出数据的接口。用户接口4500的示例包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像头、麦克风、陀螺仪传感器、振动传感器、以及压电设备。用户接口4500可以进一步包括用户输出接口。示例包括液晶显示器(LCD)、有机发光二极管(OLED)显示设备、有源矩阵OLED(AMOLED)显示设备、LED、扬声器、监视器等。

在一个实施例中，存储模块4400可以执行模糊-精细编程操作。模糊-精细编程操作可以包括将LSB页数据编程到具有擦除状态E的存储器单元并且然后通过模糊编程操作和精细编程操作来将存储器单元编程到目标编程状态的操作。

当存储模块4400执行模糊-精细编程操作时，LSB页数据、CSB页数据和MSB页数据可以被连续接收。此后，存储模块4400可以将LSB页数据模糊编程到与目标字线相邻的字线。

在一个实施例中，如果LSB页数据被编程到与目标字线相邻的字线的存储器单元，则存储模块4400可以执行读取被编程到目标字线的存储器单元的LSB页数据的恢复操作。如果LSB页数据通过恢复操作被读取，则存储模块4400可以生成通过将LSB页数据、CSB页数据和MSB页数据组合而获得的新数据。

如果新数据被生成，则存储模块4400可以将经组合的新数据精细编程到目标字线。

在上述模糊-精细编程期间，LSB页数据、CSB页数据和MSB页数据被连续接收，并且模糊编程操作FOGGY可以首先在相邻字线的存储器单元上被执行。然后，精细编程操作FINE可以在目标字线的存储器单元上被执行。因此，在每个管芯中在精细编程操作完成之后接收待编程的数据所花费的时间可以被减少。例如，由于模糊编程操作FOGGY、恢复操作和精细编程操作FINE通过一个忙碌时段被执行，因此可以防止或减轻I/O瓶颈现象。

附加地，由于恢复操作在目标字线上被执行，因此可以防止或减少归因于连续的数据编程操作的降级。此外，由于编程操作首先在与目标字线相邻的字线的存储器单元上被执行，因此可以防止或减少干扰现象。

根据一个或多个实施例，从存储器控制器接收的地址可以被新映射，并且编程操作可以使用新映射的地址来执行。作为结果，当存储器设备对顺序数据执行编程操作时，可以防止或减少降级。如本文所使用的，术语高电平状态和低电平状态可以分别对应于第一状态和第二状态。在另一实施例中，第一状态和第二状态可以分别对应于低电平状态和高电平状态。

本文描述的方法、过程和/或操作可以由待被计算机、处理器、控制器或其他信号处理设备执行的代码或指令来执行。计算机、处理器、控制器或其他信号处理设备可以是本文所述的那些或除本文所述的元件之外的元件。因为详细描述了构成方法(或计算机、处理器、控制器或其他信号处理设备的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理设备变换为用于执行本文的方法的专用处理器。

当至少部分地以软件实现时，控制器、处理器、设备、处理程序、单元、多路复用器、模块、发生器、管理器、逻辑、接口、解码器、驱动器、生成器、模块以及其他信号生成和信号处理特征可以包括例如存储器或用于存储例如待被计算机、处理器、微处理器、控制器或其他信号处理设备执行的代码或指令的其他存储设备。计算机、处理器、微处理器、控制器或其他信号处理设备可以是本文所述的那些或除本文所述的元件之外的元件。因为详细描述了构成方法(或计算机、处理器、微处理器、控制器或其他信号处理设备的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理设备变换为用于执行本文的方法的专用处理器。

本文已经公开了实施例的示例，并且尽管采用了特定术语，但是特定术语仅在一般性和描述性意义上被使用和解释，而不是出于限制的目的。在一些情况下，对于本申请的本领域普通技术人员而言显而易见的是，除非另外特别指出，否则结合特定实施例描述的特征、特性和/或元素可以被单独使用，或者可以与结合其他实施例描述的特征、特性和/或元素组合使用。因此，本领域技术人员将理解，可以在不脱离如所附权利要求书中阐述的本公开的精神和范围的情况下，在形式和细节上进行各种改变。实施例可以被组合来形成附加实施例。

Claims (20)

1.一种存储器设备，包括：

多个存储器单元，所述多个存储器单元形成多个页；

外围电路，所述外围电路在所述多个页中的与被选择的页相邻的页上执行第一编程操作，并且在所述被选择的页上执行第二编程操作；以及

控制逻辑，所述控制逻辑控制所述外围电路：

从存储器控制器连续地接收与所述被选择的页相邻的所述页的最低有效位(LSB)页数据、所述被选择的页的中间有效位(CSB)页数据和最高有效位(MSB)页数据，将与所述被选择的页相邻的所述页的所述LSB页数据编程到与所述被选择的页相邻的所述页，获得先前存储在所述被选择的页中的、所述被选择的页的LSB页数据，并且将所述被选择的页的所述LSB页数据、所述CSB页数据以及所述MSB页数据编程到所述被选择的页。

2.根据权利要求1所述的存储器设备，其中：

当就绪/忙碌信号从第一电平状态改变为第二电平状态时，所述外围电路开始所述第一编程操作和所述第二编程操作，并且

当所述就绪/忙碌信号从所述第二电平状态改变回到所述第一电平状态时，所述外围电路结束所述第一编程操作和所述第二编程操作。

3.根据权利要求1所述的存储器设备，其中所述控制逻辑生成新地址，所述新地址通过将与和所述被选择的页对应的被选择的地址相对应的目标地址以及与所述目标地址相邻的地址进行组合而被获得。

4.根据权利要求1所述的存储器设备，其中所述控制逻辑控制所述外围电路在所述第一编程操作被执行之后，执行读取所述被选择的页的恢复操作。

5.根据权利要求4所述的存储器设备，其中所述控制逻辑生成新数据，所述新数据通过将所述被选择的页的所述CSB页数据、所述MSB页数据、以及由所述恢复操作读取的数据进行组合而被获得。

6.根据权利要求5所述的存储器设备，其中所述控制逻辑控制所述外围电路将所述新数据编程到所述被选择的页。

7.一种存储器设备，包括：

多个存储器单元，所述多个存储器单元形成多个页；

外围电路，所述外围电路在所述多个页中的与被选择的页相邻的页上执行第一编程操作，并且在所述被选择的页上执行第二编程操作；以及

控制逻辑，所述控制逻辑控制所述外围电路执行所述第一编程操作和所述第二编程操作，其中所述控制逻辑包括：

地址控制器，所述地址控制器基于所述第二编程操作待在其上被执行的目标地址来生成新地址；以及

编程控制器，所述编程控制器基于所述新地址来输出操作信号，以执行所述第一编程操作和所述第二编程操作。

8.根据权利要求7所述的存储器设备，其中：

所述外围电路执行将与所述被选择的页相邻的所述页的最低有效位(LSB)页数据编程到与所述被选择的页相邻的所述页的所述第一编程操作；以及

所述外围电路执行获得先前存储在所述被选择的页中的、所述被选择的页的LSB页数据并且将所述被选择的页的所述LSB页数据、中间有效位(CSB)页数据和最高有效位(MSB)页数据编程到所述被选择的页的所述第二编程操作。

9.根据权利要求8所述的存储器设备，其中所述地址控制器生成新地址，所述新地址通过将所述目标地址以及与所述目标地址相邻的地址进行组合而被获得。

10.根据权利要求9所述的存储器设备，其中所述编程控制器从所述地址控制器接收所述新地址，并且输出操作信号，以在与所述新地址中包括的和所述目标地址相邻的所述地址相对应的存储器单元上执行所述第一编程操作。

11.根据权利要求10所述的存储器设备，其中所述编程控制器输出所述操作信号，以读取被编程到与所述目标地址相对应的所述存储器单元的、所述被选择的页的所述LSB页数据。

12.根据权利要求11所述的存储器设备，其中所述编程控制器通过将所述被选择的页的所述LSB页数据、所述CSB页数据和所述MSB页数据进行组合来生成新数据。

13.根据权利要求12所述的存储器设备，其中所述编程控制器输出所述操作信号，以基于所述新数据来在与所述目标地址相对应的存储器单元上执行所述第二编程操作。

14.一种操作存储器设备的方法，所述存储器设备包括形成多个页的多个存储器单元，所述方法包括：

从存储器控制器连续地接收所述多个页中的与被选择的页相邻的页的最低有效位(LSB)页数据、所述被选择的页的中间有效位(CSB)页数据和最高有效位(MSB)页数据；

执行将与所述被选择的页相邻的所述页的所述LSB页数据编程到与所述被选择的页相邻的所述页的第一编程操作；

执行读取先前存储在所述被选择的页中的、所述被选择的页的LSB页数据的恢复操作；以及

执行将通过对所述被选择的页的所述LSB页数据、所述CSB页数据和所述MSB页数据进行组合而生成的数据编程到所述被选择的页的第二编程操作。

15.根据权利要求14所述的方法，其中从就绪/忙碌信号从第一电平状态改变为第二电平状态的时间到所述就绪/忙碌信号从所述第二电平状态改变回到所述第一电平状态的时间，所述第一编程操作、所述恢复操作和所述第二编程操作被执行。

16.根据权利要求14所述的方法，还包括：在从所述存储器控制器接收与所述被选择的页相邻的所述页的所述LSB页数据、所述被选择的页的所述CSB页数据和所述MSB页数据之前生成新地址，所述新地址通过将与和所述被选择的页相邻的所述页相对应的地址以及与所述被选择的页相对应的地址进行组合而被获得。

17.根据权利要求16所述的方法，其中执行所述第一编程操作包括：使用所述新地址中包括的、与和所述被选择的页相邻的所述页相对应的地址，来对与所述被选择的页相邻的所述页的所述LSB页数据进行编程。

18.根据权利要求16所述的方法，其中执行所述第二编程操作包括：使用所述新地址中包括的、与所述被选择的页相对应的地址，来对通过组合生成的所述数据进行编程。

19.根据权利要求14所述的方法，其中在与所述被选择的页相邻的所述页的所述LSB页数据、所述被选择的页的所述CSB页数据和所述MSB页数据中的所有数据被接收到之后，所述第一编程操作开始。

20.根据权利要求14所述的方法，其中执行所述第二编程操作包括：将所述被选择的页的所述CSB页数据、所述MSB页数据以及在所述恢复操作中读取的所述被选择的页的所述LSB页数据进行组合。

Images