CN114365276A - 散热板、半导体封装及半导体模块 - Google Patents

散热板、半导体封装及半导体模块 Download PDF

Info

Publication number
CN114365276A
CN114365276A CN202080060105.XA CN202080060105A CN114365276A CN 114365276 A CN114365276 A CN 114365276A CN 202080060105 A CN202080060105 A CN 202080060105A CN 114365276 A CN114365276 A CN 114365276A
Authority
CN
China
Prior art keywords
thickness
layer
layers
heat sink
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080060105.XA
Other languages
English (en)
Inventor
寺尾星明
桥本功一
和田雷太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
JFE Precision Corp
Original Assignee
JFE Steel Corp
JFE Precision Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JFE Steel Corp, JFE Precision Corp filed Critical JFE Steel Corp
Publication of CN114365276A publication Critical patent/CN114365276A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21B—ROLLING OF METAL
    • B21B1/00—Metal-rolling methods or mills for making semi-finished products of solid or profiled cross-section; Sequence of operations in milling trains; Layout of rolling-mill plant, e.g. grouping of stands; Succession of passes or of sectional pass alternations
    • B21B1/38—Metal-rolling methods or mills for making semi-finished products of solid or profiled cross-section; Sequence of operations in milling trains; Layout of rolling-mill plant, e.g. grouping of stands; Succession of passes or of sectional pass alternations for rolling sheets of limited length, e.g. folded sheets, superimposed sheets, pack rolling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21B—ROLLING OF METAL
    • B21B3/00—Rolling materials of special alloys so far as the composition of the alloy requires or permits special rolling methods or sequences ; Rolling of aluminium, copper, zinc or other non-ferrous metals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C27/00—Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
    • C22C27/04—Alloys based on tungsten or molybdenum
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F21/00—Constructions of heat-exchange apparatus characterised by the selection of particular materials
    • F28F21/08—Constructions of heat-exchange apparatus characterised by the selection of particular materials of metal
    • F28F21/081—Heat exchange elements made from metals or metal alloys
    • F28F21/085—Heat exchange elements made from metals or metal alloys from copper or copper alloys
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F21/00—Constructions of heat-exchange apparatus characterised by the selection of particular materials
    • F28F21/08—Constructions of heat-exchange apparatus characterised by the selection of particular materials of metal
    • F28F21/089—Coatings, claddings or bonding layers made from metals or metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28D—HEAT-EXCHANGE APPARATUS, NOT PROVIDED FOR IN ANOTHER SUBCLASS, IN WHICH THE HEAT-EXCHANGE MEDIA DO NOT COME INTO DIRECT CONTACT
    • F28D21/00—Heat-exchange apparatus not covered by any of the groups F28D1/00 - F28D20/00
    • F28D2021/0019—Other heat exchangers for particular applications; Heat exchange systems not otherwise provided for
    • F28D2021/0028—Other heat exchangers for particular applications; Heat exchange systems not otherwise provided for for cooling heat generating elements, e.g. for cooling electronic components or electric devices
    • F28D2021/0029—Heat sinks
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F2245/00—Coatings; Surface treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15763—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Metal Rolling (AREA)
  • Laminated Bodies (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本发明提供一种散热板，其具有Cu‑Mo复合材料与Cu材料的包层结构，满足搭载于高输出·小型半导体的带框体半导体封装用途的散热板所要求的高散热特性，并且在应用于带框体半导体封装的情况下，可以防止由框体的局部的应力集中导致的破裂。对于本发明的散热板而言，通过在板厚方向上使Cu层与Cu‑Mo复合物层交替地层叠，从而以3层以上的Cu层和2层以上的Cu‑Mo复合物层构成，并且，两面的最外层由Cu层形成；两面的最外层的各Cu层的厚度t1为40μm以上，厚度t1与板厚T满足0.06≤t1/T≤0.27，各Cu‑Mo复合物层的厚度t2与板厚T满足t2/T≤0.36/[(总层数‑1)/2](其中，总层数：Cu层的层数与Cu‑Mo复合物层的层数的合计)。

Description

散热板、半导体封装及半导体模块
技术领域
本发明涉及一种散热板，其用于有效地散发由半导体元件等发热体产生的热，特别是涉及一种对于高输出·小型半导体直接接合在散热板上的类型的半导体封装而言是优选的散热板。
背景技术
为了使由半导体元件产生的热从半导体机器有效地散发，可以使用散热板(Heatsink)。该散热板在其功能上要求高的导热率，并且，以软纤焊、硬纤焊接合在半导体、陶瓷电路基板、金属封装构件等上，因此，要求具有与接合的构件近似的热膨胀率(低热膨胀率)。
在半导体封装中，存在半导体直接接合在散热板上的类型。一般来说，该半导体封装具有如下结构：兼具收纳半导体的壳体的一部分(封止构件)和电极的绝缘构件的陶瓷制的框体被接合(硬纤焊)散热板上，半导体被接合(软纤焊)在该框体的内侧的散热板上。另外，也可以使用具备不是陶瓷制、而是由可伐合金等低热膨胀率金属形成的框体的半导体封装。
近年，这种类型的半导体封装(以下，为了说明方便，也称为“带框体半导体封装”)被搭载于小型(小面积)且高输出的半导体，被用于移动基站等，但是，在今后设置的5G用的移动基站中，还要考虑半导体将进行进一步的高输出化·小型化，与此相伴，对于使用的散热板将要求更高的散热特性。
至今为止，作为高导热率、低热膨胀率的散热板，可以使用Mo-Cu复合材料。一般来说，用于散热板的Mo-Cu复合材料可如下制造：将Mo粉末或Mo粉末与Cu粉末的混合粉末加压成型，制成压粉体，根据需要，对该压粉体实施还原烧结后，实施Cu溶浸或者致密化处理，从而制成Mo-Cu复合材料，将该Mo-Cu复合材料轧制，由此制造。Mo与Cu基本上不固溶，因此，该Mo-Cu复合材料为Mo与Cu的2相组织，可以制成活用低热膨胀率的Mo与高导热率的Cu的特性的散热板。
专利文献1中，公开了一种散热板，其为以该Mo-Cu复合材料为基底的散热板，是将Cu板压接在经历特定的轧制工序而得到的Mo-Cu复合材料的两面而得的，即Cu/(Cu-Mo)/Cu的3层包层结构的散热板(以下也称为“现有技术1”)，该散热板具有比Mo-Cu复合材料单体更高的导热率，冲压性也优异。
但是，现有技术1的散热板在厚度方向上的导热性低，因此，无法得到高导热率，因此，无法满足上述那样的带框体半导体封装用途的散热板所要求的高散热特性。
与此相对，专利文献2中公开了一种散热板，其将Mo-Cu复合材料与Cu材料的层叠数设为5层以上，即Cu/(Cu-Mo)/Cu/(Cu-Mo)/Cu的5层包层结构、Cu/(Cu-Mo)/Cu/(Cu-Mo)/Cu/(Cu-Mo)/Cu的7层包层结构(以下，也称为“现有技术2”)，该散热板与具有相同板厚和密度的现有技术1的散热板相比，可以使相对地最外层的Cu层(以下也称为“最外Cu层”)变薄，因此，相比于现有技术1的散热板，可以使厚度方向的导热率提高。该现有技术2中，具体公开的散热板为最外Cu层厚度/板厚≤0.2，其中，最外Cu层厚度/板厚越小，厚度方向的导热率越高。
现有技术文献
专利文献
专利文献1:日本特开2001-358266号公报
专利文献2:日本特许第6455896号公报
发明内容
现有技术2的散热板具有高散热特性。但是，本发明人等进行了研究，发现了：在将现有技术2的散热板应用于高输出·小型半导体直接接合在散热板上的类型的带框体半导体封装(以下，简称为“带框体半导体封装”的情况也是指这种类型的带框体半导体封装)的情况下，如下所述，还有进一步的改善的余地。
即，判明了：现有技术2的散热板之中，最外Cu层厚度/板厚较小的散热板在厚度方向上可以得到较高的导热率，但相反的是，在散热板与半导体接合(软纤焊)时，在构成半导体封装的陶瓷制的框体(以下也称为“陶瓷框体”)上过度地集中局部的应力的情况下，有在陶瓷框体上产生破裂的风险。另一方面，判明了：最外Cu层厚度/板厚较大的散热板不易产生上述那样的陶瓷框体的破裂，但相反的是，在散热特性上还有改善的余地。进而，还判明了：存在在最外Cu层厚度/板厚较小的情况下的半导体的启动初期的温度、以及在最外Cu层厚度/板厚较大的情况下的常规运行时的温度分别变得较高的风险，在搭载于高输出·小型半导体的带框体半导体封装的耐用性·可靠性上还有改善的余地。
因此，本公开的目的在于提供一种散热板，其满足搭载于高输出·小型半导体的带框体半导体封装用途的散热板所要求的高散热特性，并且，在应用于带框体半导体封装的情况下，可以防止构成同封装的框体(陶瓷框体等)的由局部的应力集中引起的破裂。
另外，本公开的其它目的在于提供一种半导体封装，其具备散热板，该散热板具有这样优异的热特性。
本发明人等对于将现有技术2的散热板应用于搭载于高输出·小型半导体的带框体半导体封装的情况的技术课题及其解决手段进行了详细的研究，其结果是，得到了如下所述的见解。
现有技术2的散热板的目标是确保特别是200W/m·K以上的高导热率、且将热膨胀率抑制地尽可能低，因此，具体公开的散热板被设计为使最外Cu层较薄(最外Cu层厚度/板厚≤0.2)、使Cu-Mo复合物层较厚(在一部分的例子中，Cu-Mo复合物层/板厚≥0.2)。判明了：该现有技术2的散热板的最外Cu层厚度/板厚越小厚度方向的导热率越高，与此相反的是，最外Cu层厚度/板厚较小的散热板在应用于带框体半导体封装的情况下，在陶瓷框体上产生局部地过度的应力集中的情况下，陶瓷框体有产生破裂的风险。
另一方面，最外Cu层厚度/板厚较大的散热板不易产生上述那样的陶瓷框体的破裂，与此相反的是，为了使各Cu-Mo复合物层相对于板厚的比率高至0.2以上(Cu-Mo复合物层厚度/板厚≥0.2)，关于其散热特性，如下述(一)～(三)那样，还有改善的余地。如上所述，在高输出·小型半导体直接接合在散热板上的带框体半导体封装中，进行有效的散热是特别重要的，因此，对于使用的散热板要求高散热特性。本发明人等认为，通过应对下述(一)～(三)，从而可以进一步满足高散热特性，提高带框体半导体封装的耐用性。
(一)对于带框体半导体封装用途的散热板，要求高散热特性，因此，期望散热板的厚度方向的导热率尽可能地高，在现有技术2中，最外Cu层厚度/板厚较大的散热板与最外Cu层厚度/板厚较小的散热板相比，厚度方向的导热率低。
(二)在高输出·小型半导体直接接合在散热板上的带框体半导体封装中，在散热板的面内方向使热逃逸，并在厚度方向上散热，从而可以进行有效的散热。因此，判明了：作为应用于带框体半导体封装的散热板的特性，可以使半导体的热在厚度方向和面内方向上平衡性良好地进行散热、具体来说、厚度方向导热率/面内方向导热率的比率(％)高，是极为重要的。在此，对于在散热板的厚度方向上热容易逃逸，重要的是，尽可能地减少由最外Cu层与Cu-Mo复合物层之间的界面热阻导致的厚度方向上的热流损失。判明了：该层间的界面热阻依赖于Cu-Mo复合物层的厚度，Cu-Mo复合物层的厚度越大，则层间的界面热阻越大。基于该点，现有技术2的散热板的Cu-Mo复合物层相对于板厚的比率相对高，因此，由层间的界面热阻导致的厚度方向上的热流损失变多，在厚度方向上热不易逃逸。因此，厚度方向导热率/面内方向导热率的比率(％)低，无法使半导体的热在厚度方向和面内方向上平衡性良好地进行散热。
(三)对于厚度方向的导热率(实测值)/利用单纯复合法则的厚度方向的计算导热率(计算值)的比率(％)，其值越高，由层间的界面热阻等导致的厚度方向上的热流损失越少，可以稳定地得到期望的高导热率，为了在高输出·小型半导体直接接合在散热板上的带框体半导体封装中进行有效的散热，可以说，这是一个重要的特性值。但是，现有技术2的散热板的Cu-Mo复合物层相对于板厚的比率相对高，因此，如上所述，由层间的界面热阻导致的厚度方向上的热流损失变多，厚度方向导热率的实测值/计算值难以升高。
另外还判明了：在将现有技术2的散热板应用于高输出·小型半导体直接接合在散热板上的带框体半导体封装的情况下，关于半导体温度，还有以下那样的改善的余地。
即，现有技术2的散热板之中，最外Cu层厚度/板厚较小的散热板的厚度方向的导热率高，但最外Cu层带来的面内方向上的热的扩散(热的逃逸)还有改善的余地。高输出·小型半导体的每单位面积的发热量大，在相接的散热板的较小的面积部分上，施加了较大的热量。因此，在半导体的启动初期中，有温度急剧地升高的风险。另一方面，通过最外Cu层厚度/板厚较大的散热板的最外Cu层而在面内方向上使热扩散(热逃逸)，因此，在半导体的启动初期温度不会急剧地升高，与此相反的是，如上所述，不易稳定地得到期望的高导热率，在厚度方向·面内方向上的散热平衡性上还有改善的余地。因此，半导体的常规运行时的温度水平容易变高，在导热率上还有改善的余地。因此，将现有技术2的散热板应用于高输出·小型半导体直接接合在散热板上的带框体半导体封装的情况下，在半导体封装的耐用性和可靠性上还有改善的余地。
本发明人等基于以上那样的见解，在应用于高输出·小型半导体直接接合在散热板上的带框体半导体封装的情况下，对能解决上述课题的散热板的构成进行了研究。其结果是发现了：通过使Cu层与Cu-Mo复合物层交替地层叠，从而在以3层以上的Cu层和2层以上的Cu-Mo复合物层构成、并且两面的最外层由Cu层形成的散热板中，使最外层的Cu层的厚度、最外层的Cu层的厚度相对于板厚的比率、和Cu-Mo复合物层的厚度相对于板厚的比率等最优化，特别是在与现有技术2的关系中，使Cu-Mo复合物层的厚度相对于板厚的比率减小，由此可以解决上述课题。
本发明正是基于以上见解而完成的，其要旨如下所述。
[1]一种散热板，通过在板厚方向上使Cu层与Cu-Mo复合物层交替地层叠，从而以3层以上的上述Cu层和2层以上的上述Cu-Mo复合物层构成，并且两面的最外层由上述Cu层形成，上述Cu-Mo复合物层具有扁平的Mo相分散在Cu基体中而成的板厚剖面组织；
其中，两面的最外层的各Cu层的厚度t1为40μm以上，该厚度t1与上述散热板的板厚T满足0.06≤t1/T≤0.27，
各Cu-Mo复合物层的厚度t2与上述板厚T满足t2/T≤0.36/[(总层数-1)/2](其中，总层数：上述Cu层的层数和上述Cu-Mo复合物层的层数的合计)。
[2]一种散热板，其中，在上述[1]的散热板中，上述厚度t2与上述板厚T满足t2/T≤0.30/[(总层数-1)/2](其中，总层数：上述Cu层的层数和上述Cu-Mo复合物层的层数的合计)。
[3]一种散热板，其中，在上述[1]或[2]的散热板中，上述厚度t1与上述板厚T满足0.10≤t1/T≤0.27。
[4]一种散热板，其中，在上述[1]或[2]的散热板中，上述厚度t1与上述板厚T满足0.10≤t1/T≤0.20。
[5]一种散热板，其中，在上述[1]～[4]的任一散热板中，上述Cu-Mo复合物层的Mo含量为50～80质量％。
[6]一种散热板，其中，在上述[1]～[5]的任一散热板中，上述Cu-Mo复合物层具有多个单元Cu-Mo复合物层介由厚度75μm以下的接合用Cu层而层叠得到的结构。
[7]一种散热板，其中，在上述[1]～[6]的任一散热板中，厚度方向的导热率为250W/m·K以上，50℃至800℃的面方向的平均热膨胀率为10.0ppm/K以下。
[8]一种散热板，其中，在上述[1]～[7]的任一散热板中，在上述散热板主体的单面或两面上具有镀覆皮膜。
[9]一种散热板，其中，在上述[1]～[8]的任一散热板中，进一步为半导体封装用的散热板，该半导体封装具有如下结构：由陶瓷或低热膨胀率金属形成的框体接合在上述散热板上，且半导体接合在该框体的内侧的散热板上。
[10]一种半导体封装，其具备上述[1]～[9]中的任一散热板。
[11]一种半导体封装，其中，在上述[10]的半导体封装中，具有如下结构：由陶瓷或低热膨胀率金属形成的框体接合在上述散热板上，且半导体接合在该框体的内侧的散热板上。
[12]一种半导体模块，其具备上述[10]或[11]的半导体封装。
[13]一种半导体封装，其具备散热板，该散热板在板厚方向上，通过使Cu层与Cu-Mo复合物层交替地层叠，从而以3层以上的上述Cu层和2层以上的上述Cu-Mo复合物层构成、并且两面的最外层由上述Cu层形成，上述Cu-Mo复合物层具有扁平的Mo相分散在Cu基体中而成的板厚剖面组织；
其中，两面的最外层的各Cu层的厚度t1为40μm以上，该厚度t1与上述散热板的板厚T满足0.06≤t1/T≤0.27，
各Cu-Mo复合物层的厚度t2与上述板厚T满足t2/T≤0.36/[(总层数-1)/2](其中，总层数：上述Cu层的层数和上述Cu-Mo复合物层的层数的合计)；
并且，该半导体封装具有如下结构：由陶瓷或低热膨胀率金属形成的框体接合在上述散热板上且半导体接合在该框体的内侧的散热板上。
[14]根据上述[13]所述的半导体封装，其中，上述散热板的上述厚度t2与上述板厚T满足t2/T≤0.30/[(总层数-1)/2](其中，总层数：上述Cu层的层数和上述Cu-Mo复合物层的层数的合计)。
[15]根据上述[13]或[14]所述的半导体封装，其中，上述散热板的上述厚度t1与上述板厚T满足0.10≤t1/T≤0.27。
[16]根据上述[13]或[14]所述的半导体封装，其中，上述散热板的上述厚度t1与上述板厚T满足0.10≤t1/T≤0.20。
[17]根据上述[13]～[16]中任一项所述的半导体封装，其中，上述散热板的上述Cu-Mo复合物层的Mo含量为50～80质量％。
[18]根据上述[13]～[17]中任一项所述的半导体封装，其中，上述散热板的上述Cu-Mo复合物层具有多个单元Cu-Mo复合物层介由厚度75μm以下的接合用Cu层而层叠得到的结构。
[19]根据上述[13]～[18]中任一项所述的半导体封装，其中，上述散热板的厚度方向的导热率为250W/m·K以上，50℃至800℃的面方向平均热膨胀率为10.0ppm/K以下。
[20]根据上述[13]～[19]中任一项所述的半导体封装，其中，上述散热板在由层叠的Cu层和Cu-Mo复合物层形成的散热板主体的单面或两面上具有镀覆皮膜。
[21]一种半导体模块，其具备上述[13]～[20]中任一项所述的半导体封装。
根据本公开，可以提供一种散热板，其具有低热膨胀率、高导热率的优异的热特性，特别是满足高输出·小型半导体直接接合在散热板上的带框体半导体封装用途的散热板所要求的高散热特性，并且，在应用于带框体半导体封装的情况下，可以适当地防止构成同封装的框体(陶瓷框体等)的由局部的应力集中引起的破裂。
另外，根据本公开，可以提供一种半导体封装，其具有能将半导体的热进行有效散热的优异的散热性，并且，特别是在带框体半导体封装的情况下，可以适当地防止构成封装的框体(陶瓷框体等)的由局部的应力集中引起的破裂，具有高耐用性。
附图说明
图1A为示意性地表示具有5层包层结构的散热板的板厚剖面的说明图。
图1B为示意性地表示具有7层包层结构的散热板的板厚剖面的说明图。
图2为示意性地表示应用了本发明的一个实施方式涉及的散热板的半导体封装的一个例子的说明图，取下构成封装壳体的盖的状态的平面图，以及该平面图的A-A’剖面图和B-B’剖面图。
图3为示意性地表示应用了本发明的一个实施方式涉及的散热板的半导体封装的另一个例子的说明图，取下构成封装壳体的盖的状态的平面图，以及该平面图的A-A’剖面图和B-B’剖面图。
图4为对于实施例的散热板的一部分，将厚度方向的导热率与最外层的Cu层的厚度t1和板厚T的比率t1/T、以及Cu-Mo复合物层的厚度t2和板厚T的比率t2/T的关系进行整理并表示的曲线图。
图5为用于说明散热板的厚度方向和面方向上的散热平衡性的图例。
图6为对于实施例的散热板的一部分，将厚度方向导热率/面内方向导热率的比率(％)与最外层的Cu层的厚度t1和板厚T的比率t1/T、以及Cu-Mo复合物层的厚度t2和板厚T的比率t2/T的关系进行整理并表示的曲线图。
图7为对于实施例的散热板的一部分，将厚度方向导热率(实测值)/利用单纯复合法则的厚度方向计算导热率(计算值)的比率(％)与最外层的Cu层的厚度t1和板厚T的比率t1/T、以及Cu-Mo复合物层的厚度t2和板厚T的比率t2/T的关系进行整理并表示的曲线图。
图8为对于实施例的散热板的一部分，将50℃至800℃的面方向的平均热膨胀率与最外层的Cu层的厚度t1和板厚T的比率t1/T、以及Cu-Mo复合物层的厚度t2和板厚T的比率t2/T的关系进行整理并表示的曲线图。
图9为表示利用激光闪光法的面内方向的热扩散率的测定原理的说明图。
图10为表示图9的测定方法中的测温位置的温度上升曲线的图。
具体实施方式
以下，对本发明的一个实施方式进行说明。应予说明，本发明并不限定于以下的实施方式。应予说明，本说明书中，使用“～”表示的数值范围是指包含“～”的前后记载的数值作为下限值和上限值的范围。
本实施方式的散热板在板厚方向上，通过使Cu层与Cu-Mo复合物层交替地层叠，从而以3层以上的Cu层和2层以上的Cu-Mo复合物层构成、并且两面的最外层由Cu层形成，并且，Cu-Mo复合物层具有扁平的Mo相分散在Cu基体中而成的板厚剖面组织。
本实施方式的散热板中，包层结构的层叠数(Cu层的层数与Cu-Mo复合物层的层数的合计)没有限制，可以设为5层、7层、9层、进而11层以上的层叠数。图1A示意性地表示具有5层包层结构的本实施方式的散热板的板厚剖面，图1B示意性地表示具有7层包层结构的本实施方式的散热板的板厚剖面。图1A和图1B中，1a为两面的最外层的Cu层，1b为中间层的Cu层，2为Cu-Mo复合物层。
本实施方式的散热板的Cu-Mo复合物层与Cu层是将层叠的Cu-Mo复合材料与Cu材料扩散接合而构成的。在两层间具有扩散接合部，由于两种材料的Cu彼此(Cu-Mo复合材料的Cu与Cu材料)扩散接合，因此，可以得到健全的扩散接合部。例如，如果考虑到将Mo(Mo材料)和Cu(Cu材料)包层的情况，则Mo与Cu不会合金化，因此，两种材料的接合就不是扩散接合而是机械接合，在这样的接合中，在接合界面上容易残留氧化膜、微小的空隙，以它们为起点，容易产生破裂等。与此相对，通过如本实施方式这样，两种材料的Cu彼此(Cu-Mo复合材料的Cu与Cu材料)进行扩散接合，从而在接合界面上不残留氧化膜、微小的空隙，可以得到健全的接合部。
本实施方式的散热板特别优选如上所述，用于高输出·小型半导体直接接合在散热板上的带框体半导体封装。图2为示意性地表示该带框体半导体封装的一个例子的说明图，取下构成封装壳体的盖的状态的平面图，以及该平面图的A-A’剖面图和B-B’剖面图。本例中，在作为基底的散热板3上，接合(硬纤焊)有兼具收纳半导体的封装壳体的一部分(封止构件)和电极的绝缘构件的陶瓷框体4，在该陶瓷框体4的内侧的散热板3上，分别接合(软纤焊)有半导体5和电容器7。在陶瓷框体4的一部分(长边部)的上面重叠有电极6的一部分，该电极6与半导体5介由电容器7，以连接线8电连接。在重叠有电极6的一部分的陶瓷框体4上安装有盖体9，构成封装壳体。
图3为示意性地表示该带框体半导体封装的另一个例子的说明图(取下构成封装壳体的盖的状态的平面图，以及该平面图的A-A’剖面图和B-B’剖面图)。图3中，示出框体不是由陶瓷而是由可伐合金等低热膨胀率的金属构成的情况的例子。
该半导体封装中，在作为基底的散热板30上，接合(硬纤焊)有兼具收纳半导体的封装壳体的一部分(封止构件)和电极的绝缘构件的金属框体40(低热膨胀金属的框体)，在其内侧的散热板30上分别接合(软纤焊)有半导体50和电极60。电极70介由绝缘子100而附着到金属框体40，该电极70与半导体50介由电极60，以连接线80而电连接。金属框体40中安装有盖体90，构成封装壳体。
本实施方式的散热板的两面的最外层的各Cu层(以下为了说明方便也称为“最外Cu层”)的厚度t1为40μm以上，厚度t1与板厚T满足0.06≤t1/T≤0.27，各Cu-Mo复合物层(以下，为了说明方便也称为“Cu-Mo层”)的厚度t2与板厚T满足t2/T≤0.36/[(总层数-1)/2](其中，总层数：Cu层的层数与Cu-Mo层的层数的合计)。
本实施方式的目的之一是：在上述那样的应用于带框体半导体封装的情况下，防止由于对构成同封装的陶瓷框体使局部的应力集中而导致的破裂。通过使各最外Cu层的厚度t1为40μm以上，从而可以得到最外Cu层所带来的应力缓和效果，因此，可以有效地防止陶瓷框体(例如，厚度0.5mm左右)的由局部的应力集中引起的破裂。如果最外Cu层的厚度t1小于40μm，则无法充分地得到应力缓和效果，有在陶瓷框体上产生破裂的风险。陶瓷框体由于其厚度、尺寸、材质等而导致破裂容易度上有差别。最外Cu层的厚度t1越大，应力缓和效果越高，因此，优选根据陶瓷框体的厚度、尺寸、材质等来适当选择最外Cu层的厚度t1。最外Cu层的厚度t1的上限没有特别限定，例如可以是810μm以下。
如果各最外Cu层的厚度t1与板厚T的比率t1/T小于0.06，则厚度方向的导热率高，但最外Cu层中的面内方向上的热的扩散(热的逃逸)不充分。高输出·小型半导体的每单位面积的发热量大，在相接的散热板的较小的面积部分上，施加了较大的热量。因此，在半导体的启动初期中，散热不及时，有温度急剧地升高的风险。另一方面，如果比率t1/T大于0.27，则厚度方向的导热率会降低，无法制成高导热率的散热板。即，在使Cu层与Cu-Mo层交替层叠且两面的最外层由Cu层形成的包层结构的情况下，外层(Cu层)的导热率比内层(Cu-Mo层)的导热率高，因此，进入外层(Cu层)的热在外层·内层间的界面上产生反射·散射，扰乱热流。因此，热在内层(Cu-Mo层)侧传导不顺利，在外层·内层间的界面中，产生高的传热阻力，可以认为相应地降低了板厚方向的导热率。这样的原因导致的板厚方向的导热性的降低依赖于最外Cu层的厚度。最外Cu层越厚，则在最外Cu层与内层的界面上反射·散射的热的量越多，因此，导热性降低的程度也越大。
根据以上的理由，本实施方式中将比率t1/T设为0.06～0.27。另外，根据同样的理由，比率t1/T优选为0.10以上，更优选为0.12以上。同样地，比率t1/T优选为0.20以下，更优选为0.18以下。
本实施方式的散热板通过使比率t1/T为0.06～0.27且将各Cu-Mo体层的厚度t2与板厚T的比率设为t2/T≤0.36/[(总层数-1)/2](其中，总层数：Cu层的层数与Cu-Mo层的层数的合计)，从而特别是可以满足搭载于高输出·小型半导体的带框体半导体封装用途的散热板所要求的高散热特性。因此，本实施方式中，设为t2/T≤0.36/[(总层数-1)/2]。优选设为t2/T≤0.30/[(总层数-1)/2]。因此，例如，5层包层结构的散热板为t2/T≤0.18，优选为t2/T≤0.15。7层包层结构的散热板为t2/T≤0.12，优选为t2/T≤0.10。9层包层结构的散热板为t2/T≤0.09，优选为t2/T≤0.075。11层包层结构的散热板为t2/T≤0.072，优选为t2/T≤0.06。
应予说明，t2/T的下限没有特别限定，板厚越厚，可以使t2/T越小地进行制造。从包层后轧制时的轧制性等观点出发，优选将t2/T＝0.16/[(总层数-1)/2]左右作为下限。
在此，满足高散热特性是指，(i)厚度方向导热率尽可能地高；(ii)厚度方向导热率与面内方向导热率的差小，即，厚度方向导热率/面内方向导热率的比率(％)高(值接近“100％”)；(iii)对于厚度方向导热率，实测值与计算值的差小，即，厚度方向导热率(实测值)/利用单纯复合法则的厚度方向计算导热率(计算值)的比率(％)高。
在搭载于高输出·小型半导体的带框体半导体封装中，具有兼备上述(i)～(iii)的热特性的高散热特性、即厚度方向导热率尽可能地高且能稳定地得到期望的高导热率，并且使厚度方向与面内方向上的散热平衡性良好，这是极为重要的。如以下所详细叙述的那样，本实施方式的散热板具有兼备上述(i)～(iii)的热特性的高散热特性。
·关于上述(i)的热特性
在搭载于高输出·小型半导体的带框体半导体封装中，需要使散热板的厚度方向的导热率尽可能地高。
图4中，对于后述的实施例的散热板的一部分(5层包层材料的一部分)，将室温的厚度方向导热率与最外Cu层的厚度t1和板厚T的比率t1/T、以及Cu-Mo层的厚度t2和板厚T的比率t2/T的关系进行整理，并示出。图4中，◆为比率t2/T＝0.25～0.26的散热板，●为比率t2/T＝0.20～0.22的散热板，○为比率t2/T＝0.17～0.18的散热板，□为比率t2/T＝0.15～0.16的散热板，△为比率t2/T＝0.12～0.13的散热板，◇为比率t2/T＝0.09～0.10的散热板，将各自的比率t2/T的近似曲线以实线表示。其中，该实线的两端的图是3层包层材料的数据。这些5层包层材料中，比率t2/T≤0.18(○,□,△,◇)的包层材料满足本实施方式的t2/T≤0.36/[(总层数-1)/2]。根据图4，在比率t1/T相同且最外Cu层厚度t1也相同的情况，即，在最外Cu层的面内方向上的热的散发性相同、且陶瓷框体与散热板的接合界面上产生的应力的缓和效果也相同的情况下，在0.06≤t1/T≤0.27的范围中，与比率t2/T＝0.25～0.26(◆)、比率t2/T＝0.20～0.22(●)的散热板相比，比率t2/T≤0.18(○,□,△,◇)的本实施方式的散热板的厚度方向导热率为10～20W/m·K，更高。应予说明，图4所示的实施例的板厚全部为1mm，因此，如果比率t1/T相同，则最外Cu层厚度t1也相同。在此，图中作为“比6”(比较例6)、“比14”(比较例14)、“比15”(比较例15)而示出的图是现有技术2(专利文献2)所记载的比率t2/T＝0.26、0.21、0.20的散热板。另外，在0.06≤t1/T≤0.27的范围中，比率t2/T≤0.18(○,△,□,◇)的本实施方式的散热板具有厚度方向的导热率为250W/m·K以上的高导热率。
·对于上述(ii)的热特性
在高输出·小型半导体直接接合在散热板上的带框体半导体封装中，在散热板的面内方向上使热逃逸并在厚度方向上进行散热从而进行有效的散热是必不可少的，因此，可以使半导体的热在厚度方向和面内方向上平衡性良好地进行散热、具体来说则是厚度方向导热率/面内方向导热率的比率(％)高，这是非常重要的。图5示意性地示出散热板的厚度方向和面内方向上的散热，s为直接接合在散热板上的半导体。图5中，示出散热板的板厚剖面，箭头表示热的流动。高输出且小型的半导体s的每单位面积的发热量多，因此容易成为高温。如图5所示那样，散热板不仅仅是使半导体s的热在厚度方向上逃逸，还需要在面内方向上逃逸而最终在厚度方向上逃逸，因此，使厚度方向和面内方向上的散热的平衡性良好是非常重要的。厚度方向导热率/面内方向导热率的比率优选为75％以上，更优选为80％以上，进一步优选为85％以上。
图6中，对于后述的实施例的散热板的一部分(5层包层材料的一部分)，将厚度方向导热率/面内方向导热率(均为室温下的导热率)的比率(％)与最外Cu层的厚度t1和板厚T的比率t1/T、以及Cu-Mo层的厚度t2和板厚T的比率t2/T的关系进行整理，并示出。
图6中，◆为比率t2/T＝0.25～0.26的散热板，●为比率t2/T＝0.20～0.22的散热板，○为比率t2/T＝0.17～0.18的散热板，□为比率t2/T＝0.15～0.16的散热板，△为比率t2/T＝0.12～0.13的散热板，◇为比率t2/T＝0.09～0.10的散热板，将各自的比率t2/T的近似曲线以实线表示。其中，该实线的两端的图是3层包层材料的数据。这些5层包层材料中，比率t2/T≤0.18(○,□,△,◇)的包层材料满足本实施方式的t2/T≤0.36/[(总层数-1)/2]。根据图6，在比率t1/T相同且最外Cu层厚度t1也相同的情况，即，在最外Cu层的面内方向上的热的散发性相同、且陶瓷框体与散热板的接合界面上产生的应力的缓和效果也相同的情况下，与比率t2/T＝0.25～0.26(◆)、比率t2/T＝0.20～0.22(●)的散热板相比，在0.06≤t1/T≤0.27的范围中，比率t2/T≤0.18(○,□,△,◇)的本实施方式的散热板的厚度方向导热率/面内方向导热率的比率(％)高达2％以上，判明可以使半导体的热在厚度方向和面内方向上平衡性良好地进行散热。应予说明，图6所示的实施例的板厚全部为1mm，因此，如果比率t1/T相同，则最外Cu层厚度t1也相同。在此，图中作为“比6”(比较例6)、“比14”(比较例14)、“比15”(比较例15)而示出的图是现有技术2(专利文献2)所记载的比率t2/T＝0.26、0.21、0.20的散热板。
·关于上述(iii)的热特性
厚度方向的导热率(实测值)/利用单纯复合法则的厚度方向的计算导热率(计算值)的比率(％)表示厚度方向导热率的实测值相对于计算值的偏离的程度，其值越高，由层间的界面热阻等导致的厚度方向上的热流损失越少，可以稳定地得到期望的高导热率，为了在高输出·小型半导体直接接合在散热板上的带框体半导体封装中进行有效的散热，可以说，这是一个重要的特性值。厚度方向的导热率(实测值)/利用单纯复合法则的厚度方向的计算导热率(计算值)的比率优选为80％以上，更优选为84％以上，进一步优选为87％以上。
应予说明，利用单纯复合法则的厚度方向的计算导热率λc按下式进行计算。
计算导热率λc＝VCu-Mo×λCu-Mo+VCu×λCu
在此，VCu-Mo：Cu-Mo层的体积率
VCu：Cu层的体积率
λCu-Mo：Cu-Mo层的厚度方向的导热率
λCu：纯Cu的导热率(＝405W/m·K)
在此，λCu-Mo根据Cu-Mo层中的Mo含量与Cu-Mo层的轧制压下率而决定。在此，Cu-Mo层的轧制压下率是指，综合了散热板的制造时的包层前的Cu-Mo复合材料的轧制压下率和包层材料的轧制压下率的总压下率。其中，在不轧制包层前的Cu-Mo复合材料的情况下，Cu-Mo层的轧制压下率是指包层材料的轧制压下率。
图7中，对于后述的实施例的散热板的一部分(5层包层材料的一部分)，将室温下的厚度方向导热率(实测值)/利用单纯复合法则的厚度方向计算导热率(计算值)的比率(％)与最外Cu层的厚度t1和板厚T的比率t1/T、以及Cu-Mo层的厚度t2和板厚T的比率t2/T的关系进行整理，并表示。
图7中，◆为比率t2/T＝0.25～0.26的散热板，●为比率t2/T＝0.20～0.22的散热板，○为比率t2/T＝0.17～0.18的散热板，□为比率t2/T＝0.15～0.16的散热板，△为比率t2/T＝0.12～0.13的散热板，◇为比率t2/T＝0.09～0.10的散热板，将各自的比率t2/T的近似曲线以实线表示。其中，该实线的两端的图是3层包层材料的数据。这些5层包层材料中，比率t2/T≤0.18(○,□,△,◇)的包层材料满足本实施方式的t2/T≤0.36/[(总层数-1)/2]。根据图7，在比率t1/T相同且最外Cu层厚度t1也相同的情况，即，在最外Cu层的面内方向上的热的散发性相同、且陶瓷框体与散热板的接合界面上产生的应力的缓和效果也相同的情况下，与比率t2/T＝0.25～0.26(◆)、比率t2/T＝0.20～0.22(●)的散热板相比，在0.06≤t1/T≤0.27的范围中，比率t2/T≤0.18(○,□,△,◇)的本实施方式的散热板的厚度方向导热率的实测值/计算值的比率(％)高达2％以上，判明可以稳定地得到期望的高导热率。应予说明，图7所示的实施例的板厚全部为1mm，因此，如果比率t1/T相同，则最外Cu层厚度t1也相同。在此，图中作为“比6”(比较例6)、“比14”(比较例14)、“比15”(比较例15)而示出的图是现有技术2(专利文献2)所记载的比率t2/T＝0.26、0.21、0.20的散热板。
另外，对于面方向的平均热膨胀率，本实施方式的散热板也可以得到良好的值。图8中，对于实施例所记载的的散热板的一部分(5层包层材料的一部分)，将50℃至800℃的面方向的平均热膨胀率与最外Cu层的厚度t1和板厚T的比率t1/T、以及Cu-Mo复合物层的厚度t2和板厚T的比率t2/T的关系进行整理表示。
图8中，◆为比率t2/T＝0.25～0.26的散热板，●为比率t2/T＝0.20～0.22的散热板，○为比率t2/T＝0.17～0.18的散热板，□为比率t2/T＝0.15～0.16的散热板，△为比率t2/T＝0.12～0.13的散热板，◇为比率t2/T＝0.09～0.10的散热板，将各自的比率t2/T的近似曲线以实线表示。其中，该实线的两端的图是3层包层材料的数据。这些5层包层材料中，比率t2/T≤0.18(○,□,△,◇)的包层材料满足本实施方式的t2/T≤0.36/[(总层数-1)/2]。根据图8，在0.06≤t1/T≤0.27的范围中，比率t2/T≤0.18(○,□,△,◇)的本实施方式的散热板的50℃至800℃的面方向的平均热膨胀率为9.0ppm/K以下，判明了低热膨胀率。
本实施方式中，面方向的热膨胀率可以用推杆式位移检测法来测定。“50℃至800℃的面方向的平均热膨胀率”如下求出：求出50℃和800℃下的伸长量的差，将其值除以温度差750℃(＝800℃-50℃)，从而求出。
另外，厚度方向与面内方向的导热率(均为室温下的导热率)可以用激光闪光法而测定。其中，厚度方向的导热率使用周知的方法测定，即，对试样(散热板)的厚度方向的正面照射激光，用红外线传感器测定其背面的温度，求出热扩散率。
另一方面，对于面内方向的导热率，如下所述地求出热扩散率，进行测定。图9中，示出利用激光闪光法的面内方向的热扩散率的测定原理。应予说明，图9是基于TorayResearch Center,Inc.的资料。对试样(散热板)的正面的一部分照射点状的激光(脉冲激光)，进行局部加热。在与该激光照射侧相反一侧的面(背面)上，使用红外线传感器，测定从上述照射位置起在水平方向上仅相距距离r(m)的位置的试样的温度。此时的温度变化ΔT为图10所示那样的温度上升曲线。将到达最大温度上升量ΔTmax的1/2为止的时间设为t1/2，则t1/2＝K1r2/t1/2。在此，常数K1为依赖于照射激光而加热的部分的大小、利用激光照射的加热位置与利用红外线传感器的测温位置的距离、以及测温的部分的大小等的在测定装置的光学系统中所固有的常数，可以使用标准试样来决定。如果测定t1/2，则热扩散率α可以根据下式(1)来求出。
α＝K1×(r2/t1/2)…(1)
然后，与厚度方向的导热率同样地，根据该热扩散率α求出面内方向的导热率。
Cu-Mo层的Mo含量没有特别限定，优选为50质量％以上，另外，优选为80质量％以下。Cu-Mo层的Mo含量更优选为60～80质量％，特别优选为70～80质量％。为了优选地得到使散热板的导热率提高、且抑制中间Cu层的热膨胀的效果，即从两侧夹住中间Cu层而物理地拘束的效果，因此，Mo含量优选为50质量％以上，更优选为60质量％以上，特别优选为70质量％以上。另一方面，从优选地防止导热率的降低、得到更良好的冷轧性的观点出发，Mo含量优选为80质量％以下。
Cu-Mo层(Cu-Mo复合物层)可以制成整体由一体的Cu-Mo复合物构成的结构，也可以制成多个单元Cu-Mo复合物层介由极薄的接合用的Cu层(以下也称为接合用Cu层)而层叠的结构。该接合用Cu层如果厚度为75μm以下左右，就基本不会对散热板的热特性有影响，因此，其厚度优选为75μm以下，更优选为25μm以下。接合用Cu层的厚度的下限没有特别限定，例如可以为1μm以上。应予说明，该接合用Cu层构成Cu-Mo层的一部分，与在散热板中同Cu-Mo层交替层叠的Cu层不同，不包含在该Cu层中。
另外，Cu层可以整体以一体的Cu构成，也可以制成多个单元Cu层层叠的结构。
如后述那样，本实施方式的散热板可如下制造：使Cu-Mo复合材料(a)与Cu材料(b)交替层叠，使该层叠体扩散接合后，进行轧制，从而制造。该制造中，使用的Cu-Mo复合材料(a)不限于单体的板材，也可以由层叠的多张薄的Cu-Mo复合材料(单元Cu-Mo复合材料)形成。这是因为，Cu-Mo复合材料在使轧制的压下率增大的情况下，有变薄的可能性。在用层叠的多张薄的单元Cu-Mo复合材料来构成Cu-Mo复合材料(a)的情况下，特别是在Cu-Mo复合材料的Cu含量较少的情况下，为了提高单元Cu-Mo复合材料彼此的接合性，优选：将多张单元Cu-Mo复合材料介由Cu薄板(包含Cu箔的情况)而层叠，即，在各单元Cu-Mo复合材料间安装薄的Cu板，介由该Cu薄板进行扩散接合。上述散热板的Cu-Mo层中的接合用Cu层通过轧制该Cu薄板，可以被拉伸地更薄。构成Cu-Mo层的该接合用Cu层为极薄的中间层的Cu层，因此，传热阻力小到了可以无视的程度，对散热板的热特性基本没有影响。即，在Cu-Mo层中具有接合用Cu层的散热板和没有接合用Cu层的散热板的热特性基本上没有改变。Cu薄板优选散热板的Cu-Mo层中的接合用Cu层的厚度成为75μm以下(更优选为25μm以下)这样的厚度。
除上述条件之外，Cu-Mo层和Cu层的各厚度、Cu-Mo层与Cu层的层厚比等没有特别限定。为了确保热特性且在轧制时、实用时不产生翘曲、形变等，优选：将厚度方向中央的Cu层作为对称面，在厚度方向上为对称形的结构(Cu层与Cu-Mo层的厚度在厚度方向上为对称形的结构)。
另外，散热板的板厚T没有特别限定。散热板的板厚T为1mm前后的情况较多，但根据用途也可以是更厚的情况(例如2～3mm左右)。
本实施方式的散热板可以在将事前制作的Cu-Mo复合材料与Cu材料扩散接合后进行轧制，从而制造，另外，在Cu-Mo复合材料的制造工序中，也可以进行轧制。因此，本实施方式的散热板的整体为轧制组织。另外，分散在Cu-Mo层的Cu基体中的Mo相具有拉伸为扁平的形态，通常，板厚剖面组织中的Mo相的长径比(轧制方向上的长径比)大于2。在此，长径比是指轧制方向中的板厚剖面组织中的Mo相的长轴/短轴(长度比)。长径比例如可规定为如下：对轧制方向上的板厚剖面组织施加离子研磨精制等后，用SEM等进行观察，求出任意的1个视野所包含的各Mo相的长轴/短轴，基于它们的平均值而规定。
应予说明，分散在Cu-Mo层的Cu基体中的Mo相由于Cu-Mo层的Mo含量、轧制的形态(例如，单方向轧制、交叉轧制等)等，因而被拉伸为扁平的形态不同。例如，在Cu-Mo层的Mo含量较少的情况下，拉伸为扁平的Mo相具有接近于各自独立的岛状的形态。另一方面，如果Mo含量变多，则拉伸为扁平的Mo相彼此连接，成为这样的Mo相与Cu基体混合存在的条纹状或是大理石状那样的形态(轧制组织)。因此，在后者的情况下，长径比明显大于2，但也有无法具体地定量化的情况。
本实施方式的散热板所主要应用的半导体封装伴随着重复进行半导体的运行和休止，重复着从常温(在寒冷地区的情况下，也有-50℃左右的情况)到半导体运行时的200℃左右为止的升温。因此，为了应对热疲劳，散热板的热膨胀率低是非常重要的。另外，在进行半导体的硬纤焊接的用途中，800℃左右的热膨胀率低是非常重要的，在进行半导体的软纤焊接的用途中，400℃左右的热膨胀率低是非常重要的。另一方面，为了得到高散热特性，散热板具有高导热率、特别是板厚方向上的高导热率是非常重要的。
本实施方式的散热板具有兼备高导热率和低热膨胀率的优异的热特性。具体来说，板厚方向上的导热率(室温下的导热率)优选为250W/m·K以上，更优选为270W/m·K以上，进一步优选为290W/m·K以上。另外，50℃至800℃的面方向的平均热膨胀率优选为10.0ppm/K以下，更优选为9.0ppm/K以下，进一步优选为8.5ppm/K以下。
为了防腐蚀目的、与其它构件的接合(硬纤焊接、软纤焊接)，本实施方式的散热板可以在其表面(单面或两面)具有Ni镀覆等镀覆。在该情况下，镀覆皮膜以不会对散热板的热特性产生大影响的程度的膜厚而形成。镀覆的种类没有特别限定，例如可应用Ni系镀覆、Au系镀覆、Ag系镀覆等，可以单独实施选自这些中的镀覆，或者组合2层以上实施。镀覆皮膜可以仅设置在散热板的单面(作为最外层的两Cu层中的一方的表面)，也可以设置在散热板的两面。
应予说明，根据散热板的材质，为了改善在散热板表面实施Ni镀覆等镀覆时的镀覆性，会有实施Cu镀覆来作为其基底的情况，但是，本实施方式的散热板的最外层为Cu层，因此，无需实施这样的基底镀覆。
本实施方式的散热板的制造方法可以与基本的现有方法(现有技术2)相同，例如可以与专利文献2所述的制造方法相同。已知，Cu-Mo复合材料通过轧制从而热膨胀率会降低，特别是，通过冷轧，从而热膨胀率会有效地降低。Cu-Mo复合材料的Mo含量较高は、如果进行冷轧，则根据压下率会有产生边裂等的风险，因此，存在优选使一部分或全部的轧制为温轧的情况，但是，在除此之外的情况下，散热板的制造工序的轧制优选为冷轧，优选为高压下率的冷轧。
在散热板的制造方法的一个实施方式中，使具有在Cu基体中分散有Mo相的板厚剖面组织的Cu-Mo复合材料(a)与Cu材料(b)层叠，使Cu-Mo复合材料(a)与Cu材料(b)扩散接合而制成层叠体后，实施冷轧(x)，从而得到层叠了来自Cu-Mo复合材料(a)的Cu-Mo层和来自Cu材料(b)的Cu层的散热板。在此，Cu-Mo复合材料(a)是预先制作的，但该Cu-Mo复合材料(a)也可以用不进行轧制的方法(例如，后述的(i)～(iii)的方法)制作，也可以用进行轧制(y)的方法(例如，后述的(iv)、(v)的方法)制作。
另外，在Cu-Mo复合材料(a)的Mo含量较高的情况下，为了防止由冷轧导致的边裂等，如上所述地得到层叠体后，对于该层叠体，代替冷轧(x)而进行温轧，也可以得到层叠了来自Cu-Mo复合材料(a)的Cu-Mo层和来自Cu材料(b)的Cu层的散热板。温轧的轧制温度例如优选设为200～300℃。
另外，在Cu-Mo复合材料(a)的Mo含量较高、以对Cu-Mo复合材料进行轧制(y)的方法进行制造的情况下，为了防止由冷轧导致的边裂等，优选以温轧进行轧制(y)。温轧的轧制温度例如优选设为200～300℃。
Cu-Mo复合材料(a)和Cu材料(b)的厚度可以根据想要制造的散热板的Cu-Mo层和Cu层的厚度而适当选择。
应予说明，Cu-Mo复合材料(a)和Cu材料(b)可以分别由单体的板材而构成，也可以由层叠了Cu-Mo复合材料(a)的多张薄的Cu-Mo复合材料(单元Cu-Mo复合材料(au))构成，还可以由层叠了Cu材料(b)的多张薄的Cu材料(单元Cu材料(bu))构成。这是因为，Cu-Mo复合材料、Cu材料在使轧制的压下率增大的情况下，有变薄的可能性。
另外，如上述这样，在由层叠了Cu-Mo复合材料(a)的多张单元Cu-Mo复合材料(au)构成的情况下，为了提高单元Cu-Mo复合材料(au)彼此的接合性，优选：使多张单元Cu-Mo复合材料(au)介由Cu薄板(也包含Cu箔的情况)而层叠(即，在各单元Cu-Mo复合材料(au)间安装薄的Cu板)，介由该Cu薄板进行扩散接合。上述散热板的Cu-Mo层中的接合用的Cu层通过轧制该Cu薄板，可以被拉伸地更薄。因此，该Cu薄板优选散热板的Cu-Mo层中的接合用的Cu层的厚度成为75μm以下(更优选为25μm以下)这样的厚度。
进行层叠体的扩散接合的方法没有特别限定，优选通过放电等离子烧结(SPS:Spark Plasma Sintering)、或热压制进行的扩散接合。
作为Cu-Mo复合材料(a)，可以使用后述那样的Cu-Mo复合材料。另外，作为Cu材料(b)，通常使用纯Cu板(包含纯Cu箔)。
散热板的制造工序中，通过在高压下进行轧制，从而可以得到使热膨胀率降低的效果。因此，冷轧(x)的压下率优选为70～99％，更优选为80～99％，进一步优选为90～96％。
如上所述，散热板的制造工序中，除了冷轧(x)之外，还可以进一步进行轧制(y)。在除了冷轧(x)之外进一步进行轧制(y)的情况下，包含冷轧(x)和轧制(y)的压下率的合计优选为70～99％，更优选为80～99％，进一步优选为90～96％。另外，轧制(y)期望在不产生边裂的限度下进行冷轧。
Cu-Mo复合材料(a)是在事前制作的，但是，作为Cu-Mo复合材料(a)，例如，可以使用以下述(i)～(v)中的任一方法得到的Cu-Mo复合材料。
(i)经历将Mo粉末和Cu粉末的混合粉末进行加压成型而制成压粉体的工序、以及将上述压粉体在还原性气氛中或真空中烧结而制成烧结体的工序而得到的Cu-Mo复合材料(a)；
(ii)除上述(i)的工序之外，进一步经历将上述烧结体致密化处理的工序而得到的Cu-Mo复合材料(a)；
(iii)除上述(i)的工序之外，进一步经历在非氧化性气氛中或真空中使溶融的Cu含浸于上述烧结体的工序而得到的Cu-Mo复合材料(a)；
(iv)除上述(ii)的工序之外，进一步经历对上述致密化处理的Cu-Mo复合材料实施轧制(y)的工序而得到的Cu-Mo复合材料(a)；
(iii)除上述(i)的工序之外，进一步经历在非氧化性气氛中或真空中使溶融的Cu含浸于上述烧结体的工序、以及对上述含浸Cu的Cu-Mo复合材料实施轧制(y)的工序而得到的Cu-Mo复合材料(a)。
本实施方式的散热板可以以直接冷轧或温轧的状态制成产品，或者进一步实施软质化热处理，从而制成产品。另外，根据需要，以提高假设作为半导体的基座的用途的耐腐蚀性和电腐蚀的性能为目的，也可以在散热板的表面进一步形成镀覆皮膜。在该情况下，镀覆皮膜以不会对散热板的热特性产生大影响的程度的膜厚而形成。镀覆皮膜的种类没有特别限定，例如可以应用Ni系镀覆皮膜、Au系镀覆皮膜、和Ag系镀覆皮膜等，可以单独形成选自这些中的镀覆皮膜，或者组合2层以上而形成。镀覆皮膜可以仅形成在散热板的单面(两最外Cu层中的一方的表面)，也可以形成在散热板的两面。
本实施方式的散热板可优选利用在各种半导体模块具备的陶瓷封装、金属封装等半导体封装中，可以得到高散热特性和耐用性。本实施方式涉及的散热板特别是可以满足高输出·小型半导体直接接合在散热板上的带框体半导体封装用途的散热板所要求的高散热特性，因此，作为这样的带框体半导体封装的散热板是特别优选的。通过将本实施方式涉及的散热板应用于带框体半导体封装，从而可以得到(i)可提高半导体和半导体封装的耐用性、(ii)可提高半导体的输出、(iii)可增加半导体的搭载数等实用上的效果。
在此，半导体直接接合在散热板上意味着：无需插入用于使热在面内方向上扩散的热分散板(比半导体面积更大的构件)，而是半导体接合(安装)在散热板上。因此，例如，在介由形成于半导体背面的特定的薄膜、层等而接合在散热板上的情况，也包含在半导体直接接合在散热板上之中。
作为本实施方式的散热板所应用的搭载于带框体半导体封装的高输出·小型半导体，例如可举出大小为数mm2左右的半导体，即Si基板上的GaN半导体、最近开发的SiC基板上的GaN半导体等。
作为带框体半导体封装，例如，可举出在后述的实施例所述的带框体半导体封装中，与散热板接触的面积为1mm×5mm左右的搭载了2～3个GaN半导体的带框体半导体封装。这样的带框体半导体封装可以用于被应用于2.5～2.7GHz带且平均输出50W(峰输出288W)那样的移动基站等的RF(Radio Frequency)功率设备用。在可预料到的今后普及的5G移动电话中，正在研究微米频带(26～111GHz)的利用，存在越是高频率则RF输出越是降低的倾向，可以期待输出大于100W的高输出5G移动基站用RF功率设备。另一方面，如果Si半导体被GaAs半导体、Si基板上的GaN半导体代替，或进一步被SiC基板上的GaN半导体代替，则半导体自身的导热率高、损失减少，因此，若以相同频带、相同功率输出进行比较，则可以减少半导体的大小、半导体的个数，可以使半导体封装更紧凑，且使1个半导体更小型化。因此，可以在散热板上搭载高输出且与散热板的接触面积小的半导体。因此，可以说，本实施方式的散热板特别适合这样的半导体封装用途。
实施例
(1)Cu-Mo复合材料的制造条件
将Mo粉末(FSSS平均粒径：6μm)与纯Cu粉末(平均粒径D50：5μm)以规定的比例混合而成的混合粉末放入模具(50mm×50mm)中，加压成型，制成根据之后的工序的冷轧的压下率的厚度的压粉体。将该压粉体在氢气气氛中烧结(1000℃、600分钟)，得到烧结体。接下来，在该烧结体的上面放置纯Cu板，在氢气气氛中加热到1200℃(保持时间180分钟)，使纯Cu板溶解，使该溶解的Cu含浸烧结体，从而得到规定的Cu含量的Cu-Mo复合材料。对于该Cu-Mo复合材料，使用铣床除去残留在表面的Cu后，以规定的压下率实施单方向的轧制(y)(冷轧)，制作Cu-Mo复合材料。
(2)各供试物的制造条件
将如上所述而得的规定的板厚的Cu-Mo复合材料和纯Cu板以Cu材料为最外层的方式交替层叠为5层结构～11层结构，对该层叠体使用放电等离子烧结(SPS)装置(住友石炭矿业株式会社制“DR.SINTER SPS-1050”)，在950℃、保持18分钟、加压力20MPa的条件下进行扩散接合。接下来，以与上述Cu-Mo复合材料的轧制(y)(冷轧)相同的压下率，在与轧制(y)的轧制方向正交的方向上轧制(冷轧)，制造本发明例和比较例的散热板(板厚1mm或3mm)。
(3)性能测定
(3.1)热特性
对于散热板的各供试物，以推杆式位移检测法测定面方向的热膨胀率，使50℃-800℃中的各伸长量的差除以温度差而算出，求出50℃至800℃的面方向的平均热膨胀率。
另外，厚度方向与面内方向的导热率(均为室温下的导热率)以上文说明的激光闪光法测定。
另外，“Cu-Mo层的厚度方向的导热率λCu―Mo”由Cu-Mo层的Mo含量与散热板制造时的Cu-Mo层的轧制压下率而决定，因此，制作相当于Cu-Mo层的Cu-Mo单体的轧制板，并测定厚度方向的导热率，将其作为“Cu-Mo层的厚度方向的导热率λCu―Mo”。本实施例中，散热板制造时的Cu-Mo层的轧制压下率(＝将散热板制造时的包层前的Cu-Mo复合材料的轧制压下率与包层材料的轧制压下率合计的总压下率)为95％，测定的结果是，对于Mo含量为75质量％的Cu-Mo层，厚度方向的导热率λCu―Mo为175W/m·K，对于Mo含量为60质量％的Cu-Mo层，厚度方向的导热率λCu―Mo为194W/m·K。
(3.2)陶瓷框体的破裂性
在散热板的供试物(平面尺寸：20.6mm×9.8mm)的上面，将陶瓷框体(长边长度19.2mm、短边长度9.0mm、厚度0.6mm、长边侧的框宽度1.5mm、短边侧的框宽度1.3mm)以硬纤焊而接合后，冷却至室温，将接合了该陶瓷框体的供试物在设定的半导体的软纤焊的温度即320℃下进行加热，其后，冷却至室温，调查陶瓷框体的破裂的有无。
进行各级别的10个试验，用显微镜确认破裂是否进入陶瓷框体。如果在10个试验体中的任1个确认到陶瓷框体的破裂，则为“×”，如果在全部10个试验体中都没有确认到破裂，则为“〇”。应予说明，表中，“-”所表示的是没有评价破裂性。
(4)性能评价
将以上的结果与各供试物的热特性的制造条件一并示于表1～表5。另外，对于这些实施例的一部分(5层包层材料的一部分)，将“厚度方向导热率”、“厚度方向导热率/面内方向导热率的比率(％)”、“厚度方向导热率的实测值/计算值的比率(％)”、“50℃至800℃的面方向的平均热膨胀率”与最外Cu层的厚度t1和板厚T的比率t1/T、以及Cu-Mo层的厚度t2和板厚T的比率t2/T的关系整理而表示在图4、图6～图8中，图中，表示为“比6”(比较例6)、“比14”(比较例14)、“比15”(比较例15)的图是现有技术2(专利文献2)所记载的比率t2/T＝0.26、0.21、0.20的散热板。
据此，本发明例的散热板为低热膨胀率，并且兼具如下热特性：(i)厚度方向的导热率高，(ii)厚度方向导热率/面内方向导热率的值高、且厚度方向与面内方向的散热平衡性优异，(iii)厚度方向导热率的实测值/计算值的值高、可以稳定地得到期望的高导热率。根据本公开，可以提供具有高散热特性的散热板，因此，无论构成封装的框体为陶瓷或低热膨胀率的金属的任何一种，均能够提供具有高耐用性的半导体封装。另外，在将本公开的散热板应用于带框体半导体封装的情况下，判明也可以适当地抑制陶瓷框体的破裂。因此，判明可以满足搭载于高输出·小型半导体的带框体半导体封装用途的散热板所要求的高散热特性。
Figure BDA0003518405130000241
Figure BDA0003518405130000251
Figure BDA0003518405130000261
Figure BDA0003518405130000271
Figure BDA0003518405130000281
符号说明
1a,1b Cu层
2 Cu-Mo复合物层(Cu-Mo层)
3 散热板
4 陶瓷框体
5 半导体
6 电极
7 电容器
8 连接线
9 盖体
30 散热板
40 金属框体
50 半导体
60 电极
70 电极
80 连接线
90 盖体
100 绝缘子
s 半导体。

Claims (11)

1.一种散热板，通过在板厚方向上使Cu层与Cu-Mo复合物层交替地层叠，从而以3层以上的所述Cu层和2层以上的所述Cu-Mo复合物层构成，并且两面的最外层由所述Cu层形成，所述Cu-Mo复合物层具有扁平的Mo相分散在Cu基体中而成的板厚剖面组织；
其中，两面的最外层的各Cu层的厚度t1为40μm以上，该厚度t1与所述散热板的板厚T满足0.06≤t1/T≤0.27，
各Cu-Mo复合物层的厚度t2与所述板厚T满足t2/T≤0.36/[(总层数-1)/2]，其中，总层数为所述Cu层的层数和所述Cu-Mo复合物层的层数的合计。
2.根据权利要求1所述的散热板，其中，所述厚度t2与所述板厚T满足t2/T≤0.30/[(总层数-1)/2]，其中，总层数为所述Cu层的层数和所述Cu-Mo复合物层的层数的合计。
3.根据权利要求1或2所述的散热板，其中，所述厚度t1与所述板厚T满足0.10≤t1/T≤0.27。
4.根据权利要求1或2所述的散热板，其中，所述厚度t1与所述板厚T满足0.10≤t1/T≤0.20。
5.根据权利要求1～4中任一项所述的散热板，其中，所述Cu-Mo复合物层的Mo含量为50～80质量％。
6.根据权利要求1～5中任一项所述的散热板，其中，所述Cu-Mo复合物层具有多个单元Cu-Mo复合物层介由厚度75μm以下的接合用Cu层而层叠的结构。
7.根据权利要求1～6中任一项所述的散热板，其中，厚度方向的导热率为250W/m·K以上，50℃至800℃的面方向的平均热膨胀率为10.0ppm/K以下。
8.根据权利要求1～7中任一项所述的散热板，其中，在所述散热板主体的单面或两面具有镀覆皮膜。
9.一种半导体封装，具备权利要求1～8中任一项所述的散热板。
10.根据权利要求9所述的半导体封装，具有如下结构：由陶瓷或低热膨胀率金属形成的框体接合在所述散热板上且半导体接合在该框体的内侧的散热板上。
11.一种半导体模块，具备权利要求9或10的半导体封装。
CN202080060105.XA 2019-08-29 2020-08-28 散热板、半导体封装及半导体模块 Pending CN114365276A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-156961 2019-08-29
JP2019156961A JP6732395B1 (ja) 2019-08-29 2019-08-29 放熱板
PCT/JP2020/032773 WO2021040030A1 (ja) 2019-08-29 2020-08-28 放熱板、半導体パッケージ及び半導体モジュール

Publications (1)

Publication Number Publication Date
CN114365276A true CN114365276A (zh) 2022-04-15

Family

ID=71738457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080060105.XA Pending CN114365276A (zh) 2019-08-29 2020-08-28 散热板、半导体封装及半导体模块

Country Status (4)

Country Link
US (1) US20220299278A1 (zh)
JP (1) JP6732395B1 (zh)
CN (1) CN114365276A (zh)
WO (1) WO2021040030A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021006684T5 (de) * 2020-12-24 2023-10-26 A.L.M.T. Corp. Verbundmaterial, Halbleiterbaugruppe, und Verfahren zur Herstellung von Verbundmaterial
CN114045410B (zh) * 2021-11-15 2022-10-28 西安瑞福莱钨钼有限公司 一种多层钼铜热沉复合材料的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142126A (ja) * 2005-11-18 2007-06-07 Allied Material Corp 複合材料及び半導体搭載用放熱基板、及びそれを用いたセラミックパッケージ
JP6233677B1 (ja) * 2016-08-31 2017-11-22 Jfe精密株式会社 放熱板及びその製造方法
JP6455896B1 (ja) * 2017-11-18 2019-01-23 Jfe精密株式会社 放熱板及びその製造方法
JP6462172B1 (ja) * 2018-08-02 2019-01-30 Jfe精密株式会社 放熱板及びその製造方法

Also Published As

Publication number Publication date
US20220299278A1 (en) 2022-09-22
JP2021034690A (ja) 2021-03-01
JP6732395B1 (ja) 2020-07-29
WO2021040030A1 (ja) 2021-03-04

Similar Documents

Publication Publication Date Title
CN109690760B (zh) 散热板及其制造方法
CN111357100B (zh) 散热板及其制造方法
US8263870B2 (en) Heat dissipating wiring board, method for manufacturing same, and electric device using heat dissipating wiring board
US6129993A (en) Heat spreader and method of making the same
US20130299963A1 (en) Production method of cooler
US20060246314A1 (en) Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions
CN114365276A (zh) 散热板、半导体封装及半导体模块
JP2003124410A (ja) 多層ヒートシンクおよびその製造方法
WO2018020695A1 (ja) 放熱基板、半導体パッケージ、及び半導体モジュール、並びに放熱基板の製造方法
KR101691724B1 (ko) 고출력 소자용 방열판재
JP6462172B1 (ja) 放熱板及びその製造方法
US7083759B2 (en) Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions
WO2019189329A1 (ja) ヒートシンク付き絶縁回路基板
JPH06268117A (ja) 半導体装置用放熱基板およびその製造方法
EP1231633B1 (en) Material of heat-dissipating plate on which semiconductor is mounted, method for fabricating the same, and ceramic package produced by using the same
CN111682002A (zh) 散热板
WO2022138711A1 (ja) 複合材料、半導体パッケージ及び複合材料の製造方法
JP6784863B1 (ja) 放熱板
WO2022172856A1 (ja) 複合材料、ヒートスプレッダ及び半導体パッケージ
TWI765145B (zh) 附散熱座絕緣電路基板的製造方法
EP4365938A1 (en) Joining member
CN116157258A (zh) 复合材料、散热器和半导体封装
JP2022178275A (ja) 放熱板および半導体パッケージ
EP3471138A1 (en) Heat sink plate
CN116571749A (zh) 一种三明治结构复合材料及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination