CN114342261A - 音频电路 - Google Patents

音频电路 Download PDF

Info

Publication number
CN114342261A
CN114342261A CN202080061970.6A CN202080061970A CN114342261A CN 114342261 A CN114342261 A CN 114342261A CN 202080061970 A CN202080061970 A CN 202080061970A CN 114342261 A CN114342261 A CN 114342261A
Authority
CN
China
Prior art keywords
audio
circuit
input
signal
audio signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080061970.6A
Other languages
English (en)
Inventor
酒井光辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN114342261A publication Critical patent/CN114342261A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/12—Circuits for transducers, loudspeakers or microphones for distributing signals to two or more loudspeakers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R5/00—Stereophonic arrangements
    • H04R5/04—Circuit arrangements, e.g. for selective connection of amplifier inputs/outputs to loudspeakers, for loudspeaker detection, or for adaptation of settings to personal preferences or hearing impairments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Acoustics & Sound (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • Otolaryngology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

数字音频信号或模拟音频信号被输入到N个(N≥1)输入引脚(P1)～(PN)中。音频接口电路(310)在模拟音频信号被输入到N个输入引脚(P1)～(PN)时，介由偏置电阻来对N个输入引脚(P1)～(PN)分别施加偏置电压。

Description

音频电路
技术领域
本公开涉及音频电路。
背景技术
音频IC(Integrated Circuit：集成电路)彼此的音频信号的传输方式大致被分类为模拟传输和数字传输，在音频IC，安装有与传输方式相应的接口电路。
图1的(a)、(b)是数字音频信号及模拟音频信号的例示性的波形图。数字音频信号如图1的(a)所示，由以高(例如3.3V)、低(例如0V)这2个电平来切换的脉冲信号来构成。例如，数字音频信号既可以为多个脉冲信号的组合(例如时钟信号与串行数据的组合)，也可以为单一的脉冲信号(例如PWM(Pulse Width Modulation：脉冲宽度调制)信号、PDM(PulseDensity Modulation：脉冲密度调制)信号或DSD(Direct Stream Digital：直接数字流)信号)。模拟音频信号如图1的(b)所示，例如在为CD(Compact Disc：激光唱片)的情况下，具有最大2Vrms的模拟波形。
图2是表示以往的音频IC900的图。该音频IC900能够输入模拟的音频信号及数字的音频信号这两者。音频IC900包括2引脚(Lch、Rch)的模拟音频接口、以及4引脚(SDATA、LRCLK、BCLK、MCLK)的串行输入接口。
音频IC900包括串行接口电路(接收器)902、D/A转换器904、906、以及选择器908、910。
在音频IC900连接有具备模拟接口的其他IC(Integrated Circuit：集成电路)或设备的情况下，模拟音频信号被输入到模拟输入的2个引脚(Lch、Rch)中，且不会使用数字输入的4个引脚(SDATA、LRCLK、BCLK、MCLK)。选择器908、910选择Lch引脚、Rch引脚的模拟音频信号，并向未图示的内部电路输出。
在音频IC900连接有具备数字接口的其他IC或设备的情况下，不会使用模拟输入的2个引脚(Lch、Rch)，数字音频信号被输入到数字输入的4个引脚(SDATA、LRCLK、BCLK、MCLK)中。串行接口电路902将数字音频信号分离为L声道、R声道。D/A转换器904、906将L声道、R声道的数字信号转换为模拟信号。选择器908、910选择D/A转换器904、906的输出，并向未图示的内部电路输出。
[现有技术文献]
[非专利文献]
专利文献1:日本特开2013-197711号公报
专利文献2:日本特开2015-201729号公报
发明内容
[发明要解决的课题]
关于图2的音频IC900，模拟用和数字用共计需要6个输入引脚，从而会存在芯片面积及封装面积变大这样的问题。在图2中，仅示出1个系统的输入，而音频IC900有时也会具备4个系统程度的输入，需要6×4＝24个引脚。
本公开鉴于上述问题而完成，其一个方案的例示性目的之一在于提供一种削减了引脚数的音频电路。
[用于解决技术课题的技术方案]
本公开的一个方案涉及一种音频电路。音频电路包括：N个(N≥1)输入引脚，其使数字音频信号或模拟音频信号输入；音频接口电路，其在模拟音频信号被输入到N个输入引脚时，介由偏置电阻，对N个输入引脚分别施加偏置电压；以及内部电路，其对从音频接口电路通过的数字音频信号或模拟音频信号进行处理。
本公开的另一方案涉及一种电子设备。电子设备具备上述任意一个音频电路。
本公开的另一方案涉及一种车载音频系统。车载音频系统具备上述任意一个音频电路。
另外，以上构成要素的任意组合、以及将本公开的表达方式在方法、装置等之间转换后的结果，作为本公开的方案也是有效的。进而，该项目(用于解决问题的手段)的记载并不对本公开的不可或缺的全部特征进行说明，因此，被记载的这些特征的子组合也能够成为本公开。
发明效果
根据本公开的一个方案，能够削减音频电路的引脚数。
附图说明
图1的(a)、图1的(b)是数字音频信号及模拟音频信号的例示性的波形图。
图2是表示以往的音频IC的图。
图3是表示实施方式的音频电路的基本构成的电路图。
图4是使数字音频信号输入时的音频电路的等价电路图。
图5是使模拟音频信号输入时的音频电路的等价电路图。
图6是实施例1的音频电路的电路图。
图7是实施例2的音频电路的电路图。
图8是实施例3的音频电路的电路图。
图9是实施例4的音频电路的电路图。
图10是实施例5的音频电路的电路图。
图11的(a)、图11的(b)是变形例2的音频接口电路的电路图。
具体实施方式
(实施方式的概要)
以下，对本公开的几个例示性的实施方式的概要进行说明。该概要作为后述的详细说明的前置，以实施方式的基本理解为目的，将一个或多个实施方式中的几个概念简化并对其进行说明，并不会限定发明或公开的广度。此外，该概要并非可考虑的全部实施方式的概括性的概要，并不对实施方式的不可或缺的构成要素进行限定。方便起见，“一个实施方式”有时用于指代本说明书所公开的一个实施方式(实施例或变形例)或多个实施方式(实施例或变形例)。
一个实施方式的音频电路包括：N个(N≥1)输入引脚，其使数字音频信号或模拟音频信号输入；音频接口电路，其在模拟音频信号被输入到N个输入引脚时，介由偏置电阻，对N个输入引脚分别施加偏置电压；以及内部电路，其对从音频接口电路通过的数字音频信号或模拟音频信号进行处理。
根据该构成，能够兼用模拟的输入引脚与数字的输入引脚，因此能够削减引脚数。另外，所谓“模拟音频信号(数字音频信号)被输入到N个输入引脚中”，并不意味着N个输入引脚全部被使用，而是指它们中的至少一个被使用。
也可以是，在一个实施方式中，音频接口电路在数字音频信号被输入到N个输入引脚时，介由偏置电阻来使N个输入引脚分别接地。
也可以是，在一个实施方式中，在音频电路起动时，音频接口电路被构成为介由偏置电阻来使N个输入引脚分别接地。在N个输入引脚连接有数字输出的外部电路的情况下，能够防止以下情况：在音频电路起动时，较高的电压被施加于外部电路。
也可以是，在一个实施方式中，内部电路包含：D/A转换器，其在数字音频信号被输入到N个输入引脚时成为激活，并将数字音频信号转换为模拟信号；输出选择器，其在数字音频信号被输入到N个输入引脚时选择D/A转换器的输出信号，在模拟音频信号被输入到N个输入引脚时选择模拟音频信号；以及模拟处理电路，其对输出选择器的输出进行处理。
也可以是，在一个实施方式中，内部电路包含：A/D转换器，其在模拟音频信号被输入到N个输入引脚时成为激活，并将模拟音频信号转换为数字信号；输出选择器，其在数字音频信号被输入到N个输入引脚时选择数字音频信号，在模拟音频信号被输入到N个输入引脚时选择A/D转换器的输出信号；以及数字处理电路，其对输出选择器的输出进行处理。
也可以是，在一个实施方式中，偏置电压为音频电路的电源电压的1/2。
也可以是，在一个实施方式中，音频接口电路包含：分压电路，其将电源电压分压为1/2倍；缓冲器，其接受分压电路的输出电压；N个偏置选择器，其各自的第1输入端子与缓冲器的输出连接，第2输入端子被接地；以及N个偏置电阻，其各自的一端与对应的偏置选择器的输出端子连接，各自的另一端与对应的输入引脚连接。
也可以是，在一个实施方式中，N＝4，且数字音频信号被以包含串行数据、LR时钟、位时钟及主时钟的串行形式传输。
也可以是，在一个实施方式中，N＝3，且数字音频信号被以包含串行数据、LR时钟及位时钟的串行形式传输。
也可以是，在一个实施方式中，数字音频信号为PWM信号。
也可以是，在一个实施方式中，模拟音频信号为差分信号。
也可以是，在一个实施方式中，模拟音频信号为单端信号。
也可以是，在一个实施方式中，音频电路被一体集成化于一个基板。所谓“一体集成化”，包含电路的构成要素全部被形成在基板上的情况及电路的主要构成要素被一体集成化的情况，一部分电阻或电容器等也可以被设置于基板的外部，用以调节电路常数。通过将电路集成化在1个芯片上，从而能够削减电路面积，并且能够均匀地保持电路元件的特性。
(实施方式)
以下，参照附图，基于优选的实施方式来对本公开进行说明。对于各附图所示的相同或等同的构成要素、构件、以及处理，标注相同的附图标记，并适当省略重复的说明。此外，实施方式非对公开的限定，仅为例示，实施方式所记述的一切特征或其组合不一定是公开的实质性内容。
在本说明书中，所谓“构件A与构件B连接的状态”，还包含构件A与构件B物理性地直接连接的情况、或者构件A与构件B经由对电连接状态没有影响，或不阻碍功能的其它构件间接地连接的情况。
同样，所谓“构件C被设置于构件A与构件B之间的状态”，除包含构件A与构件C，或者构件B与构件C直接连接的情况之外，还包含经由对电连接状态没有影响，或不阻碍功能的其它构件间接地连接的情况。
图3是表示实施方式的音频电路300的基本构成的电路图。音频电路300包括N个(N≥1)输入引脚P1～PN、电源引脚VCC、音频接口电路310、以及内部电路320，并被集成化于一个半导体基板。
数字音频信号或模拟音频信号被排他地、择一地输入到N个输入引脚P1～PN中。音频接口电路310接收被输入到N个输入引脚P1～PN的数字或模拟的音频信号，并将其供给到后级的内部电路320。
音频接口电路310在模拟音频信号被输入到N个输入引脚P1～PN时，介由偏置电阻R11～R1N来对N个输入引脚P1～PN分别施加偏置电压VB。例如，偏置电压VB为将被供给到电源引脚VCC的电源电压VCC(例如14.4V)通过电阻分压电路分压为1/2倍得到的电压(例如7.2V)。
此外，音频接口电路310被构成为在数字音频信号被输入到N个输入引脚P1～PN时，介由偏置电阻R11～R1N来使N个输入引脚P1～PN分别接地。
音频接口电路310包括分压电路312、缓冲器314、N个偏置选择器SEL11～SEL1N、以及N个偏置电阻R11～R1N。
分压电路312包含电阻值相等的电阻R21、R22，并将电源电压VCC分压为1/2倍。缓冲器314接受分压电路312的输出电压。缓冲器314在数字音频信号被输入的情况下，能够断开。
第i个(1≤i≤N)偏置选择器SEL1i的第1输入端子(1)与缓冲器314的输出连接，第2输入端子(2)被接地。
第i个(1≤i≤N)偏置电阻R1i的一端与对应的偏置选择器SEL1i的输出端子(O)连接，其另一端与对应的输入引脚Pi连接。
偏置选择器SEL11～SEL1N在模拟音频信号被输入到N个输入引脚P1～PN时，在第1输入端子侧成为接通，在数字音频信号被输入时，在第2输入端子侧成为接通。
例如，也可以是，音频电路300包括对指定数字输入和模拟输入的数据进行存储的寄存器，并基于该数据来对多个偏置选择器SEL11～SEL1N的状态进行切换。或者，也可以是，音频电路300包括用于指定数字输入和模拟输入的设定引脚，并基于设定引脚的电状态来对多个偏置选择器SEL11～SEL1N的状态进行切换。
也可以是，音频接口电路310被构成为：在音频电路300起动时，即电源接通时，无论寄存器或设定引脚的状态如何，都介由偏置电阻R11～R1N来使N个输入引脚P1～PN分别接地。例如，音频电路300包括通电复位电路，并响应于通电复位电路的输出地，对多个偏置选择器SEL11～SEL1N进行初始化，使其在第2输入端子侧成为接通。然后，当音频电路300的起动完成时，也可以基于寄存器或设定引脚的状态来对多个偏置选择器SEL11～SEL1N的状态进行切换。
以上是音频电路300的基本构成。接着，对其动作进行说明。图4是数字音频信号被输入时的音频电路300的等价电路图。在多个输入引脚P1～PN中的M个(1≤M≤N)连接有数字声源402，M个脉冲信号D1～DM被从数字声源402输入。脉冲信号D1～DM从音频接口电路310通过，并被供给到内部电路320。
图5是模拟音频信号被输入时的音频电路300的等价电路图。在多个输入引脚P1～PN中的K个(1≤K≤N)，介由耦合电容器C1～CK而连接有模拟声源404。模拟声源404所输出的K个模拟音频信号A1～AK由音频接口电路310移位，使得中心电平为偏置电压VBIAS，并被供给到内部电路320。
以上是音频电路300的动作。根据该音频电路300，能够兼用模拟的输入引脚和数字的输入引脚，因此能够削减引脚数。
此外，在音频电路300的起动时，音频接口电路310被构成为介由电阻来使N个输入引脚分别接地。由此，在输入引脚连接有数字输出的数字声源402的情况下，能够防止以下情况：在音频电路的起动时，较高的电压(VBIAS)被施加于数字声源402的输出引脚。
本公开可视为图3的电路图，或者涉及根据上述说明导出的各种装置、电路，并不被限定于特定的构成。以下，并非为了缩小本公开的范围，而是为了使公开的实质及电路动作的理解变得容易、并将其明确化，对更具体的构成例进行说明。
(实施例1)
图6是实施例1的音频电路300A的电路图。在该实施例中，N＝4。作为数字音频信号，能够将串行音频信号输入到音频电路300A中，该串行音频信号包含串行数据SDATA、LR时钟LRCLK、位时钟BCLK、以及主时钟MCLK。作为这样的数字音频信号，例示有I2S格式的PCM音频数据，数字音频信号包含2个声道(便宜起见，称为L声道和R声道)的音频信号。此外，在4个声道等多声道的音频信号的情况下，也可以使用TDM(时分调制)格式。
此外，2声道(L声道和R声道)的模拟音频信号能够以差分形式(平衡)输入到音频电路300A中。
在连接有数字声源的情况下，串行数据SDATA、LR时钟LRCLK、位时钟BCLK、以及主时钟MCLK被输入到第1输入引脚P1～第4输入引脚P4中。它们相当于图1的脉冲信号。
在连接有模拟声源的情况下，能够将1个声道量(例如L声道)的差分模拟音频信号ALP、ALN输入到第1输入引脚P1及第2输入引脚P2中。能够将另一1个声道量(例如R声道)的差分模拟音频信号ARP、ARN输入到第3输入引脚P3及第4输入引脚P4中。
内部电路320A包含施密特缓冲器B11～B14、串行音频接口电路322A、D/A转换器324L、324R、输出选择器SEL21～SEL24、输出缓冲器B21～B24、以及模拟处理电路330。
串行音频接口电路322A、D/A转换器324L、324R在数字音频信号被输入到输入引脚P1～P4时成为激活，并将接收到串行数据分离为L声道和R声道的数字信号。D/A转换器324L将L声道的数字信号转换为模拟信号，D/A转换器324R将R声道的数字信号转换为模拟信号。在实施例1中，D/A转换器324L、324R具有差分输出。另外，也可以是，D/A转换器324L、324R共同构成数字部。
输出选择器SEL21～SEL24在数字音频信号被输入到输入引脚P1～P4时，选择D/A转换器324L、324R的输出信号，在模拟音频信号被输入到输入引脚P1～P4时，选择模拟音频信号。
具体而言，输出选择器SEL21的第1输入端子(1)与输入引脚P1连接，第2输入端子(2)与D/A转换器324L的正极输出连接。输出选择器SEL21的第1输入端子(1)与输入引脚P2连接，第2输入端子(2)与D/A转换器324L的负极输出连接。输出选择器SEL23的第1输入端子(1)与输入引脚P3连接，第2输入端子(2)与D/A转换器324R的正极输出连接。输出选择器SEL24的第1输入端子(1)与输入引脚P4连接，第2输入端子(2)与D/A转换器324R的负极输出连接。
输出缓冲器B21～B24接受输出选择器SEL21～SEL24的输出，并将其供给到后级的模拟处理电路330。另外，也可以省略输出缓冲器B21～B24。
根据该音频电路300A，能够介由4个输入引脚P1～P4来接收串行形式的数字音频信号或差分模拟音频信号。音频电路300A的输入引脚的个数与图2的音频电路900相比减少了2个。
另外，作为图6的音频电路300A的变形例，将D/A转换器324L、324R改变为单端输出，或将单端的模拟音频信号输入到输入引脚P1～P4中的2个也是有效的。
(实施例2)
图7是实施例2的音频电路300B的电路图。在该实施例中，N＝3。作为数字音频信号，能够将串行音频信号输入到音频电路300B中，该串行音频信号包含串行数据SDATA、LR时钟LRCLK、以及位时钟BCLK。作为这样的数字音频信号，例示有I2S格式的PCM音频数据，数字音频信号包含2个声道(便宜起见，称为L声道和R声道)的音频信号。此外，在4个声道等多声道的音频信号的情况下，也可以使用TDM(时分调制)格式。
此外，能够将2个声道(L声道和R声道)的模拟音频信号AL、AR以单端(非平衡-平衡)输入到音频电路300B中。
在连接有数字声源的情况下，串行数据SDATA、LR时钟LRCLK、位时钟BCLK、以及主时钟MCLK被输入到第1输入引脚P1～第3输入引脚P3中。它们相当于图1的脉冲信号。
在连接有模拟声源的情况下，能够将1声道量(例如L声道)的单端的模拟音频信号AL输入到第1输入引脚P1中。能够将另一个1声道量(例如R声道)的单端的模拟音频信号AR输入到第2输入引脚P2中。
内部电路320B包含施密特缓冲器B11～B13、串行音频接口电路322B、D/A转换器324L、324R、输出选择器SEL21～SEL22、输出缓冲器B21～B22、以及模拟处理电路330。
串行音频接口电路322B、D/A转换器324L、324R在数字音频信号被输入到输入引脚P1～P3时成为激活，并将接收到的串行数据分离为L声道和R声道的数字信号。D/A转换器324L将L声道的数字信号转换为模拟信号，D/A转换器324R将R声道的数字信号转换为模拟信号。在实施例2中，D/A转换器324L、324R具有单端输出。
输出选择器SEL21～SEL22在数字音频信号被输入到输入引脚P1～P3时，选择D/A转换器324L、324R的输出信号，在模拟音频信号被输入到输入引脚P1、P2时，选择模拟音频信号。
具体而言，输出选择器SEL21的第1输入端子(1)与输入引脚P1连接，第2输入端子(2)与D/A转换器324L的输出连接。输出选择器SEL21的第1输入端子(1)与输入引脚P2连接，第2输入端子(2)与D/A转换器324R的输出连接。
输出缓冲器B21～B22接受输出选择器SEL21～SEL22的输出，并将其供给到后级的模拟处理电路330。另外，也可以省略输出缓冲器B21～B22。
根据音频电路300B，能够介由3个输入引脚P1～P3来接收串行形式的数字音频信号或单端的模拟音频信号。音频电路300A的输入引脚的个数与图2的音频电路900相比减少了3个。
(实施例3)
图8是实施例3的音频电路300C的电路图。在该实施例中，N＝2。作为数字音频信号，能够将S/PDIF(Sony Philips Digital InterFace：索尼飞利浦数字接口)形式的信号输入到音频电路300C中。
此外，能够将2个声道(L声道和R声道)的模拟音频信号AL、AR以单端(非平衡-平衡)输入到音频电路300C中。
在连接有数字声源的情况下，S/PDIF信号被输入到第1输入引脚P1中。
在连接有模拟声源的情况下，能够将1声道量(例如L声道)的单端的模拟音频信号AL输入到第1输入引脚P1中。能够将另一个1声道量(例如R声道)的单端的模拟音频信号AR输入到第2输入引脚P2中。
内部电路320C包含施密特缓冲器B11～B12、S/PDIF电路322C、D/A转换器324L、324R、输出选择器SEL21～SEL22、输出缓冲器B21～B22、以及模拟处理电路330。
S/PDIF电路322C、D/A转换器324L、324R在S/PDIF信号被输入到输入引脚P1时成为激活，并将接收到的S/PDIF信号分离为L声道和R声道的数字信号。D/A转换器324L将L声道的数字信号转换为模拟信号，D/A转换器324R将R声道的数字信号转换为模拟信号。其他构成与图7(实施例2)的内部电路320B相同。
根据该音频电路300C，能够介由2个输入引脚P1、P2来接收串行形式的数字音频信号或单端的模拟音频信号。
(实施例4)
图9是实施例4的音频电路300D的电路图。在该实施例中，N＝2。作为数字音频信号，能够将PDM信号(DSD信号)或PWM信号等脉冲调制信号DL、DR直接地输入到音频电路300D中。
此外，能够将2个声道(L声道和R声道)的模拟音频信号AL、AR以单端(非平衡-平衡)输入到音频电路300D中。
在连接有数字声源的情况下，能够将L声道、R声道的脉冲调制信号DL、DR分别输入到输入引脚P1、P2中。
在连接有模拟声源的情况下，能够将1声道量(例如L声道)的单端的模拟音频信号AL输入到第1输入引脚P1中。能够将另一个1声道量(例如R声道)的单端的模拟音频信号AR输入到第2输入引脚P2中。
内部电路320D包含施密特缓冲器B11～B12、解码器电路322D、D/A转换器324L、324R、输出选择器SEL21～SEL22、输出缓冲器B21～B22、以及模拟处理电路330。
解码器电路322D在脉冲调制信号DL、DR被输入到输入引脚P1、P2时激活，并对接收到的脉冲调制信号DL、DR进行解码。D/A转换器324L、324R将L声道、R声道的数字信号转换为模拟信号。也可以是，将解码器电路322D及D/A转换器324L、324R置换为模拟低通滤波器。其他构成与图7(实施例2)的内部电路320B相同。
根据该音频电路300D，能够介由2个输入引脚P1、P2来接收被脉冲调制的数字音频信号或单端的模拟音频信号。
(实施例5)
在实施例1～4中，对包括模拟处理电路330的音频电路进行了说明，但本公开也能够适用于包括数字处理电路340的音频电路。图10是实施例5的音频电路300E的电路图。音频电路300E能够接收与图6的音频电路300A相同的信号，但不包括模拟处理电路330、D/A转换器324，而是包括数字处理电路340及A/D转换器326。
A/D转换器326L及A/D转换器326R在模拟音频信号被输入到输入引脚P1～P4时成为激活，并将模拟音频信号转换为数字信号。具体而言，A/D转换器326L具有差分输入，并将被输入到输入引脚P1、P2的L声道的差分模拟信号ALP、ALN转换为数字信号。此外，A/D转换器326R具有差分输入，将被输入到输入引脚P3、P4的R声道的差分模拟信号ARP、ARN转换为数字信号。
数字处理电路340在模拟信号被输入到输入引脚P1～P4时，对A/D转换器326L、326R的输出进行处理，在数字信号被输入到输入引脚P1～P4时，对串行音频接口电路322E的输出进行处理。
例如，也可以是，数字处理电路340包含输出选择器SEL31、SEL32，该输出选择器SEL31、SEL32在数字音频信号被输入到输入引脚P1～P4时，选择数字音频信号，在模拟音频信号被输入时，选择A/D转换器326的输出信号。
(变形例1)
针对实施例2～4，也与实施例5相同，能够将模拟处理电路330置换为数字处理电路340。
(变形例2)
音频接口电路310的构成不被限定于图3的构成。图11的(a)、图11的(b)为变形例2的音频接口电路310的电路图。在图11的(a)、图11的(b)中，仅示出了一个引脚所对应的部分。在图11的(a)的变形例中，2个偏置电阻R1#被设置于偏置选择器SEL1#的输入侧。在图11的(b)中，取代偏置选择器SEL1#地，设置有开关SW1#。在模拟音频信号被输入时，开关SW1#接通，偏置电压VBIAS介由偏置电阻R1#和开关SW1#而被施加到输入引脚P#。也可以是，交换偏置电阻R1#与开关SW1#。
[工业可利用性]
本公开涉及音频电路。
[附图标记说明]
300 音频电路
310 音频接口电路
312 分压电路
314 缓冲器
320 内部电路
322A、322B 串行音频接口电路
322CS/PDIF 电路
322D 解码器电路
324 D/A转换器
326 A/D转换器
330 模拟处理电路
340 数字处理电路
404 模拟声源
402 数字声源

Claims (13)

1.一种音频电路，其特征在于，包括：
N个输入引脚，其供数字音频信号或模拟音频信号输入，其中N≥1，
音频接口电路，其在上述模拟音频信号被输入到上述N个输入引脚时，介由偏置电阻来对上述N个输入引脚分别施加偏置电压，以及
内部电路，其对从上述音频接口电路通过的上述数字音频信号或上述模拟音频信号进行处理。
2.如权利要求1所述的音频电路，其特征在于，
上述音频接口电路被构成为：在上述数字音频信号被输入到上述N个输入引脚时，介由上述偏置电阻来使上述N个输入引脚分别接地。
3.如权利要求2所述的音频电路，其特征在于，
在上述音频电路的起动时，上述音频接口电路被构成为介由上述偏置电阻来使上述N个输入引脚分别接地。
4.如权利要求1～3的任何一项所述的音频电路，其特征在于，
上述内部电路包含：
D/A转换器，其在上述数字音频信号被输入到上述N个输入引脚时成为激活，并将上述数字音频信号转换为模拟信号，
输出选择器，其在上述数字音频信号被输入到上述N个输入引脚时，选择上述D/A转换器的输出信号，在上述模拟音频信号被输入到上述N个输入引脚时，选择上述模拟音频信号，以及
模拟处理电路，其对上述输出选择器的输出进行处理。
5.如权利要求1～3的任何一项所述的音频电路，其特征在于，
上述内部电路包含：
A/D转换器，其在上述模拟音频信号被输入到上述N个输入引脚时成为激活，并将上述模拟音频信号转换为数字信号，
输出选择器，其在上述数字音频信号被输入到上述N个输入引脚时选择上述数字音频信号，在上述模拟音频信号被输入到上述N个输入引脚时选择上述A/D转换器的输出信号，以及
数字处理电路，其对上述输出选择器的输出进行处理。
6.如权利要求1～5的任何一项所述的音频电路，其特征在于，
上述偏置电压为上述音频电路的电源电压的1/2。
7.如权利要求6所述的音频电路，其特征在于，
上述音频接口电路包含：
分压电路，其将上述电源电压分压为1/2倍，
缓冲器，其接受上述分压电路的输出电压，
N个偏置选择器，其各自的第1输入端子与上述缓冲器的输出连接，第2输入端子被接地，以及
N个偏置电阻，其各自的一端与对应的上述偏置选择器的输出端子连接，各自的另一端与对应的输入引脚连接。
8.如权利要求1～7的任何一项所述的音频电路，其特征在于，
N＝4，且上述数字音频信号被以串行形式传输，该串行形式包含串行数据、LR时钟、位时钟、以及主时钟。
9.如权利要求1～7的任何一项所述的音频电路，其特征在于，
N＝3，且上述数字音频信号被以串行形式传输，该串行形式包含串行数据、LR时钟、以及位时钟。
10.如权利要求1～7的任何一项所述的音频电路，其特征在于，
上述数字音频信号为PWM信号。
11.如权利要求1～10的任何一项所述的音频电路，其特征在于，
上述模拟音频信号为差分信号。
12.如权利要求1～10的任何一项所述的音频电路，其特征在于，
上述模拟音频信号为单端信号。
13.如权利要求1～12的任何一项所述的音频电路，其特征在于，
该音频电路被一体集成化于一个基板。
CN202080061970.6A 2019-10-18 2020-09-30 音频电路 Pending CN114342261A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019191304 2019-10-18
JP2019-191304 2019-10-18
PCT/JP2020/037262 WO2021075264A1 (ja) 2019-10-18 2020-09-30 オーディオ回路

Publications (1)

Publication Number Publication Date
CN114342261A true CN114342261A (zh) 2022-04-12

Family

ID=75538009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080061970.6A Pending CN114342261A (zh) 2019-10-18 2020-09-30 音频电路

Country Status (6)

Country Link
US (1) US12069452B2 (zh)
JP (1) JPWO2021075264A1 (zh)
KR (1) KR20220082837A (zh)
CN (1) CN114342261A (zh)
DE (1) DE112020004969T5 (zh)
WO (1) WO2021075264A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291932A (ja) * 1992-04-13 1993-11-05 Olympus Optical Co Ltd 電子回路
US5594362A (en) * 1995-10-13 1997-01-14 Seiko Communications Systems, Inc. Gatable level-pulling circuit
US7034593B1 (en) * 2003-11-13 2006-04-25 Cirrus Logic, Inc. Reset mode indication for an integrated circuit using a non-dedicated pin
US7961895B2 (en) * 2007-05-15 2011-06-14 Fortemedia, Inc. Audio interface device and method
JP2013197711A (ja) 2012-03-16 2013-09-30 Rohm Co Ltd オーディオ信号処理回路、オーディオ信号処理方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器
JP2015201729A (ja) 2014-04-07 2015-11-12 ローム株式会社 ミキサー回路、オーディオ信号処理回路、オーディオ信号のミキシング方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器

Also Published As

Publication number Publication date
US20220240014A1 (en) 2022-07-28
US12069452B2 (en) 2024-08-20
JPWO2021075264A1 (zh) 2021-04-22
KR20220082837A (ko) 2022-06-17
DE112020004969T5 (de) 2022-06-30
WO2021075264A1 (ja) 2021-04-22

Similar Documents

Publication Publication Date Title
US7405682B2 (en) Delta-sigma analog digital converter with offset compensation
EP1635468B1 (en) Single ended switched capacitor circuit
US5594442A (en) Configuration programming of a digital audio serial port using no additional pins
EP1947767B1 (en) Pulse width modulation circuit and switching amplifier using the same
JP6746546B2 (ja) アナログ／デジタル変換回路及び無線通信機
CN111034051B (zh) 使用自举开关的开关电容dac
CN114342261A (zh) 音频电路
US6778119B2 (en) Method and apparatus for accurate digital-to-analog conversion
US20220329942A1 (en) Audio circuit, and reproduction method of dsd signal
US6583746B2 (en) A/D converter with high speed input circuit
US6734816B2 (en) D/A converter with high jitter resistance
US7683661B2 (en) Method to reduce the pin count on an integrated circuit and associated apparatus
US6091350A (en) Automatic voltage reference scaling in analog-to-digital and digital-to-analog converters
WO2006065452A2 (en) Circuits and methods for implementing mode selection in multiple-mode integrated circuits
CN115769493A (zh) 音频电路、使用其的电子设备及车载音频系统
CN101247127B (zh) 一种切换式电容数模转换器
US7055045B1 (en) Automatic mode detection circuits for configuring a terminal as an output terminal in a first mode as an input terminal in a second mode
JPS62145927A (ja) デ−タ変換装置
US7368975B2 (en) Methods and apparatus for reduced hardware multiple variable voltage generator
JP4582351B2 (ja) パルス幅変調回路
JP3830914B2 (ja) Ａ／ｄ変換器用の繰り返し性のセルを含むモノリシックチップの集積回路
TW201419768A (zh) 異步連續漸進暫存器式類比數位轉換器及其操作方法
JP2003338759A (ja) Ｄａｃの出力補正回路
JP2000307525A (ja) 半導体集積回路およびそれを用いた光受信器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination