CN114339100B - 用于图像传感器中快速电压稳定的切换技术 - Google Patents

Abstract

本公开描述用于图像传感器中快速电压稳定的切换技术。在一个实施例中，图像传感器的传送门(TX)驱动器电路包含经配置以将TX驱动器电压提供到图像传感器的多个像素的TX驱动器。电力供应器(NVDD)可操作地耦合到所述TX驱动器。第一开关(SW1)可操作地耦合外部电容(Cext)及所述TX驱动器。第二开关(SW2)可操作地耦合所述Cext及所述NVDD。第三开关(SW3)可操作地耦合所述NVDD及所述TX驱动器。所述TX驱动器电压的下降沿经配置以控制从所述多个像素中的个别像素起始数据传送。所述SW1及所述SW2在所述TX驱动器电压的所述下降沿之前经配置成断开位置。所述SW3在所述下降沿之前经配置成闭合位置。

Description

用于图像传感器中快速电压稳定的切换技术

技术领域

本公开大体上涉及图像传感器，且特定来说涉及CMOS图像传感器中数据传输期间的电压稳定及噪声控制。

背景技术

图像传感器已经变得无处不在。它们广泛使用于数字静态相机、蜂窝电话及监控相机中，还广泛使用于医学、汽车及其它应用中。用于制造图像传感器的技术快速地持续进步。举例来说，对更高图像传感器分辨率及更低功耗的需求刺激图像传感器进一步微型化及集成到数字装置中。

一般来说，较高传感器分辨率需要更快的像素读出以通过增加像素读出的频率来维持相同帧率。然而，像素读出的频率增加导致信号噪声增加。因此，需要用于减小信号噪声的系统及方法。

发明内容

一方面，本申请案提供一种图像传感器的传送门(TX)驱动器电路，其包括：TX驱动器，其经配置以将TX驱动器电压提供到图像传感器的多个像素；电力供应器(NVDD)，其可操作地耦合到所述TX驱动器；第一开关(SW1)，其可操作地耦合外部电容(Cext)及所述TX驱动器；第二开关(SW2)，其可操作地耦合所述Cext及所述NVDD；及第三开关(SW3)，其可操作地耦合所述NVDD及所述TX驱动器；其中所述TX驱动器电压的下降沿经配置以控制从所述多个像素中的个别像素起始数据传送；其中所述SW1及SW2在所述TX驱动器电压的所述下降沿之前经配置成断开位置；且其中所述SW3在所述TX驱动器电压的所述下降沿之前经配置成闭合位置。

在另一方面中，本申请案提供一种操作图像传感器的传送门(TX)驱动器电路的方法，其包括：在TX驱动器电压的下降沿之前将第一开关(SW1)配置成断开位置，其中所述SW1可操作地耦合外部电容(Cext)及TX驱动器；在所述TX驱动器电压的所述下降沿之前将第二开关(SW2)配置成断开位置，其中所述SW2可操作地耦合所述Cext及电力供应器(NVDD)；及在所述TX驱动器电压的所述下降沿之前将第三开关(SW3)配置成闭合位置，其中所述SW3可操作地耦合所述NVDD及所述TX驱动器，其中所述TX驱动器经配置以将所述TX驱动器电压提供到所述图像传感器的多个像素；且其中所述TX驱动器电压的所述下降沿经配置以控制从所述多个像素中的个别像素起始数据传送。

在另一方面中，本申请案提供一种传送门(TX)驱动器，其用于将TX驱动器电压提供到图像传感器的多个像素，所述TX驱动器包括：第一晶体管，其经配置以在第一时段期间输出正电压(TX_HIGH)；第二晶体管，其经配置以在所述第一时段之后的第二时段期间输出接地电压(TX_GND)；第三晶体管，其经配置以在第三时段期间输出负电压(TX_NV_PRE)；及第四晶体管，其经配置以在第四时段期间输出负电压(TX_NV)，其中所述第一、第二、第三及第四晶体管的输出经耦合到经配置以控制从所述多个像素中的个别像素的数据传送的共同点[节点TX]。

附图说明

参考下列图式描述本发明非限制性及非穷尽性实施例，其中相似元件符号指代贯穿各种视图的相似部件，除非另外指定。

图1是根据本技术的实施例的实例图像传感器。

图2是根据本技术的实施例的实例数据传输时序图。

图3A是根据本技术的实施例的样本像素单元的电路图。

图3B是根据本技术的实施例的在操作中的传送门(TX)驱动器的示意图。

图4是根据本技术的实施例的实例数据传输时序图。

图5是根据本技术的实施例的TX电压的实例图形。

图6是根据本技术的实施例的TX驱动器的实例电路图。

图7是根据本技术的实施例的实例数据传输时序图。

对应的参考字符指示贯穿诸图中若干视图的对应组件。所属领域的技术人员应了解，为了简单且清楚起见说明图中的元件，且并不一定按比例绘制元件。举例来说，图中一些元件的尺寸可相对于其它元件被夸大以帮助改善对本发明的各种实施例的理解。并且，为了更不会妨碍对本发明的这些各种实施例的观察，通常不描绘在商业可行的实施例中有用或必要的常见但好理解的元件。

具体实施方式

公开在数据传输期间具有减小的噪声且因此导致图像传感器的像素更快稳定的图像传感器。在以下描述中，陈述众多特定细节以提供对实施例的透彻理解。然而，相关领域的技术人员应认识到，无需运用所述特定细节中的一或多者或运用其它方法、组件、材料等等便可实践本文描述的技术。在其它例子中，未展示或详细描述众所周知的结构、材料或操作以避免使某些方面模糊。

贯穿此说明书对“一个实例”或“一个实施例”的参考意味着与实例相结合而描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，贯穿此说明书在多个地方出现短语“在一个实例中”或“在一个实施例中”并不一定都指代相同的实例。此外，在一或多个实例中特定的特征、结构或特性可以任何合适方式组合。

为了便于描述，本文中可使用空间相对术语，例如“在…下方”、“在…下面”、“下部”、“下”、“在…上面”、“上部”等等来描述如图中所说明的一个元件或特征与另一(另外)元件或特征的关系。应理解，空间相对术语希望涵盖装置在使用或操作中除图中所描绘的定向之外的不同定向。举例来说，如果图中的装置翻转，那么描述为在其它元件或特征“下面”或“下方”或“下”的元件将定向成在其它元件或特征“上面”。因此，示范性术语“下面”或“下”可涵盖上面及下面两种定向。装置可以其它方式定向(旋转90度或处于其它定向)，且本文使用的空间相对描述符可予以相应解释。另外，还应理解，当层称为“在两个层之间”时，其可为两个层之间的唯一层，或还可存在一或多个中介层。

贯穿此说明书，使用所属领域的若干术语。这些术语具有其所来自的领域中的其普通含义，除非本文另外具体定义或其使用的上下文另外明确暗示。应注意，贯穿此文件可互换地使用元件名称及符号(例如，Si对硅)；然而，两者都具有相同意义。

简而言之，根据本技术的教示的实例是针对当通过移位寄存器结构传送图像数据时减小传送门(TX)驱动器输出的噪声级。在一些实施例中，噪声减小可至少部分通过减少由TX驱动器产生的电压稳定所需的时间来实现。

在操作中，TX驱动器可由输入控制信号(TX_IN)打开及关闭同时由电力供应器供电。此切换致使由外部电容(例如寄生或设计电容)导致的噪声(例如电压尖峰)及/或时间延迟。为了克服这些问题，在本技术的一些实施例中，TX驱动器通过一组开关来供电，所述一组开关交替地闭合及断开以在数据传送的一些部分期间使外部电容与TX驱动器隔离。举例来说，外部电容可首先通过开关与TX驱动器断开连接。因此，由信号的下降沿导致的初始电压尖峰及稳定时间减小，因此实现更快或噪声更少的数据传送。在像素读出由TX输出信号的下降沿初始化之后，外部电容可再次连接到连接电力供应器与TX驱动器的电路径。

在其它实施例中，TX驱动器的输出电压可通过若干电压阶跃控制。举例来说，在将输出TX电压驱动到其最终负电压之前，正电压输出TX信号的下降沿可跟随接地电压达一持续时间。通过以非重叠方式将这些电压阶跃从正电压布置到负电压，电压稳定时间的总持续时间可减小，且目标TX输出电压的最终值可变得更加准确。

图1说明根据本公开的实施例的实例成像系统100。成像系统100包含像素阵列102、控制电路系统104、读出电路系统106及功能逻辑110。在一个实例中，像素阵列102是光电二极管或图像传感器像素112(例如，像素P1、P2、…、Pn)的二维(2D)阵列。如说明，光电二极管经布置成行(例如行R1到Ry)及列(例如列C1到Cx)。在操作中，光电二极管获取个人、位置、物体等的图像数据，接着可使用所述图像数据呈现个人、位置、物体等的2D图像。然而，光电二极管不必布置成行及列，且可采用其它配置。

在实施例中，在像素阵列102中的每一像素112已获取其图像数据或图像电荷之后，由读出电路系统106读出所述图像数据且接着将其传送到功能逻辑110。在各个实施例中，读出电路系统106可包含信号放大器、模/数(ADC)转换电路系统及数据传输电路系统。功能逻辑110可存储所述图像数据或甚至通过应用后图像效果(例如裁剪、旋转、消除红眼、调整亮度、调整对比度或其它)来操纵所述图像数据。在一些实施例中，控制电路系统104及功能逻辑110可经组合到单个功能块中以控制由像素112进行的图像捕获及图像数据从读出电路系统106的读出。举例来说，功能逻辑110可为数字处理器。在一个实施例中，读出电路系统106可沿着读出列线一次读出一行图像数据(如说明)，或可使用例如同时串行读出或全并行读出所有像素的各种其它技术(未说明)来读出所述图像数据。

在一个实施例中，控制电路系统104经耦合到像素阵列102以控制像素阵列102中的多个光电二极管的操作。举例来说，控制电路系统104可产生用于控制图像获取的快门信号。在一个实施例中，所述快门信号是全局快门信号，其用于同时启用像素阵列102内的所有像素以在单获取窗期间同时捕获其相应图像数据。在另一实施例中，快门信号是滚动快门信号使得像素的每一行、每一列或每一群组在连续获取窗期间循序地启用。在另一实施例中，图像获取与发光效果(例如闪光)同步。

在一个实施例中，数据传输电路系统108可从模/数转换器(ADC)接收图像数据，从而将模拟图像数据转换成图像数据的数字表示。图像数据的数字表示被提供到功能逻辑110。在一些实施例中，数据传输电路系统108可从ADC并行接收图像数据的数字表示且将其串行提供到功能逻辑110。

在一个实例中，成像系统100可包含于数字照相机、手机、膝上型计算机或类似物中。另外，成像系统100可经耦合到其它硬件零件，例如处理器(通用或其它)、存储器元件、输出(USB端口、无线发射器、HDMI端口等)、发光/闪光、电输入(键盘、触摸显示器、跟踪垫、鼠标、麦克风等)及/或显示器。其它硬件零件可将指令递送到成像系统100，从成像系统100提取图像数据，或操纵由成像系统100供应的图像数据。

图2是说明根据本发明的教示的如包含在例如图1的成像系统100中的图像传感器中的像素行的行读出时序的实例时序图。在所描绘的实例中，成像系统100用全局快门设计及相关双取样(CDS)实施。因而，全局复位操作在时间T0发生。在一个实例中，全局传送操作以浮动扩散复位(FD复位)开始，在此时之后，可取样并保持来自像素阵列102的复位电平(SHR)。

在时间T1，曝光或集成周期开始且继续到时间T2。接下来，如所描绘的实例中展示，全局传送操作或CDS读出操作在时间T2与时间T3之间发生。在CDS读出期间，可发生信号电平的传送操作(TX传送)，在此之后，可取样并保持来自像素阵列102的信号电平(SHS)。利用来自像素阵列102的复位电平及信号电平，CDS操作提供来自像素阵列102的更准确的图像数据信号(例如，通过从SHS值减去SHR值)。在时间T3之后，从像素阵列102的行读出操作可逐行开始。

图3A是根据本技术的实施例的样本像素112的电路图。应注意，像素单元112的像素级连接306输出进一步连接到图像传感器的像素的保持电路(未展示)。如所描绘的实例中展示，像素112包含光电二极管316，其经耦合以响应于入射光而光生图像电荷。传送晶体管318经耦合以响应于传送信号TX而将从光电二极管316光生的图像电荷传送到浮动扩散320。复位晶体管322经耦合到像素电压供应器以响应于复位信号RST使浮动扩散320复位。源极跟随器晶体管324的栅极经耦合以将浮动扩散320中的电荷转换成图像数据信号，所述图像数据信号经耦合以响应于行选择信号SEL而通过行选择晶体管326经像素级连接306输出。在利用CDS的成像系统中，浮动扩散320上的电荷在浮动扩散复位操作之后也通过像素级连接306读出以获得复位电平，且浮动扩散320上的电荷在图像电荷被传送到浮动扩散320之后也通过像素级连接306读出以获得信号电平。

图3B是根据本技术的实施例的包含在操作中的传送门(TX)驱动器的电路200的示意图。TX驱动器230的输出电压TX通过上文参考图3A论述且为了简单起见从图3B省略的额外电路系统来控制数个像素112的数据传送。

图3B展示可通过开关222(SW1)、224(Sw2)及226(SW3)的组合对TX驱动器230供电的电力供应器(NVDD)202。TX驱动器230的输出信号TX由可为数字信号的输入信号TX_IN控制。在操作中，输出信号TX的变化确定从像素阵列102的像素112的数据传送。举例来说，输出信号TX的下降沿可表示从像素112的数据传送开始。

在一些实施例中，电路200包含减慢TX驱动器230的切换及/或在输出信号TX(也称为“驱动器电压”、“TX驱动器电压”或“TX输出电压”)中产生噪声的电容。举例来说，电容212(Cext)可为组合设计或寄生电容的外部电容。电容Cnv可与电力供应器NVDD的内部电容相关联，且电容Ctx可与TX驱动器230的电容相关联。在一些实施例中，此类电容至少部分是由电路中的金属迹线之间的相互作用引起的。一般来说，相较于Cnv及Ctx，Cext趋向于相对大。举例来说，在一些实施例中，Cext的范围可从0.1μF到4μF，其比Cnv与Ctx的典型总和大约200倍(即，大超过两个数量级)。因此，Cext趋向于减慢TX输出电压的电压切换。因此，在一些实施例中，TX输出电压的下降沿的时序及准确性由开关SW1、SW2及SW3的按序开/关切换控制。此按序切换的取样时序图在下文参考图4描述。

图4是根据本技术的实施例的实例数据传输时序图。在许多实施例中，TX输出电压的下降沿控制从像素阵列102的个别像素112起始数据传送。在TX输出电压的下降沿之前，开关SW1及SW2可保持闭合，而开关SW3从断开变到闭合位置。闭合开关SW3建立从电力供应器NVDD到TX驱动器230的单独电压路径。接下来，开关SW1及SW2可断开，而电力供应器NVDD仍将电压供应到TX驱动器230。在时序图中，这些事件统称为“短时脉冲波形干扰(glitch)减小”。接下来，Cext可通过闭合开关SW1及SW2重新连接到NVDD 202及TX驱动器230。

如上文描述，相较于电容Cext，电容Cnv及Ctx相对小。因此，一旦相对大的Cext通过开关SW1及SW2与TX驱动器230断开连接，与TX输出电压的下降沿相关联的稳定时间在短时脉冲波形干扰减小周期期间可减小。此外，在一些实施例中，TX输出电压可在相对短“可调整时序”周期(例如5μs或50μs)内稳定到+/-10mV内。接下来，在可调整时序周期确保TX输出电压稳定在预定范围内之后，开关SW1及SW2可循序闭合，而开关SW3可断开，从而保持TX驱动器230被供电且保持TX输出电压为负，如由TX_IN输入信号驱动。从像素112的数据传送继续直到TX输出电压的下一个上升沿。

图5是根据本技术的实施例的TX电压的实例图形。TX电压的此布置的实例实施方案连同图6的电路及图7的时序图一起描述。关于所说明的实施例，一组专用输入信号以计时方式经连接到对应晶体管的栅极，因此产生处于以下三种电平的所得TX输出电压：AVDD(正电压)、GND(接地)及NVDD(负电压)。在本发明技术的至少一些实施例中，中间GND电压可减小由NVDD电压经历的干扰(噪声)。此外，以非重叠方式输出三种TX输出电压电平还有助于减小NVDD的最终电平的电压噪声及偏移。

图6是根据本技术的实施例的TX驱动器的实例电路图600。在操作中，栅极控制信号TX_HIGH、TX_GND、TX_NV_PRE及TX_NV以上文描述的时间偏移方式经提供到其对应晶体管的栅极。在一些实施例中，初始TX_HIGH输入信号可经连接到反相器(或其它缓冲器)的输入，其反相输出经提供到PMOS(或另一P沟道)晶体管P7的栅极，晶体管P7经耦合以通过电阻器R2将输出TX_HIGH(或AVDD)电压提供到电路600的TX输出，如图5中展示。TX_GND、TX_NV_PRE及TX_NV栅极控制信号可经连接到NMOS(或另一N沟道)晶体管的栅极N4、N3及N5。当TX_GND被设置到高(“1”)时，N4晶体管的输出电压是GND(或图6中的AGND_XDEC)，其通过电阻器R0被提供到电路600的TX输出；当TX_NV_PRE是高时，N3晶体管的输出电压是NVDD(或图6中的NVDD_PIX)，其通过电阻器R1被提供到电路600的TX输出；且当TX_NV是高时，N5晶体管的输出电压是NVDD，其被提供到电路600的TX输出。在不同实施例中，可使用R0、R1及R2的不同电阻值。电路600的这些晶体管的输出可从节点TX经连接到对应像素单元电路，例如图3A中展示的像素单元电路。在其它实施例中，其它像素单元是可能的。在一些实施例中，节点TX_TEST及其相关联电路系统用于测试电路600。

图7是根据本技术的实施例的实例数据传输时序图。此时序图可用作电路600中的栅极控制信号TX_HIGH、TX_GND、TX_NV_PRE及TX_NV。这些栅极控制信号共同导致输出驱动器电压TX。

过程可如图6中展示那样起始，其中TX输出电压初始处于NVDD值，及接着，TX_HIGH栅极控制信号被设置到高，而所有其它栅极控制信号被设置到低(“0”)。作为响应，TX输出电压从NVDD转变到AVDD。接下来，TX_HIGH栅极控制信号被设置到低，而TX_GND被设置到高，从而导致TX输出电压转变到GND(例如0V)。如上文解释，中间GND电压可随着TX输出电压在稍后时间前进到其目标NVDD值而减小TX输出电压中的噪声。在一些实施例中，TX_GND的持续时间(Δt1)可为仅约0.5到2μs，而占TX输出电压尖峰稳定的约95％。

接下来，TX_GND栅极控制信号被设置到低，而TX_NV_PRE被设置到高，从而导致TX输出电压转变到NVDD。在一些实施例中，切换TX输出电压在两个步骤中被设置到NVDD值：在时段Δt2期间设置栅极控制信号TX_NV_PRE，接着是设置栅极控制信号TX_NV。这两个栅极控制信号都致使标称相同输出电压NVDD。然而，TX输出电压的此两步设置可进一步改进稳定TX输出电压的噪声。举例来说，在TX_GND栅极控制信号是高之后保持的TX输出电压噪声在TX_NV_PRE步骤期间，即在TX_NV被设置到高之前，可进一步减小70％。

栅极控制信号TX_HIGH、TX_GND、TX_NV_PRE及TX_NV可以非重叠方式施加以减小噪声。在一些实施例中，栅极控制信号的连续边沿可分离约100ns。

上文描述的技术的许多实施例可采用计算机或控制器可执行指令的形式，包含由可编程计算机或控制器执行的例程。相关领域的技术人员应了解，技术可在除了上文展示及描述的计算机/控制器系统之外的计算机/控制器系统上实践。技术可体现于经明确编程、配置或构造来执行上文描述的计算机可执行指令中的一或多者的专用计算机、专用集成电路(ASIC)、控制器或数据处理器中。当然，本文中描述的任何逻辑或算法可经实施于软件或硬件或软件与硬件的组合中。

本发明所说明的实例的上文描述，包含说明书摘要中所描述的内容，不希望为详尽的或将本发明限制为所公开的精确形式。如本文中使用，术语“约”指示主题值可修改正或负5％且仍落于所公开的实施例内。虽然本文出于说明性目的描述了本发明的具体实例，但如相关领域的技术人员将认识到，各种等效修改可能在本发明的范围内。

鉴于上文详细的描述，可对本发明做出这些修改。用于所附权利要求中的术语不应被构想为将本发明限制于说明书中公开的特定实例。确切来说，本发明的范围将完全由所附权利要求确定，所述权利要求应根据建立的权利要求解释的公认原则来解释。

Claims (10)

1.一种图像传感器的传送门驱动器电路，其包括：

传送门驱动器，其经配置以将传送门驱动器电压提供到图像传感器的多个像素；

电力供应器，其可操作地耦合到所述传送门驱动器；

第一开关，其可操作地耦合外部电容及所述传送门驱动器；

第二开关，其可操作地耦合所述外部电容及所述电力供应器；及

第三开关，其可操作地耦合所述电力供应器及所述传送门驱动器；

其中所述传送门驱动器电压的下降沿经配置以控制从所述多个像素中的个别像素起始数据传送；

其中所述第一开关及所述第二开关在所述传送门驱动器电压的所述下降沿之前经配置成断开位置；且

其中所述第三开关在所述传送门驱动器电压的所述下降沿之前经配置成闭合位置。

2.根据权利要求1所述的传送门驱动器电路，其中所述外部电容比传送门驱动器电容与电力供应电容的总和大至少两个数量级。

3.根据权利要求2所述的传送门驱动器电路，其中所述外部电容比所述传送门驱动器电容与所述电力供应电容的所述总和大约200倍。

4.根据权利要求1所述的传送门驱动器电路，其中所述传送门驱动器电压在所述第三开关经配置成所述闭合位置之后在小于50μs内稳定到+/-10mV内。

5.根据权利要求1所述的传送门驱动器电路，其中在所述传送门驱动器电压的所述下降沿之后且在所述传送门驱动器电压的下一个上升沿之前，所述第一开关及所述第二开关经配置成闭合位置。

6.根据权利要求5所述的传送门驱动器电路，其中在所述传送门驱动器电压的所述下降沿之后且在所述传送门驱动器电压的所述下一个上升沿之前，且在所述第一开关及所述第二开关经配置成所述闭合位置之后，所述第三开关经配置成断开位置。

7.一种操作图像传感器的传送门驱动器电路的方法，其包括：

在传送门驱动器电压的下降沿之前将第一开关配置成断开位置，其中所述第一开关可操作地耦合外部电容及传送门驱动器；

在所述传送门驱动器电压的所述下降沿之前将第二开关配置成断开位置，其中所述第二开关可操作地耦合所述外部电容及电力供应器；及

在所述传送门驱动器电压的所述下降沿之前将第三开关配置成闭合位置，其中所述第三开关可操作地耦合所述电力供应器及所述传送门驱动器，

其中所述传送门驱动器经配置以将所述传送门驱动器电压提供到所述图像传感器的多个像素；且其中所述传送门驱动器电压的所述下降沿经配置以控制从所述多个像素中的个别像素起始数据传送。

8.根据权利要求7所述的方法，其进一步包括：

在所述传送门驱动器电压的所述下降沿之后且在所述传送门驱动器电压的下一个上升沿之前将所述第一开关配置成闭合位置；及

在所述传送门驱动器电压的所述下降沿之后且在所述传送门驱动器电压的所述下一个上升沿之前将所述第二开关配置成闭合位置。

9.根据权利要求7所述的方法，其进一步包括：

在所述传送门驱动器电压的所述下降沿之后且在所述传送门驱动器电压的下一个上升沿之前将所述第三开关配置成断开位置。

10.根据权利要求7所述的方法，其中所述传送门驱动器电压在将所述第三开关配置成所述闭合位置与将所述第三开关配置成所述断开位置之间稳定到+/-10mV内。

Images