CN114337697B - 一种多路基带信号合成方法和系统 - Google Patents
一种多路基带信号合成方法和系统 Download PDFInfo
- Publication number
- CN114337697B CN114337697B CN202210008244.9A CN202210008244A CN114337697B CN 114337697 B CN114337697 B CN 114337697B CN 202210008244 A CN202210008244 A CN 202210008244A CN 114337697 B CN114337697 B CN 114337697B
- Authority
- CN
- China
- Prior art keywords
- signal
- stage
- signals
- sampling rate
- baseband
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明涉及一种多路基带信号合成方法和系统，用以解决现有多路基带信号合成资源消耗大的问题。方法包括以下步骤：获取多路基带信号数据；根据所述多路基带信号的目标采样率和初始采样率的比值及基带信号的路数确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数；从第一级到最后一级，依次按照每一级对应的插值倍数对该级的信号进行插值滤波，根据该级对应的信号的分组数，将该级插值后的信号分组合成；前一级的分组合成后的信号为后一级的输入信号；最后一级输出的信号即为合成后的信号。
Description
技术领域
本发明涉及信号合成技术领域，尤其涉及一种多路基带信号合成方法和系统。
背景技术
目前在软件无线电领域经常会涉及到多路基带信号合成一路信号上变频最后通过DA发射出去的场景，而在这种场景下FPGA多路并行的特性就能发挥很大的优势，能够大大缩短合成时间，并且能够精确的控制发送时序。但是当基带信号路数过多后，受FPGA内资源的限制，常规的多路信号单独进行插值、滤波、移频、合成的方法由于需要大量的资源会导致时序违例甚至布线失败，这样就需要使用资源更多的FPGA芯片或者减少基带信号的路数，导致成本上升或者支持的基带信号路数过少。
以80路1M基带信号上变频到1路375M采样率信号为例：80路基带信号经过375倍插值滤波上变频到375M采样率，后进过DDS移频任意分布在187.5M频率范围，这样就需要80个375倍插值滤波器，而如此大倍数的插值滤波器是非常消耗DSP资源的，同时80路移频后的信号合成1路非常消耗布线资源。导致的后果就是在FPGA芯片不变的情况下，能支持的基带信号非常有限，远远达不到80路的要求。
发明内容
鉴于上述的分析，本发明实施例旨在提供一种多路基带信号合成方法和系统，用以解决现有多路基带信号合成资源消耗大的问题。
一方面，本发明实施例提供了一种多路基带信号合成方法，包括以下步骤：
获取多路基带信号数据；
根据所述多路基带信号的目标采样率和初始采样率的比值及基带信号的路数确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数；
从第一级到最后一级，依次按照每一级对应的插值倍数对该级的信号进行插值滤波，根据该级对应的信号的分组数，将该级插值后的信号分组合成；前一级的分组合成后的信号为后一级的输入信号；
最后一级输出的信号即为合成后的信号。
上述技术方案的有益效果如下：通过采用分级分组形式对多路基带信号进行合成处理，一次同时合成的路数大大下降，从而降低了对时序和布线的压力，同时采用分级的形式对信号进行插值，从而减小插值滤波器的倍数，大大减少了资源的消耗。
基于上述方法的进一步改进，根据所述多路基带信号的目标采样率和初始采样率的比值及基带信号的路数确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数，包括：
根据所述比值的因数，确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数；其中，每一级信号的采样率的插值倍数的乘积与所述目标采样率和初始采样率的比值相同；根据所述分级合成的级数和基带信号的路数确定每一级信号的分组数。
上述技术方案的有益效果如下：通过根据目标采样率和初始采样率的比值确定分级合成的级数、每一级信号的采样率插值倍数和每一级信号的分组数，可以快速确定分级数，方法简单便于实施。
进一步地，根据该级对应的信号的分组数，将该级插值后的信号分组合成，包括：
根据插值后的信号的采样率，将每个分组内的信号进行移频；
将每个分组内移频后的信号合成为一路信号。
上述技术方案的有益效果如下：通过将每个分组内的信号进行移频合成，从而减少一次合成的路数，减少对资源的占用。
进一步地，根据插值后的信号的采样率，将每个分组内的信号进行移频，包括：
根据插值后的信号的采样率，确定每个分组内每路信号的移频值；
对每个分组内每路信号，根据其移频值计算相位控制字，根据所述相位控制字控制IP核的输出信号，将IP核的输出信号与该信号相乘得到移频后的信号。
进一步地，根据插值后的信号的采样率，确定每个分组内每路信号的移频值，包括：
对于每个分组，根据插值后的信号的采样率，和分组内的信号路数，将每路信号的移频值均匀的分布在所述插值后的信号的采样率对应的频带范围内。
上述技术方案的有益效果如下：通过根据插值后的信号的采样率确定每路信号的移频值，将每路信号的移频值均匀的分布在对应的频带范围内，从而使得移频后的信号均不混叠，便于接收端分解。通过采用相位控制字控制IP核输出对应的输出信号对信号进行移频，方法简单便于实施。
进一步地，对每路信号，根据其移频值计算相位控制字，包括：根据以下公式计算相位控制字Phase_in的值：
根据公式|Fout|*2θ/Fs计算相位控制字Phase_in的第0到θ-1位对应的数值；
Fout≥0时，相位控制字的最高位Phase_in[θ-1]＝0；Fout<0时，相位控制字的最高位Phase_in[θ-1]＝1，
其中，θ为相位控制字的位宽，Fout为移频值，Fs为系统时钟频率。
上述技术方案的有益效果如下：通过相位控制字的最高位来表示移频值的正负，从而可以方便的将信号移频到负频率中，从而便于对分组内的信号进行移频分布。
另一方面，本发明实施例提供了一种多路基带信号合成系统，包括以下模块：
基带信号获取模块，用于获取多路基带信号数据；
分级分组确定模块，用于根据所述多路基带信号的目标采样率和初始采样率的比值及基带信号的路数确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数；
分组合成模块，用于从第一级到最后一级，依次按照每一级对应的插值倍数对该级的信号进行插值滤波，根据该级对应的信号的分组数，将该级插值后的信号分组合成；前一级的分组合成后的信号为后一级的输入信号；
信号发送模块，用于发送最后一级输出的合成信号。
进一步地，所述分级分组确定模块用于根据所述比值的因数，确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数；其中，每一级信号的采样率的插值倍数的乘积与所述目标采样率和初始采样率的比值相同；所述分级分组确定模块还用于根据所述分级合成的级数和基带信号的路数确定每一级信号的分组数。
进一步地，所述分组合成模块用于根据该级对应的信号的分组数，将该级插值后的信号分组合成，包括：
根据插值后的信号的采样率，将每个分组内的信号进行移频；
将每个分组内移频后的信号合成为一路信号。
进一步地，所述分组合成模块用于根据插值后的信号的采样率，将每个分组内的信号进行移频，包括：
根据插值后的信号的采样率，确定每个分组内每路信号的移频值；
对每个分组内每路信号，根据其移频值计算相位控制字，根据所述相位控制字控制IP核的输出信号，将IP核的输出信号与该信号相乘得到移频后的信号。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明实施例多路基带信号合成方法的流程图；
图2为本发明实施例多路基带信号合成系统的结构框图。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
目前在软件无线电领域经常会涉及到多路基带信号合成一路信号上变频最后通过DA发射出去的场景，而在这种场景下FPGA多路并行的特性就能发挥很大的优势，能够大大缩短合成时间，并且能够精确的控制发送时序。但是当基带信号路数过多后，受FPGA内资源的限制，常规的多路信号单独进行插值、滤波、移频、合成的方法由于需要大量的资源会导致时序违例甚至布线失败，这样就需要使用资源更多的FPGA芯片或者减少基带信号的路数，导致成本上升或者支持的基带信号路数过少。
以80路1M采样率的基带信号上变频到1路375M采样率信号为例：80路基带信号经过375倍插值滤波上变频到375M采样率，后经过DDS移频任意分布在187.5M频率范围，这样就需要80个375倍插值滤波器，而如此大倍数的插值滤波器是非常消耗DSP资源的，同时80路移频后的信号合成1路非常消耗布线资源。导致的后果就是在FPGA芯片不变的情况下，能支持的基带信号非常有限，远远达不到80路的要求。
鉴于此，本发明的一个具体实施例，公开了一种多路基带信号合成方法，如图1所示。方法包括：
S1、获取多路基带信号数据；
S2、根据所述多路基带信号的目标采样率和初始采样率的比值及基带信号的路数确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数；
S3、从第一级到最后一级，依次按照每一级对应的插值倍数对该级的信号进行插值滤波，根据该级对应的信号的分组数，将该级插值后的信号分组合成；前一级的分组合成后的信号为后一级的输入信号；
S4、最后一级输出的信号即为合成后的信号。
通过采用分级分组形式对多路基带信号进行合成处理，一次同时合成的路数大大下降，从而降低了对时序和布线的压力。同时，采用分级的形式对信号进行插值，从而减小插值滤波器的倍数，大大减少了资源的消耗。
具体的，多路基带数据可以是上位机发送的，上位机将需要合成的多路基带信号按照约定的地址写入DDR中，并将基带信号个数、信号采样率写在FPGA的寄存器中。当FPGA接收到上位机发送的开始使能信号后，根据基带信号的采样率按照采样率对应的读取速度从DDR中并行读取多路基带信号，从而获得多路基带信号。例如，待合成的基带信号的为80路，当基带信号的采样率为1M，则按照每秒读取1M个数据点的速度并行读取80路基带信号，当基带信号的采样率为5M，则按照每秒读取5M个数据点的速度并行读取80路基带信号。
在获得待合成基带信号的路数及采样率信息后，根据所述多路基带信号的目标采样率和初始采样率的比值及基带信号的路数确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数。
具体的，根据所述比值的因数，确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数；其中，每一级信号的采样率的插值倍数的乘积与所述目标采样率和初始采样率的比值相同；根据所述分级合成的级数和基带信号的路数确定每一级信号的分组数。
例如，基带信号的采样率为1M，即初始采样率为1M，目标采样率为375M，目标采样率和初始采样率的比值为375。根据375的因数，确定分级合成的级数，例如375＝5×5×15，将级数确定为3级，第一级的插值倍数为5，第二级的插值倍数为5，第三级的插值倍数为15。
根据所述分级合成的级数和基带信号的路数确定每一级信号的分组数。例如，基带信号为80路，分级合成的级数为3级，则第一级信号的分组数可以为16个，即将80路基带信号合成为16路信号，第二级信号的分组数可以为4个，即将合成后的16路信号进一步合成为4路信号，第三级信号的分组数为1个，即将上一级的4路信号合成为1路。
确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数后，从第一级到最后一级，依次按照每一级对应的插值倍数对该级的信号进行插值滤波，根据该级对应的信号的分组数，将该级插值后的信号分组合成；前一级的分组合成后的信号为后一级的输入信号。
例如第一级的插值倍数为5，则对80路1M基带信号进行5倍插值，例如采用5倍插值滤波器进行插值滤波，此时需要80个5倍插值滤波器。
对信号进行插值后，根据该级对应的信号的分组数，将该级插值后的信号分组合成。例如第一级信号的分组数为16，则可将连续的5路信号作为一个分组，将每个分组内的信号进行合成，即在频域合成为一路信号。
具体的，根据该级对应的信号的分组数，将该级插值后的信号分组合成，包括：
根据插值后的信号的采样率，将每个分组内的信号进行移频；
将每个分组内移频后的信号合成为一路信号。
具体的，根据插值后的信号的采样率，将每个分组内的信号进行移频包括：
根据插值后的信号的采样率，确定每个分组内每路信号的移频值；
对每个分组内每路信号，根据其移频值计算相位控制字，根据所述相位控制字控制IP核的输出信号，将IP核的输出信号与该信号相乘得到移频后的信号。
其中，为了保证移频后的信号不出现混叠，根据插值后的信号的采样率，确定每个分组内每路信号的移频值，包括：
对于每个分组，根据插值后的信号的采样率和分组内的信号路数，将每路信号的移频值均匀的分布在所述插值后的信号的采样率对应的频带范围内。
例如，80路1M基带信号根据第一级的插值倍数5进行插值后，信号的采样率为5M，根据奈奎斯特采样定律，信号频率可分布的范围为-2.5M～+2.5M。例如，第一级信号的分组数为16，每个分组中有5路信号，对于每个分组，将5路信号的移频值均匀分布在-2.5M～+2.5M之间，例如每个分组内5路信号的移频值可以分别是-2M、-1M、0M、1M、2M。
得到移频值后，可采用基于IP核的数字频率振荡器对插值后的信号进行移频。
数字振荡器是通过相位控制字来控制输出信号频率的。对每路信号，根据以下公式计算相位控制字Phase_in的值：
根据公式|Fout|*2θ/Fs计算相位控制字Phase_in的第0到θ-1位对应的数值；
Fout≥0时，相位控制字的最高位Phase_in[θ-1]＝0；Fout<0时，相位控制字的最高位Phase_in[θ-1]＝1，
其中，θ为相位控制字的位宽，例如32位，Fout为移频值，Fs为系统时钟频率。
根据公式|Fout|*2θ/Fs计算的数值为十进制数，将其转换为十六进制的数存储在相位控制字对应的第0到θ-1位中。若移频值为正，则相位控制字的最高位为0，即θ-1位为0，若移频值为负，则相位控制字的最高位为0，即θ-1位为1。
IP核根据相位控制字输出对应的信号，将IP核的输出信号与待移频信号相乘得到移频后的信号。
将每个分组内移频后的信号合成为一路信号，从而得到16路合成信号。得到的16路合成信号作为下一级的输入信号，继续进行同样的处理。例如第二级信号的采样率的插值倍数为5，分组数为4，则将16路5M信号进行5倍采样率插值，得到16路25M采样率的信号，此时信号的频率可分布的范围为-12.5M～+12.5M，每个分组内信号路数为4，因此每个分组内的4路信号的移频值可以分别是-10M、-5M、0M、5M，对每个分组内的信号进行移频并合成为一路信号。
经过第二级合成得到4路信号，得到的4路合成信号作为第三级的输入信号，第三级信号的采样率的插值倍数为15，分组数为1，则将4路25M采样率的信号进行15倍采样率插值，得到4路375M采样率的信号，此时信号的频率可分布的范围为-187.5M～+187.5M，分组内信号路数为4，分组内的4路信号的移频值可以分别是25M、50M、75M、100M，对分组内的信号进行移频并合成为一路信号，得到最终的合成信号。
实施时，最终的每路信号频率应为正频率，因此，每一级合成信号的最小移频值的和应大于零。例如，第一级合成信号的移频值的最小值为-2，第二级合成信号的最小移频值为-10，第三级合成信号的最小移频值为25，其和为13。
对于示例中的80路1M采样率的信号，通过分组合成的方式，仅需要80+16个5倍插值滤波器和4个15倍插值滤波器，大大减少了资源的使用。同时合成的路数从80路变为最多5路，减少合成路数的同时，实现每个基带信号都能移到不同的频率，并且降低了时序和布线的压力。
合成后的80路信号的频点如表1所示，每路信号的频点均不相同，不会出现混叠，从而保证了合成信号的质量。合成后的信号可以暂存在指定的DDR地址中，当接收到发送信号后，将合成信号发送至数模转换芯片，例如AD9176芯片，进行数模转换，最终通过射频口发射出去。
表1信号频点表
| 路数 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| 频点 | 13M | 14M | 15M | 16M | 17M | 18M | 19M | 20M | 21M | 22M |
| 路数 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 |
| 频点 | 23M | 24M | 25M | 26M | 27M | 28M | 29M | 30M | 31M | 32M |
| 路数 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | 28 | 29 | 30 |
| 频点 | 38M | 39M | 40M | 41M | 42M | 43M | 44M | 45M | 46M | 47M |
| 路数 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 38 | 39 | 40 |
| 频点 | 48M | 49M | 50M | 51M | 52M | 53M | 54M | 55M | 56M | 57M |
| 路数 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 | 49 | 50 |
| 频点 | 63M | 64M | 65M | 66M | 67M | 68M | 69M | 70M | 71M | 72M |
| 路数 | 51 | 52 | 53 | 54 | 55 | 56 | 57 | 58 | 59 | 60 |
| 频点 | 73M | 74M | 75M | 76M | 77M | 78M | 79M | 80M | 81M | 82M |
| 路数 | 61 | 62 | 63 | 64 | 65 | 66 | 67 | 68 | 69 | 70 |
| 频点 | 88M | 89M | 90M | 91M | 92M | 93M | 94M | 95M | 96M | 97M |
| 路数 | 71 | 72 | 73 | 74 | 75 | 76 | 77 | 78 | 79 | 80 |
| 频点 | 98M | 99M | 100M | 101M | 102M | 103M | 104M | 105M | 106M | 107M |
本发明的一个具体实施例，公开了一种多路基带信号合成系统，如图2所述，系统包括以下模块：
基带信号获取模块，用于获取多路基带信号数据；
分级分组确定模块，用于根据所述多路基带信号的目标采样率和初始采样率的比值及基带信号的路数确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数；
分组合成模块，用于从第一级到最后一级，依次按照每一级对应的插值倍数对该级的信号进行插值滤波，根据该级对应的信号的分组数，将该级插值后的信号分组合成；前一级的分组合成后的信号为后一级的输入信号；
信号发送模块，用于发送最后一级输出的合成信号。
优选的，所述分级分组确定模块用于根据所述比值的因数，确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数；其中，每一级信号的采样率的插值倍数的乘积与所述目标采样率和初始采样率的比值相同；所述分级分组确定模块还用于根据所述分级合成的级数和基带信号的路数确定每一级信号的分组数。
优选的，所述分组合成模块用于根据该级对应的信号的分组数，将该级插值后的信号分组合成，包括：
根据插值后的信号的采样率，将每个分组内的信号进行移频；
将每个分组内移频后的信号合成为一路信号。
优选的，所述分组合成模块用于根据插值后的信号的采样率，将每个分组内的信号进行移频，包括：
根据插值后的信号的采样率，确定每个分组内每路信号的移频值；
对每个分组内每路信号，根据其移频值计算相位控制字，根据所述相位控制字控制IP核的输出信号，将IP核的输出信号与该信号相乘得到移频后的信号。
优选的，所述分组合成模块用于根据插值后的信号的采样率，确定每个分组内每路信号的移频值，包括：
对于每个分组，根据插值后的信号的采样率，和分组内的信号路数，将每路信号的移频值均匀的分布在所述插值后的信号的采样率对应的频带范围内。
优选的，所述分组合成模块用于对每路信号，根据其移频值计算相位控制字，包括：根据以下公式计算相位控制字Phase_in的值：
根据公式|Fout|*2θ/Fs计算相位控制字Phase_in的第0到θ-1位对应的数值；
Fout≥0时，相位控制字的最高位Phase_in[θ-1]＝0；Fout<0时，相位控制字的最高位Phase_in[θ-1]＝1，
其中，θ为相位控制字的位宽，Fout为移频值，Fs为系统时钟频率。
上述方法实施例和系统实施例，基于相同的原理，其相关之处可相互借鉴，且能达到相同的技术效果。具体实施过程参见前述实施例，此处不再赘述。
本领域技术人员可以理解，实现上述实施例方法的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读存储介质中。其中，所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种多路基带信号合成方法，其特征在于，包括以下步骤：
获取多路基带信号数据；
根据所述多路基带信号的目标采样率和初始采样率的比值及基带信号的路数确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数；
从第一级到最后一级，依次按照每一级对应的插值倍数对该级的信号进行插值滤波，根据该级对应的信号的分组数，将该级插值后的信号分组合成；前一级的分组合成后的信号为后一级的输入信号；
最后一级输出的信号即为合成后的信号。
2.根据权利要求1所述的多路基带信号合成方法，其特征在于，根据所述多路基带信号的目标采样率和初始采样率的比值及基带信号的路数确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数，包括：
根据所述比值的因数，确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数；其中，每一级信号的采样率的插值倍数的乘积与所述目标采样率和初始采样率的比值相同；根据所述分级合成的级数和基带信号的路数确定每一级信号的分组数。
3.根据权利要求1所述的多路基带信号合成方法，其特征在于，根据该级对应的信号的分组数，将该级插值后的信号分组合成，包括：
根据插值后的信号的采样率，将每个分组内的信号进行移频；
将每个分组内移频后的信号合成为一路信号。
4.根据权利要求3所述的多路基带信号合成方法，其特征在于，根据插值后的信号的采样率，将每个分组内的信号进行移频，包括：
根据插值后的信号的采样率，确定每个分组内每路信号的移频值；
对每个分组内每路信号，根据其移频值计算相位控制字，根据所述相位控制字控制IP核的输出信号，将IP核的输出信号与该信号相乘得到移频后的信号。
5.根据权利要求4所述的多路基带信号合成方法，其特征在于，根据插值后的信号的采样率，确定每个分组内每路信号的移频值，包括：
对于每个分组，根据插值后的信号的采样率和分组内的信号路数，将每路信号的移频值均匀的分布在所述插值后的信号的采样率对应的频带范围内。
6.根据权利要求4所述的多路基带信号合成方法，其特征在于，对每路信号，根据其移频值计算相位控制字，包括：根据以下公式计算相位控制字Phase_in的值：
根据公式|Fout|*2θ/Fs计算相位控制字Phase_in的第0到θ-1位对应的数值；
Fout≥0时，相位控制字的最高位Phase_in[θ-1]＝0；Fout<0时，相位控制字的最高位Phase_in[θ-1]＝1，
其中，θ为相位控制字的位宽，Fout为移频值，Fs为系统时钟频率。
7.一种多路基带信号合成系统，其特征在于，包括以下模块：
基带信号获取模块，用于获取多路基带信号数据；
分级分组确定模块，用于根据所述多路基带信号的目标采样率和初始采样率的比值及基带信号的路数确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数；
分组合成模块，用于从第一级到最后一级，依次按照每一级对应的插值倍数对该级的信号进行插值滤波，根据该级对应的信号的分组数，将该级插值后的信号分组合成；前一级的分组合成后的信号为后一级的输入信号；
信号发送模块，用于发送最后一级输出的合成信号。
8.根据权利要求7所述的多路基带信号合成系统，其特征在于，所述分级分组确定模块用于根据所述比值的因数，确定分级合成的级数、每一级信号的采样率的插值倍数和每一级信号的分组数；其中，每一级信号的采样率的插值倍数的乘积与所述目标采样率和初始采样率的比值相同；所述分级分组确定模块还用于根据所述分级合成的级数和基带信号的路数确定每一级信号的分组数。
9.根据权利要求7所述的多路基带信号合成系统，其特征在于，所述分组合成模块用于根据该级对应的信号的分组数，将该级插值后的信号分组合成，包括：
根据插值后的信号的采样率，将每个分组内的信号进行移频；
将每个分组内移频后的信号合成为一路信号。
10.根据权利要求9所述的多路基带信号合成系统，其特征在于，所述分组合成模块用于根据插值后的信号的采样率，将每个分组内的信号进行移频，包括：
根据插值后的信号的采样率，确定每个分组内每路信号的移频值；
对每个分组内每路信号，根据其移频值计算相位控制字，根据所述相位控制字控制IP核的输出信号，将IP核的输出信号与该信号相乘得到移频后的信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210008244.9A CN114337697B (zh) | 2022-01-05 | 2022-01-05 | 一种多路基带信号合成方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210008244.9A CN114337697B (zh) | 2022-01-05 | 2022-01-05 | 一种多路基带信号合成方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114337697A CN114337697A (zh) | 2022-04-12 |
| CN114337697B true CN114337697B (zh) | 2023-09-08 |
Family
ID=81023948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210008244.9A Active CN114337697B (zh) | 2022-01-05 | 2022-01-05 | 一种多路基带信号合成方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114337697B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233268B1 (en) * | 2006-06-03 | 2007-06-19 | Rdw, Inc. | Multi-stage sample rate converter |
| US8417749B1 (en) * | 2010-01-07 | 2013-04-09 | Xilinx, Inc. | Specifying a multirate digital filter based on a ratio of an input sample rate to an output sample rate |
| US8650236B1 (en) * | 2009-08-04 | 2014-02-11 | Altera Corporation | High-rate interpolation or decimation filter in integrated circuit device |
| CN110365351A (zh) * | 2019-06-28 | 2019-10-22 | 中国航空工业集团公司雷华电子技术研究所 | 一种基于滤波器复用架构实现信道化接收的方法及装置 |
| CN111756389A (zh) * | 2018-11-30 | 2020-10-09 | 成都德辰博睿科技有限公司 | 一种基于fpga实现的多通道数字信号处理方法、装置、计算机设备及存储介质 |
| CN113661655A (zh) * | 2019-04-30 | 2021-11-16 | 谷歌有限责任公司 | 多通道、多速率、点阵波滤波器系统和方法 |
| CN113890548A (zh) * | 2021-09-24 | 2022-01-04 | 哈尔滨工程大学 | 用于信号上变频的装置及现场可编程门阵列 |
-
2022
- 2022-01-05 CN CN202210008244.9A patent/CN114337697B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233268B1 (en) * | 2006-06-03 | 2007-06-19 | Rdw, Inc. | Multi-stage sample rate converter |
| US8650236B1 (en) * | 2009-08-04 | 2014-02-11 | Altera Corporation | High-rate interpolation or decimation filter in integrated circuit device |
| US8417749B1 (en) * | 2010-01-07 | 2013-04-09 | Xilinx, Inc. | Specifying a multirate digital filter based on a ratio of an input sample rate to an output sample rate |
| CN111756389A (zh) * | 2018-11-30 | 2020-10-09 | 成都德辰博睿科技有限公司 | 一种基于fpga实现的多通道数字信号处理方法、装置、计算机设备及存储介质 |
| CN113661655A (zh) * | 2019-04-30 | 2021-11-16 | 谷歌有限责任公司 | 多通道、多速率、点阵波滤波器系统和方法 |
| CN110365351A (zh) * | 2019-06-28 | 2019-10-22 | 中国航空工业集团公司雷华电子技术研究所 | 一种基于滤波器复用架构实现信道化接收的方法及装置 |
| CN113890548A (zh) * | 2021-09-24 | 2022-01-04 | 哈尔滨工程大学 | 用于信号上变频的装置及现场可编程门阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114337697A (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748578A (en) | Process and apparatus for translating the sampling rate of a sampling sequence | |
| CN106502309B (zh) | 基于da归零保持函数的时域交织任意波形合成装置及方法 | |
| CN100571232C (zh) | 数化装置、波形产生装置和方法、转换方法及记录媒体 | |
| CN105335105A (zh) | 一种适用于fpga的qdr iv超高速存储控制器 | |
| CN114337697B (zh) | 一种多路基带信号合成方法和系统 | |
| WO2024016896A1 (zh) | 多相时钟产生电路及方法 | |
| CN105116424A (zh) | 基于文件产生与播放的北斗卫星导航信号模拟源 | |
| CN201830239U (zh) | 时间交替模数转换器失配误差的自适应校准装置 | |
| US5905967A (en) | Timing generator with multiple coherent synchronized clocks | |
| CN113110821B (zh) | 一种延迟可配置的异步fifo电路 | |
| CN103259602B (zh) | 信号产生方法及信号产生系统 | |
| CN201663654U (zh) | 一种非整数倍插值装置及信号调制系统 | |
| CN105720944A (zh) | 通用fir滤波器及其配置方法 | |
| CN116701296B (zh) | 一种量子比特控制信号参数化生成方法 | |
| CN109976660A (zh) | 基于线性插值的任意重采样算法和数据采样系统 | |
| CN115276704B (zh) | 适用于宽带数字tr芯片的上变频链路系统和装置 | |
| CN111966628A (zh) | 一种多核组合式大容量数据同步存储方法 | |
| US20100100389A1 (en) | System for Signal Sample Rate Conversion | |
| US6968353B2 (en) | Interpolator and interpolation method when interpolating a digital input signal sequence at interpolation instants prescribed by a control signal | |
| JP4413697B2 (ja) | 波形生成装置 | |
| JP2013153409A (ja) | クロック再生成回路およびデジタルオーディオ再生装置 | |
| CN106294224B (zh) | 存储器系统及其存储器实体接口电路 | |
| CN114124114B (zh) | 一种基于fpga的低功耗多载波射频信号发生方法 | |
| Zeng et al. | Real-time self-adaptive calibration method for high speed acquisition system | |
| CN112491392B (zh) | 窗函数分数延时滤波器设计方法、装置及其存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |