CN114334885A - 一种基于导电胶的双芯片传感器封装结构、方法及其器件 - Google Patents

一种基于导电胶的双芯片传感器封装结构、方法及其器件 Download PDF

Info

Publication number
CN114334885A
CN114334885A CN202111513803.3A CN202111513803A CN114334885A CN 114334885 A CN114334885 A CN 114334885A CN 202111513803 A CN202111513803 A CN 202111513803A CN 114334885 A CN114334885 A CN 114334885A
Authority
CN
China
Prior art keywords
chip
conductive adhesive
cavity
lead frame
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111513803.3A
Other languages
English (en)
Inventor
谭柯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Transient Semiconductor Technology Co ltd
Original Assignee
Suzhou Transient Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Transient Semiconductor Technology Co ltd filed Critical Suzhou Transient Semiconductor Technology Co ltd
Priority to CN202111513803.3A priority Critical patent/CN114334885A/zh
Publication of CN114334885A publication Critical patent/CN114334885A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Measuring Fluid Pressure (AREA)

Abstract

本发明公开了一种基于导电胶的双芯片传感器封装结构、方法及其器件，该封装结构包括外壳、设置在外壳内部的通孔以及空腔、设置在外壳上的引线框架以及第一芯片、设置在空腔内的第二芯片以及导电胶，通孔与空腔相互连通，用于待测量的气体或液体通过通孔进入空腔，第二芯片通过导电胶与引线框架连接，第一芯片与引线框架连接。本申请通过用导电胶连接第二芯片，无需采用金线键合，降低原材料成本，无需打线，提高连接可靠性，且利用导电胶的性能稳定可靠、具有极佳的防潮、防水效果等特性，延长电子配件的寿命，拓宽适用场景，且导电胶固化后形成柔软的橡胶状，抗冲击性好，粘度低。

Description

一种基于导电胶的双芯片传感器封装结构、方法及其器件
技术领域
本发明涉及传感器封装技术领域，特别涉及一种基于导电胶的双芯片传感器封装结构、方法及其器件。
背景技术
在传感器封装领域，超过90％采用引线键合工艺，引线金属材料主要有金线、铝线、铜线等。引线键合因其具有工艺简单、技术成熟、适合多种封装形式等特点，在电子封装中成为了主流技术。随着微电子产业的蓬勃发展，对封装技术的要求越来越高，芯片封装技术朝着高密度、小型化、适应高发热方向发展，这对键合引线的要求也越来越高。
目前对于双芯片的传感器的封装，传统封装工艺流程为：腐蚀或冲压出引线框架再对引线框架进行电镀，然后对引线框架进行预塑封，先对ASIC芯片(ApplicationSpecific Integrated Circuit)即专用集成电路，贴片点胶，再对传感器芯片贴片点胶，接着将ASIC装片、传感器装片，通过金丝键合连接传感器芯片和ASIC，来实现电气连接，再通过封胶保护，覆层点胶，装盖，切筋，最后切筋打弯，双芯片均使用金线键合。然而，一方面，金线在键合过程中有着不耐高温高湿、成本高、容易形成塌丝、尾丝过长、金属迁移率高等问题，而且有些产品每颗芯片甚至键合高达十几根金线，这将会导致封装过程中上述问题产生的概率更加高，另一方面，引线键合工艺封装的产品无法用于液体环境，这使得一些产品的应用环境受到了限制。
因此，亟需提出一种新的传感器封装方法，以解决上述问题。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种基于导电胶的双芯片传感器封装结构、方法及其器件，以克服现有技术中存在的金线在键合过程中有着不耐高温高湿、成本高、容易形成塌丝、尾丝过长、金属迁移率高等问题以及也无法应用于液体环境等问题。
为解决上述一个或多个技术问题，本发明采用的技术方案是：
第一方面，提供了一种基于导电胶的双芯片传感器封装结构，所述封装结构包括外壳、设置在所述外壳内部的通孔以及空腔、设置在所述外壳上的引线框架以及第一芯片、设置在所述空腔内的第二芯片以及导电胶；
所述通孔与所述空腔相互连通，用于待测量的气体或液体通过所述通孔进入所述空腔；
所述第二芯片通过所述导电胶与所述引线框架连接；
所述第一芯片与所述引线框架连接。
进一步的，所述封装结构还包括密封圈，所述密封圈设置于所述空腔内，且所述第二芯片设置于所述密封圈与所述导电胶之间。
进一步的，所述引线框架包括多个第一引脚以及多个第二引脚，所述多个第一引脚与所述第一芯片通过金线键合连接，所述多个第二引脚通过所述导电胶与所述第二芯片连接。
进一步的，所述第一芯片包括专用集成电路芯片，所述第二芯片包括硅压力芯片。
进一步的，所述导电胶由导电硅胶和绝缘硅胶交替分层叠加后硫化成型得到。
进一步的，所述外壳的材料包括塑料、陶瓷以及金属中的至少一种。
进一步的，所述引线框架包括通过模具冲压或化学刻蚀后再经过电镀、预塑封后得到。
进一步的，所述通孔以及所述空腔在所述外壳塑封时通过模具冲压得到。
第二方面，提供了一种基于导电胶的双芯片传感器封装方法，所述方法包括：
在外壳的内部设置相互连通的通孔以及空腔，并在所述外壳上设置引线框架；
将第一芯片与第二芯片分别进行贴片点胶后进行装片；
将所述第一芯片通过金线键合连接至所述引线框架上；
在所述空腔中设置导电胶并将所述导电胶连接至所述引线框架上，将所述第二芯片连接在所述导电胶上，并在所述第二芯片上设置密封圈。
第三方面，提供了一种基于导电胶的双芯片传感器器件，所述传感器器件包括上述基于导电胶的双芯片传感器封装结构。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供的基于导电胶的双芯片传感器封装结构、方法及其器件，所述封装结构包括外壳、设置在所述外壳内部的通孔以及空腔、设置在所述外壳上的引线框架以及第一芯片、设置在所述空腔内的第二芯片以及导电胶，所述通孔与所述空腔相互连通，用于待测量的气体或液体通过所述通孔进入所述空腔，所述第二芯片通过所述导电胶与所述引线框架连接，所述第一芯片与所述引线框架连接，通过用导电胶连接第二芯片，无需采用金线键合，降低原材料成本，无需打线，提高连接可靠性，且利用导电胶的性能稳定可靠、具有极佳的防潮、防水效果等特性，延长电子配件的寿命，拓宽适用场景，且导电胶固化后形成柔软的橡胶状，抗冲击性好，粘度低。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的基于导电胶的双芯片传感器封装结构的结构示意图；
图2是根据一示例性实施例示出的空腔部分的结构示意图；
图3是根据一示例性实施例示出的第一芯片与第二芯片金丝键合部分的引脚示意图；
图4是根据一示例性实施例示出的基于导电胶的双芯片传感器封装方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如背景技术所述，现有技术中的双芯片封装方式通常采用金线键合工艺，而键合过程中存在不耐高温高湿、成本高、容易形成塌丝、尾丝过长、金属迁移率高等问题，并且采用金线键合工艺封装的传感器也无法应用于液体等潮湿环境中。
为解决现有技术中的上述的一个或多个技术问题，本申请创造性地提出了一种基于导电胶的双芯片传感器封装结构，通过用导电胶连接第二芯片，无需使用金线进行键合，一方面，避免金线在键合过程中形成塌丝、尾丝过长、金属迁移率高等问题以及降低原料成本，另一方面，利用导电胶的性能稳定可靠、具有极佳的防潮、防水效果等特性，延长电子配件的寿命，提高适用场景，且固化后的导电胶会形成柔软的橡胶状，具有抗冲击性好、粘度低等优点。
实施例一
图1是根据一示例性实施例示出的基于导电胶的双芯片传感器封装结构的结构示意图，参照图1所示，该传感器封装结构主要包括外壳100、通孔200、空腔300、引线框架400、第一芯片500、第二芯片600、密封圈700以及导电胶800。
具体的，外壳100可由塑料(包括但不限于聚酰胺)、陶瓷、金属、或其它任何适合的材料形成。引线框架400的形成方式包括但不限于如下方式：通过模具冲压或化学刻蚀进行生产，再经过电镀，预塑封，形成基本框架。其中，引线框架400包括多个第一引脚410以及多个第二引脚420，第一引脚410均是与第一芯片500连接的引脚，第二引脚420均是与第二芯片600连接的引脚。
具体的，本申请实施例中，所述第一芯片500包括但不限于专用集成电路芯片(即ASIC芯片)，第二芯片600包括但不限于硅压力芯片(如MEMS硅压力芯片)。ASIC芯片即Application Specific Integrated Circuit，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路，其特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。MEMS(微机电系统)即Micro-Electro-Mechanical System，是将微电子技术与机械工程融合到一起的一种工业技术，其内部结构一般在微米甚至纳米量级，是一个独立的智能系统，侧重于超精密机械加工，涉及微电子、材料、力学、化学、机械学诸多学科领域，广泛应用于高新技术产业。
作为一种较优的实施方式，本申请实施例中，通孔200以及空腔300设置在外壳100的内部。具体实施时，可以在塑封时通过模具将通孔200以及空腔300在外壳内部冲压出来。通孔200与空腔300相互连通。第二芯片600设置于空腔300中，待测量的气体或液体可以通过通孔200进入空腔300，达到测量压力的目的。
图2是根据一示例性实施例示出的空腔部分的结构示意图，参照图2所示，空腔300内部有三层结构，其包括第二芯片600、密封圈700以及导电胶800。导电胶800设置在空腔300的最底层，第二芯片600设置在导电胶800的上方与导电胶700实现电气互联，密封圈700设置在第二芯片600的上方，将第二芯片600覆盖住，起到密封作用，防止因待测量的气体或液体通过通孔200进入空腔300后，瞬间压力太大，导致第二芯片600损坏等问题。
具体的，本申请实施例中，导电胶800可以由导电硅胶和绝缘硅胶交替分层叠加后硫化成型，形成导电通路。导电胶800的成分主要为硅胶，先将硅胶颗粒和添加剂混合，不断滚压熟料后，滚压成绝缘的硅胶薄片以及填加了金属成份的导电硅胶片；将绝缘的硅胶薄片及导电硅胶片反复滚压成需要的厚度，绝缘的硅胶薄片加导电硅胶片的厚度之和为斑马条的节距(PITCH)，根据PITCH要求制作不同厚度的硅胶片；最后将压合的整块硅胶片进行热烘烤的硫化处理，再依据要求尺寸规格进行切割。
这里需要说明的是，本申请实施例中，导电胶的导电原理为：由于导电胶的固化或干燥导致胶层中导电粒子间的稳定接触，使得导电胶具有导电性，形成导电通路。导电胶在固化或干燥前，导电粒子在胶粘剂中是分离存在的，相互间没有连续接触，因而处于绝缘状态。导电胶固化或干燥后，由于溶剂的挥发和胶粘剂的固化而引起胶粘剂体积的收缩，使导电粒子相互间呈稳定的连续状态，因而表现出导电性。
图3是根据一示例性实施例示出的第一芯片与第二芯片金丝键合部分的引脚示意图，参照图3所示，为了减少采用金线键合工艺在金线键合过程中存在的不耐高温高湿、成本高、容易形成塌丝、尾丝过长、金属迁移率高等问题，本申请实施例中，第二芯片600(如硅压力芯片)部分不采用金线键合，而是使用导电胶将第二芯片600连接至引线框架400上，既降低了原材料成本，且减少一道金线键合工序，也降低加工成本，又无需打线，提高连接可靠性，同时封装后适用于潮湿环境，并且原金线键合的空间便可节省下来，减小产品空间占有率，满足客户小型化需求。
进一步参照图3所示，当空腔300部分以及引线框架400按照如上文所述方式准备完毕后，第一芯片500(如ASIC芯片)需要与第二芯片600(如硅压力芯片)实现互联。具体实施时，先对第一芯片500以及第二芯片600分别进行贴片点胶，然后进行装片，第一芯片500可以通过金线900键合连接至引线框架400的第一引脚410上，实现了第一芯片500与引线框架400的电气互联，同时在第二芯片600上方加盖密封圈700，下方增加导电胶800，导电胶800连接于引线框架400的第二引脚420上，整体内部结构就封装完成，从而完成了第一芯片500与第二芯片600之间的电气互联，实现了基于导电胶的双芯片传感器封装。
实施例二
对应于上述实施例一，本发明还提供了一种基于导电胶的双芯片传感器封装方法，其中，本实施例中，与上述实施例一相同或相似的内容，可以参考上文介绍，后续不再赘述。参照图4所示，该方法包括如下步骤：
S1：在外壳的内部设置相互连通的通孔以及空腔，并在所述外壳上设置引线框架；
具体的，通孔以及空腔可以在在塑封时通过模具在外壳内部冲压出来，通孔与空腔相互连通，空腔用于部署第二芯片，通孔用于容纳待测量的气体或液体经过以进入空腔，达到通过第二芯片测量其压力的目的。引线框架可以通过模具冲压或化学刻蚀进行生产，再经过电镀，预塑封形成。
S2：将第一芯片与第二芯片分别进行贴片点胶后进行装片；
具体的，上述通孔、空腔及引线框架准备完毕后，对第一芯片与第二芯片分别进行贴片点胶，然后进行装片，具体过程这里不再一一赘述。
S3：将所述第一芯片通过金线键合连接至所述引线框架上。
具体的，本申请实施例中，引线框架包括多个第一引脚以及多个第二引脚，第一引脚用于与第一芯片连接，第二引脚用于与第二芯片连接。具体实施时，第一芯片通过金线键合连接至引线框架的第一引脚上，实现第一芯片与引线框架的电气互联。
S4：在所述空腔中设置导电胶并将所述导电胶连接至所述引线框架上，将所述第二芯片连接在所述导电胶上，并在所述第二芯片上设置密封圈。
具体的，本申请实施例中，为了减少采用金线键合工艺在金线键合过程中存在的不耐高温高湿、成本高、容易形成塌丝、尾丝过长、金属迁移率高等问题，第二芯片(如硅压力芯片)部分不采用金线键合，而是使用导电胶将第二芯片连接至引线框架上，利用导电胶性能稳定可靠、具有极佳的防潮、防水效果等特性，首先，降低了原材料成本，且减少一道金线键合工序，也降低加工成本，其次，采用导电胶的方式无需打线，可以提高连接可靠性，再次，采用导电胶的方式封装后可适用于潮湿环境，最后，原金线键合的空间可节省下来，减小产品空间占有率，满足客户小型化需求。
实施例三
对应于上述实施例一和二，本发明还提供了一种基于导电胶的双芯片传感器器件，所述传感器器件包括上述基于导电胶的双芯片传感器封装结构，其中，本实施例中，与上述实施例一或二相同或相似的内容，可以参考上文介绍，后续不再赘述。
在本申请的描述中，需要理解的是，术语“垂直”“平行”“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于导电胶的双芯片传感器封装结构，其特征在于，所述封装结构包括外壳、设置在所述外壳内部的通孔以及空腔、设置在所述外壳上的引线框架以及第一芯片、设置在所述空腔内的第二芯片以及导电胶；
所述通孔与所述空腔相互连通，用于待测量的气体或液体通过所述通孔进入所述空腔；
所述第二芯片通过所述导电胶与所述引线框架连接；
所述第一芯片与所述引线框架连接。
2.根据权利要求1所述的基于导电胶的双芯片传感器封装结构，其特征在于，所述封装结构还包括密封圈，所述密封圈设置于所述空腔内，且所述第二芯片设置于所述密封圈与所述导电胶之间。
3.根据权利要求1或2所述的基于导电胶的双芯片传感器封装结构，其特征在于，所述引线框架包括多个第一引脚以及多个第二引脚，所述多个第一引脚与所述第一芯片通过金线键合连接，所述多个第二引脚通过所述导电胶与所述第二芯片连接。
4.根据权利要求1或2所述的基于导电胶的双芯片传感器封装结构，其特征在于，所述第一芯片包括专用集成电路芯片，所述第二芯片包括硅压力芯片。
5.根据权利要求1或2所述的基于导电胶的双芯片传感器封装结构，其特征在于，所述导电胶由导电硅胶和绝缘硅胶交替分层叠加后硫化成型得到。
6.根据权利要求1或2所述的基于导电胶的双芯片传感器封装结构，其特征在于，所述外壳的材料包括塑料、陶瓷以及金属中的至少一种。
7.根据权利要求1或2所述的基于导电胶的双芯片传感器封装结构，其特征在于，所述引线框架包括通过模具冲压或化学刻蚀后再经过电镀、预塑封后得到。
8.根据权利要求1或2所述的基于导电胶的双芯片传感器封装结构，其特征在于，所述通孔以及所述空腔在所述外壳塑封时通过模具冲压得到。
9.一种基于导电胶的双芯片传感器封装方法，其特征在于，所述方法至少包括：
在外壳的内部设置相互连通的通孔以及空腔，并在所述外壳上设置引线框架；
将第一芯片与第二芯片分别进行贴片点胶后进行装片；
将所述第一芯片通过金线键合连接至所述引线框架上；
在所述空腔中设置导电胶并将所述导电胶连接至所述引线框架上，将所述第二芯片连接在所述导电胶上，并在所述第二芯片上设置密封圈。
10.一种基于导电胶的双芯片传感器器件，其特征在于，所述传感器器件包括权利要求1至8任一项所述的基于导电胶的双芯片传感器封装结构。
CN202111513803.3A 2021-12-10 2021-12-10 一种基于导电胶的双芯片传感器封装结构、方法及其器件 Pending CN114334885A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111513803.3A CN114334885A (zh) 2021-12-10 2021-12-10 一种基于导电胶的双芯片传感器封装结构、方法及其器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111513803.3A CN114334885A (zh) 2021-12-10 2021-12-10 一种基于导电胶的双芯片传感器封装结构、方法及其器件

Publications (1)

Publication Number Publication Date
CN114334885A true CN114334885A (zh) 2022-04-12

Family

ID=81050267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111513803.3A Pending CN114334885A (zh) 2021-12-10 2021-12-10 一种基于导电胶的双芯片传感器封装结构、方法及其器件

Country Status (1)

Country Link
CN (1) CN114334885A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116068380A (zh) * 2023-03-01 2023-05-05 上海聚跃检测技术有限公司 一种芯片封装测试方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116068380A (zh) * 2023-03-01 2023-05-05 上海聚跃检测技术有限公司 一种芯片封装测试方法及装置

Similar Documents

Publication Publication Date Title
US5139973A (en) Method for making a semiconductor package with the distance between a lead frame die pad and heat spreader determined by the thickness of an intermediary insulating sheet
CN100594602C (zh) 半导体装置及其制造方法
JP4454916B2 (ja) 固体電解コンデンサ
CN100466124C (zh) 固体电解电容器及其制造方法
KR100302593B1 (ko) 반도체패키지및그제조방법
CN100565735C (zh) 固态电解电容器和传输线器件及其制法、复合电子元件
CN108352355A (zh) 具有预模制双引线框的半导体系统
US20020093087A1 (en) Semiconductor package with stacked dies
KR970706605A (ko) 폴리머 스터드 그리드 어레이(polymer stud grid array)
US3714370A (en) Plastic package assembly for electronic circuit and process for producing the package
CN103125019A (zh) 被配置成用于电气连接到印刷电路板上的半导体封装体以及其提供方法
JPH05501638A (ja) 金属製ピン格子列パッケージ
CN103097282A (zh) 被配置成用于电气连接到印刷电路板上的气腔封装体以及其提供方法
US5629830A (en) Solid state electrolytic capacitor having a concave
CN1222200C (zh) 电路微型组件
CN114334885A (zh) 一种基于导电胶的双芯片传感器封装结构、方法及其器件
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JPH09283376A (ja) 固体電解コンデンサのプリント基板への実装方法
US20080182434A1 (en) Low Cost Stacked Package
CN210429562U (zh) 一种薄膜电容器及电机驱动器
CN107887347A (zh) 具有底侧树脂和焊料触点的无胶带引线框封装体
CN104769712A (zh) 包括嵌入式控制器裸芯的半导体器件和其制造方法
CN112490234A (zh) 智能功率模块和智能功率模块的制造方法
EP2846355A1 (en) Electrical substrate and process of manufacturing the same
JPH03195052A (ja) リードフレーム及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination