CN114334865A - 一种三维堆叠大功率tr气密封装组件 - Google Patents
一种三维堆叠大功率tr气密封装组件 Download PDFInfo
- Publication number
- CN114334865A CN114334865A CN202210216022.6A CN202210216022A CN114334865A CN 114334865 A CN114334865 A CN 114334865A CN 202210216022 A CN202210216022 A CN 202210216022A CN 114334865 A CN114334865 A CN 114334865A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- radio frequency
- chip
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供了一种三维堆叠大功率TR气密封装组件,包括依次从下至上堆叠的射频TR芯片层、电源及开关驱动层、储能电容层以及盖板,形成气密封装结构;射频TR芯片层、电源及开关驱动层、储能电容层均设有贯通各层的实心过孔,实现各层上下两侧的电气连接;各层之间通过垂直互连结构实现电气互连;射频TR芯片层下侧设有射频输入链路、射频输出链路以及电源和控制信号输入链路;上侧至少设有一个射频TR放大链路;电源及开关驱动层上侧设有电源调制电路与射频开关驱动链路;储能电容层中并联有若干储能电容。本发明解决了大功率TR芯片散热问题、减小脉冲大电流控制线路走线距离、具有更高集成度、气密性能优良、能适应大规模自动化装配。
Description
技术领域
本发明涉及微波毫米波通讯、相控阵雷达领域,特别涉及一种三维堆叠大功率TR气密封装组件。
背景技术
近年来微波毫米波通讯发展日新月异,特别是在相控阵雷达领域,在雷达发射频率不断增高,TR组件通道间距越来越窄、发射功率又不断增大、性能不断提高的大趋势下。相控阵雷达的核心——大功率TR组件的集成方式也必须紧跟时代步伐,采用新技术、新方法、不断迭代更新,才能满足雷达对大功率TR组件的高功率、高散热、高集成度、气密等高性能要求。
现在主流大功率TR封装多采用单层封装结构,即氮化铝陶瓷封装底板焊接可伐围框为封装载体,将大功率TR芯片装入封装载体后再将金属盖板采用平行封焊或激光封焊的方式封盖。此类大功率TR封装一般集成度不高,封装面积较大,在TR通道间距越来越窄的情况下,无法将电源调制器芯片和储能电容就近放置在大功率TR芯片附近,通常将电源调制器芯片和储能电容集中放置在一个电源子板上,再通过较长的供电走线连接到大功率TR芯片上,在脉冲大电流工况下,细而长的走线具有很大的感性分量,这将导致电源脉冲波形具有较大的过冲及失真,从而使射频脉冲信号质量下降。且为防止这脉冲大电流走线对其他芯片造成干扰,通常对脉冲大电流走线又有严格的屏蔽要求,这将进一步挤占TR组件内部本来就很珍贵的布线空间。
发明内容
针对现有技术中存在的问题,提供了一种三维堆叠大功率TR气密封装组件,同时解决大功率TR芯片散热问题、减小脉冲大电流控制线路走线距离、具有更高集成度、气密性能优良、能适应大规模自动化装配。
本发明采用的技术方案如下:一种三维堆叠大功率TR气密封装组件,包括依次从下至上堆叠的射频TR芯片层、电源及开关驱动层、储能电容层以及盖板,形成气密封装结构;射频TR芯片层、电源及开关驱动层、储能电容层均设有贯通各层的实心过孔,实现各层上下两侧的电气连接;射频TR芯片层上侧、电源及开关驱动层上下两侧、储能电容层下侧均设有垂直互连结构,实现各层之间的电气互连;射频TR芯片层1下侧设有射频输入链路、射频输出链路以及电源和控制信号输入链路;上侧至少设有一个射频TR放大链路,用于射频信号的放大;电源及开关驱动层2上侧设有电源调制电路与射频开关驱动链路,分别用于为射频TR放大链路供电、控制射频TR放大链路实现对射频TR放大链路的收发控制;储能电容层3上侧并联有若干储能电容,实现电源储能。
进一步的,所述射频TR芯片层1包括第一基板、第一基板上走线层、第一基板下走线层、第一围框层;第一基板上走线层与第一基板下走线层分别固定在第一基板的上下两侧;第一基板上开设有第一实心过孔,配合第一基板上走线层、第一基板下走线层实现第一基板上下两侧的电气互连;第一围框层固定在第一基板上侧且包围第一基板上走线层;射频TR放大链路设置在第一基板上侧的围框之内,并与第一基板上走线层电气互连;第一基板上走线层设有垂直互连结构;第一基板下走线层上设置有射频信号输入焊盘、射频信号输出焊盘以及电源和控制信号输入焊盘。
进一步的,所述电源及开关驱动层包括第二基板、第二基板上走线层、第二基板下走线层、第二围框层、第三围框层、电源调制器芯片以及射频开关驱动芯片,第二基板开设有第二实心过孔,配合第二基板上走线层、第二基板下走线层实现第二基板上下两侧的电气互连;第二基板上走线层与第二基板下走线层分别固定在第二基板的上下两侧,且都设有垂直互连结构,第二围框层包围第二基板上走线层且固定在第二基板上侧,第三围框层包围第二基板下走线层且固定在第二基板下侧;电源调制器芯片、射频开关驱动芯片设置在第二基板上侧与第二基板上走线层互联。
进一步的,所述储能电容层包括第三基板、第三基板上走线层、第三基板下走线层、第四围框层、第五围框层以及电容器件层;第三基板上走线层与第三基板下走线层分别固定在第三基板的上下两侧;第三基板上开设有第三实心过孔,配合第三基板上走线层、第三基板下走线层实现第三基板上下两侧的电气互连;第四围框层固定在第三基板上侧且包围第三基板上走线层,第五围框层固定在第三基板下侧且包围第三基板下走线层;第三基板下走线层上设有垂直互连结构,电容器件层由若干储能电容并联设置在第三基板上走线层上形成。
进一步的,所述第一基板上走线层上设有第一垂直互连结构、第二垂直互连结构,第二基板下走线层设有第三垂直互连结构、第四垂直互连结构,第二基板上走线层设有第五垂直互连结构、第六垂直互连结构,第三基板下走线层上设有第七垂直互连结构、第八垂直互连结构;第二垂直互连结构与第射频TR放大链路连接,第六垂直互连结构与电源调制链路连接;射频TR芯片层、电源及开关驱动层、储能电容层堆叠完成后,第一垂直互连结构与第三垂直互连结构、第二垂直互连结构与第四垂直互连结构、第五垂直互连结构与第七垂直互连结构、第六垂直互连结构与第八垂直互连结构对应连接。
进一步的,所述射频TR放大链路包括射频发射功放芯片、射频接收低噪放芯片、第一射频开关芯片、第二射频开关芯片、第一基板射频输入共面波导、第一基板射频输出共面波导;第一基板射频输入共面波导与第一射频开关芯片连接,第一基板射频输出共面波导与第二射频开关芯片连接,射频发射功放芯片、射频接收低噪放芯片的输入端、输出端分别与第一射频开关芯片、第二射频开关芯片连接;射频信号输入焊盘、射频信号输出焊盘通过第一实心过孔分别对应与第一基板射频输入共面波导、第一基板射频输出共面波导电气互连;第一射频开关芯片与第二射频开关芯片切换射频发射功放芯片或射频接收低噪放芯片进行工作。
进一步的,所述射频TR芯片层还包括钼铜载板,固定在第一基板上侧,射频发射功放芯片与射频接收低噪放芯片安装于钼铜载板上。
进一步的,所述盖板由平面板与第六围框组成,第六围框固定设置在平面板下侧,形成单面开腔结构,通过盖板完成对储能电容层中储能电容的气密封盖与屏蔽。
进一步的,所述电源及开关驱动层下侧与射频TR放大链路对应位置设置有吸波材料。
进一步的,所述射频TR芯片层下侧设有散热焊盘,用于辅助射频发射功放芯片散热。与现有技术相比,采用上述技术方案的有益效果为:
1、本发明采用直接电镀铜陶瓷基板技术,将陶瓷基板、双面走线层、两面的围框、双面的垂直互连结构一体成型,减少了零件数量,减少了装配步骤和难度。
2、本发明引入了垂直互连结构,使电信号能在垂直方向上互连互通,封装具备了三维堆叠能力,采用陶瓷三维堆叠封装集成方式,显著提高了封装集成度。
3、本发明将电源调制器芯片、射频开关驱动芯片、储能电容就近堆叠在大功率TR芯片上方,使调制控制线路的路径最短,减小了控制走线的感性分量,在大电流脉冲调制时,有效减小了矩形脉冲的过冲幅度,提高了射频脉冲信号的信号质量,减小了TR信号收发切换的时延。
4、本发明的各层基板单元采用高导热率的氮化铝陶瓷基板,有效解决了大功率TR芯片的散热问题。
5、本发明将裸芯片气密化、封装化、表贴化,有利于大规模自动化装配生产,减小了装配成本。
6、本发明每一层均可根据情况进行灵活分腔,可有效减小了各功能电路之间的相互干扰。
附图说明
图1为本发明的大功率T/R三维堆叠封装结构图。
图2为本发明的大功率T/R三维堆叠封装截面A-A结构剖面图。
图3为本发明的大功率T/R三维堆叠封装信号流向与散热路径示意图。
图4为本发明的射频TR芯片层爆炸图。
图5为本发明的射频TR芯片层三视图。
图6为本发明的电源及开关驱动层爆炸图。
图7为本发明的电源及开关驱动层三视图。
图8为本发明的储能电容层爆炸图。
图9为本发明的储能电容层三视图。
图10为本发明的盖板三视图。
图11为本发明的工作原理图。
附图标记:1-射频TR芯片层、2-电源及开关驱动层、3-储能电容层、4-盖板;
101-第一基板、102-第一基板上走线层、103-第一基板下走线层、104-第一围框层、105-第一基板上焊料层、106-第一器件层;
1011-第一实心过孔、1021-第一基板射频输入共面波导、1022-第一基板射频输出共面波导、1023-第一基板上走线层供电控制焊盘、1031-射频信号输入焊盘、1032-射频信号输出焊盘、1033-电源和控制信号输入焊盘、1034-散热焊盘、1041-第一垂直互连结构、1042-第二垂直互连结构、1043-第一围框、1044-分腔隔筋、1061-射频发射功放芯片、1062-射频接收低噪放芯片、1063-第二射频开关芯片、1064-第一射频开关芯片、1065-芯片电容、1066-钼铜载板;
201-第二基板、202-第二基板上走线层、203-第二基板下走线层、204-第二围框层、205-第三围框层、206-第二基板上焊料层、207-第二器件层、208-吸波材料;
2011—第二实心过孔、2021-第二基板上走线层第一供电控制焊盘、2022-第二基板上走线层第二供电控制焊盘、2023-第二基板上走线层第三供电控制焊盘、2024-第二基板上走线层第四供电控制焊盘、2025-第二基板上走线层第五供电控制焊盘、2031-焊盘连接走线、2041-第五垂直互连结构、2042-第六垂直互连结构、2043-第二围框、2051-第三垂直互连结构、2052-第四垂直互连结构、2053-第三围框、2071-电源调制器芯片、2072-射频开关驱动芯片;
301-第三基板、302-第三基板上走线层、303-第三基板下走线层、304-第四围框层、305-第五围框层、306-第三基板上焊料层、307-电容器件层;
3011—第三实心过孔、3021-第三基板上走线层供电控制输入焊盘、3022-第三基板上走线层供电控制输出焊盘、3041-第四围框、3051-第七垂直互连结构、3052-第八垂直互连结构、3053-第五围框、3071-储能电容;
401-平面板、402-第六围框。
具体实施方式
下面详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的模块或具有相同或类似功能的模块。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。相反,本申请的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
如图1-2所示,本发明的气密结构是通过焊料将各层的金属气密围框对准堆叠焊接在一起实现的;如图1-3所示,本发明的电源和控制信号垂直互通能力,是通过各层垂直互连结构相互对准后,用焊料将其焊接在一起实现的。具体方案组成如下:
一种三维堆叠大功率TR气密封装组件,包括依次从下至上堆叠的射频TR芯片层1、电源及开关驱动层2、储能电容层3以及盖板4,焊接形成气密封装结构;射频TR芯片层1、电源及开关驱动层2、储能电容层3均设有贯通各层的实心过孔,实现各层上下两侧的电气连接;射频TR芯片层1上侧、电源及开关驱动层2上下两侧、储能电容层3下侧均设有垂直互连结构,实现各层之间的电气互连;射频TR芯片层1下侧设有射频输入链路、射频输出链路以及电源和控制信号输入链路;上侧至少设有一个射频TR放大链路,用于射频信号的放大;电源及开关驱动层2上侧设有电源调制电路与射频开关驱动链路,分别用于为射频TR放大链路供电、控制射频TR放大链路实现对射频TR放大链路的收发控制;储能电容层3中并联有若干储能电容3071,实现电源储能。
电源和控制信号从射频TR芯片下侧输入至电源和控制链路,通过实心过孔为射频TR放大链路供电;和/或,通过实心过孔及垂直互连结构传输至电源调制电路与射频开关驱动链路,经调制后,通过实心过孔及垂直互连结构传输至射频TR放大链路;和/或,通过实心过孔及垂直互连结构传输至储能电容层,经储能电容滤波后,通过实心过孔及垂直互连结构传输至射频TR放大链路;
射频信号通过射频输入链路输入,通过实心过孔输入至射频TR放大链路完成放大处理,再由实心过孔传输至射频输出链路完成输出;其中,电源和控制信号通过射频开关驱动链路完成射频TR放大链路的收发控制。
具体的,如图4、图5所示,射频TR芯片层1包括第一基板101、第一基板上走线层102、第一基板下走线层103、第一围框层104;第一基板101上开设有第一实心过孔1011,配合第一基板上走线层102、第一基板下走线层103实现第一基板101上下两侧的电气互连;第一基板上走线层102与第一基板下走线层103分别固定在第一基板101的上下两侧,第一围框层104固定在第一基板101上侧且包围第一基板上走线层102;射频TR放大链路设置在第一基板101上侧的第一围框层104中第一围框1043之内,并与第一基板上走线层102电气互连;第一基板上走线层102上固定有第一垂直互连结构1041与第二垂直互连结构1042;第一基板下走线层103上设置有射频信号输入焊盘1031、射频信号输出焊盘1032以及电源和控制信号输入焊盘1033。
在本实施例中,射频TR放大链路包括射频发射功放芯片1061、射频接收低噪放芯片1062、第一射频开关芯片1064、第二射频开关芯片1063、第一基板射频输入共面波导1021、第一基板射频输出共面波导1022;第一基板射频输入共面波导1021与第二射频开关芯片1063连接,第一基板射频输出共面波导1022与第一射频开关芯片1064连接,射频发射功放芯片1061、射频接收低噪放芯片1062的输入端、输出端分别与第一射频开关芯片1064、第二射频开关芯片1063连接;射频信号输入焊盘1031、射频信号输出焊盘1032通过第一实心过孔1011分别对应与第一基板射频输入共面波导1021、第一基板射频输出共面波导1022电气互连;第一射频开关芯片1064与第二射频开关芯片1063切换射频发射功放芯片1061或射频接收低噪放芯片1062进行工作。
第一基板上走线层102上在连接有垂直互联连结构以外,还提供了多个第一基板上走线层供电控制焊盘1023,各个焊盘相互独立,其一方面与第一垂直互连结构1041、第二垂直互连结构1042,另一方面通过芯片电容1065与射频发射功放芯片1061、射频接收低噪放芯片1062。
具体的,第二垂直互连结构1042与上层(电源及开关驱动层)的第四垂直互连结构2052连接,接收上层传输的电信号,并通过第一基板上走线层供电控制焊盘1023与芯片电容1065,传输至射频发射功放芯片1061、射频接收低噪放芯片1062。第一垂直互连结构1041主要与上层的第三垂直互连结构2051,用于将电源及控制信号传输至电源及开关驱动层2。需要注意的是,在本实施例中,电源及控制信号同样可以根据需求直接通过第一垂直互连结构1041与第一基板上走线层供电控制焊盘1023、芯片电容1065传输至射频发射功放芯片1061。
在一个优选实施例中,所述第一射频开关芯片1064、第二射频开关芯片1063原理为单刀双掷开关,由外部控制信号控制射频开关芯片与射频发射功放芯片1061或射频接收低噪放芯片1062连通,使两者其一运行。
在一个优选实施例中,射频TR芯片层还包括钼铜载板1066,固定在第一基板101上侧,射频发射功放芯片1061与射频接收低噪放芯片1062安装于钼铜载板1066上。芯片焊接在钼铜载板1066上能够防止功放芯片因与铜焊盘的热膨胀系数(CTE)不匹配所导致的开裂损坏现象。
在另一实施例中,钼铜载板上设有第一器件层106,射频发射功放芯片1061、射频接收低噪放芯片1062、第一射频开关芯片1064、第二射频开关芯片1063与第一器件层106连接,通过第一器件层106对外连接。
射频大功率发射功放芯片完成发射(T)射频信号的放大功能,射频接收低噪放芯片接收(R)射频信号的放大功能,射频开关芯片完成发射和接收链路的切换功能,芯片电容完成电源和控制信号滤波功能,钼铜载板为射频TR芯片的焊接载体既能保证充分向下散热又能和射频芯片的热膨胀系数相匹配。
如图6、图7所示,电源及开关驱动层包括第二基板201、第二基板上走线层202、第二基板下走线层203、第二围框层204、第三围框层205、以及由电源调制器芯片2071、射频开关驱动芯片2072构成的第二器件层207,第二基板201开设有第二实心过孔2011,配合第二基板上走线层202、第二基板下走线层203实现第二基板201上下两侧的电气互连;第二基板上走线层202与第二基板下走线层203分别固定在第二基板201的上下两侧,第二围框层204中第二围框2043包围第二基板上走线层202且固定在第二基板201上侧,第三围框层205中第三围框2053包围第二基板下走线层203且固定在第二基板201下侧;电源调制器芯片2071、射频开关驱动芯片2072设置在第二基板201上侧。
需要说明的是,本实施例中的电源调制器芯片2071产生脉冲调制电源去给射频发射功放芯片1061和射频接收低噪放芯片1062的漏极供电;同时电源调制器芯片2071还具备放大器栅压监测功能,即放大器的栅压异常则关闭射频发射功放芯片1061和射频接收低噪放芯片1062的漏极供电,起到保护放大器的功能。射频开关驱动芯片2072完成对射频发射功放芯片1061和射频接收低噪放芯片1062的收发控制功能。
具体的,在电源及开关驱动层中,第二基板上走线层202上固定有第五垂直互连结构2041、第六垂直互连结构2042,第二基板下走线层203上固定有第三垂直互连结构2051、第四垂直互连结构2052;其中,第三垂直互连结构2051与第一垂直互连结构1041连接,同时通过第二基板下走线层203、第二实心过孔2011、第二基板上走线层202与第五垂直互连结构2041互联;第四垂直互连结构2052与第二垂直互连结构1042连接;第五垂直互连结构2041与储能电容层中第七垂直互连结构互联,第六垂直互连结构与储能电容层中第八垂直互连结构互联。
第二基板上走线层202上在连接有垂直互联连结构以外,还提供了第二基板上走线层第一供电控制焊盘2021、第二基板上走线层第二供电控制焊盘2022、第二基板上走线层第三供电控制焊盘2023、第二基板上走线层第四供电控制焊盘2024、第二基板上走线层第五供电控制焊盘2025。
其中,第二基板上走线层第一供电控制焊盘2021一方面与第三垂直互连结构2051互联,接收电源和控制信号,另一方面与电源调制器芯片2071互联;第二基板上走线层第二供电控制焊盘2022与第六垂直互连结构2042互联,接收储能电容层传输的信号以及与电源调制器芯片2071互联;第二基板上走线层第三供电控制焊盘2023与电源调制器芯片2071互联,用于接收电源调制器芯片2071输出的电信号,并通过第二实心过孔2011传输至第四垂直互连结构2052;第二基板上走线层第四供电控制焊盘2024一方面通过第二实心过孔2011与第三垂直互连结构2051互联,接收电源和控制信号,另一方面与射频开关驱动芯片2072互联;第二基板上走线层第五供电控制焊盘2025与射频开关驱动芯片2072互联用于射频开关驱动芯片2072输出的电信号,并通过第二实心过孔2011传输至第四垂直互连结构2052。
需要注意的是,本实施例中,第四垂直互连结构2052存在多个,尽管电源调制器芯片2071与射频开关驱动芯片2072输出的电信号都通过第四垂直互连结构2052传输,但实际上,不相互影响,也就是说电源调制器芯片2071输出的电信号通过第四垂直互连结构2052传输至射频发射功放芯片1061以及射频接收低噪放芯片1062,而射频开关驱动芯片2072输出的电信号通过第四垂直互连结构2052传输至第一射频开关芯片1064和第二射频开关芯片1063,其中通过焊盘连接走线2031将该信号同时传输至两个射频开关芯片。同样的,为电源调制器芯片2071与射频开关驱动芯片2072提供输入的第三垂直互连结构2051也是如此,相互独立并不影响。
如图8、图9所示,储能电容层3包括第三基板301、第三基板上走线层302、第三基板下走线层303、第四围框层304、第五围框层305以及电容器件层307,第三基板301上开设有第三实心过孔3011,配合第三基板上走线层302、第三基板下走线层303实现第三基板301上下两侧的电气互连;第三基板上走线层302与第三基板下走线层303分别固定在第三基板301的上下两侧,第四围框层304中第四围框3041固定在第三基板301上侧且包围第三基板上走线层302,第五围框层305中第五围框3053固定在第三基板301下侧且包围第三基板下走线层303;电容器件层307有若干储能电容3071并联设置在第三基板上走线层302上形成。
储能电容层3中的第三基板下走线层303上设有第七垂直互连结构3051与第八垂直互连结构3052,第七垂直互连结构3051与第五垂直互连结构2041互联,同时通过第三实心过孔3011、第三基板上走线层302将接收的电源和控制信号传输至储能电容;第八垂直互连结构3052与第六垂直互连结构2042互联,将储能电容输出的电信号传输至电源及开关驱动层2。
如图10所示,盖板4由平面板401与第六围框402组成,第六围框402固定设置在平面板401下侧,形成单面开腔结构,通过盖板4完成对储能电容层3中电容器件层307的气密封盖与屏蔽。
在一个优选实施例中,电源及开关驱动层2下侧与射频TR放大链路对应位置设置有吸波材料208,用于防止射频链路自激。
为了保证整体的散热性能,本实施例中,各层的基板(包括第一基板、第二基板、第三基板)均采用导热系数约170W/m-K的氮化铝陶瓷基板。同时为了进一步的提高散热性能。在射频TR芯片层1下侧设有大面积接地散热焊盘1034。如图3所示,发热量最大的射频TR芯片通过第一基板底部的散热焊盘向下散热;电源及开关驱动层、储能电容层产生的热量从上至下通过金属铜围框和垂直互连结构、氮化铝陶瓷基板逐层向下传输,最终将热量从第一基板底部的散热焊盘传出。其围框和垂直互连结构均为金属铜,散热性能优异。
本实施例还提供了上述陶瓷基板的制作方法,此处以电源及开关驱动层2为例进行说明,第二基板201介质采用氮化铝陶瓷基板,在第二基板201上通过激光阵列打孔,采用半导体工艺在打孔后的氮化铝陶瓷基板的孔壁及表面溅射一层金属种子层使其具有导电性,再通过光刻掩膜遮挡住不需要电镀的区域,然后电镀金属铜,使孔内电镀为实心铜即为第二实心过孔2011,随后在陶瓷正反两面同时电镀出需要的金属铜走线图形层即为第二基板上走线层202和第二基板下走线层203。再通过抛光工艺,将陶瓷基板正反的第二基板上走线层202和第二基板下走线层203两面抛光平整。然后再在抛光后的陶瓷基板的正反两面再覆盖光刻掩膜,再电镀铜,经过多次重复覆盖光刻掩膜和电镀铜工艺,从而在陶瓷基板上电镀生长出金属铜围框和金属铜垂直互连结构即第二围框层204和第三围框层205。再通过抛光工艺将围框和垂直互连结构的顶部抛光平整,再用药水去除多层堆叠的光刻掩膜,最后在金属铜表面做化学镍钯金,再在第二围框层上表面预置一层第二基板上焊料层206,完成第二基板201的制作。第一基板101和第三基板301的陶瓷基板的制作步骤与以上第二基板201相同,唯一区别在于第一基板无下侧围框。
在氮化铝陶瓷基板上通过激光阵列打孔,采用半导体工艺在氮化铝陶瓷基板的孔壁及表面溅射一层金属种子层使其具有导电性,再通过光刻掩膜遮挡住不需要电镀的区域,然后电镀金属铜,使孔内电镀为实心铜,同时陶瓷正反两面电镀出需要的金属铜走线图形层。通过抛光工艺,将陶瓷基板正反两面抛光平整。然后在陶瓷基板的正反两面覆盖光刻掩膜,再电镀铜,经过多次重复覆盖光刻掩膜和电镀铜工艺,从而在陶瓷基板上生长出金属铜围框和金属铜垂直互连结构。再通过抛光工艺将围框和垂直互连结构的顶部抛光平整,再用药水去除多层堆叠的光刻掩膜,最后在金属铜表面做化学镍钯金,完成基板的制作。
在一个优选实施例中,在射频TR芯片层1、电源及开关驱动层2、储能电容层3中的垂直互连结构及围框的上表面预置有一层金锡焊料,预置的金锡焊料形成对应形成第一基板上焊料层105、第二基板上焊料层206、第三基板上焊料层306,通过各焊料层能够进一步提供整体组件的气密性。
在本实施例中,各个器件(包括射频发射功放芯片、射频接收低噪放芯片、射频开关芯片等)与焊盘连接时,通过金丝键合完成互联。
需要说明的是,本实施例中的射频TR芯片层中可同时布置多个射频TR放大链路,各个射频TR放大链路之间在第一基板上下侧都设有分腔隔筋1044,以提供各个射频TR放大链路的隔离度。
具体的,在此,对本实施例提出的TR气密封装组件的工作过程进行具体说明:
如图3-图9所示,电源和控制信号第一条通路为:通过电源和控制信号输入焊盘1033输入,经过第一实心过孔1011传输至第一基板上走线层供电控制焊盘1023,在经过芯片电容1065到达射频发射功放芯片。
如图3-9所示,电源控制信号第二条通路为:通过电源和控制信号输入焊盘1033输入,经过第一实心过孔传输至第一垂直互连结构1041,在传输至第三垂直互连结构2051,经过第二实心过孔2011输出至第二基板上走线层第一供电控制焊盘2021,再传输至电源调制器芯片2071,再传输至第二基板上走线层第三供电控制焊盘2023,再通过第二实心过孔2011传输至第四垂直互连结构2052,再传输至第二垂直互连结构1042,再传输至第一基板上走线层供电控制焊盘1023,再经过芯片电容到达射频发射功放芯片1061或射频接收低噪放芯片。
如图3-9所示,电源和控制信号的第三条通路为:通过电源和控制信号输入焊盘1033输入,经第一实心过孔1011传输至第一垂直互连结构1041,再传输至第三垂直互连结构2051,再通过第二实心过孔2011传输至第五垂直互连结构2041,再传输至第七垂直互连结构3051,再经过第三实心过孔3011传输至第三基板上走线层供电控制输入焊盘3021,经储能电容3071滤波处理后,经过第三基板上走线层供电控制输出焊盘3022及第三实心过孔3011传输至第三基板下走线层,再传输至第八垂直互连结构3052,再通过第六垂直互连结构2042传输至电源调制器芯片2071,再传输至第二基板上走线层第三供电控制焊盘2023,再经第二实心过孔2011传输至第四垂直互连结构2052、第二垂直互连结构1042,再通过第一基板上走线层供电控制焊盘1023、芯片电容1065到达射频发射功放芯片。
如图3-图9所示,电源和控制信号的第四条通路为:通过电源和控制信号输入焊盘1033输入,经过第一实心过孔1011传输至第一垂直互连结构1041,再传输至第三垂直互连结构2051,再通过第二实心过孔2011输出至第二基板上走线层第四供电控制焊盘2024,在传输至射频开关驱动芯片2072,再传输至第二基板上走线层第五供电控制焊盘2025,再传输至第四垂直互连结构2052、第二垂直互连结构1042,再通过第一基板上走线层供电控制焊盘1023、芯片电容1065传输至第一射频开关芯片1064或第二射频开关芯片1063。
如图3、图5所示,射频发射信号通过射频信号输入焊盘1031输入后,经过第一实心过孔输出至第一基板射频输入共面波导1021,再输出至第二射频开关芯片1063,再传输至射频发射功放芯片1061,再传输至第一射频开关芯片1064,再输出至第一基板射频输出共面波导1022,再通过第一实心过孔1011传输至射频信号输出焊盘1032。
射频接收信号通过射频信号输出焊盘1032输入,经过第一实心过孔输出至第一基板射频输出共面波导1022,再输出至第一射频开关芯片1064,再传输至射频接收低噪放芯片1062,再传输至第二射频开关芯片1063,在传输至第一基板射频输入共面波导1021,再通过第一实心过孔1011输出至射频信号输入焊盘1031。
如图11所示为封装模块内部各功能电路的简略信号控制原理图,电源调制器芯片2071在控制信号1的操控下完成对射频发射功放芯片1061发射漏极电源VD_T和射频接收低噪放芯片1062接收漏极电源VR_T的脉冲调制工作。储能电容3071完成对电源调制器芯片2071在脉冲调制工况下需要的较大瞬时电流的供给。射频开关驱动芯片2072在外部控制信号2的操控下去完成切换第二射频开关芯片1063和第一射频开关芯片1064的收发状态。第二射频开关芯片和第一射频开关芯片均负责射频发射和接收链路的切换工作。射频发射功放芯片1061和射频接收低噪放芯片1062分别负责放大发射和接收链路的射频信号。在该图中,仅以并列相同的2个通道(射频1和射频2)为例说明,可根据实际使用情况增加或减少射频通道数量。
需要说明的是,本实施例中的垂直互连结构采用矩形来举例说明,在实际应用中可根据实际情况选择任何的几何封闭图形形状。
需要说明的是,在本发明实施例的描述中,除非另有明确的规定和限定,术语“设置”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接连接,也可以通过中间媒介间接连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义;实施例中的附图用以对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
尽管上面已经示出和描述了本申请的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本申请的限制,本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种三维堆叠大功率TR气密封装组件,其特征在于,包括依次从下至上堆叠的射频TR芯片层(1)、电源及开关驱动层(2)、储能电容层(3)以及盖板(4),形成气密封装结构;射频TR芯片层(1)、电源及开关驱动层(2)、储能电容层(3)均设有贯通各层的实心过孔,实现各层上下两侧的电气连接;射频TR芯片层(1)上侧、电源及开关驱动层(2)上下两侧、储能电容层(3)下侧均设有垂直互连结构,实现各层之间的电气互连;射频TR芯片层(1)下侧设有射频输入链路、射频输出链路以及电源和控制信号输入链路;上侧至少设有一个射频TR放大链路,用于射频信号的放大;电源及开关驱动层(2)上侧设有电源调制电路与射频开关驱动链路,分别用于为射频TR放大链路供电、控制射频TR放大链路实现对射频TR放大链路的收发控制;储能电容层(3)中并联有若干储能电容(3071),实现电源储能。
2.根据权利要求1所述的三维堆叠大功率TR气密封装组件,其特征在于,射频TR芯片层(1)包括第一基板(101)、第一基板上走线层(102)、第一基板下走线层(103)、第一围框层(104);第一基板上走线层(102)与第一基板下走线层(103)分别固定在第一基板(101)的上下两侧;第一基板(101)中开设有第一实心过孔(1011),配合第一基板上走线层(102)、第一基板下走线层(103)实现第一基板(101)上下两侧的电气互连;第一围框层(104)固定在第一基板(101)上侧且包围第一基板上走线层(102);射频TR放大链路设置在第一基板(101)上侧的围框之内,并与第一基板上走线层(102)电气互连;第一基板上走线层(102)设有垂直互连结构;第一基板下走线层(103)上设置有射频信号输入焊盘(1031)、射频信号输出焊盘(1032)以及电源和控制信号输入焊盘(1033)。
3.根据权利要求2所述的三维堆叠大功率TR气密封装组件,其特征在于,电源及开关驱动层(2)包括第二基板(201)、第二基板上走线层(202)、第二基板下走线层(203)、第二围框层(204)、第三围框层(205)、电源调制器芯片(2071)以及射频开关驱动芯片(2072);第二基板上走线层(202)与第二基板下走线层(203)分别固定在第二基板的上下两侧,且都设有垂直互连结构;第二基板(201)开设有第二实心过孔(2011),配合第二基板上走线层(202)、第二基板下走线层(203)实现第二基板(201)上下两侧的电气互连;第二围框层(204)包围第二基板上走线层(202)且固定在第二基板(201)上侧,第三围框层(205)包围第二基板下走线层(203)且固定在第二基板(201)下侧;电源调制器芯片(2071)、射频开关驱动芯片(2072)设置在第二基板(201)上侧与第二基板上走线层(202)互联。
4.根据权利要求3所述的三维堆叠大功率TR气密封装组件,其特征在于,储能电容层(3)包括第三基板(301)、第三基板上走线层(302)、第三基板下走线层(303)、第四围框层(304)、第五围框层(305)以及电容器件层(307),第三基板上走线层(302)与第三基板下走线层(303)分别固定在第三基板(301)的上下两侧;第三基板(301)上开设有第三实心过孔(3011),配合第三基板上走线层(302)、第三基板下走线层(303)实现第三基板(301)上下两侧的电气互连;第四围框层(304)固定在第三基板(301)上侧且包围第三基板上走线层(302),第五围框层(305)固定在第三基板(301)下侧且包围第三基板下走线层(303);第三基板下走线层(303)上设有垂直互连结构,电容器件层(307)由若干储能电容(3071)并联设置在第三基板上走线层(302)上形成。
5.根据权利要求4所述的三维堆叠大功率TR气密封装组件,其特征在于,第一基板上走线层(102)上设有第一垂直互连结构(1041)、第二垂直互连结构(1042),第二基板下走线层(203)设有第三垂直互连结构(2051)、第四垂直互连结构(2052),第二基板上走线层(202)设有第五垂直互连结构(2041)、第六垂直互连结构(2042),第三基板下走线层(303)上设有第七垂直互连结构(3051)、第八垂直互连结构(3052);第二垂直互连结构(1042)与射频TR放大链路连接,第六垂直互连结构(2042)与电源调制链路连接;射频TR芯片层(1)、电源及开关驱动层(2)、储能电容层(3)堆叠完成后,第一垂直互连结构(1041)与第三垂直互连结构(2051)、第二垂直互连结构(1042)与第四垂直互连结构(2052)、第五垂直互连结构(2041)与第七垂直互连结构(3051)、第六垂直互连结构(2042)与第八垂直互连结构(3052)对应连接。
6.根据权利要求1所述的三维堆叠大功率TR气密封装组件,其特征在于,射频TR放大链路包括射频发射功放芯片(1061)、射频接收低噪放芯片(1062)、第一射频开关芯片(1064)、第二射频开关芯片(1063)、第一基板射频输入共面波导(1021)、第一基板射频输出共面波导(1022);第一基板射频输入共面波导(1021)与第二射频开关芯片(1063)连接,第一基板射频输出共面波导(1022)与第一射频开关芯片(1064)连接,射频发射功放芯片(1061)、射频接收低噪放芯片(1062)的输入端、输出端分别与第一射频开关芯片(1064)、第二射频开关芯片(1063)连接;射频信号输入焊盘(1031)、射频信号输出焊盘(1032)通过第一实心过孔(1011)分别对应与第一基板射频输入共面波导(1021)、第一基板射频输出共面波导(1022)电气互连;第一射频开关芯片(1064)与第二射频开关芯片(1063)切换射频发射功放芯片或射频接收低噪放芯片进行工作。
7.根据权利要求6所述的三维堆叠大功率TR气密封装组件,其特征在于,所述射频TR芯片层(1)还包括钼铜载板(1066),固定在第一基板(101)上侧,射频发射功放芯片(1061)与射频接收低噪放芯片(1062)安装于钼铜载板(1066)上。
8.根据权利要求1所述的三维堆叠大功率TR气密封装组件,其特征在于,所述盖板(4)由平面板(401)与第六围框(402)组成,第六围框(402)固定设置在平面板(401)下侧,形成单面开腔结构,通过盖板(4)完成对储能电容层(3)中储能电容(3071)的气密封盖与屏蔽。
9.根据权利要求1所述的三维堆叠大功率TR气密封装组件,其特征在于,所述电源及开关驱动层(2)下侧与射频TR放大链路对应位置设置有吸波材料(208)。
10.根据权利要求1所述的三维堆叠大功率TR气密封装组件,其特征在于,所述射频TR芯片层(1)下侧设有散热焊盘(1034),用于辅助射频发射功放芯片(1061)与射频接收低噪放芯片(1062)散热。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210216022.6A CN114334865B (zh) | 2022-03-07 | 2022-03-07 | 一种三维堆叠大功率tr气密封装组件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210216022.6A CN114334865B (zh) | 2022-03-07 | 2022-03-07 | 一种三维堆叠大功率tr气密封装组件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114334865A true CN114334865A (zh) | 2022-04-12 |
CN114334865B CN114334865B (zh) | 2022-07-26 |
Family
ID=81030188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210216022.6A Active CN114334865B (zh) | 2022-03-07 | 2022-03-07 | 一种三维堆叠大功率tr气密封装组件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114334865B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114864512A (zh) * | 2022-05-12 | 2022-08-05 | 成都锐芯盛通电子科技有限公司 | 基于htcc的k波段射频微系统三维收发组件 |
CN117497532A (zh) * | 2024-01-02 | 2024-02-02 | 成都雷电微力科技股份有限公司 | 一种aip三维堆叠tr气密封装组件 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5644277A (en) * | 1995-02-27 | 1997-07-01 | Hughes Aircraft Company | Three-wire-line vertical interconnect structure for multilevel substrates |
US6002183A (en) * | 1995-05-04 | 1999-12-14 | Iversen; Arthur H. | Power semiconductor packaging |
US20070023904A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Electro-optic interconnection apparatus and method |
US20130093091A1 (en) * | 2010-10-12 | 2013-04-18 | Peking University | Three-Dimensional Vertical Interconnecting Structure and Manufacturing Method Thereof |
US20150132001A1 (en) * | 2013-11-08 | 2015-05-14 | Sumitomo Electric Industries, Ltd. | Transmitter module outputting wavelength multiplexed light |
US20170154655A1 (en) * | 2015-11-26 | 2017-06-01 | Samsung Electronics Co., Ltd. | Stacked memory devices, and memory packages and memory systems having the same |
CN108598045A (zh) * | 2018-04-09 | 2018-09-28 | 浙江铖昌科技有限公司 | 高密度集成封装的射频微系统 |
CN113838845A (zh) * | 2021-11-26 | 2021-12-24 | 成都雷电微力科技股份有限公司 | 一种基于三维堆叠气密封装的tr组件及组装方法 |
-
2022
- 2022-03-07 CN CN202210216022.6A patent/CN114334865B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5644277A (en) * | 1995-02-27 | 1997-07-01 | Hughes Aircraft Company | Three-wire-line vertical interconnect structure for multilevel substrates |
US6002183A (en) * | 1995-05-04 | 1999-12-14 | Iversen; Arthur H. | Power semiconductor packaging |
US20070023904A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Electro-optic interconnection apparatus and method |
US20130093091A1 (en) * | 2010-10-12 | 2013-04-18 | Peking University | Three-Dimensional Vertical Interconnecting Structure and Manufacturing Method Thereof |
US20150132001A1 (en) * | 2013-11-08 | 2015-05-14 | Sumitomo Electric Industries, Ltd. | Transmitter module outputting wavelength multiplexed light |
US20170154655A1 (en) * | 2015-11-26 | 2017-06-01 | Samsung Electronics Co., Ltd. | Stacked memory devices, and memory packages and memory systems having the same |
CN108598045A (zh) * | 2018-04-09 | 2018-09-28 | 浙江铖昌科技有限公司 | 高密度集成封装的射频微系统 |
CN113838845A (zh) * | 2021-11-26 | 2021-12-24 | 成都雷电微力科技股份有限公司 | 一种基于三维堆叠气密封装的tr组件及组装方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114864512A (zh) * | 2022-05-12 | 2022-08-05 | 成都锐芯盛通电子科技有限公司 | 基于htcc的k波段射频微系统三维收发组件 |
CN117497532A (zh) * | 2024-01-02 | 2024-02-02 | 成都雷电微力科技股份有限公司 | 一种aip三维堆叠tr气密封装组件 |
CN117497532B (zh) * | 2024-01-02 | 2024-04-09 | 成都雷电微力科技股份有限公司 | 一种aip三维堆叠tr气密封装组件 |
Also Published As
Publication number | Publication date |
---|---|
CN114334865B (zh) | 2022-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111048500B (zh) | 一体化封装射频微系统组件 | |
CN114334865B (zh) | 一种三维堆叠大功率tr气密封装组件 | |
CN112051551B (zh) | 基于硅基三维集成的微小型雷达高频大功率有源子阵 | |
KR100875043B1 (ko) | 밀리미터파 송수신기 패키지 및 밀리미터파 송수신기 조립체 제작 방법 | |
US7756503B2 (en) | High frequency module | |
US6476463B1 (en) | Microwave integrated circuit multi-chip-module | |
CN113838845B (zh) | 一种基于三维堆叠气密封装的tr组件及组装方法 | |
CN215496704U (zh) | 一种基于HTCC的Ku波段集成封装微波组件 | |
JP4504204B2 (ja) | 接続要素を有する高周波チップパッケージ | |
CN111199926B (zh) | 一种带有微隔腔的半导体封装结构 | |
CN103367349A (zh) | 堆叠模块 | |
CN115881663B (zh) | 一种新型大功率瓦式tr模块 | |
CN116545466B (zh) | 一种大功率瓦片式tr组件 | |
CN112437535B (zh) | 一种具有高稳定性的射频前端 | |
CN113540777A (zh) | 基于有源aip单元的平板相控阵天线架构 | |
CN117374575B (zh) | 射频信号发射模块 | |
CN116895614B (zh) | 一种三维异构集成的毫米波系统封装结构 | |
CN116914447B (zh) | 一种双频段多通道sip模块 | |
CN114093824A (zh) | 设置bga接口的微波毫米波芯片气密封装结构和方法 | |
CN117276265A (zh) | 一种基于htcc的微波集成封装组件 | |
CN115665971A (zh) | 一种射频模组的pcb封装结构 | |
Shi et al. | Design of a new Ka band integrated tile-type transmit module | |
CN116722352A (zh) | 一种相控阵天线子阵 | |
CN116053740A (zh) | 一种表贴式w波段化合物芯片硅基衬底封装集成微系统 | |
CN114864512A (zh) | 基于htcc的k波段射频微系统三维收发组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |