CN117497532A - 一种aip三维堆叠tr气密封装组件 - Google Patents
一种aip三维堆叠tr气密封装组件 Download PDFInfo
- Publication number
- CN117497532A CN117497532A CN202410001777.3A CN202410001777A CN117497532A CN 117497532 A CN117497532 A CN 117497532A CN 202410001777 A CN202410001777 A CN 202410001777A CN 117497532 A CN117497532 A CN 117497532A
- Authority
- CN
- China
- Prior art keywords
- substrate unit
- substrate
- copper pillar
- chip
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 234
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 172
- 229910052802 copper Inorganic materials 0.000 claims description 172
- 239000010949 copper Substances 0.000 claims description 172
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 230000005855 radiation Effects 0.000 claims description 11
- 239000000919 ceramic Substances 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 6
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
本发明公开了一种AIP三维堆叠TR气密封装组件，其包括第一基板单元和连接在第一基板单元上端的若干天线单元，天线单元包括从上至下依次连接的第二基板单元、第三基板单元、第四基板单元、第五基板单元、第六基板单元、第七基板单元和第八基板单元。本发明从下至上逐层放置电源管理芯片、控制芯片、幅相多功能芯片、第一TR芯片和第二TR芯片，以将控制线束和供电线束较多的芯片放置在下层，并将控制线束和供电线束较少的芯片放置在上层，使得控制线束和供电线束从下至上逐层减少，以减少控制线束和供电线束上下层往返互穿问题，使得垂直互连更简洁，从而提高封装集成度。
Description
技术领域
本发明属于相控阵雷达技术领域，尤其涉及一种AIP三维堆叠TR气密封装组件。
背景技术
近年来，随着微波毫米波通讯日新月异地发展，相控阵雷达功能越来越复杂、功率越来越大、散热要求越来越高且小型化要求越来越高。而要使相控阵雷达多功能、大功率和小型化，相控阵雷达上芯片的面积势必增大，即在天线阵元通道间距为一个定值的情况下，平面放置芯片变得困难。
发明内容
本发明为克服现有技术缺陷，提供了一种AIP三维堆叠TR气密封装组件，能够提高封装集成度。
本发明目的通过下述技术方案来实现：
一种AIP三维堆叠TR气密封装组件，其包括第一基板单元和连接在第一基板单元上端的若干天线单元，天线单元包括从上至下依次连接的第二基板单元、第三基板单元、第四基板单元、第五基板单元、第六基板单元、第七基板单元和第八基板单元；
第二基板单元的上端设置有平面天线辐射面；
第三基板单元的下端设置有第一围框，第四基板单元的上端设置有第一TR芯片、第二TR芯片和用于与第一围框贴合的第二围框，第一TR芯片和第二TR芯片均位于第二围框的内侧；
第五基板单元的上端由内向外依次设置有第一热沉和用于与第四基板单元下端贴合的第三围框，第五基板单元的下端由内向外依次设置有第二热沉和用于与第六基板单元上端贴合的第四围框；
第六基板单元的下端设置有第五围框，第七基板单元的上端由内向外依次设置有幅相多功能芯片和用于与第五围框贴合的第六围框；
第七基板单元的下端由内向外依次设置有控制芯片和第七围框，第八基板单元的上端由内向外依次设置有电源管理芯片和用于与第七围框贴合的第八围框；
第一基板单元的上端与第八基板单元的下端连接，第一基板单元上竖向贯穿设置有用于与第八基板单元贴合的第三热沉，第一基板单元中设置有用于电连接若干第八基板单元的电路网络。
在一个实施方式中，第二基板单元的下端设置有与平面天线辐射面电连接的第一焊盘，第三基板单元的上端和下端分别设置有用于与第一焊盘连接的第二焊盘和与第二焊盘电连接的第一铜柱，第四基板单元的上端和下端分别设置有用于与第一铜柱连接的第二铜柱和与第二铜柱电连接的第三焊盘，第五基板单元的上端和下端分别设置有用于与第三焊盘连接的第三铜柱和与第三铜柱电连接的第四铜柱，第六基板单元的上端和下端分别设置有用于与第四铜柱连接的第四焊盘和与第四焊盘电连接的第五铜柱，第七基板单元的上端和下端分别设置有用于与第五铜柱连接的第六铜柱和与第六铜柱电连接的第七铜柱，第八基板单元的上端和下端分别设置有用于与第七铜柱连接的第八铜柱和与第七铜柱电连接的第五焊盘，第一基板单元的上端设置有用于与第五焊盘连接的第六焊盘，第六焊盘与电路网络电连接；
第一铜柱、第二铜柱、第三铜柱、第四铜柱、第五铜柱、第六铜柱、第七铜柱和第八铜柱分别位于第一围框、第二围框、第三围框、第四围框、第五围框、第六围框、第七围框和第八围框的内侧。
采用上述技术方案的有益效果为：第二基板单元和第三基板单元通过第一焊盘和第二焊盘进行互连，第三基板单元和第四基板单元通过第一铜柱和第二铜柱进行互连，第四基板单元和第五基板单元通过第三焊盘和第三铜柱进行互连，第五基板单元和第六基板单元通过第四铜柱和第四焊盘进行互连，第六基板单元和第七基板单元通过第五铜柱和第六铜柱进行互连，第七基板单元和第八基板单元通过第七铜柱和第八铜柱进行互连，以将天线单元连接为一个整体，且使平面天线辐射面、第一焊盘、第二焊盘、第一铜柱、第二铜柱、第三焊盘、第三铜柱、第四铜柱、第四焊盘、第五铜柱、第六铜柱、第七铜柱、第八铜柱和第五焊盘能够依次沿竖向电连接；另外，第一围框、第二围框、第三围框、第四围框、第五围框、第六围框、第七围框和第八围框可将第一焊盘、第二焊盘、第一铜柱、第二铜柱、第三焊盘、第三铜柱、第四铜柱、第四焊盘、第五铜柱、第六铜柱、第七铜柱、第八铜柱和第五焊盘密封在内部，以避免外界环境影响。
在一个实施方式中，平面天线辐射面与第一焊盘之间、第二焊盘与第一铜柱之间、第二铜柱与第三焊盘之间、第三铜柱与第四铜柱之间、第四焊盘与第五铜柱之间、第六铜柱与第七铜柱之间和第八铜柱与第五焊盘之间分别设置有第一过孔、第二过孔、第三过孔、第四过孔、第五过孔、第六过孔和第七过孔。
采用上述技术方案的有益效果为：平面天线辐射面、第一过孔、第一焊盘、第二焊盘、第二过孔、第一铜柱、第二铜柱、第三过孔、第三焊盘、第三铜柱、第四过孔、第四铜柱、第四焊盘、第五过孔、第五铜柱、第六铜柱、第六过孔、第七铜柱、第八铜柱、第八过孔、第五焊盘依次沿竖向电连接。
在一个实施方式中，第三基板单元的下端设置有第一金属隔筋，第四基板单元的上端设置有用于与第一金属隔筋贴合的第二金属隔筋，第二金属隔筋位于第一TR芯片和第二TR芯片之间。
采用上述技术方案的有益效果为：第一金属隔筋和第二金属隔筋贴合后，可将第一TR芯片和第二TR芯片进行分隔，以提高第一TR芯片和第二TR芯片这些射频芯片之间的隔离度，以减少射频链路自激风险。
在一个实施方式中，第一围框、第二围框、第三围框、第四围框、第五围框、第六围框、第七围框和第八围框的水平位置均与第三热沉的水平位置相匹配，第一围框、第二围框、第三围框、第四围框、第五围框、第六围框、第七围框和第八围框均为金属围框，第三热沉为金属热沉。
采用上述技术方案的有益效果为：金属材质的第一围框、第二围框、第三围框、第四围框、第五围框、第六围框、第七围框和第八围框一方面可以将电源管理芯片、控制芯片、幅相多功能芯片、第一TR芯片和第二TR芯片等芯片进行密封，另一方面还构成热流传输路径，以将热量通过第三热沉向外传递。
在一个实施方式中，第一基板单元、第二基板单元、第三基板单元、第四基板单元、第五基板单元、第六基板单元、第七基板单元和第八基板单元分别包括第一介质基板、第二介质基板、第三介质基板、第四介质基板、第五介质基板、第六介质基板、第七介质基板和第八介质基板，第三介质基板、第四介质基板、第五介质基板、第六介质基板、第七介质基板和第八介质基板均为陶瓷介质基板。
在一个实施方式中，电路网络包括电源、馈电网络和供电网络。
在一个实施方式中，若干天线单元在第一基板单元上呈阵列分布。
在一个实施方式中，第一热沉和第二热沉均为金属热沉。
在一个实施方式中，幅相多功能芯片包括若干层三维堆叠异构芯片。
采用上述技术方案的有益效果为：幅相多功能芯片本身利用三维堆叠，可进一步提高封装集成度。
本发明的有益效果在于：
从下至上逐层放置电源管理芯片、控制芯片、幅相多功能芯片、第一TR芯片和第二TR芯片，以将控制线束和供电线束较多的芯片放置在下层，并将控制线束和供电线束较少的芯片放置在上层，使得控制线束和供电线束从下至上逐层减少，以减少控制线束和供电线束上下层往返互穿问题，使得垂直互连更简洁，从而提高封装集成度；
第一TR芯片和第二TR芯片均与平面天线辐射面就近设置，以保证第一TR芯片和第二TR芯片与平面天线辐射面的微波损耗最小化，从而极大提高微波发射和接收效率；第一TR芯片的下端就近设置第一热沉和第二热沉，从而为第一TR芯片在瞬时工况下提供优良的散热条件。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1显示了本发明的爆炸图；
图2显示了本发明中第二基板单元的结构示意图；
图3显示了本发明中第三基板单元的结构示意图；
图4显示了本发明中第四基板单元的结构示意图；
图5显示了本发明中第五基板单元的结构示意图；
图6显示了本发明中第六基板单元的结构示意图；
图7显示了本发明中第七基板单元的结构示意图；
图8显示了本发明中第八基板单元的结构示意图；
图9显示了本发明中第一基板单元的结构示意图；
图10显示了本发明的结构示意图；
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例。
附图标记：
1-第二基板单元，101-第二介质基板，102-平面天线辐射面，103-第一焊盘，104-第一过孔，2-第三基板单元，201-第三介质基板，202-第二焊盘，203-第一围框，204-第一铜柱，205-第二过孔，206-第一金属隔筋，3-第四基板单元，301-第四介质基板，302-第一TR芯片，303-第二金属隔筋，304-第二TR芯片，305-第二铜柱，306-第二围框，307-第三焊盘，308-第三过孔，4-第五基板单元，401-第五介质基板，402-第一热沉，403-第三铜柱，404-第三围框，405-第四围框，406-第四铜柱，407-第四过孔，408-第二热沉，5-第六基板单元，501-第六介质基板，502-第四焊盘，503-第五围框，504-第五铜柱，505-第五过孔，6-第七基板单元，601-第七介质基板，602-幅相多功能芯片，603-第六铜柱，604-第六围框，605-第七围框，606-第七铜柱，607-第六过孔，608-控制芯片，7-第八基板单元，701-第八介质基板，702-电源管理芯片，703-第八铜柱，704-第八围框，705-第五焊盘，706-第七过孔，8-第一基板单元，801-第一介质基板，802-电路网络，803-第六焊盘，804-第三热沉。
具体实施方式
下面将结合附图对本发明作进一步说明。
本发明提供了一种AIP三维堆叠TR气密封装组件，如图10所示，其包括第一基板单元8和连接在第一基板单元8上端的若干天线单元。如图1所示，天线单元包括从上至下依次连接的第二基板单元1、第三基板单元2、第四基板单元3、第五基板单元4、第六基板单元5、第七基板单元6和第八基板单元7；
如图1和图2所示，第二基板单元1的上端设置有平面天线辐射面102；
如图1、图3和图4所示，第三基板单元2的下端设置有第一围框203，第四基板单元3的上端设置有第一TR芯片302、第二TR芯片304和用于与第一围框203贴合的第二围框306，第一TR芯片302和第二TR芯片304均位于第二围框306的内侧；
如图1、图4和图5所示，第五基板单元4的上端由内向外依次设置有第一热沉402和用于与第四基板单元3下端贴合的第三围框404，第五基板单元4的下端由内向外依次设置有第二热沉408和用于与第六基板单元5上端贴合的第四围框405；
如图1、图6和图7所示，第六基板单元5的下端设置有第五围框503，第七基板单元6的上端由内向外依次设置有幅相多功能芯片602和用于与第五围框503贴合的第六围框604；
如图1、图7和图8所示，第七基板单元6的下端由内向外依次设置有控制芯片608和第七围框605，第八基板单元7的上端由内向外依次设置有电源管理芯片702和用于与第七围框605贴合的第八围框704；
如图1、图8和图9所示，第一基板单元8的上端与第八基板单元7的下端连接，第一基板单元8上竖向贯穿设置有用于与第八基板单元7贴合的第三热沉804，第一基板单元8中设置有用于电连接若干第八基板单元7的电路网络802。
可以理解的是，从下至上逐层放置电源管理芯片702、控制芯片608、幅相多功能芯片602、第一TR芯片302和第二TR芯片304，以将控制线束和供电线束较多的芯片放置在下层，并将控制线束和供电线束较少的芯片放置在上层，使得控制线束和供电线束从下至上逐层减少，以减少控制线束和供电线束上下层往返互穿问题，使得垂直互连更简洁，从而提高封装集成度；
第一TR芯片302和第二TR芯片304均与平面天线辐射面102就近设置，以保证第一TR芯片302和第二TR芯片304与平面天线辐射面102的微波损耗最小化，从而极大提高微波发射和接收效率；第一TR芯片302的下端就近设置第一热沉402和第二热沉408，从而为第一TR芯片302在瞬时工况下提供优良的散热条件；
另外，第一围框203、第二围框306、第三围框404、第四围框405、第五围框503、第六围框604、第七围框605和第八围框704可以将电源管理芯片702、控制芯片608、幅相多功能芯片602、第一TR芯片302和第二TR芯片304等芯片进行密封。
需要说明的是，平面天线辐射面102设置在最上端，以有利于天线有效地向外辐射射频能量。
在一个实施例中，如图1-9所示，第二基板单元1的下端设置有与平面天线辐射面102电连接的第一焊盘103，第三基板单元2的上端和下端分别设置有用于与第一焊盘103连接的第二焊盘202和与第二焊盘202电连接的第一铜柱204，第四基板单元3的上端和下端分别设置有用于与第一铜柱204连接的第二铜柱305和与第二铜柱305电连接的第三焊盘307，第五基板单元4的上端和下端分别设置有用于与第三焊盘307连接的第三铜柱403和与第三铜柱403电连接的第四铜柱406，第六基板单元5的上端和下端分别设置有用于与第四铜柱406连接的第四焊盘502和与第四焊盘502电连接的第五铜柱504，第七基板单元6的上端和下端分别设置有用于与第五铜柱504连接的第六铜柱603和与第六铜柱603电连接的第七铜柱606，第八基板单元7的上端和下端分别设置有用于与第七铜柱606连接的第八铜柱703和与第七铜柱606电连接的第五焊盘705，第一基板单元8的上端设置有用于与第五焊盘705连接的第六焊盘803，第六焊盘803与电路网络802电连接；
第一铜柱204、第二铜柱305、第三铜柱403、第四铜柱406、第五铜柱504、第六铜柱603、第七铜柱606和第八铜柱703分别位于第一围框203、第二围框306、第三围框404、第四围框405、第五围框503、第六围框604、第七围框605和第八围框704的内侧。
可以理解的是，第二基板单元1和第三基板单元2通过第一焊盘103和第二焊盘202进行互连，第三基板单元2和第四基板单元3通过第一铜柱204和第二铜柱305进行互连，第四基板单元3和第五基板单元4通过第三焊盘307和第三铜柱403进行互连，第五基板单元4和第六基板单元5通过第四铜柱406和第四焊盘502进行互连，第六基板单元5和第七基板单元6通过第五铜柱504和第六铜柱603进行互连，第七基板单元6和第八基板单元7通过第七铜柱606和第八铜柱703进行互连，以将天线单元连接为一个整体，且使平面天线辐射面102、第一焊盘103、第二焊盘202、第一铜柱204、第二铜柱305、第三焊盘307、第三铜柱403、第四铜柱406、第四焊盘502、第五铜柱504、第六铜柱603、第七铜柱606、第八铜柱703和第五焊盘705能够依次沿竖向电连接；另外，第一围框203、第二围框306、第三围框404、第四围框405、第五围框503、第六围框604、第七围框605和第八围框704可将第一焊盘103、第二焊盘202、第一铜柱204、第二铜柱305、第三焊盘307、第三铜柱403、第四铜柱406、第四焊盘502、第五铜柱504、第六铜柱603、第七铜柱606、第八铜柱703和第五焊盘705密封在内部，以避免外界环境影响。
需要说明的是，第一焊盘103、第二焊盘202、第一铜柱204、第二铜柱305、第三焊盘307、第三铜柱403、第四铜柱406、第四焊盘502、第五铜柱504、第六铜柱603、第七铜柱606、第八铜柱703、第五焊盘705和第六焊盘803的轴线重合；另外，第一焊盘103与第二焊盘202之间、第一铜柱204与第二铜柱305之间、第三焊盘307与第三铜柱403之间、第四铜柱406与第四焊盘502之间、第五铜柱504与第六铜柱603之间、第七铜柱606与第八铜柱703之间和第五焊盘705与第六焊盘803之间均采用焊接的方式进行连接。
还需要说明的是，第一铜柱204、第二铜柱305、第三铜柱403、第四铜柱406、第五铜柱504、第六铜柱603、第七铜柱606和第八铜柱703的一端也设置焊盘；电源管理芯片702、控制芯片608、幅相多功能芯片602、第一TR芯片302和第二TR芯片304等芯片电连接焊盘时采用金丝键合互连的连接方式。
在一个实施例中，平面天线辐射面102与第一焊盘103之间、第二焊盘202与第一铜柱204之间、第二铜柱305与第三焊盘307之间、第三铜柱403与第四铜柱406之间、第四焊盘502与第五铜柱504之间、第六铜柱603与第七铜柱606之间和第八铜柱703与第五焊盘705之间分别设置有第一过孔104、第二过孔205、第三过孔308、第四过孔407、第五过孔505、第六过孔607和第七过孔706。
可以理解的是，平面天线辐射面102、第一过孔104、第一焊盘103、第二焊盘202、第二过孔205、第一铜柱204、第二铜柱305、第三过孔308、第三焊盘307、第三铜柱403、第四过孔407、第四铜柱406、第四焊盘502、第五过孔505、第五铜柱504、第六铜柱603、第六过孔607、第七铜柱606、第八铜柱703、第八过孔、第五焊盘705依次沿竖向电连接。
需要说明的是，第二过孔205、第三过孔308、第四过孔407、第五过孔505、第六过孔607和第七过孔706均为实心铜过孔。
在一个实施例中，第三基板单元2的下端设置有第一金属隔筋206，第四基板单元3的上端设置有用于与第一金属隔筋206贴合的第二金属隔筋303，第二金属隔筋303位于第一TR芯片302和第二TR芯片304之间。
采用上述技术方案的有益效果为：第一金属隔筋206和第二金属隔筋303贴合后，可将第一TR芯片302和第二TR芯片304进行分隔，以提高第一TR芯片302和第二TR芯片304这些射频芯片之间的隔离度，以减少射频链路自激风险。
在一个实施例中，第一围框203、第二围框306、第三围框404、第四围框405、第五围框503、第六围框604、第七围框605和第八围框704的水平位置均与第三热沉804的水平位置相匹配，第一围框203、第二围框306、第三围框404、第四围框405、第五围框503、第六围框604、第七围框605和第八围框704均为金属围框，第三热沉804为金属热沉。
可以理解的是，金属材质的第一围框203、第二围框306、第三围框404、第四围框405、第五围框503、第六围框604、第七围框605和第八围框704一方面可以将电源管理芯片702、控制芯片608、幅相多功能芯片602、第一TR芯片302和第二TR芯片304等芯片进行密封，另一方面还构成热流传输路径，以将热量通过第三热沉804向外传递。
在一个实施例中，第一基板单元8、第二基板单元1、第三基板单元2、第四基板单元3、第五基板单元4、第六基板单元5、第七基板单元6和第八基板单元7分别包括第一介质基板801、第二介质基板101、第三介质基板201、第四介质基板301、第五介质基板401、第六介质基板501、第七介质基板601和第八介质基板701，第三介质基板201、第四介质基板301、第五介质基板401、第六介质基板501、第七介质基板601和第八介质基板701均为陶瓷介质基板。
需要说明的是，陶瓷介质材料可为氧化铝、氮化铝、碳化硅、氮化硅和石英等气密介质材料。
在一个实施例中，电路网络802包括电源、馈电网络和供电网络。
在一个实施例中，如图10所示，若干天线单元在第一基板单元8上呈阵列分布。
在一个实施例中，第一热沉402和第二热沉408均为金属热沉，以有利于散热。
在一个实施例中，幅相多功能芯片602包括若干层三维堆叠异构芯片。
可以理解的是，幅相多功能芯片602本身利用三维堆叠，可进一步提高封装集成度；其中，三维堆叠采用焊球堆叠互连。
在本发明的描述中，需要理解的是，术语“上”、“下”、“底”、“顶”、“前”、“后”、“内”、“外”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。
Claims (10)
1.一种AIP三维堆叠TR气密封装组件，其特征在于，包括第一基板单元（8）和连接在所述第一基板单元（8）上端的若干天线单元，所述天线单元包括从上至下依次连接的第二基板单元（1）、第三基板单元（2）、第四基板单元（3）、第五基板单元（4）、第六基板单元（5）、第七基板单元（6）和第八基板单元（7）；
所述第二基板单元（1）的上端设置有平面天线辐射面（102）；
所述第三基板单元（2）的下端设置有第一围框（203），所述第四基板单元（3）的上端设置有第一TR芯片（302）、第二TR芯片（304）和用于与所述第一围框（203）贴合的第二围框（306），所述第一TR芯片（302）和所述第二TR芯片（304）均位于所述第二围框（306）的内侧；
所述第五基板单元（4）的上端由内向外依次设置有第一热沉（402）和用于与所述第四基板单元（3）下端贴合的第三围框（404），所述第五基板单元（4）的下端由内向外依次设置有第二热沉（408）和用于与所述第六基板单元（5）上端贴合的第四围框（405）；
所述第六基板单元（5）的下端设置有第五围框（503），所述第七基板单元（6）的上端由内向外依次设置有幅相多功能芯片（602）和用于与所述第五围框（503）贴合的第六围框（604）；
所述第七基板单元（6）的下端由内向外依次设置有控制芯片（608）和第七围框（605），所述第八基板单元（7）的上端由内向外依次设置有电源管理芯片（702）和用于与所述第七围框（605）贴合的第八围框（704）；
所述第一基板单元（8）的上端与所述第八基板单元（7）的下端连接，所述第一基板单元（8）上竖向贯穿设置有用于与所述第八基板单元（7）贴合的第三热沉（804），所述第一基板单元（8）中设置有用于电连接若干所述第八基板单元（7）的电路网络（802）。
2.根据权利要求1所述的一种AIP三维堆叠TR气密封装组件，其特征在于，所述第二基板单元（1）的下端设置有与所述平面天线辐射面（102）电连接的第一焊盘（103），所述第三基板单元（2）的上端和下端分别设置有用于与所述第一焊盘（103）连接的第二焊盘（202）和与所述第二焊盘（202）电连接的第一铜柱（204），所述第四基板单元（3）的上端和下端分别设置有用于与所述第一铜柱（204）连接的第二铜柱（305）和与所述第二铜柱（305）电连接的第三焊盘（307），所述第五基板单元（4）的上端和下端分别设置有用于与所述第三焊盘（307）连接的第三铜柱（403）和与所述第三铜柱（403）电连接的第四铜柱（406），所述第六基板单元（5）的上端和下端分别设置有用于与所述第四铜柱（406）连接的第四焊盘（502）和与所述第四焊盘（502）电连接的第五铜柱（504），所述第七基板单元（6）的上端和下端分别设置有用于与所述第五铜柱（504）连接的第六铜柱（603）和与所述第六铜柱（603）电连接的第七铜柱（606），所述第八基板单元（7）的上端和下端分别设置有用于与所述第七铜柱（606）连接的第八铜柱（703）和与所述第七铜柱（606）电连接的第五焊盘（705），所述第一基板单元（8）的上端设置有用于与所述第五焊盘（705）连接的第六焊盘（803），所述第六焊盘（803）与所述电路网络（802）电连接；
所述第一铜柱（204）、所述第二铜柱（305）、所述第三铜柱（403）、所述第四铜柱（406）、所述第五铜柱（504）、所述第六铜柱（603）、所述第七铜柱（606）和所述第八铜柱（703）分别位于所述第一围框（203）、所述第二围框（306）、所述第三围框（404）、所述第四围框（405）、所述第五围框（503）、所述第六围框（604）、所述第七围框（605）和所述第八围框（704）的内侧。
3.根据权利要求2所述的一种AIP三维堆叠TR气密封装组件，其特征在于，所述平面天线辐射面（102）与所述第一焊盘（103）之间、所述第二焊盘（202）与所述第一铜柱（204）之间、所述第二铜柱（305）与所述第三焊盘（307）之间、所述第三铜柱（403）与所述第四铜柱（406）之间、所述第四焊盘（502）与所述第五铜柱（504）之间、所述第六铜柱（603）与所述第七铜柱（606）之间和所述第八铜柱（703）与所述第五焊盘（705）之间分别设置有第一过孔（104）、第二过孔（205）、第三过孔（308）、第四过孔（407）、第五过孔（505）、第六过孔（607）和第七过孔（706）。
4.根据权利要求1所述的一种AIP三维堆叠TR气密封装组件，其特征在于，所述第三基板单元（2）的下端设置有第一金属隔筋（206），所述第四基板单元（3）的上端设置有用于与所述第一金属隔筋（206）贴合的第二金属隔筋（303），所述第二金属隔筋（303）位于所述第一TR芯片（302）和所述第二TR芯片（304）之间。
5.根据权利要求1所述的一种AIP三维堆叠TR气密封装组件，其特征在于，所述第一围框（203）、所述第二围框（306）、所述第三围框（404）、所述第四围框（405）、所述第五围框（503）、所述第六围框（604）、所述第七围框（605）和所述第八围框（704）的水平位置均与所述第三热沉（804）的水平位置相匹配，所述第一围框（203）、所述第二围框（306）、所述第三围框（404）、所述第四围框（405）、所述第五围框（503）、所述第六围框（604）、所述第七围框（605）和所述第八围框（704）均为金属围框，所述第三热沉（804）为金属热沉。
6.根据权利要求1所述的一种AIP三维堆叠TR气密封装组件，其特征在于，所述第一基板单元（8）、所述第二基板单元（1）、所述第三基板单元（2）、所述第四基板单元（3）、所述第五基板单元（4）、所述第六基板单元（5）、所述第七基板单元（6）和第八基板单元（7）分别包括第一介质基板（801）、第二介质基板（101）、第三介质基板（201）、第四介质基板（301）、第五介质基板（401）、第六介质基板、第七介质基板（601）和第八介质基板（701），所述第三介质基板（201）、第四介质基板（301）、第五介质基板（401）、第六介质基板、第七介质基板（601）和第八介质基板（701）均为陶瓷介质基板。
7.根据权利要求1所述的一种AIP三维堆叠TR气密封装组件，其特征在于，所述电路网络（802）包括电源、馈电网络和供电网络。
8.根据权利要求1所述的一种AIP三维堆叠TR气密封装组件，其特征在于，若干所述天线单元在所述第一基板单元（8）上呈阵列分布。
9.根据权利要求1所述的一种AIP三维堆叠TR气密封装组件，其特征在于，所述第一热沉（402）和所述第二热沉（408）均为金属热沉。
10.根据权利要求1所述的一种AIP三维堆叠TR气密封装组件，其特征在于，所述幅相多功能芯片（602）包括若干层三维堆叠异构芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410001777.3A CN117497532B (zh) | 2024-01-02 | 2024-01-02 | 一种aip三维堆叠tr气密封装组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410001777.3A CN117497532B (zh) | 2024-01-02 | 2024-01-02 | 一种aip三维堆叠tr气密封装组件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117497532A true CN117497532A (zh) | 2024-02-02 |
| CN117497532B CN117497532B (zh) | 2024-04-09 |
Family
ID=89671260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410001777.3A Active CN117497532B (zh) | 2024-01-02 | 2024-01-02 | 一种aip三维堆叠tr气密封装组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117497532B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154176A (en) * | 1998-08-07 | 2000-11-28 | Sarnoff Corporation | Antennas formed using multilayer ceramic substrates |
| US20090044399A1 (en) * | 2007-08-13 | 2009-02-19 | Raytheon Company | Methods for producing large flat panel and conformal active array antennas |
| KR100900239B1 (ko) * | 2008-02-18 | 2009-06-02 | 주식회사 하이닉스반도체 | 스택 패키지 및 그의 제조방법 |
| KR20100010276A (ko) * | 2008-07-22 | 2010-02-01 | 삼성탈레스 주식회사 | 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지 |
| US20120212384A1 (en) * | 2011-02-17 | 2012-08-23 | International Business Machines Corporation | Integrated antenna for rfic package applications |
| CN108508431A (zh) * | 2018-06-08 | 2018-09-07 | 上海禾赛光电科技有限公司 | 一种激光发射系统 |
| CN111541001A (zh) * | 2020-07-08 | 2020-08-14 | 成都雷电微力科技股份有限公司 | 一体化瓦片有源相控阵天线 |
| US20200303806A1 (en) * | 2017-06-07 | 2020-09-24 | Mediatek Inc. | Semiconductor package having discrete antenna device |
| CN112051551A (zh) * | 2020-09-10 | 2020-12-08 | 上海无线电设备研究所 | 基于硅基三维集成的微小型雷达高频大功率有源子阵 |
| CN113838845A (zh) * | 2021-11-26 | 2021-12-24 | 成都雷电微力科技股份有限公司 | 一种基于三维堆叠气密封装的tr组件及组装方法 |
| US20220006173A1 (en) * | 2020-07-03 | 2022-01-06 | Samsung Electronics Co., Ltd. | Semiconductor packages and method of manufacturing semiconductor packages |
| CN114334865A (zh) * | 2022-03-07 | 2022-04-12 | 成都雷电微力科技股份有限公司 | 一种三维堆叠大功率tr气密封装组件 |
| US20230154857A1 (en) * | 2021-11-18 | 2023-05-18 | Zhuhai Access Semiconductor Co., Ltd | Two-sided interconnected embedded chip packaging structure and manufacturing method therefor |
| US20230411826A1 (en) * | 2020-11-17 | 2023-12-21 | Jcet Group Co., Ltd. | Antenna packaging structure and manufacturing method thereof |
| US20230420396A1 (en) * | 2020-12-23 | 2023-12-28 | Intel Corporation | Device-to-device communication system, packages, and package system |
-
2024
- 2024-01-02 CN CN202410001777.3A patent/CN117497532B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154176A (en) * | 1998-08-07 | 2000-11-28 | Sarnoff Corporation | Antennas formed using multilayer ceramic substrates |
| US20090044399A1 (en) * | 2007-08-13 | 2009-02-19 | Raytheon Company | Methods for producing large flat panel and conformal active array antennas |
| KR100900239B1 (ko) * | 2008-02-18 | 2009-06-02 | 주식회사 하이닉스반도체 | 스택 패키지 및 그의 제조방법 |
| KR20100010276A (ko) * | 2008-07-22 | 2010-02-01 | 삼성탈레스 주식회사 | 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지 |
| US20120212384A1 (en) * | 2011-02-17 | 2012-08-23 | International Business Machines Corporation | Integrated antenna for rfic package applications |
| US20200303806A1 (en) * | 2017-06-07 | 2020-09-24 | Mediatek Inc. | Semiconductor package having discrete antenna device |
| CN108508431A (zh) * | 2018-06-08 | 2018-09-07 | 上海禾赛光电科技有限公司 | 一种激光发射系统 |
| US20220006173A1 (en) * | 2020-07-03 | 2022-01-06 | Samsung Electronics Co., Ltd. | Semiconductor packages and method of manufacturing semiconductor packages |
| CN111541001A (zh) * | 2020-07-08 | 2020-08-14 | 成都雷电微力科技股份有限公司 | 一体化瓦片有源相控阵天线 |
| CN112051551A (zh) * | 2020-09-10 | 2020-12-08 | 上海无线电设备研究所 | 基于硅基三维集成的微小型雷达高频大功率有源子阵 |
| US20230411826A1 (en) * | 2020-11-17 | 2023-12-21 | Jcet Group Co., Ltd. | Antenna packaging structure and manufacturing method thereof |
| US20230420396A1 (en) * | 2020-12-23 | 2023-12-28 | Intel Corporation | Device-to-device communication system, packages, and package system |
| US20230154857A1 (en) * | 2021-11-18 | 2023-05-18 | Zhuhai Access Semiconductor Co., Ltd | Two-sided interconnected embedded chip packaging structure and manufacturing method therefor |
| CN113838845A (zh) * | 2021-11-26 | 2021-12-24 | 成都雷电微力科技股份有限公司 | 一种基于三维堆叠气密封装的tr组件及组装方法 |
| CN114334865A (zh) * | 2022-03-07 | 2022-04-12 | 成都雷电微力科技股份有限公司 | 一种三维堆叠大功率tr气密封装组件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117497532B (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112051551B (zh) | 基于硅基三维集成的微小型雷达高频大功率有源子阵 | |
| CN108172564B (zh) | 一种毫米波天线与硅基组件三维集成封装 | |
| US8256685B2 (en) | Compact millimeter wave packages with integrated antennas | |
| US8269671B2 (en) | Simple radio frequency integrated circuit (RFIC) packages with integrated antennas | |
| US9153863B2 (en) | Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications | |
| US9620464B2 (en) | Wireless communications package with integrated antennas and air cavity | |
| US8648454B2 (en) | Wafer-scale package structures with integrated antennas | |
| US8981881B2 (en) | Stacked module | |
| US7615863B2 (en) | Multi-dimensional wafer-level integrated antenna sensor micro packaging | |
| US8179333B2 (en) | Antennas using chip-package interconnections for millimeter-wave wireless communication | |
| JP5308512B2 (ja) | リング・キャビティ及び／又はオフセット・キャビティにおける集積開口部結合型パッチ・アンテナを有する無線周波数（ｒｆ）集積回路（ｉｃ）パッケージ | |
| TWI506863B (zh) | 具適用於量產之特徵的射頻積體電路封裝 | |
| KR101845150B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| CN111048500B (zh) | 一体化封装射频微系统组件 | |
| CN113838845B (zh) | 一种基于三维堆叠气密封装的tr组件及组装方法 | |
| WO2008111914A1 (en) | An integrated circuit structure and a method of forming the same | |
| KR20200145230A (ko) | 안테나 모듈 및 이를 포함하는 전자기기 | |
| EP2178119B1 (en) | Surface mountable integrated circuit package | |
| CN112864147A (zh) | 一种可组合式的三维多芯片封装结构 | |
| CN103426844B (zh) | 宽带全密封微波器件封装 | |
| CN117497532B (zh) | 一种aip三维堆叠tr气密封装组件 | |
| Zwick et al. | QFN based packaging concepts for millimeter-wave transceivers | |
| US10868573B2 (en) | Antenna integrated amplifier and transmitter | |
| Johannsen et al. | Antenna-on-chip integration in mainstream silicon semiconductor technologies | |
| WO2020200444A1 (en) | Partitioning of antenna device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |