CN114328312A - 数据处理方法、计算机设备及可读存储介质 - Google Patents
数据处理方法、计算机设备及可读存储介质 Download PDFInfo
- Publication number
- CN114328312A CN114328312A CN202210217684.5A CN202210217684A CN114328312A CN 114328312 A CN114328312 A CN 114328312A CN 202210217684 A CN202210217684 A CN 202210217684A CN 114328312 A CN114328312 A CN 114328312A
- Authority
- CN
- China
- Prior art keywords
- clock frequency
- waiting period
- data processing
- updating
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims description 25
- 230000006870 function Effects 0.000 claims description 18
- 230000010355 oscillation Effects 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 11
- 238000013507 mapping Methods 0.000 claims description 10
- 230000000737 periodic effect Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
Abstract
本申请公开了一种数据处理方法、计算机设备及可读存储介质,所述数据处理方法包括:获取时钟频率;根据所述时钟频率确定闪存对应的等待周期;基于当前工作模式更新所述时钟频率;根据更新后的时钟频率调整所述等待周期,并基于调整后的等待周期进行数据读写。因此,能够提高等待周期的配置效率,避免出现配置后的MCU芯片依旧会存在系统跑飞的情况,从而提高数据处理的效率。
Description
技术领域
本申请涉及芯片技术领域,具体涉及一种数据处理方法、计算机设备及可读存储介质。
背景技术
微控制器芯片(Micro Control Unit,MCU)内部包含非易失性存储器,用于存储程序指令和数据。在MCU运行时,内部的中央处理器(Central Processing Unit,CPU)会从非易失性存储器取指令并执;由于MCU的运行频率高,而闪存(Flash)的运行频率较低,为了避免MCU的运行频率与Flash的运行频率不匹配,导致系统跑飞的情况,通常的做法是MCU在对Flash进行取指令操作的时候增加等待周期,使得系统能够在不同的频率下都能进行正常的取指操作,保证程序能够正常运行。然而,目前的MCU芯片普遍需要用户根据经验手动进行设置等待周期,不仅等待周期的配置效率低下,而且还可能会出现配置后的MCU芯片依旧会存在系统跑飞的情况,进而导致数据处理的效率低下。
发明内容
针对上述技术问题,本申请提供一种数据处理方法、计算机设备及可读存储介质,能够提高等待周期的配置效率,避免出现配置后的MCU芯片依旧会存在系统跑飞的情况,从而提高数据处理的效率。
为解决上述技术问题,本申请提供一种数据处理方法,包括:
获取时钟频率;
根据所述时钟频率确定闪存对应的等待周期;
基于当前工作模式更新所述时钟频率;
根据更新后的时钟频率调整所述等待周期,并基于调整后的等待周期进行数据读写。
可选的,在本申请的一些实施例中,所述基于当前工作模式更新所述时钟频率,包括:
当所述当前工作模式为第一工作模式时,获取内部高速时钟,并基于所述内部高速时钟更新所述时钟频率;
当所述当前工作模式为第二工作模式时,启动定时器的输入捕获功能,并在启动输入捕获功能的定时器下,更新所述时钟频率。
可选的,在本申请的一些实施例中,所述基于所述内部高速时钟更新所述时钟频率,包括:
确定在定时器的记录周期下,时钟计数器的振荡次数;
根据所述振荡次数更新所述时钟频率。
可选的,在本申请的一些实施例中所述在启动输入捕获功能的定时器下,更新所述时钟频率,包括:
通过所述定时器的信号通道,捕获所述定时器的周期;
确定当前定时器的定时器频率;
基于所述定时器频率以及捕获的周期更新所述时钟频率。
可选的,在本申请的一些实施例中,所述根据更新后的时钟频率调整等待周期,包括:
获取时钟频率与等待周期之间的映射关系;
根据所述映射关系确定更新后的时钟频率对应的目标等待周期;
所述基于调整后的等待周期进行数据读写,包括:基于目标等待周期进行数据读写。
可选的,在本申请的一些实施例中,所述基于当前工作模式更新所述时钟频率之前,还包括:
检测当前的功耗模式;
当检测到所述功耗模式为高功耗模式时,则执行基于当前工作模式更新所述时钟频率的步骤;
当检测到所述功耗模式为低功耗模式时,则将所述等待周期调整为预设等待周期。
可选的,在本申请的一些实施例中,所述当检测到所述功耗模式为低功耗模式时,则将所述等待周期调整为预设等待周期,包括:
确定所述低功耗模式对应的周期范围;
将所述等待周期调整为所述周期范围的最大值。
可选的,在本申请的一些实施例中,还包括:
响应周期自动配置功能开启,执行基于当前工作模式更新所述时钟频率的步骤。
可选的,在本申请的一些实施例中,还包括:
响应周期手动配置功能开启,获取输入的目标等待周期;
基于所述目标等待周期进行数据读写。
本申请还提供一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,所述处理器执行所述计算机程序时实现如上述方法的步骤。
本申请还提供一种计算机存储介质,所述计算机存储介质存储有计算机程序,所述计算机程序被处理器执行时实现如上述方法的步骤。
如上所述,本申请的数据处理方法,获取时钟频率,根据所述时钟频率确定闪存对应的等待周期,基于当前工作模式更新所述时钟频率,根据更新后的时钟频率调整所述等待周期,并基于调整后的等待周期进行数据读写。通过上述方式,无需人工手动进行等待周期的配置,能够提高等待周期的配置效率,避免出现配置后的MCU芯片依旧会存在系统跑飞的情况,从而提高数据处理的效率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本申请提供的数据处理方法的流程示意图;
图2是本申请实施例提供的数据处理方法中的时钟频率更新示意图;
图3是本申请提供的数据处理方法的另一流程示意图;
图4是本申请提供的自动配置等待周期装置的结构示意图;
图5是本申请提供的开关判断装置的结构示意图;
图6是本申请提供的自动识别频率装置的结构示意图;
图7是本申请提供的配置装置的结构示意图;
图8是本申请提供的数据处理装置的结构示意图。
本申请目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素,此外,本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义,也可能具有不同含义,其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
在后续的描述中,使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明,其本身没有特定的意义。因此,“模块”、“部件”或者“单元”可以混合地使用。
以下对本申请涉及的实施例进行具体描述,需要说明的是,在本申请中对实施例的描述顺序不作为对实施例优先顺序的限定。
微控制单元(Microcontroller Unit,MCU) ,又称单片微型计算机(Single ChipMicrocomputer )或者单片机,是把中央处理器(Central Process Unit,CPU)的频率与规格做适当缩减,并将内存(memory)、计数器(Timer)、USB、A/D转换、UART、PLC、DMA等周边接口,甚至LCD驱动电路都整合在单一芯片上,形成芯片级的计算机,为不同的应用场合做不同组合控制。
在MCU运行时,内部的CPU会从非易失性存储器取指令并执行,比如,从闪存(Flash)中读取指令并执行指令,一般来说,MCU的运行频率是高于Flash的运行频率,因此,若不对MCU或Flash进行任何处理,则会出现MCU的运行频率与Flash的运行频率不匹配,导致系统跑飞的情况,目前的作法是,人为的设置Flash的等待周期,比如,用户通过查阅相应的手册或根据其自身的经验,确定不同系统时钟对应的Flash的等待周期,并进行设置,以使MCU可以正常执行程序。然而,这种人为设置的方法经常会出现配置错误的情况,导致设置等待周期后,系统异常跑飞,可见,目前的方案,不仅等待周期的配置效率低下,而且还可能会出现配置后的MCU芯片依旧会存在系统跑飞的情况,进而导致数据处理的效率低下。
基于此,本申请实施例提供一种数据处理装置,该装置可以执行如下步骤:获取时钟频率,根据时钟频率,确定闪存对应的等待周期,基于当前工作模式更新时钟频率,根据更新后的时钟频率调整等待周期,并基于调整后的等待周期进行数据读写,通过上述方式,无需人工手动进行等待周期的配置,能够提高等待周期的配置效率,避免出现配置后的MCU芯片依旧会存在系统跑飞的情况,从而提高数据处理的效率。
以下分别进行详细说明。需说明的是,以下实施例的描述顺序不作为对实施例优先顺序的限定。
一种数据处理方法,包括:获取时钟频率,根据时钟频率确定闪存对应的等待周期,基于当前工作模式更新时钟频率,根据更新后的时钟频率调整等待周期,并基于调整后的等待周期进行数据读写。
请参阅图1,图1为本申请实施例提供的数据处理方法的流程示意图。该数据处理方法的具体流程可以如下:
101、获取时钟频率。
时钟频率(又译:时钟频率速度,英语:clock rate),是指同步电路中时钟的基础频率,它以“若干次周期每秒”来度量,量度单位采用SI单位赫兹(Hz),在电子技术中,脉冲信号是一个按一定电压幅度,一定时间间隔连续发出的脉冲信号。脉冲信号之间的时间间隔称为周期;而将在单位时间(如1秒)内所产生的脉冲个数称为频率。频率是描述周期性循环信号(包括脉冲信号)在单位时间内所出现的脉冲数量多少的计量名称。
计算机就是一个典型的信号发生器,该信号发生器发出的脉冲信号做出周期变化的最短时间称之为震荡周期,也称为 CPU 时钟周期。它是计算机中最基本的、最小的时间单位。其中,每一次脉冲(即一个震荡周期)到来,芯片内的晶体管就改变一次状态,让整个芯片完成一定任务。一个震荡周期内,晶体管只会改变一次状态。由此,更小的时钟周期就意味着更高的工作频率。一秒内,震荡周期的个数称为时钟频率,俗称主频。
可选的,可以用一个高频率的时钟信号来触发采样一个低频率的时钟信号,从而得到低频率时钟信号的频率,即,通过一个高频的时钟信号获取时钟频率。
102、根据时钟频率,确定闪存对应的等待周期。
为了准确读取Flash内部的数据,必须根据CPU的时钟频率和器件电源电压在Flash存取控制寄存器中正确地设置等待周期(LATENCY)。当电源电压低于 2.1V时,必须关闭预取缓冲器。CPU的时钟频率为内部 16M RC振荡器, LATENCY默认是0,即1个等待周期。供电电压一般是3.3V,所以,在设置72MHz频率作为CPU时钟之前,必须先设置LATENCY为3,否则 Flash读写可能出错,导致死机,即,可以理解的是,在CPU上电后,会根据时钟频率,赋予闪存一个默认的等待周期。
103、基于当前工作模式更新时钟频率。
其中,工作模式可以包括第一工作模式和第二工作模式,可选的,在一些实施例中,第一工作模式可以为通电模式,第二工作模式可以为运行模式,在不同的工作模式下,对时钟频率进行更新的方式不同,即,可选的,步骤“基于当前工作模式更新时钟频率”,具体可以包括:
(11)若当前工作模式为第一工作模式时,则获取内部高速时钟,并基于内部高速时钟更新时钟频率;
(12)若当前工作模式为第二工作模式时,则启动定时器的输入捕获功能,并在启动输入捕获功能的定时器下,更新时钟频率。
MCU正常工作的必要条件之一就是时钟电路,MCU工作时是在统一的时钟脉冲控制下进行工作的,MCU在运行的时候,需要一个脉冲信号,作为其执行指令的触发信号,此时则需要晶振生成相应的正弦波,晶振,全称是石英晶体振荡器,是一种高精度和高稳定度的振荡器。通过一定的外接电路,可以生成频率和峰值稳定的正弦波。
在系统启动时,会默认使用MCU的内部高速时钟,可以根据在一个时钟周期下时钟计数器振动的次数,对时钟频率进行更新,即,可选的,在一些实施例中,步骤“基于内部高速时钟更新时钟频率”,具体可以包括:
(21)确定在定时器的记录周期下,时钟计数器的振荡次数;
(22)根据振荡次数更新时钟频率。
例如,具体的,由定时器记录一个时钟周期下,时钟计数器振动的次数,并由频率计算器得出时钟频率;一个定时时刻=1/内部高速时钟频率; 记录一个定时时刻中时钟计数器记录的振动次数,在通过频率计算器计算放大定时时刻与振动次数的比例更新时钟频率。
在系统运行时,需要提高时钟频率且需要同时切换Flash的等待周期,因此,需要采用定时器对信号通道进行输入捕获,以此对时钟频率进行更新,即,可选的,在一些实施例中,步骤“在启动输入捕获功能的定时器下,更新时钟频率”,具体可以包括:
(31)通过定时器的信号通道捕获定时器的周期;
(32)确定当前定时器的定时器频率;
(33)基于定时器频率以及捕获的周期更新时钟频率。
请参阅图2,TI1为定时器的信号通道,通过对TI1的输入进行捕获,得出TI1的周期,从而得出当前时钟频率;IC1和IC2为使用了定时器中的两个信号通道,通过IC1捕获TI1的周期测量,如图所示,1个周期经历了6个定时器计数(CNT);再通过当前定时器使用的时钟频率,计算出当前一个CNT所需要的时间=1/时钟频率;6个CNT需要(1/时钟频率)*6;再将数据发送至频率计算器,频率计算器通过放大时间与周期比例计算得出需要切换的时钟频率。
进一步的,MCU的功耗模式可以包括高功耗模式和低功耗模式,高功耗模式下包含如前述两种工作模式,而在低功耗模式下,时钟频率往往会被降低,以确保MCU在低功耗下运行,为了进一步使得MCU在低功耗模式下的功耗降低,在一些实施例中,还可以将等待周期调整为预设等待周期,比如将Flash的等待周期调至为最大,即,步骤“当检测到功耗模式为低功耗模式时,则将等待周期调整为预设等待周期”,具体可以包括:
(41)确定低功耗模式对应的周期范围;
(42)将等待周期调整为周期范围的最大值。
等待周期越大,CPU可以更好地在极低频率下运行应用程序,通过配置大的等待周期可以降低整个芯片的功耗,在某些无需高速处理能力的场景下MCU的功耗可以得到进一步的降低。
可选的,在一些实施例中,用户可以手动设置等待周期,即,本申请提供的数据处理方法具体还可以包括:
(51)响应周期手动配置功能开启,获取输入的目标等待周期;
(52)基于目标等待周期进行数据读写。
可选的,在一些实施例中,还可以设定自动配置等待周期,即,本申请提供的数据处理方法具体还可以包括:响应周期自动配置功能开启,执行基于当前工作模式更新时钟频率的步骤。
104、根据更新后的时钟频率调整等待周期,并基于调整后的等待周期进行数据读写。
其中,数据的读取和保存方法需要根据数据的配置格式来确定,数据的读取程序在系统运行的任何时候都可以执行,只要知道数据在Flash的具体地址就行。不会影响可执行代码,可根据系统的实际需要进行设计,数据的保存需要对Flash进行擦除和编程,在进行擦除和写数据的时候,系统程序一般是不能正常运行的,因此Flash数据的保存需要特殊处理,一般情况下是在系统关机的时候进行操作,操作结束后,可以选择关闭系统电源或者系统重新启动。
可选的,在一些实施例中,步骤“根据更新后的时钟频率调整等待周期”,具体可以包括:
(61)获取时钟频率与等待周期之间的映射关系;
(62)根据映射关系确定更新后的时钟频率对应的目标等待周期。
可选的,时钟频率与等待周期之间的映射关系可以是预先构建的,其中,同类型的芯片可以采用相同的映射关系,也可以采用不同的映射关系,即,每个芯片均对应一个映射关系,当时钟频率更新后,可以通过查表的方式获取更新后的时钟频率对应的目标等待周期,比如,请参阅下表:
在调整Flash的等待周期后,则在调整后的Flash下进行数据读写,即,基于目标等待周期进行数据读写,具体的数据读写过程不是本申请的重点,在此不做赘述。
为了进一步理解本申请提供的数据处理方法,以下以自动设置等待周期的场景为例进行具体说明,请参阅图3,MCU上电启动,系统程序开始运行,在最初运行时,由于系统还没有配置时钟频率,系统会以默认的时钟频率开始运行,使用匹配默认时钟频率的等待周期运行,并等待时钟配置,读取判断是否需要自动配置等待周期,若为自动配置,则读取当前的时钟频率,系统将自动计算出频率,并且自动得出需要配置的等待周期值,将该值写入Flash对应的寄存器中;可选的,若不需要自动配置,则进入手动配置模式,用户需要手动写入等待周期值,系统在配置完成后启动。
进一步的,请参阅图4,在MCU内部可以集成有自动配置等待周期装置,在系统上电后,等待系统获取时钟频率稳定后,自动配置等待周期装置开始运行,它会先判断自动配置开关是否打开(默认状态:开);开启后,自动识别频率装置开始对系统频率进行识别判断,在判断完成后,配置装置根据频率装置给出的系统频率来计算得出一个当前Flash的最优等待周期,并且将其写入Flash寄存器中。等待写入完成后,程序继续运行。该自动配置等待周期装置可以在系统切换不同时钟频率的同时,对等待周期进行实时切换。
其中,开关判断装置通过内部的读取装置读取option字节区的配置信息,配置信息是等待周期是否自动开启的参数;在读取完成后,由判断装置判断等待周期是否需要自动配置,由此来开关自动识别装置,如图5所示。
自动识别频率装置通过定时器和时钟计数器来对外部的时钟频率进行计算得出当前的系统时钟频率;自动识别频率装置可以识别外部高速时钟、外部低速时钟、内部高速时钟、内部低速时钟以及PLL时钟等多种时钟;定时器使用了MCU内部的时钟源,以它为基准来提供时间信息;时钟计数器用于记录外部时钟的振荡次数,最后再由频率计算器计算出时钟频率;再将该时钟频率值经过处理后发送至配置装置,如图6所示。
自动识别频率装置得出的频率进行处理后发送至配置装置,配置装置由频率比较器得出当前需要配置的等待周期,将该等待周期写入对应的寄存器地址中,系统将以当前的等待周期运行,如图7所示。
由上可知,本申请提供一种数据处理方法,在获取时钟频率后,根据时钟频率确定闪存对应的等待周期,接着,基于当前工作模式更新时钟频率,最后,根据更新后的时钟频率调整等待周期,并基于调整后的等待周期进行数据读写,通过上述方式,无需人工手动进行等待周期的配置,能够提高等待周期的配置效率,避免出现配置后的MCU芯片依旧会存在系统跑飞的情况,从而提高数据处理的效率。
为便于更好的实施本申请的数据处理方法,本申请还提供一种基于上述数据处理装置。其中名词的含义与上述数据处理方法中相同,具体实现细节可以参考方法实施例中的说明。
请参阅图8,图8为本申请提供的数据处理装置的结构示意图,其中该数据处理装置可以包括获取模块201、确定模块202、更新模块203以及调整模块204,具体可以如下:
获取模块201,用于获取时钟频率。
可选的,获取模块201可以用一个高频率的时钟信号来触发采样一个低频率的时钟信号,从而得到低频率时钟信号的频率,即,通过一个高频的时钟信号获取时钟频率。
确定模块202,用于根据时钟频率确定闪存对应的等待周期。
在CPU上电后,根据时钟频率,赋予闪存一个默认的等待周期,即,确定模块202可以确定闪存对应的等待周期。
更新模块203,用于基于当前工作模式更新时钟频率。
其中,工作模式可以包括第一工作模式和第二工作模式,可选的,在一些实施例中,第一工作模式可以为通电模式,第二工作模式可以为运行模式,在不同的工作模式下,对时钟频率进行更新的方式不同,即,可选的,在一些实施例中,更新模块203具体可以包括:
第一更新单元,用于若当前工作模式为第一工作模式时,则获取内部高速时钟,并基于内部高速时钟更新时钟频率;
第二更新单元,用于若当前工作模式为第二工作模式时,则启动定时器的输入捕获功能,并在启动输入捕获功能的定时器下,更新时钟频率。
可选的,在一些实施例中,第一更新单元具体可以用于:确定在定时器的记录周期下时钟计数器的振荡次数,根据振荡次数更新时钟频率。
可选的,在一些实施例中,第二更新单元具体可以用于:通过定时器的信号通道捕获定时器的周期,确定当前定时器的定时器频率,基于定时器频率以及捕获的周期更新时钟频率。
调整模块204,用于根据更新后的时钟频率调整等待周期,并基于调整后的等待周期进行数据读写。
由上可知,本申请提供一种数据处理装置,在获取模块201获取时钟频率后,确定模块202根据时钟频率确定闪存对应的等待周期,接着,更新模块203基于当前工作模式更新时钟频率,最后,调整模块204根据更新后的时钟频率调整等待周期,并基于调整后的等待周期进行数据读写,通过上述方式,无需人工手动进行等待周期的配置,能够提高等待周期的配置效率,避免出现配置后的MCU芯片依旧会存在系统跑飞的情况,从而提高数据处理的效率。
本领域普通技术人员可以理解,上述实施例的各种方法中的全部或部分步骤可以通过指令来完成,或通过指令控制相关的硬件来完成,该指令可以存储于一计算机可读存储介质中,并由处理器进行加载和执行。
为此,本申请实施例提供一种存储介质,其中存储有多条指令,该指令能够被处理器进行加载,以执行本申请实施例所提供的任一种数据处理方法中的步骤。
以上各个操作的具体实施可参见前面的实施例,在此不再赘述。
其中,该存储介质可以包括:只读存储器(ROM,Read Only Memory)、随机存取记忆体(RAM,Random Access Memory)、磁盘或光盘等。
由于该存储介质中所存储的指令,可以执行本申请实施例所提供的任一种数据检测方法中的步骤,因此,可以实现本申请实施例所提供的任一种数据处理方法所能实现的有益效果,详见前面的实施例,在此不再赘述。
本申请实施例还提供一种芯片,包括存储器和处理器,存储器用于存储计算机程序,处理器用于从存储器中调用并运行计算机程序,使得安装有芯片的设备执行如上各种可能的实施方式中的方法。
可以理解,上述场景仅是作为示例,并不构成对于本申请实施例提供的技术方案的应用场景的限定,本申请的技术方案还可应用于其他场景。例如,本领域普通技术人员可知,随着系统架构的演变和新业务场景的出现,本申请实施例提供的技术方案对于类似的技术问题,同样适用。
本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。
本申请实施例设备中的单元可以根据实际需要进行合并、划分和删减。
在本申请中,对于相同或相似的术语概念、技术方案和/或应用场景描述,一般只在第一次出现时进行详细描述,后面再重复出现时,为了简洁,一般未再重复阐述,在理解本申请技术方案等内容时,对于在后未详细描述的相同或相似的术语概念、技术方案和/或应用场景描述等,可以参考其之前的相关详细描述。
在本申请中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
本申请技术方案的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本申请记载的范围。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时,全部或部分地产生按照本申请实施例的流程或功能。计算机可以是通用计算机、专用计算机、计算机网络,或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。可用介质可以是磁性介质,(例如,软盘、存储盘、磁带)、光介质(例如,DVD),或者半导体介质(例如固态存储盘Solid State Disk (SSD))等。
以上对本申请实施例所提供的一种数据处理方法、数据处理设备以及存储介质进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (11)
1.一种数据处理方法,其特征在于,包括:
获取时钟频率;
根据所述时钟频率确定闪存对应的等待周期;
基于当前工作模式更新所述时钟频率;
根据更新后的时钟频率调整所述等待周期,并基于调整后的等待周期进行数据读写。
2.根据权利要求1所述的数据处理方法,其特征在于,所述基于当前工作模式更新所述时钟频率,包括:
当所述当前工作模式为第一工作模式时,获取内部高速时钟,并基于所述内部高速时钟更新所述时钟频率;
当所述当前工作模式为第二工作模式时,启动定时器的输入捕获功能,并在启动输入捕获功能的定时器下,更新所述时钟频率。
3.根据权利要求2所述的数据处理方法,其特征在于,所述基于所述内部高速时钟更新所述时钟频率,包括:
确定在定时器的记录周期下时钟计数器的振荡次数;
根据所述振荡次数更新所述时钟频率。
4.根据权利要求2所述的数据处理方法,其特征在于,所述在启动输入捕获功能的定时器下,更新所述时钟频率,包括:
通过所述定时器的信号通道捕获所述定时器的周期;
确定当前定时器的定时器频率;
基于所述定时器频率以及捕获的周期更新所述时钟频率。
5.根据权利要求1至4任一项所述的数据处理方法,其特征在于,所述根据更新后的时钟频率调整所述等待周期,包括:
获取时钟频率与所述等待周期之间的映射关系;
根据所述映射关系确定更新后的时钟频率对应的目标等待周期;
所述基于调整后的等待周期进行数据读写,包括:基于所述目标等待周期进行数据读写。
6.根据权利要求1至4任一项所述的数据处理方法,其特征在于,在所述基于当前工作模式更新所述时钟频率之前,所述方法还包括:
检测当前的功耗模式;
当检测到所述功耗模式为高功耗模式时,则执行所述基于当前工作模式更新所述时钟频率的步骤;
当检测到所述功耗模式为低功耗模式时,则将所述等待周期调整为预设等待周期。
7.根据权利要求6所述的数据处理方法,其特征在于,所述当检测到所述功耗模式为低功耗模式时,则将所述等待周期调整为预设等待周期,包括:
确定所述低功耗模式对应的周期范围;
将所述等待周期调整为所述周期范围的最大值。
8.根据权利要求1至4任一项所述的数据处理方法,其特征在于,还包括:
响应周期自动配置功能开启,执行所述基于当前工作模式更新所述时钟频率的步骤。
9.根据权利要求1至4任一项所述的数据处理方法,其特征在于,还包括:
响应周期手动配置功能开启,获取输入的目标等待周期;
基于所述目标等待周期进行数据读写。
10.一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1至9中任一项所述数据处理方法的步骤。
11.一种可读存储介质,其特征在于,所述可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至9中任一项所述数据处理方法的步骤。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210217684.5A CN114328312B (zh) | 2022-03-08 | 2022-03-08 | 数据处理方法、计算机设备及可读存储介质 |
EP22930523.0A EP4369208A1 (en) | 2022-03-08 | 2022-08-02 | Data processing method, computer device, and readable storage medium |
PCT/CN2022/109603 WO2023168894A1 (zh) | 2022-03-08 | 2022-08-02 | 数据处理方法、计算机设备及可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210217684.5A CN114328312B (zh) | 2022-03-08 | 2022-03-08 | 数据处理方法、计算机设备及可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114328312A true CN114328312A (zh) | 2022-04-12 |
CN114328312B CN114328312B (zh) | 2022-06-07 |
Family
ID=81030563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210217684.5A Active CN114328312B (zh) | 2022-03-08 | 2022-03-08 | 数据处理方法、计算机设备及可读存储介质 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP4369208A1 (zh) |
CN (1) | CN114328312B (zh) |
WO (1) | WO2023168894A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023168894A1 (zh) * | 2022-03-08 | 2023-09-14 | 深圳市航顺芯片技术研发有限公司 | 数据处理方法、计算机设备及可读存储介质 |
CN117519116A (zh) * | 2024-01-05 | 2024-02-06 | 永联科技(常熟)有限公司 | 待监测设备的性能数据确定方法、装置及电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040158761A1 (en) * | 2002-12-27 | 2004-08-12 | Toshihiko Matsuoka | Clock control circuit apparatus, microcomputer, clock signal oscillation frequency adjusting method, oscillation circuit apparatus, and memory interface circuit apparatus |
CN101023403A (zh) * | 2004-06-30 | 2007-08-22 | 芯科实验室有限公司 | 具有实时时钟的微控制单元 |
US20120297232A1 (en) * | 2011-05-16 | 2012-11-22 | Bircher William L | Adjusting the clock frequency of a processing unit in real-time based on a frequency sensitivity value |
CN207133811U (zh) * | 2017-09-22 | 2018-03-23 | 北京融通高科微电子科技有限公司 | 数据读取装置及系统 |
CN111443587A (zh) * | 2020-04-16 | 2020-07-24 | 珠海泰芯半导体有限公司 | 一种外部时钟校准方法及系统 |
CN112799723A (zh) * | 2021-04-14 | 2021-05-14 | 成都爱旗科技有限公司 | 一种数据读取方法、装置及电子设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111782027B (zh) * | 2020-07-28 | 2022-10-25 | 珠海全志科技股份有限公司 | Ddr存储器运行频率调整方法及装置 |
CN114328312B (zh) * | 2022-03-08 | 2022-06-07 | 深圳市航顺芯片技术研发有限公司 | 数据处理方法、计算机设备及可读存储介质 |
-
2022
- 2022-03-08 CN CN202210217684.5A patent/CN114328312B/zh active Active
- 2022-08-02 WO PCT/CN2022/109603 patent/WO2023168894A1/zh active Application Filing
- 2022-08-02 EP EP22930523.0A patent/EP4369208A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040158761A1 (en) * | 2002-12-27 | 2004-08-12 | Toshihiko Matsuoka | Clock control circuit apparatus, microcomputer, clock signal oscillation frequency adjusting method, oscillation circuit apparatus, and memory interface circuit apparatus |
CN101023403A (zh) * | 2004-06-30 | 2007-08-22 | 芯科实验室有限公司 | 具有实时时钟的微控制单元 |
US20120297232A1 (en) * | 2011-05-16 | 2012-11-22 | Bircher William L | Adjusting the clock frequency of a processing unit in real-time based on a frequency sensitivity value |
CN207133811U (zh) * | 2017-09-22 | 2018-03-23 | 北京融通高科微电子科技有限公司 | 数据读取装置及系统 |
CN111443587A (zh) * | 2020-04-16 | 2020-07-24 | 珠海泰芯半导体有限公司 | 一种外部时钟校准方法及系统 |
CN112799723A (zh) * | 2021-04-14 | 2021-05-14 | 成都爱旗科技有限公司 | 一种数据读取方法、装置及电子设备 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023168894A1 (zh) * | 2022-03-08 | 2023-09-14 | 深圳市航顺芯片技术研发有限公司 | 数据处理方法、计算机设备及可读存储介质 |
CN117519116A (zh) * | 2024-01-05 | 2024-02-06 | 永联科技(常熟)有限公司 | 待监测设备的性能数据确定方法、装置及电子设备 |
CN117519116B (zh) * | 2024-01-05 | 2024-03-08 | 永联科技(常熟)有限公司 | 待监测设备的性能数据确定方法、装置及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN114328312B (zh) | 2022-06-07 |
EP4369208A1 (en) | 2024-05-15 |
WO2023168894A1 (zh) | 2023-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114328312B (zh) | 数据处理方法、计算机设备及可读存储介质 | |
US9225343B2 (en) | Electronics device capable of efficient communication between components with asyncronous clocks | |
JP4960364B2 (ja) | ハードウェア支援されたデバイス設定検出 | |
US11113226B2 (en) | Firmware burning apparatus and system | |
CN115547381B (zh) | 数据选通信号的门控信号生成电路及其信号生成方法 | |
CN105718281A (zh) | 一种触摸屏固件升级方法及装置 | |
WO2022222293A1 (zh) | 存储设备测试方法、装置、电视机以及存储介质 | |
CN110968148A (zh) | 一种定时校准方法、装置及定时器 | |
EP4167080A1 (en) | Memory initialisation apparatus and method, and computer system | |
US20100153622A1 (en) | Data Access Controller and Data Accessing Method | |
TWI387973B (zh) | 資料儲存裝置、資料儲存控制器及相關自動化測試的方法 | |
CN110007970A (zh) | 一种COMe板的内核启动时长优化方法 | |
WO2024103739A1 (zh) | 一种arm服务器及其启动方法、装置和可读存储介质 | |
CN115268564B (zh) | 用于校准芯片电路的方法、系统、设备和介质 | |
JP2010128770A (ja) | 回路システム、回路ブロック、および電子機器 | |
US20140292384A1 (en) | Methods of multi-protocol system and integrated circuit for multi-protocol communication on single wire | |
JP2006209451A (ja) | マイクロコンピュータおよびマイクロコンピュータの最適化方法 | |
WO2015161436A1 (zh) | 一种版本检测周期调节方法及装置 | |
CN114090054A (zh) | 智能设备升级方法、装置、存储介质及电子设备 | |
EP3891594B1 (en) | Memory control system with a sequence processing unit | |
US9519428B2 (en) | Dynamically improving performance of a host memory controller and a memory device | |
TWI616888B (zh) | 電子裝置及其電源管理方法 | |
US11977897B2 (en) | Mounting position of NVMe or SATA on a backplane using bay slot ID | |
CN106407087B (zh) | 装置电力监视及优化 | |
JP2013058947A (ja) | クロック発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |