CN114326899B - 集成电路及其钳位电路 - Google Patents

Abstract

本申请提供了一种集成电路及其钳位电路，钳位电路包括偏置模块、驱动模块及钳位电压产生模块；所述偏置模块包括第一偏置单元，所述第一偏置单元与所述驱动模块电连接；所述第一偏置单元用于接入所述集成电路的偏置电流产生电路；当检测到所述集成电路的上电复位信号为高电平时，控制所述第一偏置单元基于由所述偏置电流产生电路产生的第一静态电流来给所述驱动模块提供偏置电流以使所述钳位电压产生模块产生钳位电压。本申请的钳位电路能够通过仅消耗较小的静态电流输出稳定的钳位电压，降低了整体集成电路的功耗。

Description

集成电路及其钳位电路

技术领域

本申请涉及电子电路技术领域，特别涉及一种集成电路及应用于集成电路的低功耗钳位电路。

背景技术

随着集成电路技术的发展，对芯片的功耗和面积的要求越来越高。在半导体制程工艺中，耐压越高的器件面积越大，如果外部输入电压较高，需要内部都采用高耐压器件，这样会很大程度上增加芯片面积。

为了减小芯片面积，尽量多使用低压器件，此时，需要使用钳位电路，将外界输入的高电压转化成低电压，供给后续低压器件供电。对钳位电路的要求是，在外部输入电压变化的情况下，输出一个较稳定的钳位电压，同时能输出足够大的功率。在很多时候，为了保证电路有足够的输出能力，钳位电路也需要消耗较多的电流，导致会增加整体电路的功耗。

发明内容

本申请的主要目的在于，提供一种集成电路及其钳位电路，以改善现有技术中存在的上述缺陷。

本申请是通过下述技术方案来解决上述技术问题：

作为本申请的一方面，提供一种集成电路的钳位电路，包括偏置模块、驱动模块及钳位电压产生模块；

所述偏置模块包括第一偏置单元，所述第一偏置单元与所述驱动模块电连接；

所述第一偏置单元用于接入所述集成电路的偏置电流产生电路；

当检测到所述集成电路的上电复位信号为高电平时，控制所述第一偏置单元基于由所述偏置电流产生电路产生的第一静态电流来给所述驱动模块提供偏置电流以使所述钳位电压产生模块产生钳位电压。

作为可选实施方式，所述第一偏置单元包括第一MOS管(场效应管)、第二MOS管、第三MOS管、第一使能MOS管及第二使能MOS管；

所述第一MOS管用于接入所述集成电路的偏置电流产生电路；

所述第一MOS管通过所述第一使能MOS管与所述第二MOS管相连，所述第二MOS管通过所述第二使能MOS管与所述第三MOS管相连；

所述第三MOS管与所述驱动模块相连。

作为可选实施方式，所述偏置模块还包括反相器；

所述反相器与所述第一偏置单元相连，并且用于接收所述上电复位信号。作为可选实施方式，所述偏置模块还包括第二偏置单元及驱动MOS管所述第二偏置单元包括第四MOS管及电阻；

所述第四MOS管与所述反相器相连；

所述第四MOS管通过所述电阻与所述驱动MOS管相连；

所述驱动MOS管用于接入所述集成电路的电源。

作为可选实施方式，所述第四MOS管为NMOS管(N型MOS管)，所述驱动MOS管为PMOS管(P型MOS管)。

作为可选实施方式，所述第一MOS管为PMOS管，所述第二MOS管及所述第三MOS管均为栅漏短接的NMOS管。

作为可选实施方式，所述第二MOS管的栅宽长比与所述第三MOS管的栅宽长比呈比例关系，所述栅宽长比为栅宽与栅长的比值。

作为可选实施方式，所述驱动模块为PMOS管。

作为可选实施方式，所述钳位电压产生模块包括依次相连的多个NMOS管。

作为本申请的另一方面，提供一种集成电路，包括如上所述的集成电路的钳位电路。

根据本申请内容，本领域技术人员可以理解本申请内容的其它方面。

本申请的积极进步效果在于：

本申请提供的集成电路及其钳位电路，不仅电路结构简单，所需芯片面积小，还能够通过仅消耗较小的静态电流输出稳定的钳位电压，即可以再较低静态功耗下，产生一个具有驱动力的稳定钳位电压输出，从而降低了整体集成电路的功耗。

附图说明

在结合以下附图阅读本申请的实施例的详细描述之后，能够更好地理解本申请的所述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。

图1为根据本申请内容的一实施例的集成电路的钳位电路的模块示意图。

图2为根据本申请内容的较佳实施例的集成电路的钳位电路的电路示意图。

具体实施方式

下面通过实施例的方式进一步说明本申请，但并不因此将本申请限制在所述的实施例范围之中。

应当注意，在说明书中对“一实施例”、“可选实施例”、“另一实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否被明确描述，结合其它实施例来实现这样的特征、结构或特性都在相关领域的技术人员的知识范围内。

在本申请内容的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请内容和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请内容的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请内容的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。

在本申请内容的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请内容中的具体含义。

这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

为了克服目前存在的上述缺陷，作为一实施例，如图1所示，本实施例提供一种集成电路的钳位电路，包括偏置模块1、驱动模块2及钳位电压产生模块3；偏置模块1包括第一偏置单元11及第二偏置单元12，第一偏置单元11及第二偏置单元12分别与驱动模块2电连接；第一偏置单元11用于接入集成电路的偏置电流产生电路，第二偏置单元12用于接入集成电路的电源；当检测到集成电路的上电复位信号为高电平时，控制第一偏置单元11基于由偏置电流产生电路产生的第一静态电流来给驱动模块2提供偏置电流以使钳位电压产生模块3产生钳位电压。

在本实施例中，当检测到上电复位信号为高电平时，利用集成电路内部的偏置电流产生电路产生第一静态电流，而该第一静态电流是受控的，可以设置较小的电流。因此本实施例提供的钳位电路能够通过仅消耗较小的静态电流输出稳定的钳位电压，即可以再较低静态功耗下，产生一个具有驱动力的稳定钳位电压输出，从而降低了整体集成电路的功耗。

具体地，作为较佳实施例，如图2所示，本实施例提供的集成电路的钳位电路主要包括偏置模块1、驱动模块2及钳位电压产生模块3，其中，偏置模块1主要包括第一偏置单元11、第二偏置单元12、驱动MOS管MP2及反相器13。

在本实施例中，驱动模块2为PMOS管MP1，但并不仅限于此，可根据实际需求进行相应的选择及调整。

在本实施例中，钳位电压产生模块3主要包括依次相连的多个NMOS管MN3-MNn，可根据所需输出钳位电压VOUT的大小来设定多个栅漏短接的NMOS管MN3-MNn，VOUT的值由PMOS管MP1漏极到地之间连接的NMOS管MN3-MNn的个数来决定，如果需要输出较精确的钳位电压，还可以在MN3-MNn之间加上修调所需的栅漏短接NMOS管，本实施例并不具体限定钳位电压产生模块3的结构和钳位电压大小，均可根据实际需求进行相应的选择及调整。

作为具体实施方式，第一偏置单元11包括第一MOS管P1、第二MOS管N1、第三MOS管N2、第一使能MOS管P0及第二使能MOS管N0，第一MOS管P1用于接入集成电路的偏置电流产生电路(图中未示出)的接口VBP，第一MOS管P1通过第一使能MOS管P0与第二MOS管N1相连，第二MOS管N1通过第二使能MOS管N0与第三MOS管N2相连，第三MOS管N2与驱动模块2相连。

其中，第二MOS管N1的栅宽长比与第三MOS管N2的栅宽长比呈比例关系，栅宽长比为栅宽与栅长的比值，例如，第二MOS管N1的栅宽长比大于或等于第三MOS管N2的栅宽长比可以相等(即1:1)或呈2:1的比例关系。

优选地，第一MOS管P1为PMOS管，第二MOS管N1及第三MOS管N2均为栅漏短接的NMOS管，但并不仅限于此，可根据实际需求进行相应的选择及调整。

作为具体实施方式，第二偏置单元12主要包括第四MOS管MN2及电阻R0，第四MOS管MN2通过电阻R0与驱动MOS管MP2相连，驱动MOS管MP2用于接入集成电路的电源VCC。

优选地，第四MOS管MN2为NMOS管，驱动MOS管MP2为PMOS管，但并不仅限于此，可根据实际需求进行相应的选择及调整。

反相器13用于接收上电复位信号POR，反相器13还分别与第一使能MOS管P0、第二使能MOS管N0及第四MOS管MN2相连。

当检测到上电复位信号POR为低电平时，控制第四MOS管MN2的导通，基于第二静态电流Is来开启PMOS管MP1以使多个栅漏短接的NMOS管MN3-MNn产生钳位电压VOUT，第二静态电流Is可控性较弱，但依然是可控的。

当检测到上电复位信号POR为高电平时，控制第一偏置单元11，基于由VBP产生的第一静态电流Ib来开启PMOS管MP1以使多个栅漏短接的NMOS管MN3-MNn产生钳位电压VOUT，第一静态电流Ib是受控的，可以设置较小的电流。

以下具体说明如上述实施例的钳位电路的工作原理。

参考图2所示，当集成电路刚上电时，电源电压VCC较低，此时POR信号为低电平，V1信号为高，P0截止，N0导通，N1、N2截止。V1信号为高，MN2则导通，将Vp下拉，使MP1导通，产生VOUT，此时MP2的电流Is由MP2、R0、MN2决定，但由于是上电期间，因此电流Is不会过大。

上电一段时间，电源电压VCC大于一定值后，POR信号变为高电平，V1变低，MN2则截止，同时N0关断，P0导通，P1、N1和N2则导通，流经MP2的静态电流由N2的静态电流Ib决定，此时Ib可根据N1和N2的栅长宽比的关系来调整。而N2的静态电流等于P1的静态电流Ib(此处，N1和N2的栅长宽比相等)，该静态电流Ib是由偏置电流产生电路决定的，因此可以设置的很小。这样，在电源完全上电后，MP2可以以一个较小的静态电流保证MP1的导通，给后续电路提供一个有驱动力的钳位电压VOUT。

本实施例还提供一种集成电路，该集成电路包括如上述实施例中的集成电路的钳位电路。

本实施例提供的集成电路及其钳位电路，不仅电路结构简单，所需芯片面积小，还能够通过仅消耗较小的静态电流输出稳定的钳位电压，即可以再较低静态功耗下，产生一个具有驱动力的稳定钳位电压输出，从而降低了整体集成电路的功耗。

虽然以上描述了本申请的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本申请的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本申请的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本申请的保护范围。

Claims (8)

1.一种集成电路的钳位电路，其特征在于，包括偏置模块、驱动模块及钳位电压产生模块；

所述偏置模块包括第一偏置单元，所述第一偏置单元与所述驱动模块电连接；

所述第一偏置单元用于接入所述集成电路的偏置电流产生电路；

当检测到所述集成电路的上电复位信号为高电平时，控制所述第一偏置单元基于由所述偏置电流产生电路产生的第一静态电流来给所述驱动模块提供偏置电流以使所述钳位电压产生模块产生钳位电压。

2.如权利要求1所述的钳位电路，其特征在于，所述第一偏置单元包括第一MOS管、第二MOS管、第三MOS管、第一使能MOS管及第二使能MOS管；第一MOS管为PMOS；第二MOS管及第三MOS管均为NMOS管；第二MOS管的栅漏短接；

所述第一MOS管的源极连接所述集成电路的电源，所述第一MOS管的栅极用于接入所述集成电路的偏置电流产生电路；

所述第一MOS管的漏极通过所述第一使能MOS管与所述第二MOS管的漏极相连，第二MOS管的源极接地；所述第二MOS管的栅极分别与所述第二使能MOS管的漏极和所述第三MOS管的栅极相连；

所述第三MOS管的漏极与所述驱动模块相连，所述第三MOS管的源极接地；

所述第二使能MOS管的栅极与所述第一使能MOS管的栅极连接，所述第二使能MOS管的源极接地。

3.如权利要求2所述的钳位电路，其特征在于，所述偏置模块还包括反相器；

所述反相器与所述第一偏置单元相连，并且用于接收所述上电复位信号。

4.如权利要求3所述的钳位电路，其特征在于，所述偏置模块还包括第二偏置单元及驱动MOS管；所述驱动MOS管为PMOS管；

所述第二偏置单元包括第四MOS管及电阻；所述第四MOS管为NMOS管；

所述第四MOS管的栅极与所述反相器相连；

所述第四MOS管的漏极通过所述电阻与所述驱动MOS管的漏极相连；所述第四MOS管的源极接地；

所述驱动MOS管的源极用于接入所述集成电路的电源。

5.如权利要求2所述的钳位电路，其特征在于，所述第二MOS管的栅宽长比与所述第三MOS管的栅宽长比呈比例关系，所述栅宽长比为栅宽与栅长的比值。

6.如权利要求1所述的钳位电路，其特征在于，所述驱动模块为PMOS管。

7.如权利要求1所述的钳位电路，其特征在于，所述钳位电压产生模块包括依次相连的多个NMOS管。

8.一种集成电路，其特征在于，包括如权利要求1~7中任意一项所述的集成电路的钳位电路。