CN114325332A - 功率芯片快速测试方法及系统 - Google Patents
功率芯片快速测试方法及系统 Download PDFInfo
- Publication number
- CN114325332A CN114325332A CN202111655634.7A CN202111655634A CN114325332A CN 114325332 A CN114325332 A CN 114325332A CN 202111655634 A CN202111655634 A CN 202111655634A CN 114325332 A CN114325332 A CN 114325332A
- Authority
- CN
- China
- Prior art keywords
- chip
- copper
- tested
- clad
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title claims description 3
- 238000012360 testing method Methods 0.000 claims abstract description 134
- 239000000919 ceramic Substances 0.000 claims abstract description 64
- 238000003466 welding Methods 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 21
- 230000003068 static effect Effects 0.000 claims abstract description 20
- 238000005476 soldering Methods 0.000 claims description 71
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 67
- 238000010438 heat treatment Methods 0.000 claims description 48
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 41
- 229910052802 copper Inorganic materials 0.000 claims description 41
- 239000010949 copper Substances 0.000 claims description 41
- 238000001816 cooling Methods 0.000 claims description 11
- 239000000523 sample Substances 0.000 claims description 6
- 238000013461 design Methods 0.000 claims description 4
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 238000013522 software testing Methods 0.000 description 4
- 238000002788 crimping Methods 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供了一种功率芯片快速测试方法及系统,其方法包括步骤:设计陶瓷覆铜板,所述陶瓷覆铜板具有若干个彼此绝缘的覆铜面;将待测芯片焊接在一个所述覆铜面上,并通过其余的所述覆铜面引出所述待测芯片的各个电极;根据测试需求对所述待测芯片进行静态、动态及耐量测试。该方案的测试效率更高,且能够适用不同类型、不同尺寸的功率芯片的测试,通用性更强。
Description
技术领域
本发明涉及半导体功率器件技术领域,尤指一种功率芯片快速测试方法及系统。
背景技术
现有的像IGBT、MOSFET、FRD这一类的功率器件产品,由于晶圆级可进行的测试项目有限(比如无法进行大电流的静动态测试以及耐量测试等),常规情况下在晶圆生产完成后,需要对晶圆上的晶粒(芯片)进行封装,封装后进行静、动态参数以及耐量等性能的测试评估。
但是,由于芯片封装需要一定的周期,同时封装形式也会对可封装的芯片尺寸有所限制,导致芯片的测试效率较低,且适用性较差。因此,需要一种通用性高,且能够快速测试功率芯片的方法。
发明内容
本发明的目的是提供一种功率芯片快速测试方法及系统,能够解决现有技术中,功率芯片测试周期较慢,通用性较低的问题。
本发明提供的技术方案如下:
本发明提供一种功率芯片快速测试方法,包括步骤:
设计陶瓷覆铜板,所述陶瓷覆铜板具有若干个彼此绝缘的覆铜面;
将待测芯片焊接在一个所述覆铜面上,并通过其余的所述覆铜面引出所述待测芯片的各个电极;
根据测试需求对所述待测芯片进行静态、动态及耐量测试。
IGBT、MOSFET、FRD这一类的功率器件产品,由于晶圆级可进行的测试项目有限(比如无法进行大电流的静动态测试以及耐量测试等),常规情况下在晶圆生产完成后,需要对晶圆上的晶粒(芯片)进行封装,封装后进行静、动态参数以及耐量等性能的测试评估。但是,由于芯片封装需要一定的周期,同时封装形式也会对可封装的芯片尺寸有所限制,导致芯片的测试效率较低,且适用性较差。
本方案通过设计陶瓷覆铜板,使陶瓷覆铜板具有若干个彼此绝缘的覆铜面,将待测芯片焊接在其中一个所述覆铜面上,并通过其余的覆铜面引出待测芯片的各个电极,使得在测试时,能够直接根据测试需求对待测芯片进行静态、动态及耐量测试,不需要对待测芯片进行封装,测试效率更高,同时,能够满足不同类型和不同尺寸的功率芯片的测试,通用性更强。
在一些实施方式中,所述的将待测芯片焊接在所述覆铜面上,具体包括:
在所述覆铜面上放置焊锡片;
在所述焊锡片上叠放所述待测芯片;
将所述陶瓷覆铜板置于加热台上进行加热;
待所述焊锡片熔化后,对所述陶瓷覆铜板进行自然冷却。
具体的,在焊接待测芯片时,有多种焊接方式,如可以在覆铜面上放置焊锡片,焊锡片裁剪成比待测芯片略大一圈的尺寸,再在焊锡片上叠放待测芯片,将覆盖了待测芯片和焊锡片的陶瓷覆铜板置于加热台上进行加热(加热温度需要超过选取的焊锡片的熔点,一般200℃-350℃),待焊锡片熔化后,关闭加热台,对陶瓷覆铜板进行自然冷却,冷却后即实现了待测芯片与陶瓷覆铜板的快速烧结焊接。
在一些实施方式中,所述的将待测芯片焊接在所述覆铜面上,具体包括:
在所述覆铜面上放置焊锡片;
将所述陶瓷覆铜板置于加热台上进行加热;
待所述焊锡片熔化后,将所述待测芯片放置在熔化的所述焊锡片上,并进行自然冷却。
另外,在焊接待测芯片时,还可以在覆铜面上放置焊锡片,焊锡片裁剪成比待测芯片略大一圈的尺寸,将放置了焊锡片的陶瓷覆铜板置于加热台上进行加热(加热温度需要超过选取的焊锡片的熔点,一般200℃-350℃),待焊锡片熔化后,通过镊子轻轻的将待测芯片放置在熔化的焊锡片上,关闭加热台,并进行自然冷却,冷却后即实现了待测芯片与陶瓷覆铜板的快速烧结焊接。
在一些实施方式中,所述覆铜面的个数为三个,一个所述覆铜面的面积大于其余两个所述覆铜面,用于焊接所述待测芯片;
用于焊接所述待测芯片的所述覆铜面的侧方设置有引出部,作为第二电极,其余两个所述覆铜面分别作为第一电极和第三电极。
由于常用的功率芯片如IGBT、MOSFET产品有三个电极,FRD产品有两个电极,为了保证测试的通用性,将覆铜面的个数设置为三个,一个覆铜面的面积大于其余两个覆铜面,用于焊接待测芯片,且该覆铜面的侧方设置有引出部,引出部作为第二电极,其余两个覆铜面分别作为第一电极和第三电极。当然,若待测芯片如FRD产品只有两个电极,则有一个覆铜面空置。
在一些实施方式中,所述的引出所述待测芯片的各个电极,具体包括:
通过打线机对所述待测芯片进行打线,使所述待测芯片分别与所述第一电极和所述第三电极连接。
具体的,在引出待测芯片的各个电极时,可以有多种方式,如可以通过打线机对待测芯片进行打线,使待测芯片的栅极、源极分别与第一电极和第三电极连接。
在一些实施方式中,所述的通过打线机对所述待测芯片进行打线之后,还包括:
在所述第一电极、所述第二电极和所述第三电极上焊接引脚,通过所述引脚将所述待测芯片与测试机台连接;或,
通过引线夹将所述待测芯片与测试机台连接。
在引出待测芯片的电极后,与测试机台进行连接时,可以在第一电极、第二电极和第三电极上焊接引脚,通过引脚将待测芯片与测试机台通过插接的方式进行连接;另外,也可以不设置引脚,而通过引线夹将待测芯片与测试机台连接,在此不作限制。
在一些实施方式中,所述的引出所述待测芯片的各个电极,具体包括:
将陶瓷覆铜板放置于测试基座上;
通过探针压接的方式引出所述待测芯片的各个电极;
将所述测试机座与测试机台连接。
另外,在引出待测芯片的各个电极时,也可以将陶瓷覆铜板放置于测试基座上,通过探针压接的方式引出待测芯片的各个电极。相应的,在连接测试机台时,可以直接将测试机座与测试机台连接。
另外,本发明还提供一种功率芯片快速测试系统,包括:
设计模块,用于设计陶瓷覆铜板,所述陶瓷覆铜板具有若干个彼此绝缘的覆铜面;
焊接模块,用于将待测芯片焊接在一个所述覆铜面上;
引出模块,用于通过其余的所述覆铜面引出所述待测芯片的各个电极;
测试模块,用于根据测试需求对所述待测芯片进行静态、动态及耐量测试。
通过设计陶瓷覆铜板,使陶瓷覆铜板具有若干个彼此绝缘的覆铜面,将待测芯片焊接在其中一个所述覆铜面上,并通过其余的覆铜面引出待测芯片的各个电极,使得在测试时,能够直接根据测试需求对待测芯片进行静态、动态及耐量测试,不需要对待测芯片进行封装,测试效率更高,同时,能够满足不同类型和不同尺寸的功率芯片的测试,通用性更强。
在一些实施方式中,所述焊接模块包括:
加热台,所述加热台用于在所述覆铜面上放置焊锡片,所述焊锡片上叠放所述待测芯片后,对将所述陶瓷覆铜板进行加热;或,
所述加热台用于在所述覆铜面上放置焊锡片后,对所述陶瓷覆铜板置于加热台上进行加热,以用于将所述待测芯片放置在熔化的所述焊锡片上。
在一些实施方式中,所述测试模块包括:
测试机台,所述测试机台通过焊接在所述待测芯片各个电极上的引脚与所述待测芯片连接;或,
所述测试机台通过测试机座与所述待测芯片连接,所述陶瓷覆铜板放置于测试基座上。
根据本发明提供的一种功率芯片快速测试方法及系统,通过设计陶瓷覆铜板,使陶瓷覆铜板具有若干个彼此绝缘的覆铜面,将待测芯片焊接在其中一个所述覆铜面上,并通过其余的覆铜面引出待测芯片的各个电极,使得在测试时,能够直接根据测试需求对待测芯片进行静态、动态及耐量测试,不需要对待测芯片进行封装,测试效率更高,同时,能够满足不同类型和不同尺寸的功率芯片的测试,通用性更强。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对本方案的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明实施例的整体流程示意图;
图2是本发明实施例的陶瓷覆铜板结构示意图;
图3是本发明实施例的焊锡片放置结构示意图;
图4是本发明实施例的加热台加热结构示意图;
图5是本发明实施例的待测芯片烧结后结构示意图;
图6是本发明实施例的待测芯片打线结构示意图。
图中标号:1-陶瓷覆铜板;2-覆铜面;3-待测芯片;4-焊锡片;5-第一电极;6-第二电极;7-第三电极;8-加热台。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
在一个实施例中,参考说明书附图图1至图3,本发明提供一种功率芯片快速测试方法,包括步骤:
S1、设计陶瓷覆铜板,陶瓷覆铜板具有若干个彼此绝缘的覆铜面。
S2、将待测芯片焊接在一个覆铜面上,并通过其余的覆铜面引出待测芯片的各个电极。
S3、根据测试需求对待测芯片进行静态、动态及耐量测试。
IGBT、MOSFET、FRD这一类的功率器件产品,由于晶圆级可进行的测试项目有限(比如无法进行大电流的静动态测试以及耐量测试等),常规情况下在晶圆生产完成后,需要对晶圆上的晶粒(芯片)进行封装,封装后进行静、动态参数以及耐量等性能的测试评估。但是,由于芯片封装需要一定的周期,同时封装形式也会对可封装的芯片尺寸有所限制,导致芯片的测试效率较低,且适用性较差。
本方案通过设计陶瓷覆铜板1,使陶瓷覆铜板1具有若干个彼此绝缘的覆铜面2,将待测芯片3焊接在其中一个覆铜面2上,并通过其余的覆铜面2引出待测芯片3的各个电极,使得在测试时,能够直接根据测试需求对待测芯片3进行静态、动态及耐量测试,不需要对待测芯片3进行封装,测试效率更高,同时,能够满足不同类型和不同尺寸的功率芯片的测试,通用性更强。
在本方案中,将待测芯片焊接在覆铜面上采用简易焊接方法,相比于现有技术中需要专业设备的芯片烧结焊接,本方案无需专业设备,且效率更高,从而提高功率芯片的测试周期。
具体的,在一个实施例中,本方案可以采用的一种简易焊接方法,参考说明书附图图4和图5,将待测芯片3焊接在覆铜面2上,具体包括:
在覆铜面2上放置焊锡片4;在焊锡片4上叠放待测芯片3;将陶瓷覆铜板1置于加热台8上进行加热;待焊锡片4熔化后,对陶瓷覆铜板1进行自然冷却。
具体的,在焊接待测芯片3时,有多种焊接方式,如可以在覆铜面2上放置焊锡片4,焊锡片4裁剪成比待测芯片3略大一圈的尺寸,再在焊锡片4上叠放待测芯片3,将覆盖了待测芯片3和焊锡片4的陶瓷覆铜板1置于加热台8上进行加热(加热温度需要超过选取的焊锡片4的熔点,一般200℃-350℃),待焊锡片4熔化后,关闭加热台8,对陶瓷覆铜板1进行自然冷却,冷却后即实现了待测芯片3与陶瓷覆铜板1的快速烧结焊接。
在一个实施例中,本方案可以采用的另一种简易焊接方法,将待测芯片3焊接在覆铜面2上,具体包括:
在覆铜面2上放置焊锡片4;将陶瓷覆铜板1置于加热台8上进行加热;待焊锡片4熔化后,将待测芯片3放置在熔化的焊锡片4上,并进行自然冷却。
另外,在焊接待测芯片3时,还可以在覆铜面2上放置焊锡片4,焊锡片4裁剪成比待测芯片3略大一圈的尺寸,将放置了焊锡片4的陶瓷覆铜板1置于加热台8上进行加热(加热温度需要超过选取的焊锡片4的熔点,一般200℃-350℃),待焊锡片4熔化后,通过镊子轻轻的将待测芯片3放置在熔化的焊锡片4上,关闭加热台8,并进行自然冷却,冷却后即实现了待测芯片3与陶瓷覆铜板1的快速烧结焊接。
在一个实施例中,参考说明书附图图2和图3,覆铜面2的个数为三个,一个覆铜面2的面积大于其余两个覆铜面2,用于焊接待测芯片3。
用于焊接待测芯片3的覆铜面2的侧方设置有引出部,作为第二电极6,其余两个覆铜面2分别作为第一电极5和第三电极7。
由于常用的功率芯片如IGBT、MOSFET产品有三个电极,FRD产品有两个电极,为了保证测试的通用性,将覆铜面2的个数设置为三个,一个覆铜面2的面积大于其余两个覆铜面2,用于焊接待测芯片3,且该覆铜面2的侧方设置有引出部,引出部作为第二电极6,其余两个覆铜面2分别作为第一电极5和第三电极7。当然,若待测芯片3如FRD产品只有两个电极,则有一个覆铜面2空置。
在一个实施例中,参考说明书附图图6,引出待测芯片3的各个电极,具体包括:
通过打线机对待测芯片3进行打线,使待测芯片3分别与第一电极5和第三电极7连接。
具体的,在引出待测芯片3的各个电极时,可以有多种方式,如可以通过打线机对待测芯片3进行打线,使待测芯片3的栅极、源极分别与第一电极5和第三电极7连接。
在一个实施例中,通过打线机对待测芯片3进行打线之后,还包括:
在第一电极5、第二电极6和第三电极7上焊接引脚,通过引脚将待测芯片3与测试机台连接;或,通过引线夹将待测芯片3与测试机台连接。
在引出待测芯片3的电极后,与测试机台进行连接时,可以在第一电极5、第二电极6和第三电极7上焊接引脚,通过引脚将待测芯片3与测试机台通过插接的方式进行连接;另外,也可以不设置引脚,而通过引线夹将待测芯片3与测试机台连接,在此不作限制。
在一个实施例中,引出待测芯片3的各个电极,具体包括:
将陶瓷覆铜板1放置于测试基座上;通过探针压接的方式引出待测芯片3的各个电极;将测试机座与测试机台连接。
另外,在引出待测芯片3的各个电极时,也可以将陶瓷覆铜板1放置于测试基座上,通过探针压接的方式引出待测芯片3的各个电极。相应的,在连接测试机台时,可以直接将测试机座与测试机台连接。
另外,本发明还提供一种功率芯片快速测试系统,包括设计模块、焊接模块、引出模块和测试模块。
设计模块用于设计陶瓷覆铜板1,陶瓷覆铜板1具有若干个彼此绝缘的覆铜面2。
焊接模块用于将待测芯片3焊接在一个覆铜面2上;引出模块用于通过其余的覆铜面2引出待测芯片3的各个电极。
测试模块用于根据测试需求对待测芯片3进行静态、动态及耐量测试。
IGBT、MOSFET、FRD这一类的功率器件产品,由于晶圆级可进行的测试项目有限(比如无法进行大电流的静动态测试以及耐量测试等),常规情况下在晶圆生产完成后,需要对晶圆上的晶粒(芯片)进行封装,封装后进行静、动态参数以及耐量等性能的测试评估。但是,由于芯片封装需要一定的周期,同时封装形式也会对可封装的芯片尺寸有所限制,导致芯片的测试效率较低,且适用性较差。
本方案通过设计陶瓷覆铜板1,使陶瓷覆铜板1具有若干个彼此绝缘的覆铜面2,将待测芯片3焊接在其中一个覆铜面2上,并通过其余的覆铜面2引出待测芯片3的各个电极,使得在测试时,能够直接根据测试需求对待测芯片3进行静态、动态及耐量测试,不需要对待测芯片3进行封装,测试效率更高,同时,能够满足不同类型和不同尺寸的功率芯片的测试,通用性更强。
在一个实施例中,参考说明书附图图4和图5,焊接模块包括加热台8,加热台8用于在覆铜面2上放置焊锡片4,焊锡片4上叠放待测芯片3后,对将陶瓷覆铜板1进行加热;或,加热台8用于在覆铜面2上放置焊锡片4后,对陶瓷覆铜板1置于加热台8上进行加热,以用于将待测芯片3放置在熔化的焊锡片4上。
具体的,在焊接待测芯片3时,有多种焊接方式,如可以在覆铜面2上放置焊锡片4,焊锡片4裁剪成比待测芯片3略大一圈的尺寸,再在焊锡片4上叠放待测芯片3,将覆盖了待测芯片3和焊锡片4的陶瓷覆铜板1置于加热台8上进行加热(加热温度需要超过选取的焊锡片4的熔点,一般200℃-350℃),待焊锡片4熔化后,关闭加热台8,对陶瓷覆铜板1进行自然冷却,冷却后即实现了待测芯片3与陶瓷覆铜板1的快速烧结焊接。
另外,在焊接待测芯片3时,还可以在覆铜面2上放置焊锡片4,焊锡片4裁剪成比待测芯片3略大一圈的尺寸,将放置了焊锡片4的陶瓷覆铜板1置于加热台8上进行加热(加热温度需要超过选取的焊锡片4的熔点,一般200℃-350℃),待焊锡片4熔化后,通过镊子轻轻的将待测芯片3放置在熔化的焊锡片4上,关闭加热台8,并进行自然冷却,冷却后即实现了待测芯片3与陶瓷覆铜板1的快速烧结焊接。
在一个实施例中,测试模块包括测试机台,测试机台通过焊接在待测芯片3各个电极上的引脚与待测芯片3连接;或,测试机台通过测试机座与待测芯片3连接,陶瓷覆铜板1放置于测试基座上。
在引出待测芯片3的电极后,与测试机台进行连接时,可以在第一电极5、第二电极6和第三电极7上焊接引脚,通过引脚将待测芯片3与测试机台通过插接的方式进行连接;另外,也可以不设置引脚,而通过引线夹将待测芯片3与测试机台连接,在此不作限制。
另外,在引出待测芯片3的各个电极时,也可以将陶瓷覆铜板1放置于测试基座上,通过探针压接的方式引出待测芯片3的各个电极。相应的,在连接测试机台时,可以直接将测试机座与测试机台连接。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种功率芯片快速测试方法,其特征在于,包括步骤:
设计陶瓷覆铜板,所述陶瓷覆铜板具有若干个彼此绝缘的覆铜面;
将待测芯片焊接在一个所述覆铜面上,并通过其余的所述覆铜面引出所述待测芯片的各个电极;
根据测试需求对所述待测芯片进行静态、动态及耐量测试。
2.根据权利要求1所述的功率芯片快速测试方法,其特征在于,所述的将待测芯片焊接在所述覆铜面上,具体包括:
在所述覆铜面上放置焊锡片;
在所述焊锡片上叠放所述待测芯片;
将所述陶瓷覆铜板置于加热台上进行加热;
待所述焊锡片熔化后,对所述陶瓷覆铜板进行自然冷却。
3.根据权利要求1所述的功率芯片快速测试方法,其特征在于,所述的将待测芯片焊接在所述覆铜面上,具体包括:
在所述覆铜面上放置焊锡片;
将所述陶瓷覆铜板置于加热台上进行加热;
待所述焊锡片熔化后,将所述待测芯片放置在熔化的所述焊锡片上,并进行自然冷却。
4.根据权利要求1所述的功率芯片快速测试方法,其特征在于,所述覆铜面的个数为三个,一个所述覆铜面的面积大于其余两个所述覆铜面,用于焊接所述待测芯片;
用于焊接所述待测芯片的所述覆铜面的侧方设置有引出部,作为第二电极,其余两个所述覆铜面分别作为第一电极和第三电极。
5.根据权利要求4所述的功率芯片快速测试方法,其特征在于,所述的引出所述待测芯片的各个电极,具体包括:
通过打线机对所述待测芯片进行打线,使所述待测芯片分别与所述第一电极和所述第三电极连接。
6.根据权利要求5所述的功率芯片快速测试方法,其特征在于,所述的通过打线机对所述待测芯片进行打线之后,还包括:
在所述第一电极、所述第二电极和所述第三电极上焊接引脚,通过所述引脚将所述待测芯片与测试机台连接;或,
通过引线夹将所述待测芯片与测试机台连接。
7.根据权利要求4所述的功率芯片快速测试方法,其特征在于,所述的引出所述待测芯片的各个电极,具体包括:
将陶瓷覆铜板放置于测试基座上;
通过探针压接的方式引出所述待测芯片的各个电极;
将所述测试机座与测试机台连接。
8.一种功率芯片快速测试系统,其特征在于,包括:
设计模块,用于设计陶瓷覆铜板,所述陶瓷覆铜板具有若干个彼此绝缘的覆铜面;
焊接模块,用于将待测芯片焊接在一个所述覆铜面上;
引出模块,用于通过其余的所述覆铜面引出所述待测芯片的各个电极;
测试模块,用于根据测试需求对所述待测芯片进行静态、动态及耐量测试。
9.根据权利要求8所述的功率芯片快速测试系统,其特征在于,所述焊接模块包括:
加热台,所述加热台用于在所述覆铜面上放置焊锡片,所述焊锡片上叠放所述待测芯片后,对将所述陶瓷覆铜板进行加热;或,
所述加热台用于在所述覆铜面上放置焊锡片后,对所述陶瓷覆铜板置于加热台上进行加热,以用于将所述待测芯片放置在熔化的所述焊锡片上。
10.根据权利要求8所述的功率芯片快速测试系统,其特征在于,所述测试模块包括:
测试机台,所述测试机台通过焊接在所述待测芯片各个电极上的引脚与所述待测芯片连接;或,
所述测试机台通过测试机座与所述待测芯片连接,所述陶瓷覆铜板放置于测试基座上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111655634.7A CN114325332A (zh) | 2021-12-30 | 2021-12-30 | 功率芯片快速测试方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111655634.7A CN114325332A (zh) | 2021-12-30 | 2021-12-30 | 功率芯片快速测试方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114325332A true CN114325332A (zh) | 2022-04-12 |
Family
ID=81019182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111655634.7A Pending CN114325332A (zh) | 2021-12-30 | 2021-12-30 | 功率芯片快速测试方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114325332A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10115659A (ja) * | 1996-10-14 | 1998-05-06 | Hitachi Ltd | ベアチップテスト用治具 |
JP2000086368A (ja) * | 1998-09-16 | 2000-03-28 | Fuji Electric Co Ltd | 窒化物セラミックス基板 |
JP2000323618A (ja) * | 1999-05-07 | 2000-11-24 | Sumitomo Electric Ind Ltd | 銅回路接合基板及びその製造方法 |
DE10211831A1 (de) * | 2002-03-16 | 2003-10-09 | Semikron Elektronik Gmbh | Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen |
CN103954804A (zh) * | 2014-04-10 | 2014-07-30 | 中国科学院电工研究所 | 一种功率半导体芯片测试用覆铜陶瓷基板 |
JP2014154571A (ja) * | 2013-02-05 | 2014-08-25 | Nippon Steel & Sumikin Electronics Devices Inc | パワーモジュール用基板 |
CN111785644A (zh) * | 2020-06-29 | 2020-10-16 | 江苏富乐德半导体科技有限公司 | 一种激光熔覆制备预焊覆铜陶瓷基板方法 |
-
2021
- 2021-12-30 CN CN202111655634.7A patent/CN114325332A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10115659A (ja) * | 1996-10-14 | 1998-05-06 | Hitachi Ltd | ベアチップテスト用治具 |
JP2000086368A (ja) * | 1998-09-16 | 2000-03-28 | Fuji Electric Co Ltd | 窒化物セラミックス基板 |
JP2000323618A (ja) * | 1999-05-07 | 2000-11-24 | Sumitomo Electric Ind Ltd | 銅回路接合基板及びその製造方法 |
DE10211831A1 (de) * | 2002-03-16 | 2003-10-09 | Semikron Elektronik Gmbh | Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen |
JP2014154571A (ja) * | 2013-02-05 | 2014-08-25 | Nippon Steel & Sumikin Electronics Devices Inc | パワーモジュール用基板 |
CN103954804A (zh) * | 2014-04-10 | 2014-07-30 | 中国科学院电工研究所 | 一种功率半导体芯片测试用覆铜陶瓷基板 |
CN111785644A (zh) * | 2020-06-29 | 2020-10-16 | 江苏富乐德半导体科技有限公司 | 一种激光熔覆制备预焊覆铜陶瓷基板方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107170718B (zh) | 半导体模块 | |
Liang et al. | A phase-leg power module packaged with optimized planar interconnections and integrated double-sided cooling | |
US7605456B2 (en) | Inverter unit | |
US10128167B2 (en) | Semiconductor module and manufacturing method of semiconductor module | |
US5383269A (en) | Method of making three dimensional integrated circuit interconnect module | |
Xu et al. | Development of an ultra-high density power chip on bus (PCoB) module | |
KR20050100656A (ko) | 박막 다중 반도체 다이 패키지 | |
Liu et al. | Design and characterizations of a planar multichip half-bridge power module by pressureless sintering of nanosilver paste | |
CN112885804B (zh) | 贴片式光伏旁路模块及其封装工艺 | |
CN114325332A (zh) | 功率芯片快速测试方法及系统 | |
Li | Packaging design of IGBT power module using novel switching cells | |
JPH07307354A (ja) | 半導体製造治具とそれを用いた半導体装置の製造方法 | |
Lim et al. | Design and experimental evaluation of transfer-molded 650 V super-junction MOSFET power module for industrial applications | |
JP4039258B2 (ja) | 電力用半導体装置 | |
CN216411361U (zh) | 一种用于并行测试igbt芯片和frd芯片的测试夹具 | |
CN114334909A (zh) | 功率芯片快速测试基板 | |
Chao et al. | 600V, 450A IGBT power module for 50kw electrical vehicle | |
Cole et al. | Packaging of high frequency, high temperature silicon carbide (SiC) multichip power module (MCPM) bi-directional battery chargers for next generation hybrid electric vehicles | |
CN107305852B (zh) | 一种基于开关特性测量的igbt芯片筛选结构 | |
CN210516706U (zh) | 一种新型功率器件的封装结构 | |
CN115023791A (zh) | 半导体芯片封装件和组装方法 | |
CN216848052U (zh) | 功率芯片快速测试基板结构 | |
CN111081672A (zh) | 一种新型芯片封装体及其封装方法 | |
Deshpande et al. | Si-IGBT and SiC-MOSFET hybrid switch-based 1.7 kV half-bridge power module | |
Xu | Development of Advanced SiC Power Modules. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |