CN103954804A - 一种功率半导体芯片测试用覆铜陶瓷基板 - Google Patents

一种功率半导体芯片测试用覆铜陶瓷基板 Download PDF

Info

Publication number
CN103954804A
CN103954804A CN201410142703.8A CN201410142703A CN103954804A CN 103954804 A CN103954804 A CN 103954804A CN 201410142703 A CN201410142703 A CN 201410142703A CN 103954804 A CN103954804 A CN 103954804A
Authority
CN
China
Prior art keywords
chip
gate pole
measured
region
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410142703.8A
Other languages
English (en)
Other versions
CN103954804B (zh
Inventor
张瑾
仇志杰
温旭辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electrical Engineering of CAS
Original Assignee
Institute of Electrical Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electrical Engineering of CAS filed Critical Institute of Electrical Engineering of CAS
Priority to CN201410142703.8A priority Critical patent/CN103954804B/zh
Publication of CN103954804A publication Critical patent/CN103954804A/zh
Application granted granted Critical
Publication of CN103954804B publication Critical patent/CN103954804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种功率半导体芯片测试用覆铜陶瓷基板，自上而下依次为：上铜层（0101）、陶瓷层（0102）、下铜层（0103）。上铜层（0101）刻蚀有正电极区（0201）、公共电极区（0202）、负电极区（0203）、第一门极区（0204）、第二门极区（0205），以及门极桥接区（0206），六个电路区域之间有绝缘沟道（0209）。第一门极区（0204）位于上铜层（0101）的左端，第一门极区（0204）的上方和右方为正电极区（0201），第一门极区（0204）的下方为公共电极区（0202）。公共电极区（0202）的右侧为负电极区（0203）。负电极区（0203）的左侧及下方为公共电极区（0202），右侧为第二门极区（0205）。门极桥接区（0206）位于负电极区（0203）内部，并且，门极桥接区（0206）位于覆铜陶瓷基板（01）的横轴中心线上。

Description

一种功率半导体芯片测试用覆铜陶瓷基板
技术领域
本发明涉及一种用于功率半导体芯片静态及动态电气参数测试的覆铜陶瓷基板。
背景技术
功率半导体芯片，如绝缘栅双极晶体管（IGBT）芯片、场效应晶体管（MOSFET）芯片、快恢复二极管（FRD）芯片等是生产功率半导体模块产品的核心元件，它们的性能优劣直接决定了模块产品的品质。功率半导体芯片在研发阶段需要对其进行各项测试，其中以静态及动态电气参数测试最为关键。由于静态电气参数测试仅测试芯片的稳态电气性能，因此对测试工装的设计及测试线路长度要求并不高，测试人员可以通过普通导线或芯片探针台将被测芯片接入半导体测试设备完成手动或全自动测试；但是对于动态电气参数测试，在测试过程中高电压及大电流往往同时存在，且产生极高的电流变化率，如果引线过长或测试工装设计不当，测试回路上的杂散电感会激发出非常高的尖峰电压，一旦尖峰电压超过被测芯片的耐压能力，将损坏被测芯片。因此，对芯片进行动态参数测试时，要求被测芯片与测试设备间的引线应尽可能短，回路杂散电感应尽可能小。
为了实现芯片的动态参数测试，通常都是将芯片封装成模块产品后，再利用专用工装进行测试，如CN201886038U“一种优化设计的功率模块测试夹具”。但是整个芯片的研发周期非常长，测试工作量巨大，如果采取先封装后测试的方案，势必要花费大量的封装成本及时间成本。
发明内容
本发明的目的是为了克服现有技术需要先将功率半导体芯片封装成模块产品然后再进行测试所带来的封装成本和时间成本高，以及测试回路杂散电感较大的缺点，提出一种功率半导体芯片电气参数测试用覆铜陶瓷基板。使用本发明提出的覆铜陶瓷基板，并与专用测试工装配合测试芯片，可以不必将芯片封装成模块即可实现电气参数测试，特别是动态电气参数测试，这样一方面提高了芯片的测试效率，另一方面也大幅降低了芯片的测试成本。
本发明功率半导体芯片测试用覆铜陶瓷基板由三层结构组成，自上而下依次为上铜层、陶瓷层以及下铜层。上铜层的下方为陶瓷层，陶瓷层的作用是实现上铜层与下铜层的电气绝缘。
陶瓷层的下方为下铜层，下铜层的作用是固定整块覆铜陶瓷基板。
所述的上铜层刻蚀有电路图形，包括六个独立的电路区域：正电极区、公共电极区、负电极区、第一门极区、第二门极区，以及门极桥接区；六个独立的电路区域之间均刻蚀有绝缘沟道。
门极桥接区位于负电极区的内部，与负电极区通过绝缘沟道实现彼此之间的绝缘，并且，门极桥接区位于整块覆铜陶瓷基板的横轴中心线上。
所述的第一门极区呈“凸”字形，“凸”字形凸出的区域用于连接第一待测芯片上表面的门极。第一门极区位于上铜层的最左端，第一门极区的上方和右方均为正电极区，第一门极区的下方为公共电极区。
正电极区焊接有第一待测芯片，公共电极区焊接有第二待测芯片。
所述的正电极区呈“L”形，其表面刻蚀有4个第一焊接区标识孔，这4个标识孔为一组，用于指示第一待测芯片的焊接位置。4个第一焊接区标识孔中，其中两个分别位于正电极区“L”形长边的两个顶点处，其余两个标识孔与所述的“L”形长边两个顶点处的标识孔以基板横轴中心线为基准呈对称分布。也即，第一焊接区标识孔的几何中心位于基板横轴中心线上。正电极区的左侧为第一门极区，其右侧及下方为公共电极区。
所述的公共电极区呈“山”字形，其表面刻蚀有4个第二焊接区标识孔，这4个标识孔为一组，用于指示第二待测芯片的焊接位置。4个第二焊接区标识孔中的两个位于公共电极区“山”字形长竖边上，并且与位于正电极区“L”形长边的两个顶点处的两个第一焊接区标识孔处在一条水平线上，其余两个第二焊接区标识孔与上面所述的两个位于“山”字形公共电极区（0202）的长竖边上的第二焊接区标识孔以整块基板横轴中心线为基准呈对称分布。并且，第二焊接区标识孔的几何中心位于整个覆铜陶瓷基板的几何中心处。公共电极区的左侧为正电极区，右侧为负电极区。
所述的负电极区呈“L”形。由于第二待测芯片焊接到公共电极区后，第二待测芯片上表面的门极距离第二门极区较远，因此负电极区的表面还刻蚀有门极桥接区，用于方便地将第二待测芯片的门极与第二门极区连接起来。门极桥接区位于负电极区的内部，与负电极区通过绝缘沟道实现彼此之间的绝缘，并且，门极桥接区位于基板横轴中心线上。负电极区的左侧及下方均为公共电极区，右侧为第二门极区。
所述的第二门极区呈“凸”字形，“凸”字形凸出的区域用于连接门极桥接区。第二门极区位于覆铜陶瓷基板的最右侧，其上方及左侧均为负电极区，下方为公共电极区。
附图说明
图1覆铜陶瓷基板剖面结构示意图；
图2上铜层电路结构示意图；
图3半桥测试电路结构图；
图4待测芯片焊接位置示意图；
图5待测芯片与覆铜陶瓷基板互联示意图；
图6第一待测芯片门极驱动回路示意图；
图7第二待测芯片门极驱动回路示意图；
图8覆铜陶瓷基板与测试工装配合使用示意图。
具体实施方式
以下结合附图和具体实施方式进一步说明本发明。
本发明提出的功率半导体芯片测试用覆铜陶瓷基板，由三层结构组成，如图1所示，自上而下依次为上铜层0101、陶瓷层0102以及下铜层0103。
上铜层0101的下方为陶瓷层0102，陶瓷层0102的作用是实现上铜层0101与下铜层0103的电气绝缘。
陶瓷层0102的下方为下铜层0103，下铜层0103的作用是固定整块覆铜陶瓷基板。
所述的上铜层0101刻蚀有电路图形。如图2所示，上铜层0101的电路图形包括六个独立的电路区域：正电极区0201，公共电极区0202，负电极区0203，第一门极区0204，第二门极区0205，以及门极桥接区0206，这些电路区域之间均刻蚀有绝缘沟道0209，为了起到良好的绝缘效果，绝缘沟道0209的宽度通常不小于1mm。
正电极区0201焊接有第一待测芯片03。公共电极区0202焊接有第二待测芯片04。
所述的第一门极区0204呈“凸”字形，“凸”字形凸出的区域用于连接第一待测芯片03的门极0302。第一门极区0204位于上铜层0101的最左端，其上方和右方均为正电极区0201，其下方为公共电极区0202。
所述的正电极区0201呈“L”形，其表面刻蚀有4个椭圆形第一焊接区标识孔0207，这4个标识孔为一组，用于指示第一待测芯片03的焊接位置。4个第一焊接区标识孔0207中的两个分别位于正电极区0201“L”形长边的两个顶点处，其余两个标识孔与所述的两个“L”形长边顶点处的标识孔以基板横轴中心线0212为基准呈对称分布。正电极区0201的左侧为第一门极区0204，正电极区0201的右侧及下方均为公共电极区0202。
第一焊接区标识孔0207的几何中心0210位于覆铜陶瓷基板01的横轴中心线0212上。
所述的公共电极区0202呈“山”字形，其表面刻蚀有4个椭圆形第二焊接区标识孔0208，这4个标识孔为一组，用于指示第二待测芯片04的焊接位置。4个第二焊接区标识孔0208中的两个位于公共电极区0202“山”字形的长竖边上，并且与位于正电极区0201“L”形长边的两个顶点处的两个第一焊接区标识孔处在一条水平线上，其余两个第二焊接区标识孔与所述的两个位于“山”字形公共电极区（0202）的长竖边上第二焊接区标识孔以基板横轴中心线0212为基准呈对称分布。公共电极区0202的左侧为正电极区0201，右侧为负电极区0203。
第二焊接区标识孔0208的几何中心0211为覆铜陶瓷基板01的几何中心，即基板横轴中心线0212与纵轴中心线0213的交点。
所述的负电极区0203呈“L”形。由于第二待测芯片04焊接到公共电极区0202后，第二待测芯片04的门极0402距离第二门极区0205较远，因此负电极区0203的表面还刻蚀有门极桥接区0206，用于将第二待测芯片04的门极0402与第二门极区0205连接起来。负电极区0203的左侧及下方均为公共电极区0202，右侧为第二门极区0205。
所述的第二门极区0205呈“凸”字形，“凸”字形的第二门极区0205凸出的区域用于连接门极桥接区0206。第二门极区0205位于覆铜陶瓷基板01的最右侧，其上方及左侧为负电极区0203，下方为公共电极区0202。
如图3所示，第一待测芯片03和第二待测芯片04可以是两只主动型功率半导体芯片，如IGBT、MOSFET等；也可以一只是主动型元件，另一只是被动型元件，如FRD芯片。第一待测芯片03、第二待测芯片04与覆铜陶瓷基板01实现互联后，组成图3所示的半桥电路结构，以同时实现静态及动态电气参数测试。
第一待测芯片03及第二待测芯片04与覆铜陶瓷基板01实现互联的方法如下：
1）第一待测芯片03的下表面通过钎焊焊接到第一焊接区的4个标识孔0207环绕而成的焊接区域，且焊接在该区域的中央位置处，如图4所示。
2）第二待测芯片04下表面通过钎焊焊接到第二焊接区的4个标识孔0208环绕而成的焊接区域，且焊接在该区域的中央位置处，如图4所示。
3）第一待测芯片03上表面的发射极0301通过4根键合线0501连接到“山”字形公共电极区0202的中央凸出部位，第一待测芯片03上表面的门极0302，通过1根键合线0502连接到“凸”字形第一门极区0204的凸出部位，如图5所示。
4）第二待测芯片04上表面的发射极0401通过4根键合线0503连接到负电极区0203“L”形长边的凸出部位，第二待测芯片04上表面的门极0402，首先通过1根键合线0504先连接到门极桥接区0206，然后从门极桥接区0206连接到“凸”字形第二门极区0205的凸出部位，如图5所示。
需要进一步说明的是，由于第一待测芯片03焊接在了第一焊接区标识孔0207环绕而成的焊接区域的中央位置处，故第一待测芯片03的门极驱动回路路径06如图6所示；由于第二待测芯片04焊接在第二焊接区标识孔0208环绕而成的焊接区域的中央位置处，故第二待测芯片04的门极驱动回路路径07如图7所示。如图6和图7所示，两条回路路径的周长完全相同，这样就消除了由于驱动回路长度差异引起的两只芯片测试结果的不同，这一点对于动态参数测试尤为重要。
使用本发明测试功率半导体芯片的步骤如下：
1.将承载有第一待测芯片03和第二待测芯片04的覆铜陶瓷基板01放入与之匹配的测试工装08内，测试工装08内部的多只弹簧探针0801分别与覆铜陶瓷基板01的上铜层0101的正电极区0201，公共电极区0202，负电极区0203，第一门极区0204以及第二门极区0205接触，如图8所示；
2.将测试工装08的电极插头0802连接到外部测试设备相应的测试端口；
3.使用外部测试设备对第一待测芯片03和第二待测芯片04进行测试；
4.测试完毕后，从外部测试设备上拔除测试工装08，接着从测试工装08内取出覆铜陶瓷基板01；
更换承载有新的待测试的第一待测芯片03和第二待测芯片04的覆铜陶瓷基板01，重复所述步骤1～4进行测试。

Claims (7)

1.一种功率半导体芯片测试用覆铜陶瓷基板，其特征在于，所述的覆铜陶瓷基板由三层结构组成，自上而下依次为：上铜层（0101）、陶瓷层（0102）、下铜层（0103）；
上铜层（0101）的下方为陶瓷层（0102），陶瓷层（0102）的作用是实现上铜层（0101）与下铜层（0103）的电气绝缘；
陶瓷层（0102）的下方为下铜层（0103），下铜层（0103）的作用是固定覆铜陶瓷基板；
所述的上铜层（0101）刻蚀有电路图六个独立的电路区域：正电极区（0201）、公共电极区（0202）、负电极区（0203）、第一门极区（0204）、第二门极区（0205），以及门极桥接区（0206）；所述六个电路区域之间均刻蚀有绝缘沟道（0209）；
所述的第一门极区（0204）位于上铜层（0101）的最左端，第一门极区（0204）的上方和右方为正电极区（0201），第一门极区（0204）的下方为公共电极区（0202）；公共电极区（0202）的左侧为正电极区（0201），公共电极区（0202）的右侧为负电极区（0203）；负电极区（0203）的左侧及下方为公共电极区（0202），右侧为第二门极区（0205）；所述的门极桥接区（0206）位于负电极区（0203）内部，并且，门极桥接区（0206）位于覆铜陶瓷基板（01）的横轴中心线上。
2.根据权利要求1所述的功率半导体芯片测试用覆铜陶瓷基板，其特征在于，所述的第一门极区（0204）呈“凸”字形，该“凸”字形的凸出的区域用于连接第一待测芯片（03）的门极（0302）；所述的公共电极区（0202）焊接有第二待测芯片（04）；
所述的负电极区（0203）呈“L”形；
所述的第二门极区（0205）呈“凸”字形，“凸”字形的第二门极区（0205）凸出的区域用于连接门极桥接区（0206）。
3.根据权利要求1所述的功率半导体芯片测试用覆铜陶瓷基板，其特征在于，所述的正电极区（0201）呈“L”形，其表面刻蚀有4个第一焊接区标识孔（0207），这4个标识孔为一组，用于指示第一待测芯片（03）的焊接位置；4个第一焊接区标识孔中，其中两个分别位于正电极区（0201）“L”形长边的两个顶点处，其余两个标识孔与所述的“L”形长边两个顶点处的标识孔以基板横轴中心线（0212）为基准呈对称分布，即第一焊接区标识孔（0207）的几何中心位于基板横轴中心线（0212）上。
4.根据权利要求1所述的功率半导体芯片测试用覆铜陶瓷基板，其特征在于，所述的公共电极区（0202）呈“山”字形，其表面刻蚀有4个第二焊接区标识孔（0208），这4个标识孔为一组，用于指示第二待测芯片（04）的焊接位置；4个第二焊接区标识孔中的两个位于“山”字形公共电极区（0202）的长竖边上，并且与位于正电极区（0201）“L”形长边两个顶点处的两个第一焊接区标识孔处在一条水平线上，其余两个第二焊接区标识孔与上面所述的两个位于“山”字形公共电极区（0202）的长竖边上的第二焊接区标识孔以基板横轴中心线（0212）为基准呈对称分布；并且，第二焊接区标识孔（0208）的几何中心位于覆铜陶瓷基板（01）的几何中心，即基板横轴中心线（0212）与纵轴中心线（0213）的交点。
5.根据权利要求1所述的功率半导体芯片测试用覆铜陶瓷基板，其特征在于，所述的第一待测芯片（03）、第二待测芯片（04）与覆铜陶瓷基板（01）互联，组成半桥电路结构。
6.根据权利要求1所述的功率半导体芯片测试用覆铜陶瓷基板，其特征在于，所述的第一待测芯片（03）及第二待测芯片（04）与覆铜陶瓷基板（01）互联的方式如下：
1)第一待测芯片（03）的下表面焊接到第一焊接区的四个标识孔（0207）环绕而成的焊接区域，且焊接在该区域的中央位置处；
2)第二待测芯片（04）下表面焊接到第二焊接区的四个标识孔（0208）环绕而成的焊接区域，且焊接在该区域的中央位置处；
3)第一待测芯片（03）上表面的发射极（0301）通过4根键合线（0501）连接到“山”字形公共电极区（0202）的中央凸出部位，第一待测芯片（03）上表面的门极（0302）通过1根键合线（0502）连接到“凸”字形的第一门极区（0204）的凸出部位；
4)第二待测芯片（04）上表面的发射极（0401）通过4根键合线（0503）连接到负电极区（0203）“L”形长边的凸出部位，第二待测芯片（04）上表面的门极（0402）通过1根键合线（0504）首先连接到门极桥接区（0206），然后从门极桥接区（0206）连接到“凸”字形第二门极区（0205）的凸出部位。
7.根据权利要求1或5或6所述的功率半导体芯片测试用覆铜陶瓷基板，其特征在于，所述的第一待测芯片（03）和第二待测芯片（04）为功率半导体芯片。
CN201410142703.8A 2014-04-10 2014-04-10 一种功率半导体芯片测试用覆铜陶瓷基板 Active CN103954804B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410142703.8A CN103954804B (zh) 2014-04-10 2014-04-10 一种功率半导体芯片测试用覆铜陶瓷基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410142703.8A CN103954804B (zh) 2014-04-10 2014-04-10 一种功率半导体芯片测试用覆铜陶瓷基板

Publications (2)

Publication Number Publication Date
CN103954804A true CN103954804A (zh) 2014-07-30
CN103954804B CN103954804B (zh) 2016-08-24

Family

ID=51332102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410142703.8A Active CN103954804B (zh) 2014-04-10 2014-04-10 一种功率半导体芯片测试用覆铜陶瓷基板

Country Status (1)

Country Link
CN (1) CN103954804B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210290A (zh) * 2015-02-13 2017-09-26 株式会社日产Arc 半桥式功率半导体模块及其制造方法
CN114325332A (zh) * 2021-12-30 2022-04-12 上海埃积半导体有限公司 功率芯片快速测试方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767576A (en) * 1996-05-21 1998-06-16 Fuji Electric Co., Ltd. Semiconductor module with snap line
CN101582394A (zh) * 2009-04-02 2009-11-18 嘉兴斯达微电子有限公司 带门极电阻布局的功率mosfet模块
CN201417772Y (zh) * 2009-04-02 2010-03-03 嘉兴斯达微电子有限公司 带门极电阻布局的功率mosfet模块
CN201946588U (zh) * 2010-12-30 2011-08-24 比亚迪股份有限公司 一种功率半导体器件的封装结构
CN102820277A (zh) * 2012-08-22 2012-12-12 中国科学院电工研究所 一种igbt模块的覆铜陶瓷基板结构
JP2013157522A (ja) * 2012-01-31 2013-08-15 Fuji Electric Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の試験器具、半導体装置の試験方法および半導体装置の接続方法。
CN103594449A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 一种igbt模块的电路板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767576A (en) * 1996-05-21 1998-06-16 Fuji Electric Co., Ltd. Semiconductor module with snap line
CN101582394A (zh) * 2009-04-02 2009-11-18 嘉兴斯达微电子有限公司 带门极电阻布局的功率mosfet模块
CN201417772Y (zh) * 2009-04-02 2010-03-03 嘉兴斯达微电子有限公司 带门极电阻布局的功率mosfet模块
CN201946588U (zh) * 2010-12-30 2011-08-24 比亚迪股份有限公司 一种功率半导体器件的封装结构
JP2013157522A (ja) * 2012-01-31 2013-08-15 Fuji Electric Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の試験器具、半導体装置の試験方法および半導体装置の接続方法。
CN102820277A (zh) * 2012-08-22 2012-12-12 中国科学院电工研究所 一种igbt模块的覆铜陶瓷基板结构
CN103594449A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 一种igbt模块的电路板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
谢进 等: "氮化铝陶瓷覆铜基板的研制", 《硅酸盐学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210290A (zh) * 2015-02-13 2017-09-26 株式会社日产Arc 半桥式功率半导体模块及其制造方法
CN114325332A (zh) * 2021-12-30 2022-04-12 上海埃积半导体有限公司 功率芯片快速测试方法及系统

Also Published As

Publication number Publication date
CN103954804B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN103344791B (zh) 一种测试基板及采用该测试基板制造的探针卡
CN103163442B (zh) 一种晶圆测试方法
Frey et al. Electric field investigation in high voltage power modules using finite element simulations and partial discharge measurements
CN103743991A (zh) Pcb板的导电孔电性能测试方法及装置
CN103852707A (zh) 一种功率半导体芯片测试工装
CN102157415B (zh) 裸芯片的晶圆参数的测试方法
CN217522001U (zh) 测试结构、量子芯片
CN106206338A (zh) 印刷电路板及其测试方法以及制造半导体封装的方法
CN103954804A (zh) 一种功率半导体芯片测试用覆铜陶瓷基板
CN104282590A (zh) 半导体晶粒及其制备方法和检测该半导体晶粒裂缝的方法
CN106876366B (zh) 半导体测试结构及应力迁移测试方法
CN105277864B (zh) 半导体芯片的试验装置、试验方法及试验电路
CN102646721B (zh) 半导体装置及其试验方法
CN103076555A (zh) 一种芯片测试针架
CN203026497U (zh) 漏电测试结构
CN206148403U (zh) 基于开关特性测量的igbt芯片筛选结构
CN103441107B (zh) 半导体封装件及其制造方法
CN104218026B (zh) 半导体检测结构及检测方法
CN206819991U (zh) 半导体测试结构
CN102867796B (zh) 3d集成电路结构以及检测芯片结构是否对齐的方法
CN204807669U (zh) 多层测试模块及半导体器件母件
CN117558714B (zh) 混合键合封装结构、偏移量测试方法、贴片机
CN107656099A (zh) 一种针对压接型半导体芯片电气特性测试的施压夹具
CN105304515A (zh) 用于测试半导体管芯的方法和测试装置
CN106653717B (zh) 测试器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant