CN114303315A - 半导体装置及半导体装置的工作方法 - Google Patents

半导体装置及半导体装置的工作方法 Download PDF

Info

Publication number
CN114303315A
CN114303315A CN202080058947.1A CN202080058947A CN114303315A CN 114303315 A CN114303315 A CN 114303315A CN 202080058947 A CN202080058947 A CN 202080058947A CN 114303315 A CN114303315 A CN 114303315A
Authority
CN
China
Prior art keywords
transistor
oxide
insulator
conductor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080058947.1A
Other languages
English (en)
Inventor
高桥圭
青木健
上妻宗广
池田隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN114303315A publication Critical patent/CN114303315A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45362—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and drains only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种新颖的比较电路、新颖的放大电路、新颖的电池控制电路、新颖的电池保护电路、蓄电装置、半导体装置及电器等。第一晶体管的源极及漏极中的一个与第二晶体管的源极及漏极中的一个及第三晶体管的源极及漏极中的一个电连接，第三晶体管的源极及漏极中的另一个与第一输出端子电连接，第二晶体管的源极及漏极中的另一个与第二输出端子电连接，该半导体装置具有从第一输出端子及第二输出端子输出供应到第二晶体管的栅极的信号和供应到第三晶体管的栅极的信号的比较结果的功能，并且该半导体装置具有根据供应到第一晶体管的背栅极的电位而改变从第一输出端子输出的电位的功能。

Description

半导体装置及半导体装置的工作方法
技术领域
本发明的一个方式涉及一种半导体装置及半导体装置的工作方法。此外，本发明的一个方式涉及一种电池控制电路、电池保护电路、蓄电装置及电器。
本发明的一个方式不限定于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。此外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此，具体而言，作为本说明书所公开的本发明的一个方式的技术领域的例子，可以举出显示装置、发光装置、蓄电装置、摄像装置、存储装置、这些装置的驱动方法或这些装置的制造方法。
背景技术
蓄电装置(也称为电池、二次电池)被应用于小型电器、汽车等各种领域。随着电池的应用范围的扩大，利用将多个电池单元串联连接的多单元结构的电池堆叠的应用增多。
蓄电装置具备检测出过放电、过充电、过电流或短路等充放电时的异常的电路。如此，在进行电池的保护及控制的电路中，为了检测出充放电时的异常，取得电压或电流等的数据。此外，在这种电路中，根据被观察的数据，停止充放电或进行单元平衡等控制。
专利文献1公开了被用作电池保护电路的保护IC。在专利文献1所记载的保护IC中，公开了其内部设有多个比较器(Comparator)并对参考电压和连接有电池的端子的电压进行比较来检测出充放电时的异常的结构。
专利文献2公开了使用场效应晶体管的比较器。
[先行技术文献]
[专利文献]
[专利文献1]美国专利申请公开第2011-267726号说明书
[专利文献2]日本专利申请公开第2009-71653号公報
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种新颖的比较电路、新颖的放大电路、新颖的电池控制电路、新颖的电池保护电路、蓄电装置、半导体装置及电器等。此外，本发明的一个方式的目的之一是提供一种能够降低功耗的新颖的结构的比较电路、放大电路、电池控制电路、电池保护电路、蓄电装置、半导体装置及电器等。
注意，本发明的一个方式的目的不局限于上述目的。上述列举的目的并不妨碍其他目的的存在。此外，其他目的是上面没有提到而将在下面的记载中进行说明的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上面没有提到的目的。注意，本发明的一个方式实现上述目的及/或其他目的中的至少一个目的。
解决技术问题的手段
本发明的一个方式是一种半导体装置的工作方法，该半导体装置包括第一输出端子、第二输出端子、第一晶体管、第二晶体管以及第三晶体管，第一晶体管具有背栅极，第一晶体管的源极及漏极中的一个与第二晶体管的源极及漏极中的一个及第三晶体管的源极及漏极中的一个电连接，第三晶体管的源极及漏极中的另一个与第一输出端子电连接，第二晶体管的源极及漏极中的另一个与第二输出端子电连接，该半导体装置具有从第一输出端子及第二输出端子输出供应到第二晶体管的栅极的信号和供应到第三晶体管的栅极的信号的比较结果的功能，该工作方法包括如下步骤：背栅极被供应第一电位的第一步骤；以及背栅极被供应第二电位的第二步骤，并且在第一步骤中从第一输出端子输出的电位低于在第二步骤中从第一输出端子输出的电位。
此外，在上述结构中，第一晶体管优选在沟道形成区域中包含氧化物半导体。
此外，在上述结构中，在第二步骤中流过第一晶体管的源极与漏极之间的电流优选低于在第一步骤中流过第一晶体管的源极与漏极之间的电流。
此外，在上述结构中，优选的是，还包括第四晶体管、第五晶体管以及电容器，第四晶体管的源极及漏极中的一个与第一输出端子电连接，第五晶体管的源极及漏极中的一个与第四晶体管的栅极电连接，电容器的一个电极与第四晶体管的栅极电连接，另一个电极与第一输出端子电连接，并且在第一步骤及第二步骤中，第五晶体管处于关闭状态。
此外，在上述结构中，优选的是，第一晶体管的源极及漏极中的另一个被供应低电位信号，第四晶体管的源极及漏极中的另一个及第五晶体管的源极及漏极中的另一个被供应高电位信号。
此外，本发明的一个方式是一种半导体装置，该半导体装置包括第一输入端子、第二输入端子、第一输出端子、第二输出端子、第一晶体管、第二晶体管、第三晶体管以及选择电路，第一晶体管具有背栅极，选择电路具有选择两个以上的电位中的一个并将该一个电位供应到背栅极的功能，第二晶体管的栅极与第一输入端子电连接，第三晶体管的栅极与第二输入端子电连接，第一晶体管具有背栅极，第一晶体管的源极及漏极中的一个与第二晶体管的源极及漏极中的一个及第三晶体管的源极及漏极中的一个电连接，第三晶体管的源极及漏极中的另一个与第一输出端子电连接，第二晶体管的源极及漏极中的另一个与第二输出端子电连接，第一晶体管在沟道形成区域中包含氧化物半导体，该半导体装置具有从第一输出端子及第二输出端子输出供应到第一输入端子的信号和供应到第二输入端子的信号的比较结果的功能，并且该半导体装置具有通过降低从选择电路供应到背栅极的电位而降低从第一输出端子输出的电位的功能。
此外，在上述结构中，优选的是，还包括第四晶体管、第五晶体管以及电容器，第四晶体管的源极及漏极中的一个与第一输出端子电连接，第五晶体管的源极及漏极中的一个与第四晶体管的栅极电连接，电容器的一个电极与第四晶体管的栅极电连接，并且另一个电极与第一输出端子电连接。
此外，本发明的一个方式是一种蓄电系统，该蓄电系统包括上述半导体装置、存储装置以及二次电池，二次电池的正极与第一输入端子电连接，存储装置与第二输入端子电连接，存储装置具有保持供应到第二输入端子的信号的功能，并该蓄电系统具有根据供应到第一输入端子的信号和供应到第二输入端子的信号的比较结果而控制二次电池的充电及放电中的一个以上的功能。
发明效果
本发明的一个方式可以提供一种新颖的比较电路、新颖的放大电路、新颖的电池控制电路、新颖的电池保护电路、蓄电装置、半导体装置及电器等。此外，本发明的一个方式可以提供一种能够降低功耗的新颖的结构的比较电路、放大电路、电池控制电路、电池保护电路、蓄电装置、半导体装置及电器等。
注意，本发明的一个方式的效果不局限于上述列举的效果。上述列举的效果并不妨碍其他效果的存在。其他效果是下面记载的在本节中未说明的效果。本领域技术人员可以从说明书或附图等的记载导出并适当地抽出该在本节中未说明的效果。注意，本发明的一个方式至少具有上述列举的效果及/或其他效果中的一个效果。因此，本发明的一个方式有时不具有上述列举的效果。
附图说明
图1A及图1B示出电路的结构例子。
图2A示出电路的结构例子。图2B是说明电路的工作的时序图。
图3示出电路的结构例子。
图4A至图4C示出电路的结构例子。
图5是说明电路的工作的时序图。
图6A及图6B示出电路的结构例子。
图7是示出半导体装置的结构例子的截面图。
图8A至图8C是示出晶体管的结构例子的截面图。
图9A是示出晶体管的结构例子的俯视图。图9B及图9C是示出晶体管的结构例子的截面图。
图10A是示出晶体管的结构例子的俯视图。图10B及图10C是示出晶体管的结构例子的截面图。
图11A是示出晶体管的结构例子的俯视图。图11B及图11C是示出晶体管的结构例子的截面图。
图12A是示出晶体管的结构例子的俯视图。图12B及图12C是示出晶体管的结构例子的截面图。
图13A是示出晶体管的结构例子的俯视图。图13B及图13C是示出晶体管的结构例子的截面图。
图14A是示出晶体管的结构例子的俯视图。图14B及图14C是示出晶体管的结构例子的截面图。
图15是示出半导体装置的结构例子的截面图。
图16是示出半导体装置的结构例子的截面图。
图17A及图17B是示出电路的结构例子的图。
图18是示出电路的结构例子的图。
图19是示出电路的结构例子的图。
图20是示出半导体装置的结构例子的截面图。
图21A、图21B以及图21C是示出半导体装置的结构例子的截面图。
图22A及图22B是示出本发明的一个方式的结构例子的图。
图23A及图23B是示出本发明的一个方式的结构例子的图。
图24A是示出蓄电系统的结构例子的图。图24B是示出微短路检测电路的结构例子的图。
图25A是说明本发明的一个方式的电器的图。图25B是说明本发明的一个方式的电器的图。图25C是说明本发明的一个方式的电器的图。图25D是说明本发明的一个方式的电器的图。
图26A是说明本发明的一个方式的电器的图。图26B是说明本发明的一个方式的电器的图。图26C是说明本发明的一个方式的电器的图。
图27A是说明本发明的一个方式的电器的图。图27B是说明本发明的一个方式的电器的图。图27C是说明本发明的一个方式的电器的图。
图28A是说明本发明的一个方式的电器的图。图28B是说明本发明的一个方式的电器的图。
图29A示出本发明的一个方式的系统的一个例子。图29B及图29C是示出二次电池及衬底的图。
图30A及图30B是本发明的一个方式的半导体装置的安装例子。
图31示出本发明的一个方式的电子设备的一个例子。
图32是示出本发明的一个方式的立体图。
具体实施方式
下面，参照附图对实施方式进行说明。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
此外，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，这不是为了限定构成要素的数量而附加上的。此外，这不是为了限定构成要素的顺序而附加上的。例如，在本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他实施方式或权利要求书中附有“第二”。此外，例如，在本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他实施方式或权利要求书中被省略。
在附图中，有时使用同一符号表示同一构成要素、具有相同功能的构成要素、由同一材料形成的构成要素或者同时形成的构成要素等，并且有时省略重复说明。
此外，为了便于对发明的理解，附图等示出的各结构的位置、大小和范围等有时不表示实际上的位置、大小和范围等。因此，所公开的发明不一定局限于附图等所公开的位置、大小、范围等。例如，在实际的制造工序中，有时由于蚀刻等处理而抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时省略图示。
此外，尤其在俯视图(也称为平面图)或立体图等中，为了易于理解附图，有时省略部分构成要素的记载。
此外，在本说明书等中，“电极”或“布线”这样的用语不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”这样的用语还包括多个“电极”或“布线”被形成为一体的情况等。
此外，在本说明书等中，“端子”例如有时是指布线或与布线连接的电极。此外，在本说明书等中，有时将“布线”的一部分称为“端子”。
此外，在本说明书等中，“上”或“下”的用语不局限于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，“绝缘层A上的电极B”不需要在绝缘层A上直接接触地形成有电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外，由于“源极”及“漏极”的功能，例如在采用不同极性的晶体管时或在电路工作中电流的方向变化时等，根据工作条件等而相互调换，因此很难限定哪个是“源极”，哪个是“漏极”。因此，在本说明书中，“源极”及“漏极”可以互相调换。
在本说明书等中，“电连接”包括直接连接的情况或通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授收，就对其没有特别的限制。因此，即便记载为“电连接”，在实际电路中有时存在没有物理连接的部分而只是布线延伸的情况。
此外，在本说明书中，“平行”例如是指在-10°以上且10°以下的角度的范围中配置两条直线的状态。因此，也包括角度为-5°以上且5°以下的情况。此外，“垂直”或“正交”例如是指在80°以上且100°以下的角度的范围中配置两条直线的状态。因此，也包括角度为85°以上且95°以下的情况。
此外，在本说明书等中，除非特别叙述，关于计数值或计量值提到“同一”、“相同”、“相等”或“均匀”等的情况下，包括±20％的变动作为误差。
此外，在本说明书中，当在形成抗蚀剂掩模之后进行蚀刻处理时，在没有特别说明的情况下，在蚀刻处理结束之后去除该抗蚀剂掩模。
此外，电压多指某个电位与基准电位(例如，接地电位或源电位等)之间的电位差。因此，有时也可以互换“电压”与“电位”的称谓。在本说明书等中，除非特别叙述，“电压”与“电位”是可以互换的。
注意，例如当导电性充分低时，即使表示为“半导体”也具有“绝缘体”的特性。因此，也可以使用“绝缘体”代替“半导体”。此时，“半导体”和“绝缘体”的境界模糊，因此难以严格区别。由此，有时可以将本说明书所记载的“半导体”换称为“绝缘体”。
此外，例如当导电性充分高时，即使表示为“半导体”也具有“导电体”的特性。因此，也可以使用“导电体”代替“半导体”。此时，“半导体”和“导电体”的境界模糊，因此难以严格区别。由此，有时可以将本说明书所记载的“半导体”换称为“导电体”。
注意，在本说明书等中，晶体管的“开启状态”是指晶体管的源极和漏极电短路的状态(还称为“导通状态”)。此外，晶体管的“关闭状态”是指晶体管的源极和漏极电断开的状态(还称为“非导通状态”)。
此外，在本说明书等中，“通态电流(on-state current)”有时是指在晶体管处于开启状态时流过源极与漏极之间的电流。此外，“关态电流(off-state current)”有时是指在晶体管处于关闭状态时流过源极与漏极之间的电流。
此外，在本说明书等中，高电位信号是指其电位比低电位信号高的电源电位。此外，低电位信号是指其电位比高电位信号低的电源电位。此外，也可以将接地电位用作高电位信号或低电位信号。例如，在高电位信号为接地电位的情况下，低电位信号为低于接地电位的电位，在低电位信号为接地电位的情况下，高电位信号为高于接地电位的电位。此外，有时将高电位信号称为高电源电位。此外，有时将低电位信号称为低电源电位。
此外，在本说明书等中，栅极是指栅电极及栅极布线的一部分或全部。栅极布线是指用来电连接至少一个晶体管的栅电极与其他电极或其他布线的布线。
此外，在本说明书等中，源极是指源区域、源电极及源极布线的一部分或全部。源区域是指半导体层中的电阻率为一定值以下的区域。源电极是指导电层中的连接到源区域的部分。源极布线是指用来电连接至少一个晶体管的源电极与其他电极或其他布线的布线。
此外，在本说明书等中，漏极是指漏区域、漏电极及漏极布线的一部分或全部。漏区域是指半导体层中的电阻率为一定值以下的区域。漏电极是指导电层中的连接到漏区域的部分。漏极布线是指用来电连接至少一个晶体管的漏电极与其他电极或其他布线的布线。
(实施方式1)
在本实施方式中，说明本发明的一个方式的半导体装置的例子。本发明的一个方式的半导体装置优选包括多级连接的放大电路。
<放大电路的例子1>
图1A示出本发明的一个方式的放大电路的一个例子。
图1A所示的放大电路11包括晶体管31、晶体管32、晶体管34、晶体管45、电容器41、电容器42、电路30a以及电路30b。此外，放大电路11包括端子VDD、端子VSS、端子BIAS1、端子VBG、端子SET1、端子21、端子22、端子51以及端子52。电路30a及电路30b被用作电流源。
图1A所示的放大电路所具有的晶体管优选不仅包括栅极，而且还包括背栅极(第二栅极)。
端子VSS优选被供应低电位信号。作为低电位信号，可以使用接地电位。端子VDD优选被供应高电位信号。
图1A所示的放大电路11被用作比较电路。端子21被供应第一输入信号，端子22被供应第二输入信号。放大电路11具有比较供应到端子21及端子22的输入信号来将比较结果输出到端子51及端子52的功能。
端子51及端子52例如与其他电路电连接，并且从端子51及端子52向其他电路供应信号。此外，在多级放大电路11连接的情况下，例如，端子51及端子52与下一级放大电路11电连接。此外，端子51及端子52中的一个也可以处于浮动状态。
晶体管31的栅极与端子21电连接。晶体管32的栅极与端子22电连接。晶体管31的栅极从端子21被供应信号，晶体管32的栅极从端子22被供应信号。
节点ND5与晶体管31的源极及漏极中的一个及晶体管32的源极及漏极中的一个电连接。晶体管31的源极及漏极中的另一个与节点ND3及端子52电连接。晶体管32的源极及漏极中的另一个与端子51及节点ND6电连接。晶体管34的源极及漏极中的一个和另一个分别电连接于端子VSS和节点ND5。
晶体管45的源极及漏极中的一个电连接于晶体管34的栅极及节点ND4，另一个电连接于端子BIAS1。晶体管34的栅极从端子BIAS1通过晶体管45被供应电位。此外，在通过晶体管被供应电位的情况下，有时因晶体管的电阻而使电压略有下降。
电容器41的一个电极与端子52及节点ND3电连接，另一个电极与晶体管34的栅极及节点ND4电连接。电容器42的一个电极与端子51及节点ND6电连接，另一个电极与晶体管34的栅极及节点ND4电连接。
通过对端子SET1供应使晶体管45成为关闭状态的电位，例如低电位信号，节点ND4成为浮动状态。电容器41及电容器42具有如下效果：抑制由于晶体管31及晶体管32的特性不均匀导致的节点ND4的变动，使得放大电路11的工作点稳定。
电路30a包括晶体管83a、晶体管84a以及电容器87a。晶体管83a的源极及漏极中的一个电连接于端子VDD，另一个电连接于端子52及节点ND3。晶体管84a的源极及漏极中的一个和另一个分别电连接于端子VDD和晶体管83a的栅极。电容器87a的一个电极与晶体管83a的栅极电连接，另一个电极与端子52及节点ND3电连接。
电路30b包括晶体管83b、晶体管84b以及电容器87b。晶体管83b的源极及漏极中的一个电连接于端子VDD，另一个电连接于端子51及节点ND6。晶体管84b的源极及漏极中的一个和另一个分别电连接于端子VDD和晶体管83b的栅极。电容器87b的一个电极与晶体管83b的栅极电连接，另一个电极与端子51及节点ND6电连接。
电容器87a的电容值例如为晶体管83a的栅极电容的2倍以上或5倍以上。电容器87b的电容值例如为晶体管83b的栅极电容的2倍以上或5倍以上。此外，电容器87a及电容器87b的电容值例如为1fF以上且小于10pF。
电容器41及电容器42的电容值例如为电容器87a的0.35倍以下或0.2倍以下。如果电容器41及电容器42的电容值过大，就在抑制由于晶体管31及晶体管32的特性不均匀导致的节点ND4的变动时需要更长的电容充电时间，由此有时放大电路11的工作速度变慢。
作为本发明的一个方式的放大电路所具有的晶体管，既可使用n沟道型晶体管又可使用p沟道型晶体管。作为一个例子，图1A示出用于放大电路11的晶体管为n沟道型晶体管的例子。
放大电路11也可以具有如下结构：使用p沟道型第一晶体管及与该第一晶体管的栅极电连接的第二晶体管代替图1A所示的电路30a，第一晶体管的源极及漏极中的一个和另一个分别电连接于端子VDD和节点ND3，并且该第二晶体管的栅极与端子SET1电连接。此外，也可以具有如下结构：使用p沟道型第三晶体管及与该第三晶体管的栅极电连接的第四晶体管代替电路30b，第三晶体管的源极及漏极中的一个和另一个分别电连接于端子VDD和节点ND6，并且该第四晶体管的栅极与端子SET1电连接。
在图1A所示的本发明的一个方式的放大电路中，通过调整晶体管34的背栅极电位，可以调整从端子51及端子52输出的各电位。通过调整晶体管34的背栅极电位，例如以从端子VDD供应的电位在更广的电位范围的方式进行放大电路的工作。更具体而言，例如，即使在供应到端子VDD的电位更低的情况下，也可以从放大电路的输出端子得到所希望的输出值。以下说明其方法的一个例子。
从放大电路11的端子51和端子52分别输出节点ND6和节点ND3的电位。
在图1A中，通过使晶体管84a成为开启状态，端子VDD的电位供应到晶体管83a的栅极。为了提高节点ND3及节点ND6的电压，例如提高施加到晶体管83a的栅极的电压及晶体管83b的栅极的电压即可。如图2A所示，通过设置与端子VDD不同的端子VBCS，例如可以将高于端子VDD的电位从端子VBCS供应到晶体管83a的栅极。在图1A中，晶体管84a的源极及漏极中的一个及晶体管84b的源极及漏极中的一个与端子VDD电连接，但是在图2A中，晶体管84a的源极及漏极中的一个及晶体管84b的源极及漏极中的一个与端子VBCS电连接。
但是，在图2A中，除了端子VDD以外，还设置端子VBCS，由此放大电路11的端子个数增加。此外，除了生成供应到端子VDD的电位的电源以外，有时还需要生成供应到端子VBCS的电位的电源。
在本发明的一个方式的放大电路中，在不增加端子个数的情况下也可以使放大电路11工作。在图1A所示的放大电路11中，晶体管34具有背栅极。通过控制供应到晶体管34的背栅极的电位，在不增加端子个数或电源等的情况下也可以以端子VDD的电位在更广的范围的方式使放大电路工作。
通过对晶体管的背栅极供应电位，例如可以改变晶体管的阈值。通过控制晶体管34的阈值，可以像后面参照图2B等详细说明的工作那样改变从端子51及端子52输出的电位。
晶体管的背栅极(第二栅极)与晶体管的栅极(第一栅极)优选隔着半导体层相对。此外，在晶体管中，例如从上或下依次层叠有(第一)栅极、栅极绝缘膜、半导体层、第二栅极绝缘膜以及背栅极。
晶体管34所具有的背栅极可以被供应与第一栅极不同的电位。此外，也可以使晶体管34的背栅极与(第一)栅极导通。
作为晶体管34，可以使用在沟道形成区域中包含氧化物半导体的晶体管(以下称为OS晶体管)。
OS晶体管可以由薄膜形成，由此可以层叠在设置于衬底上的薄膜上或者设置于硅衬底的硅晶体管上。OS晶体管可以容易形成具有背栅极的结构。例如，通过使用在后述实施方式中的薄膜形成方法，可以使用导电体形成背栅极，在该背栅极上形成栅极绝缘膜，并且在该栅极绝缘膜上形成氧化物半导体，由此形成具有背栅极的晶体管。
在设置于硅衬底的硅晶体管中，通过改变衬底电位，可以控制晶体管的特性。相比之下，在OS晶体管中，在对背栅极供应电位来控制晶体管的特性的情况下，可以以更小的变化量产生更大的特性变化，所以这是更优选的。
在图1A所示的放大电路11中，晶体管34的背栅极与选择电路90电连接。选择电路90具有从两个以上的信号中选出一个信号来输出该信号的功能。
在图1A中，选择电路90与端子VBG及端子VSS电连接。选择电路90具有选择从端子VBG被供应的信号和从端子VSS被供应的信号中的任一个来将所选出的信号供应到晶体管34的背栅极的功能。选择电路90例如根据从控制电路等接收的信号而决定从端子VBG和端子VSS中选出哪一个，来将所选出的信号从选择电路90输出。该控制电路例如可以设置在放大电路11的外部。
通过使端子VBG与端子VDD的电位相等，也可以共用输入端子来减少放大电路11的端子个数。
作为放大电路11所具有的晶体管34以外的晶体管，既可使用OS晶体管又可使用Si晶体管。
作为晶体管45、晶体管84a以及晶体管84b，优选使用OS晶体管。
通过在对晶体管34的栅极供应电位之后使晶体管45成为关闭状态，可以保持所供应的电位。可以停止从端子BIAS1向晶体管34的栅极供应信号，由此可以降低功耗。此时，通过将具有关态电流极低的特征的OS晶体管用作晶体管45，可以长时间保持被供应的电位，优选保持1分钟以上，更优选保持1小时以上，进一步优选保持10小时以上。同样，通过作为晶体管84a和晶体管84b都使用OS晶体管，可以长时间保持供应到晶体管83a的栅极及晶体管83b的栅极的电位。
放大电路11所具有的晶体管也可以各自具有背栅极。例如，也可以在晶体管45、晶体管84a、晶体管84b、晶体管83a以及晶体管83b中设置背栅极。各晶体管的背栅极例如被供应恒定电位信号或变动的电位信号等。此外，各晶体管的背栅极也可以与晶体管的源极及漏极中的一个电连接。
晶体管31及晶体管32优选具有背栅极。此外，晶体管31及晶体管32也可以为具有背栅极的OS晶体管。
在图1A所示的放大电路11中，晶体管31的背栅极及晶体管32的背栅极与端子VDD电连接。通过对晶体管31及晶体管32的背栅极例如供应比晶体管的源极高的电位，可以使晶体管31及晶体管32的阈值向负方向漂移。通过使晶体管的阈值向负方向漂移，可以检测电平更低的输入信号。“电平更低的输入信号”例如是指强度小的信号。
图1B示出选择电路90的具体例子，并示出选择电路90与晶体管34的连接例子。
图1B所示的选择电路90包括晶体管93、晶体管94以及端子SETB1。晶体管93的源极及漏极中的一个及栅极电连接于端子VBG。晶体管93的源极及漏极中的另一个电连接于端子VSS。晶体管94的源极及漏极中的一个电连接于端子VBG及晶体管34的背栅极。晶体管94的源极及漏极中的另一个电连接于端子VSS。晶体管94的栅极与端子SETB1电连接。
如果从端子SETB1向晶体管94的栅极供应使晶体管94成为开启状态的电位，在此例如供应高电位信号，晶体管94就成为导通状态，使得晶体管34的背栅极被供应端子VSS的电位。
如果从端子SETB1向晶体管94的栅极供应使晶体管94成为关闭状态的电位，在此例如供应低电位信号，晶体管34的背栅极就从端子VBG被供应电位。
也就是说，图1B所示的选择电路90具有通过改变供应到端子SETB1的电位而选出并输出端子VSS的电位或端子VBG的电位的功能。
<放大电路的工作例子1>
接着，参照图2B所示的时序图说明放大电路11的工作例子。
在时间t0，端子SET1被供应使晶体管84a、晶体管84b以及晶体管45成为开启状态的电位，在此例如被供应高电位信号。晶体管84a成为开启状态，使得晶体管83a的栅极被供应端子VDD的电位；晶体管84b成为开启状态，使得晶体管83b的栅极被供应端子VDD的电位；并且晶体管45成为开启状态，使得晶体管34的栅极被供应端子BIAS1的电位。
此外，在时间t0，端子SETB1被供应使晶体管94成为关闭状态的电位，在此例如被供应低电位信号。从选择电路90输出端子VBG的电位，该电位被供应到晶体管34的背栅极。在此，端子VBG的电位例如为比端子VSS的电位高的电位。
在时间t1，端子SET1被供应使晶体管84a、晶体管84b以及晶体管45成为关闭状态的电位，在此例如被供应低电位信号。晶体管83a的栅极及晶体管83b的栅极保持被供应的电位，并不受端子VDD的影响而成为浮动状态。此外，晶体管34的栅极保持被供应的电位，并不受端子BIAS1的影响而成为浮动状态。
在时间t2，端子SETB1被供应使晶体管94成为开启状态的电位，在此例如被供应高电位信号。从选择电路90输出端子VSS的电位，该电位被供应到晶体管34的背栅极。被供应到背栅极的电位变低，晶体管34的阈值向正方向漂移。因为晶体管34为n沟道型晶体管，所以流过晶体管34的源极-漏极间的电流伴随阈值的漂移减少，并且节点ND3及节点ND6的电位上升。
因为晶体管83a的栅极不受端子VDD的影响而处于浮动状态，所以随着节点ND3的电位上升，晶体管83a的栅极的电位也通过与电容器87a之间的电容耦合而上升。因为在流过晶体管83a的电流恒定的状态下栅极电位上升，所以源极-漏极间的电位差进一步减少，节点ND3的电位进一步上升。
同样，节点ND6的电位也进一步上升。
<放大电路的例子2>
图3示出作为本发明的一个方式的放大电路的放大电路80。在图3所示的放大电路80中，连接多级放大电路11。图3示出连接三级放大电路11的例子，但是也可以例如连接5级以上且20级以下的放大电路11，或者，例如连接7级以上且14级以下的的放大电路11。
图3所示的放大电路80包括三级放大电路11、电容器65a、65b、66a及66b、晶体管91、晶体管92、电容器61、放大电路71、晶体管23a、晶体管23b、晶体管23c、晶体管24a、晶体管24b、晶体管24c、端子SET2、端子SETB2、端子INP1、端子INM1、端子VREF1、端子VREF2。在此，在三级放大电路11中，第一级放大电路11被称为放大电路11a，第二级放大电路11被称为放大电路11b，并且最后一级放大电路11被称为放大电路11c。此外，放大电路11a所具有的端子21、端子22、端子51以及端子52被称为端子21a、端子22a、端子51a以及端子52a。此外，放大电路11b所具有的端子21、端子22、端子51以及端子52被称为端子21b、端子22b、端子51b以及端子52b。此外，放大电路11c所具有的端子21、端子22、端子51以及端子52被称为端子21c、端子22c、端子51c以及端子52c。
端子51a和端子52a分别电连接于电容器65a的一个电极和电容器66a的一个电极。电容器65a的另一个电极和电容器66a的另一个电极分别电连接于端子21b和端子22b。
端子51b和端子52b分别电连接于电容器65b的一个电极和电容器66b的一个电极。电容器65b的另一个电极和电容器66b的另一个电极分别电连接于端子21c和端子22c。
端子21a与晶体管91的源极及漏极中的一个电连接，端子22a与晶体管92的源极及漏极中的一个电连接。晶体管91的源极及漏极中的另一个与端子INP1电连接，晶体管92的源极及漏极中的另一个与端子INM1电连接。晶体管91的栅极及晶体管92的栅极各自与端子SETB2电连接。
端子51c与电容器61的一个电极电连接，端子52c处于浮动状态。电容器61的另一个电极与放大电路71电连接。关于电容器61及放大电路71将在后面叙述。
晶体管23a的源极及漏极中的一个和另一个分别电连接于端子21a和端子VREF1。晶体管23b的源极及漏极中的一个和另一个分别电连接于端子21b和端子VREF2。晶体管23c的源极及漏极中的一个和另一个分别电连接于端子21c和端子VREF2。
晶体管24a的源极及漏极中的一个和另一个分别电连接于端子22a和端子VREF1。晶体管24b的源极及漏极中的一个和另一个分别电连接于端子22b和端子VREF2。晶体管24c的源极及漏极中的一个和另一个分别电连接于端子22c和端子VREF2。
晶体管23a、23b、23c、24a、24b及24c的各自栅极与端子SET2电连接。
接着，参照图4说明放大电路11c、电容器61以及放大电路71。
端子51c与电容器61的一个电极电连接。节点ND1与端子51及电容器61的一个电极电连接。
放大电路71与端子IN2、端子53、端子SET1、端子VDD、端子VSS及端子BIAS1电连接。端子IN2与电容器的另一个电极电连接。
图4A所示的放大电路71包括晶体管81、晶体管82及电阻器89。晶体管81的源极和漏极中的一个与端子VSS电连接，其中另一个与端子53及电阻器89的一个电极电连接。电阻器89的另一个电极与端子VDD电连接。晶体管82的源极和漏极中的一个与晶体管81的栅极及端子IN2电连接，其中另一个与端子BIAS1电连接。端子SET1与晶体管82的栅极电连接。
从端子53输出根据电阻器89和晶体管81的电阻值对端子VDD与端子VSS之间的电压进行了电阻分割的电位。
节点ND2与端子IN2、晶体管81的栅极及晶体管82的源极和漏极中的一个电连接。在从端子SET1将使晶体管82变为开启状态的信号供应到晶体管82的栅极时，来自端子BIAS1的信号通过晶体管82被供应到节点ND2。
通过向与晶体管81的栅极连接的节点ND2供应适当电位，将放大电路71的工作点(有时称为工作的中心点)设定为适当电位，可以进一步提高放大电路71的增益。此外，可以进一步扩大放大电路71的输出范围。
通过作为晶体管82使用OS晶体管，可以使关态电流极低。通过使晶体管82变为关闭状态向节点ND2供应适当电位，然后可以使其变为浮动状态。就是说，在向节点ND2供应电位之后，使晶体管82变为关闭状态而保持被供应的电位，由此可以对节点ND2编程电位。
通过使节点ND2变为浮动状态，即便停止从端子BIAS1供应信号，也保持节点ND2的电位。此时，例如，节点ND2保持放大电路71的适当工作点。当在节点ND2中保持工作点之后，可以停止向端子BIAS1供应信号，由此可以降低放大电路71的功耗。
因为节点ND2处于浮动状态，所以因与电容器61的电容耦合而节点ND2的电位以所保持的适当工作点为中心而变动，其变动量相当于节点ND1的电位的变动量。因此，放大电路71可以在适当工作点进行工作。
在本发明的一个方式的半导体装置中，从端子BIAS1供应根据放大电路71的特性调整了的电位，可以对节点ND2进行编程。例如，当根据放大电路71所包括的晶体管的特性而使适当工作点变化时，可以根据该晶体管的特性将所编程的电位调整为适当工作点。
在此，考虑放大电路71不包括电容器61及晶体管82的情况。在此情况下，例如，来自端子51的信号被供应到晶体管81的栅极，放大电路71的工作点为使放大电路11初始化的状态下的来自端子51的输出电位。另一方面，因为本发明的一个方式的放大电路包括电容器61及晶体管82，所以可以将放大电路71的工作点设定为所希望的值。
电容器61、65a、65b、66a及66b的电容值例如为晶体管81的栅极电容的2倍以上或5倍以上。此外，电容器61、65a、65b、66a及66b的电容值例如为1fF以上且小于10pF。
图4B所示的放大电路71包括电路30c代替图4A所示的电阻器89。电路30c被用作电流源。
参照图4C说明电路30c的一个例子。电路30c包括晶体管83及晶体管84。在电路30c中，晶体管83的源极和漏极中的一个与端子VDD电连接，其中另一个与端子53电连接。晶体管84的源极和漏极中的一个与晶体管83的栅极电连接，其中另一个与端子VDD电连接。晶体管84的栅极与端子SET1电连接。
图4A及图4B所示的放大电路71所包括的晶体管既可以包括背栅极，又可以不包括背栅极。
放大电路71所包括的晶体管可以包括背栅极。通过对晶体管的背栅极供应电位，可以控制晶体管的阈值电压。
在晶体管82包括背栅极的情况下，该背栅极与端子VBG电连接即可。此外，在晶体管81包括背栅极的情况下，该背栅极与端子VSS电连接即可。
<放大电路的工作例子2>
将参照图2B说明图4B所示的放大电路71的工作的一个例子。
在时间t0，从端子SET1向晶体管82的栅极供应信号，晶体管82变为开启状态。因此，从端子BIAS1通过晶体管82向节点ND2供应信号，节点ND2的电位变为电位V2。此外，从端子51输出信号，节点ND1的电位变为电位V1。
在时间t1，从端子SET1向晶体管82的栅极供应信号，晶体管82变为关闭状态。在作为晶体管82使用OS晶体管的情况下，其关态电流极低，因此节点ND2变为浮动状态。在时间t2，节点ND2一直处于浮动状态。
在节点ND1的电位恒定的情况下，节点ND2的电位也被保持为大致恒定。
在节点ND1的电位变动的情况下，因与电容器61的电容耦合而节点ND2的电位变动，其变动量相当于节点ND1的电位的变动量。
可以以电位V2为工作点而使放大电路71工作。以电位V2为适当值的方式从端子BIAS1供应适当信号即可。电位V2例如以得到适合的晶体管81的工作区域的方式调整即可。晶体管81例如在饱和区域中进行工作即可。
此外，电位V2优选为供应到端子VDD的电位与供应到端子VSS的电位的中间电位。
通过将电位V2设定为适当值，可以进一步提高放大电路71的增益。此外，可以进一步扩大放大电路71的输出范围。
<放大电路的工作例子3>
将参照图5所示的时序图说明图3所示的放大电路80的工作例子。
在时间t0，端子SET2被供应高电位信号，使得晶体管23a、23b及23c成为开启状态。端子21a及端子22a被供应初始化电位，即端子VREF1的电位。放大电路11b及11c的端子21及端子22各自被供应初始化电位，即端子VREF2的电位。作为初始化电位，例如在具有与端子VREF1或端子VREF2电连接的输入端子(端子21及端子22)的放大电路中例如供应输入电位的范围的中心附近的值即可。或者，例如，可以供应接地电位、低电位信号等基准信号。
此外，在时间t0，端子SET1被供应高电位信号，如参照图2B说明的那样，放大电路11a、11b及11c中的每一个的晶体管83a、83b及34的栅极、晶体管34的背栅极被供应所希望的电位。此外，在放大电路71中，通过从端子SET1向晶体管82的栅极供应高电位信号，晶体管82成为开启状态，使得晶体管81的栅极被供应端子BIAS1的电位。此外，通过从端子SET1向晶体管84的栅极供应高电位信号，晶体管84成为开启状态，使得晶体管83的栅极被供应端子VDD的电位。
在时间t1，端子SET1被供应低电位信号，如参照图2B说明的那样，放大电路11a、11b及11c中的每一个的晶体管83a、83b及34的栅极、晶体管34的背栅极保持被供应的所希望的电位。此外，在放大电路71中，晶体管81的栅极及晶体管83的栅极各自保持被供应的所希望的电位。
在时间t2，端子SETB1被供应高电位信号，如参照图2B说明的那样，供应到放大电路11a、11b及11c中的每一个的晶体管34的背栅极的电位降低，节点ND3及节点ND6的电位上升。
在时间t3，端子SET2被供应低电位信号，使得晶体管23a、23b、23c、24a、24b及24c成为关闭状态。在放大电路11a中，供应到端子21及端子22的电位被保持，并不受端子VREF1的影响而成为浮动状态。在放大电路11b及11c中，供应到端子21及端子22的电位被保持，并不受端子VREF2的影响而成为浮动状态。放大电路11a、11b及11c的端子21及端子22保持初始化电位。
在时间t4，通过端子SETB2被供应高电位信号，晶体管91及晶体管92成为开启状态，使得放大电路11a的端子21从端子INP1被供应信号，端子22从端子INM1被供应信号。放大电路11a的端子51的电位及端子52的电位根据供应到端子21及端子22的每一个的信号而改变。具体而言，例如，将端子21与端子22的信号差异被放大的值作为端子51与端子52的差异输出。
如果放大电路11a的端子51的电位变化，放大电路11b的端子21的电位也就根据电容器65a的电容耦合而以与端子51的电位变化相同的程度变化。如果放大电路11a的端子52的电位变化，放大电路11b的端子22的电位也就根据电容器66a的电容耦合而以相同程度变化。在此，放大电路11b的端子21及端子22可以以初始化电位为准被供应电位。同样，放大电路11c的端子21及端子22可以以初始化电位为准被供应电位。
图3所示的放大电路80具有通过端子VREF1或端子VREF2被供应初始化电位的结构。图17A示出具有不被供应初始化电位的结构的放大电路。
图17A所示的放大电路80z具有如下结构：重复设置多级图17B所示的放大电路11x的结构，然后设置一个图18所示的放大电路11y的结构或者重复设置多级该结构。
在放大电路80z中，输入端子INPz与第一级放大电路11x的输入端子21z电连接，输入端子INMz与第一级放大电路11x的输入端子22z电连接。第一级放大电路的输出端子51z与下一级放大电路的输入端子21z电连接，第一级放大电路的输出端子52z与下一级放大电路的输入端子22z电连接。放大电路11y的输入端子51w与多级放大电路11x中的最后一级输出端子51z电连接，输入端子52w与多级放大电路11x中的最后一级输出端子52z电连接。
图17B所示的放大电路11x使用串联连接的两个晶体管(晶体管31_1及晶体管31_2)代替晶体管31，使用串联连接的两个晶体管(晶体管32_1及晶体管32_2)代替晶体管32，并且使用串联连接的两个晶体管(晶体管34_1及晶体管34_2)代替晶体管34。此外，还使用串联连接的两个晶体管(晶体管83a_1及晶体管83a_2)代替图2A所示的放大电路11的晶体管83a，并且使用串联连接的两个晶体管(晶体管83b_1及晶体管83b_2)代替图2A所示的放大电路11的晶体管83b。
晶体管31_1及晶体管31_2的栅极与输入端子21z电连接，晶体管32_1及晶体管32_2的栅极与输入端子22z电连接。
虽然在图2A中将端子BIAS1的电位通过晶体管45供应到晶体管34的栅极，但是在图17B中晶体管34_1及晶体管34_2的栅极与端子BIAS1不通过晶体管45电连接。由此，在图17B中，以不通过晶体管45的方式将端子BIAS1的电位供应到晶体管34_1及晶体管34_2的栅极。
虽然在图2A中将端子VBCS的电位通过晶体管84a(晶体管84b)供应到晶体管83a(晶体管83b)的栅极，但是在图17B中晶体管83a_1、晶体管83a_2、晶体管83b_1以及晶体管83b_2的栅极与端子VDD电连接。
图18所示的放大电路11y包括电路68、电路69、输入端子51w、输入端子52w、输出端子53z、晶体管72至75、晶体管76a至76d、晶体管77至79。
放大电路11y具有将对应于输入端子51w与输入端子52w的差异的信号供应到节点ND7的功能，并具有将节点ND7的信号的电压漂移之后的电压从输出端子53z输出的功能。
此外，电路68具有根据端子EN的电位使节点ND8的电位与端子VSS成为导通状态或非导通状态的功能。电路68由在节点ND8与端子VSS之间串联连接的多个晶体管构成，各晶体管的栅极与端子EN电连接，各晶体管的背栅极与端子VBG电连接。
此外，电路69具有在端子EN被供应所希望的信号时将输出端子53z的电位复位到来自端子VSS的电位的功能。
晶体管72的栅极及背栅极与输入端子51w电连接。晶体管74的栅极及背栅极与输入端子52w电连接。晶体管72的源极及漏极中的一个电连接于端子VDD，另一个电连接于晶体管73的栅极及晶体管75的栅极。晶体管74的源极及漏极中的一个和另一个分别电连接于端子VDD和节点ND7。晶体管73的源极及漏极中的一个和另一个分别电连接于晶体管75的栅极和端子VSS。晶体管75的源极及漏极中的一个和另一个分别电连接于节点ND7和端子VSS。
节点ND7的电位被供应到晶体管77的栅极及晶体管79的栅极。
放大电路11y包括串联连接的四个晶体管(依次连接晶体管76a、76b、76c及76d)。串联连接的四个晶体管中的一端和另一端分别电连接于端子VDD和晶体管77的源极及漏极中的一个。晶体管77的源极及漏极中的另一个与端子VSS电连接。晶体管76a、76b、76c及晶体管76d的栅极及背栅极各自与端子VDD电连接。节点ND8是晶体管76b的源极或漏极与晶体管76c的源极或漏极电连接的节点。
节点ND8的电位被供应到晶体管78的栅极及背栅极。
晶体管78的源极及漏极中的一个和另一个分别电连接于端子VDD和输出端子53z。晶体管79的源极及漏极中的一个和另一个分别电连接于输出端子53z和端子VSS。
晶体管73、75、76a、76b、76c、76d、77及79的背栅极与端子VDD电连接。
<半导体装置的例子>
图6A示出如下例子：在本发明的一个方式的半导体装置中，将本发明的一个方式的放大电路用于比较电路(也称为比较器)，比较电路的一个输入端子与存储元件连接。图6A所示的半导体装置70包括存储元件114及放大电路80。
放大电路80被用作比较电路，其包括被用作输入端子的端子INP1及端子INM1的两个端子及被用作输出端子的端子53。根据输入到端子INP1和端子INM1各自的信号的比较结果，从端子53输出信号。优选的是，端子INP1及端子INM1中的一个被用作非反相输入端子，其中另一个被用作反相输入端子。
说明将放大电路80用作比较电路的一个例子。非反相输入端子及反相输入端子中的一个被供应基准信号，其中另一个被供应与该基准信号进行比较的信号。图6A示出向端子22供应基准信号的例子。
在此，基准信号优选保持在存储元件中。通过将基准信号保持在存储元件中，可以在从信号供应电路供应基准信号之后切断与该信号供应电路的连接。因此，例如可以在该信号供应电路的整体或一部分中切断电源。
存储元件可以具有图6A所示的存储元件114的结构。图6A所示的存储元件114包括电容器161及晶体管162。晶体管162的源极和漏极中的一个与端子INM1电连接，其中另一个(图6中的端子VT)被供应基准信号。电容器161的一个电极与端子22电连接，其中另一个例如被供应第二基准信号。在此，作为第二基准信号，也可以使用接地电位、低电位信号、高电位信号、二次电池的正极或负极的电位、在二次电池的正极与负极的电位间进行了电阻分割的值等。
作为晶体管162，优选使用OS晶体管。注意，在图6A中晶体管162包括背栅极，但是也可以不包括背栅极。
将示出用来在存储元件114中保持基准信号的工作例子。首先，使晶体管162变为开启状态，向端子VT供应信号，通过晶体管162向端子INM1供应与该信号对应的电位。然后，使晶体管162变为关闭状态。通过作为晶体管162使用OS晶体管，可以使晶体管162的关态电流极低。由此，可以保持供应到端子22的电位。
图6B示出将本发明的一个方式的半导体装置用于蓄电系统的一个例子。蓄电系统100包括半导体装置70及二次电池121。放大电路80的端子21与二次电池121的正极电连接。端子22例如保持作为正极优选的范围的电压区域的上限或下限。作为二次电池121，可以使用二次电池、电容器等蓄电器件。例如，作为二次电池121，可以使用锂离子二次电池。此外，该二次电池不局限于锂离子二次电池，作为二次电池的正极材料，例如可以使用包含元素A、元素X及氧的材料。元素A优选为选自第一族元素及第二族元素中的一个以上的元素。作为第一族元素，例如可以使用锂、钠、钾等碱金属。此外，作为第二族元素，例如可以使用钙、铍、镁等。作为元素X，例如可以使用选自金属元素、硅和磷中的一个以上的元素。此外，元素X优选为选自钴、镍、锰、铁和钒中的一个以上的元素。典型的例子是锂钴复合氧化物LiCoO2和磷酸铁锂LiFePO4。
图19示出在蓄电系统100中与二次电池连接的半导体装置70不仅包括放大电路80及存储元件114而且还包括控制电路99、晶体管140以及晶体管150的例子。
虽然在图6B及图19中示出端子INP1与二次电池121的正极连接的例子，但是也可以具有端子INM1与二次电池121的正极电连接且端子INP1与存储元件114连接的结构。
在端子22保持电压区域的上限的情况下，当端子INP1的电位超过端子INM1的电位时，来自端子53的信号反相。通过发挥这种作用，例如可以控制过充电。此外，例如在串联连接的多个二次电池中的每一个中可以通过电连接一个放大电路和一个二次电池的正极控制单元平衡。此外，在端子22保持电压区域的下限的情况下，例如可以控制过放电。此外，在端子53保持对应于二次电池的电流值的电位的情况下，可以控制过电流。信号的反相例如是指从高电位信号变为低电位信号或者从低电位信号变为高电位信号。由于信号的反相，在被供应来自端子53的输出的电路中根据被供应的信号控制二次电池121。
此外，如图19所示，半导体装置70优选包括晶体管140及晶体管150，可以使用控制电路99控制晶体管140及晶体管150的开关和关闭。在图19中，晶体管140的源极及漏极中的一个和另一个分别电连接于二次电池121的负极和晶体管150的源极及漏极中的一个，晶体管150的源极及漏极中的另一个与端子VM电连接。图19所示的半导体装置70包括控制电路99，将信号从被用作放大电路80的输出端子的端子53供应到控制电路99。控制电路99使用从端子53被供应的信号控制二次电池的充电条件或放电条件。此外，在控制电路99需要使用晶体管140及晶体管150遮挡电流的情况下，通过将信号供应到晶体管140的栅极及晶体管150的栅极来遮挡二次电池的充电电流或放电电流，可以保护二次电池121。此外，晶体管140及晶体管150各自优选具有寄生二极管。关于寄生二极管的一个例子将在后面叙述。此外，也可以以与晶体管140及晶体管150并联连接的方式连接二极管。
此外，图24A示出本发明的一个方式的蓄电系统100包括充电检测电路13的例子。在图24A中，充电检测电路13由晶体管M1、晶体管M3、上拉电阻器R1以及反相器X1构成。此外，电路15包括存储元件114、放大电路80以及控制电路99。此外，经由可称之为功率开关的晶体管M2作为对电路15供应的电源电位供应电池的电源电位。此外，图24A所示的蓄电系统100包括遮挡开关12。遮挡开关12包括晶体管140及晶体管150。晶体管140及晶体管150包括寄生二极管。
除了图24A所示的结构以外，电路15优选还包括延迟检测逻辑电路、振荡器电路、电池电量计电路、微短路检测电路、微短路发生预测电路等中的任一个或多个。
晶体管M3具有极低的关态泄漏电流特性以实现S1的电位保持。在图24A中，虽然示出各晶体管不包括背栅极的例子，但是不局限于此，也可以包括背栅极。
在蓄电系统100为开启状态时，由于S1为High(VDD)，所以反相器X1的输入电位成为Low而晶体管M2的栅极电位(反相器X1的输出电位)成为High。也就是说，晶体管为开启状态，因此电路15成为被供应VSS的状态。
另一方面，当蓄电系统100为关闭状态时，由于S1为Low(VSS)，所以反相器X1的输入电位成为High而晶体管M2的栅极电位(反相器X1的输出电位)成为Low。也就是说，晶体管M2为关闭状态，因此电路15成为不被供应VSS的状态(电源门控状态)。因此，通过将具有极低的关态泄漏电流特性的开关(例如OS晶体管)用作晶体管M2，可以减少电路15的关态泄漏电流。作为OS晶体管的半导体层，优选使用由铟、镓及锌形成的氧化物半导体。
此外，当尤其需要抑制关态泄漏电流的过放电状态时，由于G2的电位上升到VDD，所以通过S1-G2的电位差的晶体管M1的栅极-源极间电压Vgs接近0V而晶体管M1成为关闭状态。此时，通过上拉电阻器R1，反相器X1的输入电位成为High，而晶体管M2的栅极电位(反相器X1的输出电位)成为Low。也就是说，晶体管M2为关闭状态，因此电路15成为不被供应电压VSS的状态(电源门控状态)。因此，通过将具有极低的关态泄漏电流特性的开关(例如OS晶体管)用作晶体管M2，可以减少电路15的关态泄漏电流。在此之后，当开始充电时，通过G2的电位恢复为VSS，系统恢复为与开启状态时相同的电路状态并开始对电路15供应VSS。
晶体管M3的栅极控制信号的目的为保持S1的节点。虽然从电路15对S1供应电位，但是由于当电路15在关闭状态下没有输出信号的供应源，所以变为不定值。通过将S1用作存储器，可以使电路15在关闭状态下也能正确地进行充电检测。
晶体管M1和上拉电阻器R1的电流供应能力决定反相器X1的输入电位，因此与上拉电阻器R1相比，晶体管M1的通态电流需要充分大而关态电流需要充分小。此外，上拉电阻器R1也可以由使用晶体管的上拉晶体管构成。如果采用与晶体管M1+M3相同的连接结构实现上拉电阻器，则可以根据写入电位的值而调节上拉电流的量。
调节从电路15供应到晶体管M3的信号的输出逻辑，以根据电路15所得到的二次电池的检测结果可以控制晶体管M2的开启/关闭。
半导体装置70也可以包括检测二次电池121的充电电流及放电电流以累计电荷量的库仑计。库仑计优选被用作电量计。通过使用库仑计，可以推定二次电池的SOC。
图24B示出微短路检测电路的结构例子。图24B所示的微短路检测电路包括晶体管211至晶体管215、电容器C11及比较器250。作为比较器250，可以采用放大电路80等的结构。注意，在本说明书等所说明的附图中，以箭头或线示出主要的信号的流动，有时省略电源线等。此外，作为比较器250，也可以使用滞环比较器。注意，图24B所示的微短路检测电路也可以在与串联连接的多个电池单元中进行检测，也可以在电池单元的每一个中进行检测。
此外，图24B所示的微短路检测电路包括端子VC1、被供应规定电位VB1的布线VB1_IN、被供应规定电位VB2的布线VB2_IN以及被供应采样信号的布线SH_IN。
这里，规定电位VB1比规定电位VB2高，规定电位VB2比端子VSSS的电位高。
晶体管211至晶体管215为n沟道型晶体管。在本说明书等中示出将微短路检测电路使用n沟道型晶体管构成的例子，但是也可以为p沟道型晶体管。关于在使用n沟道型晶体管构成的电路图中将晶体管改变为p沟道型晶体管，所属技术领域的普通技术人员可以很容易地理解，因此省略其说明。
可以采用如下结构：晶体管211的源极和漏极中的一个与端子VSSS电连接，晶体管211的源极和漏极中的另一个与晶体管212的源极和漏极中的一个及晶体管215的源极和漏极中的一个电连接，晶体管211的栅极与布线VB1_IN电连接，晶体管212的源极和漏极中的另一个及晶体管212的栅极与端子VC1电连接。
可以采用如下结构：晶体管213的源极和漏极中的一个与端子VSSS电连接，晶体管213的源极和漏极中的另一个与晶体管214的源极和漏极中的一个及比较器250的反相输入端子电连接，晶体管213的栅极与布线VB2_IN电连接，晶体管214的源极和漏极中的另一个及晶体管214的栅极与端子VC1电连接。
晶体管215的源极和漏极中的另一个与电容器C11的一个端子及比较器250的非反相输入端子电连接，晶体管215的栅极与布线SH_IN电连接，电容器C11的另一个端子与端子VSSS电连接。注意，电容器C11的另一个端子即使为被供应规定电位的布线就可以与端子VSSS以外的布线电连接。
这里，将晶体管211的源极和漏极中的另一个、晶体管212的源极和漏极中的一个以及晶体管215的源极和漏极中的一个电连接的连接部称为节点N11，将晶体管213的源极和漏极中的另一个、晶体管214的源极和漏极中的一个以及比较器250的反相输入端子电连接的连接部称为节点N12，将晶体管215的源极和漏极中的另一个、电容器C11的一个端子以及比较器250的非反相输入端子电连接的连接部称为节点N13。
晶体管211及晶体管212构成第一源极跟随，晶体管213及晶体管214构成第二源极跟随。就是说，晶体管211的栅极相当于第一源极跟随的输入，第一源极跟随的输出被供应到节点N11。晶体管213的栅极相当于第二源极跟随的输入，第二源极跟随的输出被供应到节点N12。
在组电池中充电开始时，供应给布线SH_IN的采样信号按规定时间成为高电平。作为电位VB1供应比电位VB2高的电位。随着充电，节点N11的电位及节点N12的电位上升。
在由于微短路的发生正极电位瞬时降低时，节点N11及节点N12的电位瞬时降低。另一方面，在供应给布线SH_IN的采样信号为低电平时，节点N13的电位不受到节点N11的电位的影响，节点N12的电位比节点N13的电位低。然后，比较器250的输出反相，由此检测出微短路。
为了提高微短路的检测精度，通过模拟数字转换电路将二次电池的电压转换为数字数据，使用处理器单元等根据该数字数据进行运算，对充电的波形或放电的波形进行分析，由此可以进行微短路的检测或预测。例如，在充电的波形或放电的波形中，使用各时间步骤的电压误差的位移进行微短路的检测或预测。电压误差的位移通过算出电压误差算出与上一个步骤的差异来算出。
为了提高微短路的检测精度，也可以使用神经网络。
神经网络是一种方法，是在神经网络部(例如，包括CPU(Central ProcessingUnit：中央处理单元)、GPU(Graphics Processing Unit：图形处理器)、APU(AcceleratedProcessing Unit：加速处理单元)、存储器等)中进行的神经网络处理。注意，APU是指将CPU与GPU统合为一个的芯片。
安装在器件中的二次电池由于关于放电依赖于使用者的使用方法所以无规则，而关于充电条件是固定的，因此比放电相比容易预测充电。通过一定程度的较多的充电曲线为学习用数据，可以使用神经网络预测正确的值。在取得充电曲线时，可以利用神经网络取得初期SOC(0)、FCC、R0、Rd、Cd。神经网络的运算例如可以使用微处理器等。
具体而言，使用机械学习或人工智能对所得到的各种数据进行评价及学习，对所预测的二次电池的劣化程度进行分析，在有异常时，停止对二次电池的充电或者调整恒流充电的电流密度。
为了调整恒流充电的电流密度，也可以控制晶体管140及晶体管150的通态电流。
例如，在电动汽车中，可以在行驶中取得学习数据，可以掌握二次电池的劣化状态。注意，在二次电池的劣化状态的预测中使用神经网络。神经网络可以由包括多个隐藏层的神经网络，即，深度神经网络构成。注意，有时将使用深度神经网络的学习称为深度学习。
机械学习首先从学习数据抽出特征值。抽出随着时间变化的相对变化量作为特征值，根据所抽出的特征值使神经网络学习。学习单元可以按时间间隔根据彼此不同的学习类型使神经网络学习。根据基于学习数据的学习结果可以更新应用于神经网络的结合权重。
作为使用神经网络进行的二次电池的充电状态推定方法，可以使用回归模型，例如使用卡尔曼滤波等进行计算处理。
卡尔曼滤波是无限脉冲响应滤波之一种。此外，多元回归分析是多变量分析之一种，其中回归分析的独立变量为多个。作为可以应用于多元回归分析的运算方法，有最小二乘法等。回归分析需要较多的观察值的时间序列，而卡尔曼滤波具有只要积蓄一定程度的数据就可以逐步得到最适合的校正系数的优点。此外，也可以将卡尔曼滤波应用于非平稳时间序列。
作为推测二次电池的内部电阻及充电率(SOC)的方法，可以利用非线性卡尔曼滤波(具体而言，无损卡尔曼滤波(也称为UKF))。此外，也可以使用扩展卡尔曼滤波(也称为EKF)。SOC示出充电状态(也称为充电率)的指标，满充电时为100％，完全放电时为0％。
每n(n为整数，例如50)循环收集通过最优化算法得到的初期参数，将这些数据群用于监督数据进行神经网络处理，由此可以进行高精度的SOC的推测。
学习系统包括监督数据生成装置及学习装置。监督数据生成装置生成学习装置学习时利用的监督数据。监督数据包括处理对象数据与识别对象同一的数据及对应于该数据的标签的评价。监督数据生成装置包括输入数据取得部、评价取得部、监督数据生成部。输入数据取得部也可以从储存在存储装置中的数据取得，也可以通过因特网取得学习的输入数据，输入数据是指用于学习的数据，包括二次电池的电流值或电压值。此外，作为监督数据，也可以不是实测的数据，通过根据条件设定初期参数具有多样性，生成近于实测的数据，将这些的规定特性数据库用于监督数据进行神经网络处理，由此可以推测充电率(SOC)。根据某一个电池的充放电特性生成近于实测的数据，通过将这些的固定特性数据库用于监督数据进行神经网络处理，可以高效地进行相同种类的电池的SOC推测。
在二次电池的劣化进展的情况下，在初期参数的FCC大大变化时有产生SOC的误差的担忧，因此可以更新用来推测SOC的运算的初期参数。更新的初期参数使用预先实测的充放电特性的数据通过最优化算法算出。通过使用更新的初期参数的回归模型，例如卡尔曼滤波进行计算处理，即使劣化后也可以进行高精度的SOC的推测。在本说明书中，将通过使用卡尔曼滤波进行计算处理也称为卡尔曼滤波处理。
更新初期参数的时机为任意，但是为了以高精度进行SOC的推测，更新频率越多越好，优选定期连续进行更新。注意，在二次电池的温度高的状态下，在SOC较高时有时劣化进展。在此情况下，进行二次电池的放电，通过降低SOC，优选抑制二次电池的劣化。
此外，蓄电系统100也可以具有测量二次电池121的温度且根据所测量的温度控制电池单元的充电及放电的功能。例如由于在低温下二次电池的电阻增加，因此有时降低充电电流密度及放电电流密度。此外，由于在高温下降低二次电池的电阻，因此有时提高放电电流密度。此外，在因在高温下充电电流的提高导致二次电池特性的劣化时，例如，控制为劣化得到抑制的充电电流即可。充电条件、放电条件等的数据优选储存在半导体装置70所包括的存储电路等中。此外，在因充电导致半导体装置70或二次电池121的温度上升时，优选根据所测量的温度控制充电。例如随着温度上升抑制充电电流即可。
在半导体装置70中，例如，通过将其电压根据温度而改变的元件电连接到端子INP1，并将对应于基准温度的电压储存在端子VT中，可以将半导体装置70用作温度传感器。在此，对应于温度的电压也可以为将电流转换成电压的值。
<OS晶体管>
OS晶体管在沟道形成区域中包含氧化物半导体。作为氧化物半导体，优选使用至少包含铟或锌的金属氧化物。尤其是，优选使用包含铟及锌的金属氧化物。除此之外，优选还包含镓、钇、锡等。此外，也可以包含选自硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等中的一种或多种。
在此，考虑金属氧化物是包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡。作为可用作元素M的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合多个上述元素。
以上，本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而使用。
(实施方式2)
在本实施方式中，说明可用于上述实施方式中的半导体装置的OS晶体管的结构例子。注意，OS晶体管为薄膜晶体管，该晶体管可以层叠设置，由此，在本实施方式中说明在形成在单晶硅衬底中的Si晶体管的上方设置OS晶体管的半导体装置的结构例子。
<半导体装置的结构例子>
图7所示的半导体装置包括晶体管300、晶体管500及电容器600。图8A是晶体管500的沟道长度方向上的截面图，图8B是晶体管500的沟道宽度方向上的截面图，图8C是晶体管300的沟道宽度方向上的截面图。
晶体管500是在沟道形成区域中包含金属氧化物的晶体管(OS晶体管)。晶体管500具有关态电流非常小的特征。
如图7所示，在本实施方式中说明的半导体装置包括晶体管300、晶体管500及电容器600。晶体管500设置在晶体管300的上方，电容器600设置在晶体管300及晶体管500的上方。
晶体管300设置在衬底311上，并包括：导电体316、绝缘体315、由衬底311的一部分构成的半导体区域313；以及被用作源区或漏区的低电阻区域314a及低电阻区域314b。
如图8C所示，在晶体管300中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过使晶体管300具有Fin型结构，实效上的沟道宽度增加，所以可以改善晶体管300的通态特性。此外，由于可以增加栅电极的电场的影响，所以可以改善晶体管300的关态特性。
此外，晶体管300可以为p沟道晶体管或n沟道晶体管。
半导体区域313的沟道形成区域或其附近的区域、被用作源区或漏区的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)、InP(磷化铟)、SiC(碳化硅)、ZnSe(硒化锌)、GaN(氮化镓)、GaOx(氧化镓；x为大于0的实数)等的材料形成。可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
此外，由于导电体的材料决定功函数，所以通过改变导电体的材料，可以调整Vth。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和埋入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
注意，图7所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。
以覆盖晶体管300的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
绝缘体322也可以被用作使因设置在其下方的晶体管300等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
作为绝缘体324，优选使用能够防止氢或杂质从衬底311或晶体管300等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析(TDS分析)法等测量。例如，在TDS分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时，绝缘体324中的氢的脱离量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下，即可。
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将相对介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中埋入与电容器600或晶体管500连接的导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一符号表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328及导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
也可以在绝缘体326及导电体330上形成布线层。例如，在图7中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管300连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管300扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外，也可以在绝缘体354及导电体356上形成布线层。例如，在图7中，依次层叠有绝缘体360、绝缘体362及绝缘体364。此外，在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366具有插头或布线的功能。此外，导电体366可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体360所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
此外，也可以在绝缘体364及导电体366上形成布线层。例如，在图7中，依次层叠有绝缘体370、绝缘体372及绝缘体374。此外，在绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376具有插头或布线的功能。此外，导电体376可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体370所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
此外，也可以在绝缘体374及导电体376上形成布线层。例如，在图7中，依次层叠有绝缘体380、绝缘体382及绝缘体384。此外，在绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386具有插头或布线的功能。此外，导电体386可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体380所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层，但是根据本实施方式的半导体装置不局限于此。与包括导电体356的布线层同样的布线层可以为三层以下，与包括导电体356的布线层同样的布线层可以为五层以上。
在绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514及绝缘体516中的任意个，优选使用对氧或氢具有阻挡性的物质。
例如，作为绝缘体510及绝缘体514，优选使用能够防止氢或杂质从衬底311或设置有晶体管300的区域等扩散到设置有晶体管500的区域中的具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体324同样的材料。
作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管300与晶体管500之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用作晶体管500的保护膜。
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体320同样的材料。此外，通过由介电常数较低的材料形成层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜和氧氮化硅膜等。
此外，在绝缘体510、绝缘体512、绝缘体514及绝缘体516中埋入有导电体518、构成晶体管500的导电体(导电体503)等。此外，导电体518被用作与电容器600或晶体管300连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料形成。
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
在绝缘体516的上方设置有晶体管500。
如图8A和图8B所示，晶体管500包括：嵌入在绝缘体512及绝缘体516中的导电体503；配置在绝缘体516及导电体503上的绝缘体520；配置在绝缘体520上的绝缘体522；配置在绝缘体522上的绝缘体524；配置在绝缘体524上的氧化物530a；配置在氧化物530a上的氧化物530b；配置在氧化物530b上且彼此隔开的导电体542a及导电体542b；配置在导电体542a及导电体542b上且形成有与导电体542a和导电体542b之间重叠的开口的绝缘体580；配置在开口中的导电体560；配置在氧化物530b、导电体542a、导电体542b及绝缘体580与导电体560之间的绝缘体550；配置在氧化物530b、导电体542a、导电体542b及绝缘体580与绝缘体550之间的氧化物530c。
此外，如图8A和图8B所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图8A和图8B所示，导电体560优选包括设置在绝缘体550的内侧的导电体560a及嵌入在导电体560a的内侧的导电体560b。此外，如图8A和图8B所示，优选在绝缘体580、导电体560及绝缘体550上配置有绝缘体574。
注意，下面有时将氧化物530a、氧化物530b及氧化物530c统称为氧化物530。此外，有时将导电体542a及导电体542b统称为导电体542。
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a、氧化物530b及氧化物530c的三层，但是本发明不局限于此。例如，可以设置氧化物530b的单层、氧化物530b与氧化物530a的两层结构、氧化物530b与氧化物530c的两层结构或者四层以上的叠层结构。此外，在晶体管500中，导电体560具有两层结构，但是本发明不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图7、图8A、图8B所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。导电体560、导电体542a及导电体542b相对于绝缘体580的开口的配置是自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a及导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的Vth。尤其是，通过对导电体503供应负电位，可以使晶体管500的Vth大于0V且可以减小关态电流。因此，与不对导电体503施加负电位时相比，在对导电体503施加负电位的情况下，可以减小对导电体560供应的电位为0V时的漏极电流。
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。在本说明书等中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
此外，在本说明书等中，S-channel结构具有如下特征，即与沟道形成区域相同，接触于被用作源电极及漏电极的导电体542a及导电体542b的氧化物530的侧面及周边为I型。此外，因为接触于导电体542a及导电体542b的氧化物530的侧面及周边与绝缘体544接触，所以与沟道形成区域相同，有可能成为I型。注意，在本说明书等中，I型可以说与后面说明的高纯度本征相同。此外，本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构，可以提高对于短沟道效应的耐性，换言之，可以实现不容易发生短沟道效应的晶体管。
此外，导电体503具有与导电体518同样的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。
绝缘体520、绝缘体522、绝缘体524及绝缘体550被用作栅极绝缘膜。
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选在绝缘体524中形成有过剩氧区域。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位，从而可以提高晶体管500的可靠性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。此外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
当绝缘体522具有抑制氧或杂质的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。此外，可以抑制导电体503与绝缘体524或氧化物530所包含的氧起反应。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，通过high-k材料的绝缘体与氧化硅或氧氮化硅组合，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
绝缘体520、绝缘体522及绝缘体524也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
在晶体管500中，优选将被用作氧化物半导体的金属氧化物用于包含沟道形成区域的氧化物530。例如，作为氧化物530优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。此外，作为氧化物530，也可以使用In-Ga氧化物、In-Zn氧化物。
此外，作为晶体管500优选使用载流子浓度低的金属氧化物。在降低金属氧化物的载流子浓度的情况下，降低金属氧化物中的杂质浓度而降低缺陷态密度即可。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。作为金属氧化物中的杂质例如有氢、氮、碱金属、碱土金属、铁、镍、硅等。
特别是，由于包含在金属氧化物中的氢与键合到金属原子的氧起反应而成为水，因此有时在金属氧化物中形成氧空位。当金属氧化物中的沟道形成区域中包括氧空位时，晶体管有时具有常开启特性。再者，有时氢进入氧空位中而成的缺陷被用作供体而生成作为载流子的电子。此外，有时氢的一部分键合到与金属原子键合的氧而生成作为载流子的电子。因此，使用包含多量的氢的金属氧化物的晶体管容易具有常开启特性。
氢进入氧空位的缺陷会用作金属氧化物的供体。然而，难以定量地评价该缺陷。于是，在金属氧化物中，有时不是使用供体浓度而是使用载流子浓度进行评价。因此，在本说明书等中，作为金属氧化物的参数，有时不是使用供体浓度而是使用假定不施加电场的状态下的载流子浓度。换言之，本说明书等所记载的“载流子浓度”有时也可以称为“供体浓度”。
因此，在将金属氧化物用于氧化物530时，优选尽量减少金属氧化物中的氢。具体而言，在金属氧化物中，利用二次离子质谱(SIMS：Secondary Ion Mass Spectrometry)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将氢等杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
此外，在作为氧化物530使用金属氧化物时，沟道形成区域的金属氧化物的载流子浓度优选为1×1018cm-3以下，更优选小于1×1017cm-3，进一步优选小于1×1016cm-3，更进一步优选小于1×1013cm-3，还进一步优选小于1×1012cm-3。注意，对沟道形成区域的金属氧化物的载流子浓度的下限值没有特别的限制，例如可以设定为1×10-9cm-3。
此外，在作为氧化物530使用金属氧化物时，在导电体542(导电体542a及导电体542b)与氧化物530接触时，有时氧化物530中的氧扩散到导电体542而导电体542被氧化。在导电体542被氧化时，导电体542的导电率下降的可能性高。此外，也可以将“氧化物530中的氧向导电体542扩散”称为“导电体542吸收氧化物530中的氧”。
此外，当氧化物530中的氧扩散到导电体542(导电体542a及导电体542b)时，在导电体542a与氧化物530b之间及在导电体542b与氧化物530b之间可能会形成另一层。因为该另一层包含比导电体542多的氧，所以推测该另一层具有绝缘性。此时，可以认为导电体542、该另一层和氧化物530b的三层结构是由金属-绝缘体-半导体构成的三层结构，有时也将其称为MIS(Metal-Insulator-Semiconductor)结构或以MIS结构为主的二极管连接结构。
注意，上述另一层不局限于形成在导电体542与氧化物530b间，例如，有时另一层形成在导电体542与氧化物530c间或者导电体542与氧化物530b间及导电体542与氧化物530c间。
此外，作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以防止杂质从形成在氧化物530a下方的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时，可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。
此外，氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。此外，用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。此外，用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。此外，氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。
优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。
在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b、以及氧化物530b与氧化物530c除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a及氧化物530c优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
在氧化物530b上设置有被用作源电极及漏电极的导电体542(导电体542a及导电体542b)。作为导电体542，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。
此外，如图8A所示，有时在氧化物530与导电体542的界面及其附近作为低电阻区域形成有区域543(区域543a及区域543b)。此时，区域543a被用作源区和漏区中的一个，区域543b被用作源区和漏区中的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式形成上述导电体542，区域543的氧浓度有时降低。此外，在区域543中有时形成包括包含在导电体542中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543的载流子浓度增加，区域543成为低电阻区域。
绝缘体544以覆盖导电体542的方式设置，抑制导电体542的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。此外，在导电体542是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
绝缘体550被用作栅极绝缘膜。绝缘体550优选以与氧化物530c的内侧(顶面及侧面)接触的方式配置。绝缘体550优选使用通过加热而使氧释放的绝缘体形成。例如，可以使用在TDS分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。此外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下的范围内。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体550以与氧化物530c的顶面接触的方式设置通过加热而释放氧的绝缘体，可以高效地从绝缘体550通过氧化物530c对氧化物530b的沟道形成区域供应氧。此外，与绝缘体524同样，优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。
此外，为了将绝缘体550所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体550到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体550到导电体560的过剩氧的扩散得到抑制。换言之，可以抑制供应到氧化物530的过剩氧的减少。此外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
在图8A及图8B中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体550所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛或者氮化钛和上述导电材料的叠层结构。
绝缘体580优选隔着绝缘体544设置在导电体542上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
绝缘体580优选具有过剩氧区域。通过以与氧化物530c接触的方式设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧通过氧化物530c高效地供应给氧化物530。此外，优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560填埋于绝缘体580的开口，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体550的顶面接触的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体550及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
此外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
此外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外，通过由介电常数较低的材料形成层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜及氧氮化硅膜等。
此外，在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中埋入导电体546及导电体548等。
导电体546及导电体548被用作与电容器600、晶体管500或晶体管300连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料形成。
接着，在晶体管500的上方设置有电容器600。电容器600包括导电体610、导电体620及绝缘体630。
此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容器600的电极。此外，可以同时形成导电体612及导电体610。
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在图7中，导电体612及导电体610具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体紧密性高的导电体。
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体620时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
在导电体620及绝缘体630上设置有绝缘体650。绝缘体650可以使用与绝缘体320同样的材料形成。此外，绝缘体650可以被用作覆盖其下方的凹凸形状的平坦化膜。
通过采用本结构，可以在抑制使用包含氧化物半导体的晶体管的半导体装置的电特性变动的同时提高可靠性。此外，可以提供一种通态电流大的包含氧化物半导体的晶体管。此外，可以提供一种关态电流小的包含氧化物半导体的晶体管。此外，可以提供一种功耗得到减少的半导体装置。此外，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
<晶体管的结构例子>
注意，本实施方式所示的半导体装置的晶体管500的结构不局限于上述结构。下面，对可用于晶体管500的结构例子进行说明。
<晶体管的结构例子1>
参照图9A、图9B及图9C说明晶体管510A的结构例子。图9A是晶体管510A的俯视图。图9B是在图9A中以点划线L1-L2表示的部分的截面图。图9C是在图9A中以点划线W1-W2表示的部分的截面图。在图9A的俯视图中，为了明确起见，省略构成要素的一部分。
在图9A、图9B及图9C中示出晶体管510A、被用作层间膜的绝缘体511、绝缘体512、绝缘体514、绝缘体516、绝缘体580、绝缘体582及绝缘体584。此外，示出与晶体管510A电连接且被用作接触插头的导电体546(导电体546a及导电体546b)及被用作布线的导电体503。有时将导电体546a及导电体546b统称为导电体546。
晶体管510A包括：被用作第一栅电极的导电体560(导电体560a及导电体560b)；被用作第二栅电极的导电体505(导电体505a及导电体505b)；被用作第一栅极绝缘膜的绝缘体550；被用作第二栅极绝缘膜的绝缘体521、绝缘体522、绝缘体524；包括形成沟道的区域的氧化物530(氧化物530a、氧化物530b及氧化物530c)；被用作源极和漏极中的一个的导电体542a；被用作源极和漏极中的另一个的导电体542b；绝缘体574。
此外，在图9A、图9B、图9C所示的晶体管510A中，在设置于绝缘体580中的开口部中隔着绝缘体574配置有氧化物530c、绝缘体550及导电体560。此外，氧化物530c、绝缘体550及导电体560配置在导电体542a和导电体542b之间。
绝缘体511及绝缘体512被用作层间膜。
作为层间膜，可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以将氧化硅、氧氮化硅或氮化硅层叠于上述绝缘体。
例如，绝缘体511优选被用作抑制水或氢等杂质从衬底一侧进入晶体管510A的阻挡膜。因此，作为绝缘体511优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。此外，例如，优选作为绝缘体511使用氧化铝或氮化硅等。通过采用该结构，可以抑制氢、水等杂质从与绝缘体511相比更靠近衬底一侧扩散到晶体管510A一侧。
例如，绝缘体512的介电常数优选比绝缘体511低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
导电体503以嵌入在绝缘体512中的方式形成。在此，导电体503的顶面的高度与绝缘体512的顶面的高度可以大致相同。导电体503具有单层结构，但是本发明不局限于此。例如，导电体503也可以具有两层以上的多层膜结构。作为导电体503，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。
在晶体管510A中，导电体560有时被用作第一栅(也称为顶栅极)电极。导电体505有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体505的电位而不使其与供应到导电体560的电位联动，可以控制晶体管510A的阈值电压。尤其是，通过对导电体505供应负电位，可以使晶体管510A的阈值电压大于0V且可以减小关态电流。因此，与不对导电体505施加负电位时相比，在对导电体505施加负电位的情况下，可以减小对导电体560供应的电位为0V时的漏极电流。
此外，例如通过将导电体505重叠于导电体560，在对导电体560及导电体505供应电位的情况下，从导电体560产生的电场和从导电体505产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。
就是说，可以由被用作第一栅电极的导电体560的电场和被用作第二栅电极的导电体505的电场电围绕沟道形成区域。换言之，与上述晶体管500同样，晶体管510A具有surrounded channel(S-channel)结构。
与绝缘体511及绝缘体512同样，绝缘体514及绝缘体516被用作层间膜。例如，绝缘体514优选被用作抑制水或氢等杂质从衬底一侧进入晶体管510A的阻挡膜。通过采用该结构，可以抑制氢、水等杂质从与绝缘体514相比更靠近衬底一侧扩散到晶体管510A一侧。例如，绝缘体516的介电常数优选比绝缘体514低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
在被用作第二栅极的导电体505中，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体505a，其内侧形成有导电体505b。在此，导电体505a及导电体505b的顶面的高度与绝缘体516的顶面的高度可以大致相同。此外，在晶体管510A中，层叠有导电体505a与导电体505b，但是本发明不局限于此。例如，导电体505可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体505a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书等中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
例如，通过使导电体505a具有抑制氧的扩散的功能，可以抑制因导电体505b氧化而导致导电率的下降。
此外，在导电体505还具有布线的功能的情况下，作为导电体505b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。在此情况下，不一定需要设置导电体503。在附图中，导电体505b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛或者氮化钛和上述导电材料的叠层结构。
绝缘体521、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
绝缘体522优选具有阻挡性。当绝缘体522具有阻挡性时，绝缘体522被用作抑制氢等杂质从晶体管510A的周围部进入晶体管510A的层。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(硅酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
此外，绝缘体521优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，通过high-k材料的绝缘体与氧化硅或氧氮化硅组合，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体521。
注意，在图9A、图9B、图9C中，第二栅极绝缘膜具有三层的叠层结构，但是也可以具有单层或者两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
包括被用作沟道形成区域的区域的氧化物530包括氧化物530a、氧化物530a上的氧化物530b及氧化物530b上的氧化物530c。当在氧化物530b之下设置有氧化物530a时，可以防止杂质从形成在氧化物530a下方的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时，可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。作为氧化物530，可以使用上述金属氧化物之一的氧化物半导体。
优选在设置于绝缘体580中的开口部内隔着绝缘体574设置氧化物530c。当绝缘体574具有阻挡性时，可以抑制来自绝缘体580的杂质扩散到氧化物530。
导电体542中的一个被用作源电极，另一个被用作漏电极。
导电体542a、导电体542b可以使用铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等金属或者以这些元素为主要成分的合金。尤其是，氮化钽等金属氮化物膜对氢或氧具有阻挡性，且耐氧化性较高，所以是优选的。
此外，虽然在图9A、图9B、图9C中示出单层结构，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。此外，也可以层叠钛膜及铝膜。此外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
此外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。此外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外，也可以在导电体542上设置阻挡层。阻挡层优选使用对氧或氢具有阻挡性的物质。通过采用该结构，可以抑制在形成绝缘体574时导电体542氧化。
阻挡层例如可以使用金属氧化物。尤其是，优选使用氧化铝、氧化铪、氧化镓等对氧或氢具有阻挡性的绝缘膜。此外，也可以使用利用CVD法形成的氮化硅。
通过包括阻挡层，可以扩大导电体542的材料的选择范围。例如，导电体542可以使用钨或铝等耐氧化性低且导电性高的材料。此外，例如可以使用容易进行沉积或加工的导电体。
绝缘体550被用作第一栅极绝缘膜。优选在设置于绝缘体580中的开口部内隔着氧化物530c及绝缘体574设置绝缘体550。
当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。此时，与第二栅极绝缘膜同样，绝缘体550也可以具有叠层结构。通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
被用作第一栅电极的导电体560包括导电体560a及导电体560a上的导电体560b。与导电体505a同样，作为导电体560a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电体560a具有抑制氧的扩散的功能时，可以提高导电体560b的材料的选择性。也就是说，通过包括导电体560a，可以抑制导电体560b的氧化，而可以防止导电率的下降。
作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a，可以使用可用于氧化物530的氧化物半导体。在此情况下，通过利用溅射法形成导电体560b，可以降低导电体560a的电阻率而使其成为导电体。该导电体可以称为OC(Oxide Conductor)电极。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛或者氮化钛和上述导电材料的叠层结构。
在绝缘体580与晶体管510A之间配置绝缘体574。作为绝缘体574优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过包括绝缘体574，可以抑制绝缘体580所包含的水、氢等杂质经过氧化物530c、绝缘体550扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体560氧化。
绝缘体580、绝缘体582及绝缘体584被用作层间膜。
与绝缘体514同样，绝缘体582优选被用作抑制水或氢等杂质从外部进入晶体管510A的阻挡绝缘膜。
此外，与绝缘体516同样，绝缘体580及绝缘体584的介电常数优选比绝缘体582低。通过将介电常数较低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，晶体管510A也可以通过嵌入在绝缘体580、绝缘体582及绝缘体584中的导电体546等插头或布线电连接到其他结构。
此外，与导电体505同样，作为导电体546的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。例如，优选使用兼具耐热性和导电性的钨或钼等高熔点材料。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
例如，通过作为导电体546使用对氢及氧具有阻挡性的导电体的氮化钽等与导电性高的钨的叠层结构，可以在保持布线的导电性的同时抑制来自外部的杂质的扩散。
通过具有上述结构，可以提供一种使用包含通态电流大的氧化物半导体的晶体管的半导体装置。或者，可以提供一种使用包含关态电流小的氧化物半导体的晶体管的半导体装置。或者，可以提供一种在电特性变动得到抑制而具有稳定电特性的同时可靠性得到提高的半导体装置。
<晶体管的结构例子2>
参照图10A、图10B及图10C说明晶体管510B的结构例子。图10A是晶体管510B的俯视图。图10B是在图10A中以点划线L1-L2表示的部分的截面图。图10C是在图10A中以点划线W1-W2表示的部分的截面图。在图10A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管510B是晶体管510A的变形例子。由此，为了防止重复说明，主要对与晶体管510A不同之处进行说明。
晶体管510B包括导电体542(导电体542a及导电体542b)与氧化物530c、绝缘体550及导电体560重叠的区域。通过采用该结构，可以提供通态电流高的晶体管。此外，可以提供控制性高的晶体管。
被用作第一栅电极的导电体560包括导电体560a及导电体560a上的导电体560b。与导电体505a同样，作为导电体560a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电体560a具有抑制氧的扩散的功能时，可以提高导电体560b的材料的选择性。也就是说，通过包括导电体560a，可以抑制导电体560b的氧化，而可以防止导电率的下降。
此外，优选以覆盖导电体560的顶面及侧面、绝缘体550的侧面以及氧化物530c的侧面的方式设置绝缘体574。作为绝缘体574优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过设置绝缘体574，可以抑制导电体560的氧化。此外，通过包括绝缘体574，可以抑制绝缘体580所包含的水、氢等杂质扩散到晶体管510B。
此外，也可以在导电体546与绝缘体580之间设置具有阻挡性的绝缘体576(绝缘体576a及绝缘体576b)。通过设置绝缘体576，可以抑制绝缘体580的氧与导电体546起反应而导致导电体546氧化。
此外，通过设置具有阻挡性的绝缘体576，可以扩大用于插头或布线的导电体的材料的选择范围。例如，通过作为导电体546使用具有吸收氧的性质且具有高导电性的金属材料，可以提供低功耗的半导体装置。具体而言，可以使用钨或铝等耐氧化性低且导电性高的材料。此外，例如可以使用容易进行成膜或加工的导电体。
<晶体管的结构例子3>
参照图11A、图11B及图11C说明晶体管510C的结构例子。图11A是晶体管510C的俯视图。图11B是在图11A中以点划线L1-L2表示的部分的截面图。图11C是在图11A中以点划线W1-W2表示的部分的截面图。在图11A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管510C是晶体管510A的变形例子。由此，为了防止重复说明，主要对与晶体管510A不同之处进行说明。
图11A、图11B、图11C所示的晶体管510C在导电体542a与氧化物530b之间配置有导电体547a，在导电体542b与氧化物530b之间配置有导电体547b。在此，导电体542a(导电体542b)具有超过导电体547a(导电体547b)的顶面及导电体560一侧的侧面延伸并与氧化物530b的顶面接触的区域。在此，作为导电体547，可以使用可用于导电体542的导电体。此外，导电体547的厚度优选至少厚于导电体542。有时将导电体547a及导电体547b统称为导电体547。
由于图11A、图11B、图11C所示的晶体管510C具有上述结构，与晶体管510A相比，可以将导电体542靠近导电体560。或者，可以将导电体542a的端部及导电体542b的端部重叠于导电体560。由此，可以减小晶体管510C的实质上的沟道长度，而可以提高通态电流及频率特性。
此外，导电体547a(导电体547b)优选与导电体542a(导电体542b)重叠。通过采用该结构，在形成填埋导电体546a(导电体546b)的开口的蚀刻时，导电体547a(导电体547b)被用作蚀刻停止层而可以防止氧化物530b的过蚀刻。
此外，在图11A、图11B、图11C所示的晶体管510C中，也可以以接触于绝缘体544之上的方式配置绝缘体545。绝缘体544优选被用作抑制水或氢等杂质或过剩氧从绝缘体580一侧进入晶体管510C的阻挡绝缘膜。作为绝缘体545，可以使用可用于绝缘体544的绝缘体。此外，作为绝缘体544，例如也可以使用氮化铝、氮化铝钛、氮化钛、氮化硅或氮氧化硅等氮化物绝缘体。
此外，在图11A、图11B、图11C所示的晶体管510C中，与图9A、图9B、图9C所示的晶体管510A不同，导电体505也可以具有单层结构。此时，可以在已形成为图案的导电体505上形成成为绝缘体516的绝缘膜，通过利用CMP法等直到导电体505的顶面露出为止去除该绝缘膜的顶部。在此，优选提高导电体505的顶面的平坦性。例如，导电体505的顶面的平均表面粗糙度(Ra)可以为1nm以下，优选为0.5nm以下，更优选为0.3nm以下。由此，可以提高形成在导电体505上的绝缘层的平坦性，而可以提高氧化物530b及氧化物530c的结晶性。
<晶体管的结构例子4>
参照图12A、图12B及图12C说明晶体管510D的结构例子。图12A是晶体管510D的俯视图。图12B是在图12A中以点划线L1-L2表示的部分的截面图。图12C是在图12A中以点划线W1-W2表示的部分的截面图。在图12A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管510D是上述晶体管的变形例子。由此，为了防止重复说明，主要对与上述晶体管不同之处进行说明。
在图12A至图12C中，将具有第二栅极的功能的导电体505还用作布线而不设置导电体503。此外，在氧化物530c上包括绝缘体550，在绝缘体550上包括金属氧化物552。此外，在金属氧化物552上包括导电体560，在导电体560上包括绝缘体570。此外，在绝缘体570上包括绝缘体571。
金属氧化物552优选具有抑制氧扩散的功能。通过在绝缘体550与导电体560之间设置抑制氧扩散的金属氧化物552，向导电体560的氧扩散得到抑制。换言之，可以抑制供应到氧化物530的氧量的减少。此外，可以抑制因氧导致的导电体560的氧化。
此外，金属氧化物552可以被用作第一栅极的一部分。例如，可以将可用作氧化物530的氧化物半导体用作金属氧化物552。在此情况下，通过利用溅射法形成导电体560，可以降低金属氧化物552的电阻值使其变为导电层。可以将其称为OC(Oxide Conductor)电极。
此外，金属氧化物552有时被用作栅极绝缘膜的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体550的情况下，作为金属氧化物552优选使用作为相对介电常数高的high-k材料的金属氧化物。通过采用该叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持物理厚度的同时降低在晶体管工作时施加的栅极电位。此外，可以减少被用作栅极绝缘膜的绝缘层的等效氧化物厚度(EOT)。
虽然示出晶体管510D中的金属氧化物552是单层的结构，但是也可以采用两层以上的叠层结构。例如，可以将被用作栅电极的一部分的金属氧化物与被用作栅极绝缘膜的一部分的金属氧化物层叠。
当将金属氧化物552用作栅电极时，可以在不减弱来自导电体560的电场的影响的情况下提高晶体管510D的通态电流。此外，当将金属氧化物552用作栅极绝缘膜时，通过利用绝缘体550及金属氧化物552的物理厚度保持导电体560与氧化物530之间的距离，可以抑制导电体560与氧化物530之间的泄漏电流。由此，通过设置绝缘体550及金属氧化物552的叠层结构，可以容易调节导电体560与氧化物530之间的物理距离及从导电体560施加到氧化物530的电场强度。
具体而言，可以通过使可用于氧化物530的氧化物半导体低电阻化来将其用作金属氧化物552。或者，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘层的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的加热处理中不容易晶化，所以是优选的。注意，金属氧化物552不是必需的构成要素，可以根据所需的晶体管特性适当地设计。
作为绝缘体570优选使用具有抑制水或氢等杂质及氧的透过的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。由此，可以防止导电体560因来自绝缘体570的上方的氧而氧化。此外，可以抑制来自绝缘体570的上方的水或氢等杂质通过导电体560及绝缘体550进入氧化物530中。
绝缘体571被用作硬掩模。通过设置绝缘体571，可以以使导电体560的侧面与衬底表面大致垂直的方式对导电体560进行加工，具体而言，可以使导电体560的侧面与衬底表面所形成的角度为75度以上且100度以下，优选为80度以上且95度以下。
此外，也可以通过作为绝缘体571使用抑制水或氢等杂质及氧的透过的功能的绝缘材料，来将绝缘体571兼作用阻挡层。在此情况下，也可以不设置绝缘体570。
通过将绝缘体571用作硬掩模，选择性地去除绝缘体570、导电体560、金属氧化物552、绝缘体550及氧化物530c的一部分，可以使它们的侧面大致一致，且使氧化物530b的表面的一部分露出。
此外，晶体管510D在露出的氧化物530b的表面的一部分具有区域531a及区域531b。区域531a和区域531b中的一个被用作源区，另一个被用作漏区。
例如通过利用离子注入法、离子掺杂法、等离子体浸没离子注入法或等离子体处理等，对露出的氧化物530b的表面引入磷或硼等杂质元素，来可以形成区域531a及区域531b。注意，在本实施方式等中，“杂质元素”是指主要成分元素之外的元素。
此外，也可以在使氧化物530b的表面的一部分露出之后形成金属膜，然后进行加热处理，来将包含在该金属膜中的元素扩散到氧化物530b中，由此形成区域531a及区域531b。
氧化物530b中的被引入杂质元素的区域的电阻率下降。由此，有时将区域531a及区域531b称为“杂质区域”或“低电阻区域”。
通过将绝缘体571和/或导电体560用作掩模，可以自对准地形成区域531a及区域531b。因此，区域531a和/或区域531b不与导电体560重叠，可以减小寄生电容。此外，偏置区域不形成在沟道形成区域与源漏区域(区域531a或区域531b)之间。通过自对准地形成区域531a及区域531b，可以实现通态电流的增加、阈值电压的降低、工作频率的提高等。
此外，为了进一步降低关态电流，也可以在沟道形成区域与源漏区域之间设置偏置区域。偏置区域是电阻率高的区域，且是不被进行上述杂质元素的引入的区域。通过在形成绝缘体575后进行上述杂质元素的引入，可以形成偏置区域。在此情况下，与绝缘体571等同样，绝缘体575也被用作掩模。因此，氧化物530b的与绝缘体575重叠的区域不被引入杂质元素，由此可以将该区域的电阻率保持为高。
此外，晶体管510D在绝缘体570、导电体560、金属氧化物552、绝缘体550及氧化物530c的侧面包括绝缘体575。绝缘体575优选为相对介电常数低的绝缘体。例如，优选使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，当将氧化硅、氧氮化硅、氮氧化硅或具有空孔的氧化硅用于绝缘体575时，在后面的工序中可在绝缘体575中容易形成过剩氧区域，所以是优选的。此外，氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，绝缘体575优选具有扩散氧的功能。
此外，晶体管510D在绝缘体575、氧化物530上包括绝缘体574。绝缘体574优选利用溅射法形成。通过利用溅射法，可以形成水或氢等杂质少的绝缘体。例如，作为绝缘体574，优选使用氧化铝。
有时利用溅射法形成的氧化膜从被形成的结构体抽出氢。因此，绝缘体574从氧化物530及绝缘体575吸收氢及水，来可以降低氧化物530及绝缘体575的氢浓度。
<晶体管的结构例子5>
参照图13A至图13C说明晶体管510E的结构例子。图13A是晶体管510E的俯视图。图13B是在图13A中以点划线L1-L2表示的部分的截面图。图13C是在图13A中以点划线W1-W2表示的部分的截面图。在图13A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管510E是上述晶体管的变形例子。由此，为了防止重复说明，主要对与上述晶体管不同之处进行说明。
在图13A至图13C中，在露出的氧化物530b的表面的一部分包括区域531a及区域531b而不设置导电体542。区域531a和区域531b中的一个被用作源区，另一个被用作漏区。此外，在氧化物530b与绝缘体574之间包括绝缘体573。
图13A、图13B、图13C所示的区域531(区域531a及区域531b)是氧化物530b被添加下述元素而成的区域。区域531例如可以利用伪栅极形成。
具体而言，在氧化物530b上设置伪栅极，将该伪栅极用作掩模，对氧化物530b添加使该氧化物530b低电阻化的元素。也就是说，该元素被添加到氧化物530的不与伪栅极重叠的区域中，由此形成区域531。作为该元素的添加方法，可以使用：对离子化了的源气体进行质量分离而添加的离子注入法；不对离子化了的源气体进行质量分离而添加的离子掺杂法；以及等离子体浸没离子注入法等。
此外，作为使氧化物530低电阻化的元素，典型的有硼或磷。此外，也可以使用氢、碳、氮、氟、硫、氯、钛、稀有气体等。作为稀有气体的典型例子有氦、氖、氩、氪及氙等。该元素的浓度可以利用二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)等进行测量。
尤其是，硼及磷可以使用非晶硅或低温多晶硅的生产线的装置，所以是优选的。可以使用已有的设备，由此可以降低设备投资。
接着，也可以在氧化物530b及伪栅极上形成成为绝缘体573的绝缘膜及成为绝缘体574的绝缘膜。通过设置成为绝缘体573的绝缘膜和成为绝缘体574的绝缘膜的叠层，可以设置区域531与氧化物530c及绝缘体550重叠的区域。
具体而言，在成为绝缘体574的绝缘膜上设置成为绝缘体580的绝缘膜，然后对成为绝缘体580的绝缘膜进行CMP(Chemical Mechanical Polishing)处理，去除成为绝缘体580的绝缘膜的一部分，使伪栅极露出。接着，在去除伪栅极时，优选还去除与伪栅极接触的绝缘体573的一部分。由此，在设置于绝缘体580中的开口部的侧面，绝缘体574及绝缘体573露出，在该开口部的底面，设置在氧化物530b中的区域531的一部分露出。接着，在该开口部依次形成成为氧化物530c的氧化膜，成为绝缘体550的绝缘膜及成为导电体560的导电膜，然后利用CMP处理等直到绝缘体580露出为止去除成为氧化物530c的氧化膜、成为绝缘体550的绝缘膜及成为导电体560的导电膜的一部分，由此可以形成图13A、图13B、图13C所示的晶体管。
注意，不一定需要设置绝缘体573及绝缘体574。根据所需要的晶体管特性，适当地设计即可。
图13A、图13B、图13C所示的晶体管可以利用已有的装置，并且不设置导电体542，由此可以降低成本。
<晶体管的结构例子6>
参照图14A至图14C说明晶体管510F的结构例子。图14A是晶体管510F的俯视图。图14B是在图14A中以点划线L1-L2表示的部分的截面图。图14C是在图14A中以点划线W1-W2表示的部分的截面图。在图14A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管510F是晶体管510A的变形例子。由此，为了防止重复说明，主要对与上述晶体管不同之处进行说明。
在晶体管510A中，绝缘体574的一部分设置在绝缘体580中的开口部内，覆盖导电体560的侧面。在晶体管510F中，通过去除绝缘体580的一部分和绝缘体574的一部分形成开口。
此外，也可以在导电体546与绝缘体580间设置具有阻挡性的绝缘体576(绝缘体576a及绝缘体576b)。通过设置绝缘体576，可以抑制绝缘体580的氧与导电体546发生反应导致导电体546被氧化。
此外，当作为氧化物530使用氧化物半导体时优选采用各金属原子的原子个数比互不相同的多个氧化物层的叠层结构。具体而言，在用于氧化物530a的金属氧化物中，构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。此外，在用于氧化物530a的金属氧化物中，相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。此外，在用于氧化物530b的金属氧化物中，相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。此外，氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。
氧化物530a、氧化物530b及氧化物530c优选具有结晶性，尤其是，优选使用CAAC-OS。CAAC-OS等的具有结晶性的氧化物具有杂质及缺陷(氧空位等)少的结晶性高且致密的结构。因此，可以抑制由源电极或漏电极氧从氧化物530b被抽出。因此，即使进行加热处理也可以减少从氧化物530b被抽出的氧，所以晶体管510F对制造工序中的高温度(所谓热预算，thermal budget)也很稳定。
此外，也可以省略氧化物530a及氧化物530c中的一方或双方。氧化物530也可以采用氧化物530b的单层。当作为氧化物530采用氧化物530a、氧化物530b及氧化物530c的叠层时，优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。在此情况下，氧化物530c优选使用可以用于氧化物530a的金属氧化物。具体而言，在用于氧化物530c的金属氧化物中，构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。此外，在用于氧化物530c的金属氧化物中，相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。此外，在用于氧化物530b的金属氧化物中，相对于元素M的In的原子个数比优选大于用于氧化物530c的金属氧化物中的相对于元素M的In的原子个数比。
在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b以及氧化物530b与氧化物530c除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a及氧化物530c可以使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。此外，氧化物530c可以具有叠层结构。例如，可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的Ga-Zn氧化物的叠层结构，或者，可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的氧化镓的叠层结构。换言之，作为氧化物530c，也可以使用In-Ga-Zn氧化物和不包含In的氧化物的叠层结构。
具体而言，作为氧化物530a使用In：Ga：Zn＝1：3：4[原子个数比]或其附近的组成或者In：Ga：Zn＝1：1：0.5[原子个数比]或其附近的组成的金属氧化物，即可。此外，作为氧化物530b使用In：Ga：Zn＝1：1：1[原子个数比]或其附近的组成、In：Ga：Zn＝4：2：3[原子个数比]或其附近的组成、In：Ga：Zn＝5：1：3[原子个数比]或其附近的组成、In：Ga：Zn＝10：1：3[原子个数比]或其附近的组成的金属氧化物或者In-Zn氧化物，即可。作为氧化物530c，可以使用可用作氧化物530a或氧化物530b的金属氧化物。注意，附近的组成包括所希望的原子个数比的±30％的范围。
此外，氧化物530c也可以具有两层以上的叠层结构。作为氧化物530c具有叠层结构时的具体例子，在氧化物530c的下层使用In：Ga：Zn＝5：1：3[原子个数比]或其附近的组成、In：Ga：Zn＝10：1：3[原子个数比]或其附近的组成的金属氧化物或者In-Zn氧化物，在氧化物530c的上层使用In：Ga：Zn＝1：3：4[原子个数比]或其附近的组成、Ga：Zn＝2：1[原子个数比]或其附近的组成、Ga：Zn＝2：5[原子个数比]或其附近的组成或者氧化镓，即可。
通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，从而晶体管510F可以得到高通态电流及高频率特性。此外，在氧化物530c具有叠层结构时，被期待降低上述氧化物530b和氧化物530c之间的界面的缺陷态密度的效果及抑制氧化物530c所具有的构成元素扩散到绝缘体550一侧的效果。更具体而言，在氧化物530c具有叠层结构时，因为使不包含In的氧化物位于叠层结构的上方，所以可以抑制会扩散到绝缘体550一侧的In。由于绝缘体550被用作栅极绝缘体，因此在In扩散在其中的情况下导致晶体管的特性不良。由此，通过使氧化物530c具有叠层结构，可以提供可靠性高的半导体装置。
作为氧化物530优选使用被用作氧化物半导体的金属氧化物。例如，作为将成为氧化物530的沟道形成区的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。通过采用这种晶体管，可以提供低功耗的半导体装置。
<半导体装置的结构例子2>
图15示出图7所示的半导体装置在绝缘体650上包括导电体692的例子。导电体692以覆盖半导体装置的一个面的方式形成。虽然图15未图示，但是导电体692也可以包括开口部。此外，与绝缘体650的下层的导电体电连接的导电体也可以设置在该开口部内。
作为导电体692可以使用金属。此外，也可以使用具有导电性的金属氮化物及金属氧化物。作为导电体692，例如可以使用钛、氮化钛、氧化钛等。导电体692具有遮断或减弱来自半导体装置的外部的电磁波的功能。此外，导电体692具有扩散并释放静电的功能或者防止电荷的局部化的功能。通过设置导电体692，可以进一步稳定半导体装置的工作。
图16示出在绝缘体650与导电体692之间包括绝缘体693的例子。作为绝缘体693，例如可以使用在纤维体中浸渗有机树脂的结构体。作为纤维体，例如可以使用玻璃纤维。此外，作为有机树脂，例如可以使用溴化环氧树脂。
实施方式1所示的晶体管140及晶体管150有时称为功率MOSFET(Power MOSFET)。
晶体管300优选用于实施方式1所示的晶体管140及晶体管150等功率MOSFET，图20、图21A、图21B及图21C所示的晶体管300尤其优选用于晶体管140及晶体管150。图20、图21A、图21B及图21C所示的晶体管300被称为D-MOS(Double Diffusion Metal OxideSemiconductor)FET。
如图20所示，层385为包括晶体管300的层，层585为包括晶体管500的层。层385包括设置有晶体管300的衬底311或被用作晶体管300的栅电极的导电体316等。层585包括形成晶体管500的沟道形成区域的氧化物530或被用作晶体管500的栅电极的导电体560等。
图20所示的晶体管300为平面型晶体管。通过将低电阻区域314a和低电阻区域314b中的一个及另一个分别用作源区域及漏区域，可以作为MOSFET工作，但是这里低电阻区域314a及低电阻区域314b都用作源极，在低电阻区域314a及低电阻区域314b的外侧形成区域319，在图20所示的截面中在硅衬底的半导体区域313的下方的区域设置低电阻区域317，在其下方设置被用作漏电极的背面电极318，可以将晶体管300用作D-MOSFET。注意，低电阻区域314a及低电阻区域314b也可以都用作漏极，且背面电极318也可以用作源电极。区域319优选与低电阻区域314a及低电阻区域314b相反的极性的区域。例如，在低电阻区域314a及低电阻区域314b为n型区域时，区域319优选为p型区域。或者，区域319也可以为高电阻区域。区域319有时为本征区域。
注意，在图20中，通过低电阻区域314a及低电阻区域314b与具有相反极性的区域319接触，形成pn结。在本说明书等中，将这种pn结区域称为寄生二极管。寄生二极管具有逆流防止、整流等的功能。此外，寄生二极管具有保护晶体管的功能。通过寄生二极管形成在漏极(例如低电阻区域314a及低电阻区域314b)与源极(例如背面电极318)之间，缓和对源极与漏极之间施加高电压时的电场集中等，可以抑制晶体管的破坏或劣化。
在图20中示出低电阻区域314a及低电阻区域314b分别与导电体328等插头电连接的例子，在图21A中示出导电体328b与多个低电阻区域电连接的例子。导电体32b优选为覆盖多个低电阻区域的每一个的至少一部分的形状。此外，导电体32b优选与多个低电阻区域的每一个的至少一部分重叠。
图20示出晶体管300为具有平面型结构的D-MOSFET的例子，而图21B示出晶体管300为具有沟槽结构的D-MOSFET的例子。在图21A中，被用作栅极的导电体316形成在设置在低电阻区域314a与低电阻区域314b之间的沟槽内。在低电阻区域314a及低电阻区域314b与导电体316之间形成被用作栅极绝缘体的绝缘体315。
在图21B中示出低电阻区域314a及低电阻区域314b分别与导电体328等插头电连接的例子，在图21C中示出导电体328b与多个低电阻区域电连接的例子。导电体328b优选为覆盖多个低电阻区域的每一个的至少一部分的形状。此外，导电体328b优选与多个低电阻区域的每一个的至少一部分重叠。
与平面型结构相比，在沟槽结构中，集成电路的面积优选缩小为0.5倍以下，更优选缩小为0.4倍以下。
图22A及图22B是示出本发明的一个方式的半导体装置的结构的一个例子的立体图。图22A及图22B示出将本发明的一个方式的半导体装置所包括的各电路设置在上述层385及上述层585中的一个例子。层385例如为本发明的一个方式的半导体装置中的包括Si晶体管的层。层585例如为本发明的一个方式的半导体装置中的包括OS晶体管的层。注意，在各电路设置在层385或层585中时，例如构成每个电路的元件的晶体管可以构成在层385或层585中。此外，每个电路所包括的电容器及电阻器例如也可以设置在这些层之间或者层585的上层。
如图22A及图22B所示，上述实施方式所示的半导体装置70可以设置在层385及层585中。
图22A示出例如使用在沟道形成区域中包含硅的晶体管作为晶体管140及晶体管150并将该晶体管设置在层385中的一个例子。半导体装置70所具有的存储元件114、放大电路80以及控制电路99各自也可以设置在层385的区域900b或层585的区域900a。存储元件114及放大电路80例如优选设置在层585的区域900a中。
图22B示出例如使用在沟道形成区域中包含氧化物半导体的晶体管作为晶体管140及晶体管150并将该晶体管设置在层585中的一个例子。半导体装置70所具有的存储元件114、放大电路80以及控制电路99各自也可以设置在层385的区域900d或层585的区域900c。存储元件114及放大电路80例如优选设置在层585的区域900c中。
此外，本实施方式可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式3)
在本实施方式中说明可用于上述实施方式所说明的OS晶体管的金属氧化物的结构。
<<金属氧化物>>
作为氧化物530，优选使用被用作氧化物半导体的金属氧化物。以下，将说明可用于根据本发明的氧化物530的金属氧化物。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含镓、钇、锡等。或者，也可以包含硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一种或多种。
在此，考虑金属氧化物是包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡。作为可用作元素M的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合多个上述元素。
注意，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[金属氧化物的结构]
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS、多晶氧化物半导体、nc-OS(nanocrystallineoxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形或七角形等晶格排列。此外，在CAAC-OS中，即使在畸变附近也难以观察到明确的晶界(也称为grain boundary)。即，可知由于晶格排列畸变，抑制晶界的形成。这是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外，CAAC-OS趋向于具有层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M,Zn)层)的层状结晶结构(也称为层状结构)。此外，铟和元素M彼此可以取代，在用铟取代(M,Zn)层中的元素M的情况下，也可以将该层表示为(In,M,Zn)层。此外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In,M)层。
CAAC-OS是结晶性高的金属氧化物。另一方面，在CAAC-OS中不容易观察到明确的晶界，因此可以说不容易发生起因于晶界的电子迁移率的下降。此外，金属氧化物的结晶性有时因杂质的进入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的金属氧化物。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，包含CAAC-OS的金属氧化物具有高耐热性及高可靠性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
此外，在包含铟、镓和锌的金属氧化物的一种的In-Ga-Zn氧化物(以下，IGZO)是上述纳米晶时可能具有稳定的结构。尤其是，IGZO有在大气中不容易进行晶体生长的倾向，所以与在IGZO是大结晶(在此，几mm的结晶或者几cm的结晶)时相比在IGZO是小结晶(例如，上述纳米结晶)时可能在结构上稳定。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的金属氧化物。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体(金属氧化物)具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
[杂质]
在此，说明金属氧化物中的各杂质的影响。
在杂质混入氧化物半导体中时，有时形成缺陷能级或氧空位。因此，在杂质混入氧化物半导体的沟道形成区域中时，使用氧化物半导体的晶体管的电特性容易变动而有时会降低可靠性。此外，在沟道形成区域包括氧空位时，晶体管容易具有常开启特性。
此外，上述缺陷能级有时包括陷阱能级。被金属氧化物的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，在沟道形成区域具有陷阱态密度高的金属氧化物的晶体管的电特性有时不稳定。
此外，在氧化物半导体的沟道形成区域存在有杂质时，沟道形成区域的结晶性有时降低，或者与沟道形成区域接触地设置的氧化物的结晶性有时降低。在沟道形成区域的结晶性低时，有晶体管的稳定性或可靠性下降的趋势。此外，在与沟道形成区域接触地设置的氧化物的结晶性低时，有时形成界面能级而降低晶体管的稳定性或可靠性。
因此，为了提高晶体管的稳定性或可靠性，降低氧化物半导体的沟道形成区域及其附近的杂质浓度是有效的。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
具体而言，将该氧化物半导体的沟道形成区域及其附近的通过SIMS得到的上述杂质的浓度设定为1×1018atoms/cm3以下，优选设定为2×1016atoms/cm3以下。或者，将该氧化物半导体的沟道形成区域及其附近的通过利用EDX的元素分析得到的上述杂质的浓度设定为1.0atomic％以下。此外，在作为该氧化物半导体使用包含元素M的氧化物时，将该氧化物半导体的沟道形成区域及其附近的相对于元素M的上述杂质的浓度比设定为低于0.10，优选设定为低于0.05。在此，用来算出上述浓度比的元素M的浓度既可以是与算出上述杂质的浓度的区域相同的区域的浓度，也可以是该氧化物半导体中的浓度。
因为其杂质浓度得到降低的金属氧化物的缺陷态密度低，所以有时其陷阱态密度也低。
在氢进入金属氧化物的氧空位中时，有时氧空位和氢键合而形成VOH。有时VOH被用作供体而产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。
由此，使用包含多量的氢的氧化物半导体的晶体管容易具有常开启特性。此外，由于氧化物半导体中的氢容易因热、电场等压力而移动，因此当氧化物半导体包含多量的氢时，也有晶体管的可靠性会下降的忧虑。
也就是说，优选尽量减少金属氧化物中的VOH来使该金属氧化物成为高纯度本征或实质上高纯度本征。为了得到这种VOH被充分减少的氧化物半导体，重要的是：去除氧化物半导体中的水分、氢等杂质(有时记载为脱水、脱氢化处理)；以及对氧化物半导体供应氧来填补氧空位(有时也称为加氧化处理)。通过将VOH等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
此外，优选将载流子浓度低的氧化物半导体用于晶体管。在以降低氧化物半导体的载流子浓度为目的的情况下，降低氧化物半导体中的杂质浓度以降低缺陷态密度，即可。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征。此外，作为氧化物半导体中的杂质，例如有氢、氮、碱金属、碱土金属、铁、镍、硅等。
特别是，包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时在氧化物半导体中形成氧空位。在氧化物半导体中的沟道形成区域包含氧空位的情况下，晶体管趋于具有常开启特性。再者，有时氢进入氧空位中的缺陷被用作供体而产生作为载流子的电子。有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含多量的氢的氧化物半导体的晶体管容易具有常开启特性。
氢进入氧空位中的缺陷(VOH)会被用作氧化物半导体的供体。然而，难以对该缺陷定量地进行评价。于是，在氧化物半导体中，有时不是根据供体浓度而是根据载流子浓度进行评价。由此，在本说明书等中，有时作为氧化物半导体的参数，不采用供体浓度而采用假定为不被施加电场的状态的载流子浓度。也就是说，有时可以将本说明书等所记载的“载流子浓度”换称为“供体浓度”。
由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体膜中，利用二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将氢等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
沟道形成区域的氧化物半导体的载流子浓度优选为1×1018cm-3以下，更优选为低于1×1017cm-3，进一步优选为低于1×1016cm-3，进一步优选低于1×1013cm-3，进一步优选为低于1×1012cm-3。此外，对沟道形成区域的氧化物半导体的载流子浓度的下限值并没有特别的限定，例如可以为1×10-9cm-3。
根据本发明的一个方式可以提供一种可靠性良好的半导体装置。根据本发明的一个方式可以提供一种具有良好的电特性的半导体装置。根据本发明的一个方式可以提供一种通态电流大的半导体装置。根据本发明的一个方式可以提供一种能够进行微型化或高集成化的半导体装置。根据本发明的一个方式可以提供一种低功耗的半导体装置。
<<其他半导体材料>>
可以用于氧化物530的半导体材料不局限于上述金属氧化物。作为氧化物530，也可以使用具有带隙的半导体材料(不是零带隙半导体的半导体材料)。例如，优选将硅等单个元素的半导体、砷化镓等化合物半导体、被用作半导体的层状物质(也称为原子层物质、二维材料等)等用于半导体材料。特别是，优选将被用作半导体的层状物质用于半导体材料。
在此，在本说明书等中，层状物质是具有层状结晶结构的材料群的总称。层状结晶结构是由共价键或离子键形成的层通过如范德华力那样的比共价键或离子键弱的键合层叠的结构。层状物质在每单位层中具有高导电性，即，具有高二维导电性。通过将被用作半导体并具有高二维导电性的材料用于沟道形成区域，可以提供通态电流大的晶体管。
作为层状物质，有石墨烯、硅烯(silicene)、硫属化物等。硫属化物是包含硫属元素的化合物。此外，硫属元素是属于第16族的元素的总称，其中包括氧、硫、硒、碲、钋、鉝。此外，作为硫属化物，可以举出过渡金属硫属化物、第13族硫属化物等。
作为氧化物530，例如优选使用被用作半导体的过渡金属硫属化物。作为能够被用作氧化物530的过渡金属硫属化物，可以具体地举出硫化钼(典型的是MoS2)、硒化钼(典型的是MoSe2)、碲化钼(典型的是MoTe2)、硫化钨(典型的是WS2)、硒化钨(典型的是WSe2)、碲化钨(典型的是WTe2)、硫化铪(典型的是HfS2)、硒化铪(典型的是HfSe2)、硫化锆(典型的是ZrS2)、硒化锆(典型的是ZrSe2)等。
此外，本实施方式可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式4)
在本实施方式中，参照图23A及图23B说明将在上述的实施方式中说明的电池控制电路用作电子构件的例子进行说明。
在图23A中，说明将在上述实施方式中说明的电池控制电路用作电子构件的例子。注意，电子构件也被称为半导体封装或IC用封装。该电子构件根据端子取出方向或端子的形状具有不同规格和名称。在本实施方式中，说明其一个例子。
通过在组装工序(后工序)中组合多个能够装卸在印刷电路板上的构件，完成由OS晶体管或Si晶体管构成的电路部。
后工序可以经过进行图23A所示的工序完成。具体而言，在由前工序得到的元件衬底完成(步骤S1)之后，研磨衬底的背面(步骤S2)。通过在此阶段使衬底薄膜化，可以减少在前工序中产生的衬底的翘曲等，而实现构件的小型化。
研磨衬底的背面且进行将衬底分成多个芯片的切割(dicing)工序。并且，进行将被切割的各芯片安装于引线框架上并实现接合的芯片接合(die bonding)工序(步骤S3)。该芯片接合工序中的芯片与引线框架的粘接可以根据产品适当地选择合适的方法，如利用树脂的粘接或利用胶带的粘接等。此外，在芯片接合工序中，也可以将各芯片安装于插入物(interposer)上而实现接合。
接着，进行将引线框架的引线与芯片上的电极通过金属细线(wire)电连接的引线键合(wire bonding)(步骤S4)。作为金属细线可以使用银线或金线。此外，引线键合可以使用球键合(ball bonding)或楔键合(wedge bonding)。
对进行了引线键合后的芯片实施由环氧树脂等密封的模塑(molding)工序(步骤S5)。通过进行模塑工序，使电子构件的内部被树脂填充，可以降低对安装于电子构件内部的电路部及金属细线因机械外力导致的损伤，还可以降低因水分或灰尘而导致的特性劣化。
接着，对引线框架的引线进行电镀处理。并且对引线进行切断及成型加工(步骤S6)。通过该电镀处理可以防止引线生锈，而在之后将引线安装于印刷电路板时，可以更加确实地进行焊接。
接着，对封装表面实施印字处理(marking)(步骤S7)。并且经过最终的检验工序(步骤S8)完成包括包含PLD的电路部的电子构件(步骤S9)。
图23B示出完成的电子构件的透视示意图。在图23B中，作为电子构件的一个例子，示出QFP(Quad Flat Package：四侧引脚扁平封装)的透视示意图。图23B所示的电子构件700包括引线701及电路部703。图23B所示的电子构件700例如安装于印刷电路板702。通过组合多个这样的电子构件700并使其在印刷电路板702上彼此电连接，可以安装于电器的内部。完成的电路板704设置于电器等的内部。
作为安装在印刷电路板702上的多个电子构件之一，可以举出具备上述实施方式所示的电池控制电路的电子构件。作为其他电子构件，例如，可以举出芯片线圈、芯片电感器等。在叠层在上述实施方式所示的层385、层585或层585上的层中通过溅射法、蒸镀法等形成芯片线圈、芯片电感器等，有时可以缩减电路板的面积。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式5)
在本实施方式中，对可以使用包括在上述实施方式中说明的电池控制电路的电子构件的蓄电装置及蓄电系统的结构进行说明。
[圆筒型二次电池]
参照图25A说明圆筒型二次电池的例子。如图25A所示，圆筒型二次电池400的顶面包括正极盖(电池盖)401，其侧面及底面包括电池罐(外包装罐)402。这些正极盖401与电池罐(外装罐)402通过垫片(绝缘垫片)410绝缘。
图25B是示意性地示出圆筒型二次电池的截面的图。图25B所示的圆筒型的二次电池在顶面具有正极盖(电池盖)601，并在侧面及底面具有电池罐(外装罐)602。上述正极盖与电池罐(外装罐)602通过垫片(绝缘垫片)616绝缘。
在中空圆柱状电池罐602的内侧设置有带状正极604和带状负极606夹着隔离体605被卷绕的电池元件。虽然未图示，但是电池元件以中心销为中心被卷绕。电池罐602的一端关闭且另一端开着。作为电池罐602可以使用对电解液具有抗腐蚀性的镍、铝、钛等金属、它们的合金或者它们和其他金属的合金(例如不锈钢等)。此外，为了防止电解液所引起的腐蚀，电池罐602优选被镍或铝等覆盖。在电池罐602的内侧，正极、负极及隔离体被卷绕的电池元件由对置的一对绝缘板608和绝缘板609夹着。此外，在设置有电池元件的电池罐602的内部中注入有非水电解液(未图示)。作为非水电解液，可以使用与硬币型二次电池相同的电解液。
因为用于圆筒型蓄电池的正极及负极被卷绕，从而活性物质优选形成在集流体的两个表面。正极604连接有正极端子(正极集电引线)603，而负极606与负极端子(负极集电引线)607连接。正极端子603及负极端子607都可以使用铝等金属材料。将正极端子603电阻焊接到安全阀机构613，而将负极端子607电阻焊接到电池罐602底。安全阀机构613与正极盖601通过PTC(Positive Temperature Coefficient：正温度系数)元件611电连接。当电池的内压上升到超过指定的阈值时，安全阀机构613切断正极盖601与正极604的电连接。此外，PTC元件611是在温度上升时其电阻增大的热敏感电阻器，并通过电阻的增大来限制电流量以防止异常发热。PTC元件可以使用钛酸钡(BaTiO3)类半导体陶瓷等。
图25C示出蓄电系统415的一个例子。蓄电系统415包括多个二次电池400。每个二次电池的正极接触于由绝缘体425分离的导电体424而该正极彼此电连接。导电体424通过布线423与控制电路420电连接。此外，每个二次电池的负极通过布线426与控制电路420电连接。作为控制电路420可以使用上述实施方式所说明的电池控制电路。
图25D示出蓄电系统415的一个例子。蓄电系统415包括多个二次电池400，多个二次电池400夹在导电板413和导电板414之间。多个二次电池400通过布线416与导电板413及导电板414电连接。多个二次电池400可以并联连接，串联连接或者并联连接后再串联连接。通过构成包括多个二次电池400的蓄电系统415，可以获取大电力。
考虑多个二次电池400并联连接之后还串联连接的情况。在此情况下，在上述实施方式所示的电池控制电路中，例如，二次电池121对应于并联连接的多个二次电池，一个单元平衡电路与并联连接的多个二次电池电连接。
此外，也可以在多个二次电池400之间包括温度控制装置。在二次电池400过热时可以通过温度控制装置冷却，在二次电池400过冷时可以通过温度控制装置加热。因此，蓄电系统415的性能不容易受到外部空气温度的影响。
此外，在图25D中，蓄电系统415通过布线421及布线422与控制电路420电连接。作为控制电路420可以使用上述实施方式所说明的电池控制电路。布线421通过导电板413与多个二次电池400的正极电连接，布线422通过导电板414与多个二次电池400的负极电连接。
[二次电池组]
接着，参照图26A、图26B及图26C对本发明的一个方式的蓄电系统的例子进行说明。
图26A是示出二次电池组533的外观的图。图26B是说明二次电池组533的结构的图。二次电池组533包括电路板501及二次电池513。二次电池513贴合有签条509。电路板501由密封带515固定。此外，二次电池组533包括天线517。
电路板501包括控制电路590。作为控制电路590，可以使用上述实施方式所示的电池控制电路。例如，如图26B所示那样，在电路板501上包括控制电路590。此外，电路板501与端子523电连接。此外，电路板501与天线517、二次电池513的正极引线及负极引线中的一个551、正极引线及负极引线的另一个553电连接。
此外，如图26C所示那样，二次电池组也可以包括设置在电路板501上的电路系统590a以及通过端子523与电路板501电连接的电路系统590b。例如，本发明的一个方式的控制电路的一部分设置在电路系统590a中，其他的一部分设置在电路系统590b中。
此外，天线517的形状不局限于线圈状，例如可以为线状、板状。此外，还可以使用平面天线、口径天线、行波天线、EH天线、磁场天线或介质天线等天线。或者，天线914也可以为平板状的导体。该平板状的导体也可以用作电场耦合用的导体之一。换言之，也可以将天线914用作电容器所具有的两个导体中之一。由此，不但利用电磁、磁场，而且还可以利用电场交换电力。
二次电池组533在天线517和二次电池513之间包括层519。层519例如具有可以遮蔽来自二次电池513的电磁场的功能。作为层519，例如可以使用磁性体。
二次电池513例如为隔着隔离体层叠负极和正极且卷绕该叠层的膜。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式6)
在本实施方式中，示出将本发明的一个方式的蓄电系统安装在车辆的例子。作为车辆，例如可以举出汽车、二轮车和自行车等。
当将蓄电系统安装在车辆时，可以实现混合动力汽车(HEV)、电动汽车(EV)或插电式混合动力汽车(PHEV)等新一代清洁能源汽车。
在图27A、图27B及图27C中，例示出使用本发明的一个方式的蓄电系统的车辆。图27A所示的汽车8400是作为行驶的动力源使用电动机的电动汽车。或者，汽车8400是作为行驶的动力源能够适当地使用电动机或引擎的混合动力汽车。通过使用本发明的一个方式，可以实现行驶距离长的车辆。此外，汽车8400具备蓄电系统。蓄电系统不但驱动电发动机8406，而且还可以将电力供应到车头灯8401或室内灯(未图示)等发光装置。
此外，蓄电系统可以将电力供应到汽车8400所具有的速度表、转速计等显示装置。此外，蓄电系统可以将电力供应到汽车8400所具有的导航系统等。
在图27B所示的汽车8500中，可以通过利用插电方式或非接触供电方式等从外部的充电设备接收电力，来对汽车8500所具有的蓄电系统8024进行充电。图27B示出从地上设置型充电装置8021通过电缆8022对安装在汽车8500中的蓄电系统8024进行充电的情况。当进行充电时，作为充电方法或连接器的规格等，可以适当地使用CHAdeMO(注册商标)或联合充电系统“Combined Charging System”等的规定的方式。作为充电装置8021，也可以使用设置在商业设施的充电站或家庭的电源。例如，通过利用插电技术从外部供应电力，可以对安装在汽车8500中的蓄电系统8024进行充电。可以通过AC/DC转换器等转换装置将交流电力转换成直流电力来进行充电。
此外，虽然未图示，但是也可以将受电装置安装在车辆中并从地上的送电装置非接触地供应电力来进行充电。当利用非接触供电方式时，通过在公路或外壁中组装送电装置，不但在停车时而且在行驶时也可以进行充电。此外，也可以利用该非接触供电方式，在车辆之间进行电力的发送及接收。再者，还可以在车辆的外部设置太阳能电池，在停车时或行驶时进行蓄电系统的充电。可以利用电磁感应方式或磁场共振方式实现这样的非接触供电。
图27C是使用本发明的一个方式的蓄电系统的二轮车的例子。图27C所示的小型摩托车8600包括蓄电系统8602、后视镜8601及方向灯8603。蓄电系统8602可以对方向灯8603供电。
此外，在图27C所示的小型摩托车8600中，可以将蓄电系统8602收纳在座位下收纳部8604中。即使座位下收纳部8604空间小，也可以将蓄电系统8602收纳在座位下收纳部8604中。
此外，图28A示出使用本发明的一个方式的蓄电系统的电动自行车的一个例子。图28A所示的电动自行车8700可以使用本发明的一个方式的蓄电系统。本发明的一个方式的蓄电系统例如包括多个蓄电池、保护电路及神经网络。
电动自行车8700包括蓄电系统8702。蓄电系统8702对辅助驾驶者的电动机供应电力。此外，蓄电系统8702是可携带的，图28B示出从自行车取出的蓄电系统8702。蓄电系统8702内置有多个本发明的一个方式的蓄电系统所包括的蓄电池8701，可以由显示部8703显示剩余电量等。此外，蓄电系统8702包括本发明的一个方式的控制电路8704。控制电路8704与蓄电池8701的正极及负极电连接。作为控制电路8704可以使用上述实施方式所示的电池控制电路。
本实施方式可以与其他实施方式适当地组合。
(实施方式7)
在本实施方式中，对安装有本发明的一个方式的电池控制电路的系统的一个例子进行说明。
图29A是将形成在作为柔性薄膜的柔性衬底811上的半导体装置810安装在圆筒型二次电池815上的电池控制系统的示意图。
作为半导体装置810例如可以使用上述实施方式所示的半导体装置。或者，作为半导体装置810例如可以使用上述实施方式所示的半导体装置的一部分的构成要素，例如可以使用设置在层585中的构成要素。
本发明的一个方式的电池控制系统至少包括圆筒型二次电池815、半导体装置810、开关。
在圆筒型二次电池815中，其顶面包括第一端子812，其底面包括第二端子813。与圆筒型二次电池的第一端子812连接且传送从圆筒型二次电池815输出的电力的第一传送通道通过电极818与充电控制电路的端子电连接。此外，与圆筒型二次电池的第二端子813连接的第二传送通道通过电极819与遮断第二传送通道的开关连接。
在图29A中，设置有遮断第二传送通道的两个开关(也称为遮断开关)，分别与二极管连接，并具有用来防止过放电、过充电或过电流的保护电路功能。开关控制导通及遮断工作，也称为切换供应及遮断的切换单元。形成在柔性衬底811上的第二传送通道的另一个端子的第三端子814与充电器816及移动设备817连接。
作为将半导体装置810形成在柔性衬底811上的制造方法使用在半导体衬底上形成之后利用剥离方法在剥离后固定于柔性衬底811上的方法。作为剥离方法可以使用已知技术。此外，也可以使用在半导体衬底上形成之后，对背面进行抛光之后，固定于柔性衬底811上的方法。此外，也可以使用在利用激光部分地切割的所谓激光切割之后固定于柔性衬底811上的方法。此外，也可以将半导体装置810直接形成在柔性衬底811上的方法。此外，使用将形成在玻璃衬底上的半导体装置810利用剥离方法剥离后固定于柔性衬底811上的方法。
在本实施方式中示出将这些二极管及开关形成或安装在柔性衬底811上的例子，但是并不局限于该结构。
在半导体装置810检测出微短路等异常时，可以通过对遮断第二传送通道的开关的栅极输入信号遮断第二传送通道。通过遮断第二传送通道，可以停止来自充电器816的电流的供应或者对移动设备817的电流的供应。此外，对遮断第二传送通道的开关的栅极施加的信号电压保持在存储电路(包括使用氧化物半导体的晶体管)中，可以以长时间保持遮断状态。因此，可以实现安全性高的充电控制系统。
图29B是示出即将贴合圆筒型二次电池815与柔性衬底811之前的样子的工序图，示出柔性衬底811的接触面一侧。如图29B所示，对柔性衬底811的接触面贴圆筒型二次电池815的腹部上并转动，在腹部的圆周方向上卷起柔性衬底811并粘合。柔性衬底811在Y方向上排列电极818及电极819，但是并不局限于此，其中一个也可以在X方向上排列。注意，图29C是转动后的图。
以覆盖圆筒型二次电池815的腹部外周面的方式安装外包薄膜。该外包薄膜保护用来密封二次电池内部的结构的金属罐，用来与金属罐绝缘。
在不使用外包薄膜的情况下，圆筒型二次电池815的外表面(不包括端子部分)为金属面时，与电极818之间以及与电极819之间优选夹着绝缘薄膜。电极818或电极819为导电金属箔、由导电材料构成的导电胶带、引线，通过焊接、引线接合法等已知方法与圆筒型二次电池815的端子连接。此外，电极818或电极819通过焊接、引线接合法与充电控制电路的端子连接。
如图29A所示，在将电力从圆筒型二次电池815供应给移动设备817时，圆筒型二次电池815成为放电状态，半导体装置810监视第一端子812及第二端子813的电压或电流等的举动，在检测出异常时，遮断第二传送通道停止放电。
移动设备817是指二次电池以外的结构，移动设备817的电源为圆筒型二次电池815。注意，移动设备817是指能够携带的电子设备。
在从充电器816将电力供应给圆筒型二次电池815而充电时，圆筒型二次电池815成为充电状态，由半导体装置810监视第一端子812及第二端子813的电压或电流等的举动，在检测出异常时，遮断第二传送通道停止充电。
充电器816是指包括与外部电源连接的适配器的设备或使用无线信号进行电力传送的设备。注意，有时充电器816内置于移动设备817中。
图29示出圆筒型二次电池的例子，作为不同的例子，图30示出将形成在柔性薄膜的柔性衬底910上的半导体装置964安装在扁状二次电池963中的例子。
半导体装置964形成于或固定于柔性衬底910上。半导体装置964检测出微短路等的异常。再者，也可以具有保护二次电池963免受过充电、过放电及过电流的保护电路的功能。
作为半导体装置964例如可以使用上述实施方式所示的半导体装置。或者，作为半导体装置810例如可以使用上述实施方式所示的半导体装置的一部分的结构，例如设置在层585中的结构。
除了半导体装置964以外还可以设置天线及接收电路及整流电路。此外，也可以使用天线以非接触对二次电池963进行充电。天线不局限于线圈状，例如也可以为线状、板状。此外，还可以使用平面天线、口径天线、行波天线、EH天线、磁场天线或介质天线等天线。天线例如具有能够与外部设备进行数据通信的功能。作为电池组与其他设备之间的使用天线的通信方式，可以适当地使用NFC等能够用于电池组与其他设备之间的响应方式等。
如图30B所示，连接端子911通过半导体装置964与二次电池963所包括的端子951及端子952电连接。注意，也可以设置多个连接端子911，将多个连接端子911分别用作控制信号输入端子、电源端子等。
电池组在半导体装置964与二次电池963之间包括绝缘片层916。绝缘片层916例如具有防止因二次电池963导致的短路的功能。作为绝缘片层916例如可以使用有机树脂薄膜或粘合薄片。
在图30A中示出在外壳表面设置绝缘片层916，以设置有半导体装置964的面向内侧的方式固定柔性衬底的例子，但是不局限于此，也可以以形成有充电控制电路的面向外侧的方式与端子951及端子952连接。注意，此时连接部分露出，有静电破坏或短路的危险，因此对这些危险给以注意进行装配。
上述示出在柔性衬底上设置半导体装置964的例子，但是不局限于此，也可以在同一衬底上设置保护电路、遮断开关、天线、传感器等。半导体装置964形成在柔性衬底上，能够弯曲，且可以检测二次电池的微短路等异常。此外，本发明的一个方式的半导体装置可以设置在二次电池的侧面，可以实现节省空间及所使用的构件的减少。
参照图31对包括本发明的一个方式的电池控制电路的电子设备的例子进行说明。
扫地机器人7000包括二次电池、配置在顶面的显示器、配置在侧面的多个照相机、刷子、操作按钮及各种传感器等。虽然未图示，但是扫地机器人7000安装有轮胎、吸入口等。扫地机器人7000可以自动行走，检测垃圾，可以从底面的吸入口吸引垃圾。通过使用安装有与扫地机器人7000的二次电池电连接的本发明的一个方式的电池控制电路的半导体装置，可以减少所使用的构件且检测二次电池的微短路等异常。
机器人7000包括二次电池、照度传感器、麦克风、照相机、扬声器、显示器、各种传感器(红外线传感器、超声波传感器、加速度传感器、压电传感器、光传感器、陀螺仪传感器等)及移动机构等。通过对扫地机器人7000的二次电池使用安装有本发明的一个方式的电池控制电路的半导体装置，可以进行二次电池的控制及保护等。
麦克风具有检测使用者的声音及周围的声音等音频信号的功能。此外，扬声器具有发出声音及警告音等音频信号的功能。扫地机器人7000可以分析通过麦克风输入的音频信号，从扬声器发出所需要的音频信号。扫地机器人7000可以通过使用麦克风及扬声器与使用者交流。
照相机具有拍摄扫地机器人7000的周围的图像的功能。此外，扫地机器人7000具有使用移动机构移动的功能。扫地机器人7000可以通过使用照相机拍摄周围的图像而分析该图像，判断移动时的障碍物的有无等。
飞行物7120包括螺旋桨、照相机及二次电池等，并具有自主飞行功能。
通过对飞行物7120的二次电池使用安装有本发明的一个方式的电池控制电路的半导体装置，除了轻量化以外还可以进行二次电池的控制及保护等。
作为移动体的一个例子示出电动汽车7160。电动汽车7160包括二次电池、轮胎、制动器、转向装置、照相机等。通过使用安装有与电动汽车7160的二次电池连接的本发明的一个方式的电池控制电路的半导体装置，可以减少所使用的构件且检测二次电池的微短路等异常。
注意，虽然在上述例子中作为移动体的一个例子说明了电动汽车，但是移动体不局限于电动汽车。例如，作为移动体，可以举出电车、单轨铁路、船舶、飞机(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，通过使用安装有与这些移动体的二次电池连接的本发明的一个方式的电池控制电路的半导体装置，可以减少所使用的构件且检测二次电池的微短路等异常。
可以将包括半导体装置810的圆筒型二次电池及/或包括半导体装置964的电池组组装于智能手机7210、PC7220(个人计算机)、游戏机7240等中。注意，贴合于圆筒型二次电池的半导体装置810相当于图29所示的半导体装置810。此外，贴合于电池组的半导体装置964相当于图30所示的半导体装置964。
智能手机7210是便携式信息终端的一个例子。智能手机7210包括麦克风、照相机、扬声器、各种传感器及显示部。通过安装有电池控制电路的半导体装置控制这些外围设备。通过使用安装有与智能手机7210的二次电池电连接的本发明的一个方式的电池控制电路的半导体装置，可以减少所使用的构件且进行二次电池的控制及保护等，由此可以提高安全性。
PC7220是笔记本型PC的例子。通过使用安装有与笔记本型PC的二次电池电连接的本发明的一个方式的电池控制电路的半导体装置，可以减少所示用的构件且进行二次电池的控制及保护等，由此可以提高安全性。
游戏机7240是便携式游戏机的例子。游戏机7260是家用游戏机的例子。游戏机7260以无线或有线与控制器7262连接。通过对控制器7262使用安装有本发明的一个方式的电池控制电路的半导体装置，可以减少所示用的构件且进行二次电池的控制及保护等，由此可以提高安全性。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式8)
在实施方式7中，对将形成在柔性薄膜的柔性衬底上的半导体装置安装在圆筒形二次电池中的例子进行说明，在本实施方式中，作为其他例子，对在外包装体内部将半导体装置与电池层层叠的例子进行说明。注意，在图32中，对与图26相同的部分使用相同的符号进行说明。
如图32所示电池组533使用方型外包装体密封有二次电池513。此外，方型外包装体上贴合有签条509。
层叠多个电池层614，其中一层的电池层614与电路层615层叠，它们都密封在外包装体中。此外，在方型外包装体内也可以密封电解液，也可以使用聚合物凝胶电解质。
电路层615包括电池控制电路、电池保护电路等，这些电路由OS晶体管等构成，由于薄膜化，因此可以与电池层614层叠。例如，在电路层615检测电池层614的异常时，可以按每个层遮断电流供应。因此，即使一层产生异常(例如短路)，仅遮断该一层，也可以继续使用其他层。
电池层614是指选自正极、隔离体、固体电解质、负极中的至少一个的叠层体。注意，正极或负极是在集流体上形成活性物质的。
电池层614当使用固体电解质时，不需要设置隔离体或间隔物。此外，由于可以使电池整体固态化，所以没有漏液的担忧而显著提高安全性。
图32所示的电池组533由于内置有关态电流小的OS晶体管电池控制电路、电池保护电路等，因此可以检测微短路等异常。电路层615包括电池控制电路、电池保护电路等，这些电路由OS晶体管等构成，由于薄膜化及轻量化，可以提高电池单元的设计性或实现外围电路的小型化。
图32所示的电池组533由于内置有保护电路等，因此可以不需要设置用于保护电路的印刷电路板。
本实施方式可以与其他实施方式自由地组合。
[实施例1]
在本実施例中，对本发明的一个方式的放大电路的特性进行评价。
制造了具有图3所示的放大电路80的结构的24个放大电路，以评价各放大电路的特性。作为构成该放大电路的晶体管，使用一种晶体管，其中在沟道形成区域中包含铟、镓以及锌的氧化物，沟道长度为360nm左右。放大电路80所包括的放大电路11a、11b及11c采用图2A所示的放大电路11的结构。
为了评价特性，对端子VREF1及端子VREF2施加1.25V，对端子VBCS施加2.5V，对端子VBG施加-1V，对端子VDD施加2.5V，并且对端子VSS施加0V。对端子BIAS1施加使晶体管34的偏压电流值成为100nA的电压。此外，施加到端子SET1、端子SET2以及端子SETB2的高电位信号和低电位信号分别为4.5V和0.0V。
作为对放大电路80的输入，对端子INP1施加1V。关于对端子INM1施加在0.0V至2.0V的范围内扫描的电压使得端子53达到基准电压1.5V时的端子INM1的电压，对24个放大电路分别进行了调查。
当施加到端子INM1的电压从0V扫描到2.0V时，端子53达到1.5V时的端子INM1的电压的平均值为1.501V，标准偏差为0.000449V，最大值与最小值的差异为0.00807V。
当施加到端子INM1的电压从2.0V扫描到0V时，端子53达到1.5V时的端子INM1的电压的平均值为1.500V，标准偏差为0.000418V，最大值与最小值的差异为0.00901V。
在图3所示的放大电路80中，通过端子VREF1或端子VREF2被供应初始化电位。接着，对具有不被供应初始化电位的结构的放大电路进行了评价。具体而言，制造了具有图17A所示的放大电路80z的结构的25个放大电路，以评价各放大电路的特性。在本实施例中，对连接14级放大电路11x，然后连接放大电路11y的结构进行了评价。
对端子BIAS1施加使放大电路11x的偏压电流值成为100nA的电压。对端子VDD施加3.3V，对端子VBG施加1V，对端子VSS施加0V，并且对端子EN施加0V。
作为对放大电路80z的输入，对端子INPz施加1.5V。关于对端子INMz施加在0.0V至3.0V的范围内扫描的电压使得输出端子53z的电位达到基准电压1.5V时的端子INMz的电压，对25个放大电路分别进行了调查。
当施加到端子INMz的电压从0V扫描到3.0V时，输出端子53z达到1.5V时的端子INMz的电压的平均值为1.513V，标准偏差为0.004976V，最大值与最小值的差异为0.15304V。
当施加到端子INMz的电压从3.0V扫描到0V时，输出端子53z达到1.5V时的端子INMz的电压的平均值为1.512V，标准偏差为0.004994V，最大值与最小值的差异为0.154V。
由此可知，通过供应初始化电位，可以减少放大电路的输出值的不均匀。
[符号说明]
BIAS1：端子、C11：电容器、IN2：端子、INM1：端子、INP1：端子、M1：晶体管、M2：晶体管、M3：晶体管、N11：节点、N12：节点、N13：节点、ND1：节点、ND2：节点、ND3：节点、ND4：节点、ND5：节点、ND6：节点、ND7：节点、ND8：节点、R1：上拉电阻器、SET1：端子、SET2：端子、SETB1：端子、SETB2：端子、VB1_IN：布线、VB2_IN：布线、VC1：端子、VREF1：端子、VREF2：端子、X1：反相器、11：放大电路、11a：放大电路、11b：放大电路、11c：放大电路、11x：放大电路、11y：放大电路、12：遮挡开关、13：充电检测电路、15：电路、21：端子、21a：端子、21b：端子、21c：端子、21z：输入端子、22：端子、22a：端子、22b：端子、22c：端子、22z：输入端子、23a：晶体管、23b：晶体管、23c：晶体管、24a：晶体管、24b：晶体管、24c：晶体管、30a：电路、30b：电路、30c：电路、31：晶体管、31_1：晶体管、31_2：晶体管、32：晶体管、32_1：晶体管、32_2：晶体管、32b：导电体、34：晶体管、34_1：晶体管、34_2：晶体管、41：电容器、42：电容器、45：晶体管、51：端子、51a：端子、51b：端子、51c：端子、51w：输入端子、51z：输出端子、52：端子、52a：端子、52b：端子、52c：端子、52w：输入端子、52z：输出端子、53：端子、53z：输出端子、61：电容器、65a：电容器、65b：电容器、66a：电容器、66b：电容器、68：电路、69：电路、70：半导体装置、71：放大电路、72：晶体管、73：晶体管、74：晶体管、75：晶体管、76a：晶体管、76b：晶体管、76c：晶体管、76d：晶体管、77：晶体管、78：晶体管、79：晶体管、80：放大电路、80z：放大电路、81：晶体管、82：晶体管、83：晶体管、83a：晶体管、83a_1：晶体管、83a_2：晶体管、83b：晶体管、83b_1：晶体管、83b_2：晶体管、84：晶体管、84a：晶体管、84b：晶体管、87a：电容器、87b：电容器、89：电阻器、90：选择电路、91：晶体管、92：晶体管、93：晶体管、94：晶体管、99：控制电路、100：蓄电系统、114：存储元件、121：二次电池、140：晶体管、150：晶体管、161：电容器、162：晶体管、211：晶体管、212：晶体管、213：晶体管、214：晶体管、215：晶体管、250：比较器、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、317：低电阻区域、318：背面电极、319：区域、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、328b：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、360：绝缘体、362：绝缘体、364：绝缘体、366：导电体、370：绝缘体、372：绝缘体、374：绝缘体、376：导电体、380：绝缘体、382：绝缘体、384：绝缘体、385：层、386：导电体、400：二次电池、401：正极盖、402：电池罐、413：导电板、414：导电板、415：蓄电系统、416：布线、420：控制电路、421：布线、422：布线、423：布线、424：导电体、425：绝缘体、426：布线、500：晶体管、501：电路板、503：导电体、503a：导电体、503b：导电体、505：导电体、505a：导电体、505b：导电体、509：签条、510：绝缘体、510A：晶体管、510B：晶体管、510C：晶体管、510D：晶体管、510E：晶体管、510F：晶体管、511：绝缘体、512：绝缘体、513：二次电池、514：绝缘体、515：密封带、516：绝缘体、517：天线、518：导电体、519：层、520：绝缘体、521：绝缘体、522：绝缘体、523：端子、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、530c：氧化物、531：区域、531a：区域、531b：区域、533：二次电池组、540a：导电体、540b：导电体、542：导电体、542a：导电体、542b：导电体、543：区域、543a：区域、543b：区域、544：绝缘体、545：绝缘体、546：导电体、546a：导电体、546b：导电体、547：导电体、547a：导电体、547b：导电体、548：导电体、550：绝缘体、551：正极引线及负极引线中的一个、552：金属氧化物、553：正极引线及负极引线中的另一个、560：导电体、560a：导电体、560b：导电体、570：绝缘体、571：绝缘体、573：绝缘体、574：绝缘体、575：绝缘体、576：绝缘体、576a：绝缘体、576b：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、584：绝缘体、585：层、586：绝缘体、590：控制电路、590a：电路系统、590b：电路系统、600：电容器、601：正极盖、602：电池罐、603：正极端子、604：正极、605：隔离体、606：负极、607：负极端子、608：绝缘板、609：绝缘板、610：导电体、611：PTC元件、612：导电体、613：安全阀机构、614：电池层、615：电路层、616：垫片、620：导电体、630：绝缘体、650：绝缘体、692：导电体、693：绝缘体、700：电子设备、701：引线、702：印刷电路板、703：电路部、704：电路板、810：半导体装置、811：柔性衬底、812：端子、813：端子、814：端子、815：圆筒型二次电池、816：充电器、817：移动设备、818：电极、819：电极、900a：区域、900b：区域、900c：区域、900d：区域、910：柔性衬底、911：连接端子、914：天线、916：绝缘片层、951：端子、952：端子、963：二次电池、964：半导体装置、7000：扫地机器人、7120：飞行物、7160：电动汽车、7210：智能手机、7220：PC、7240：游戏机、7260：游戏机、7262：控制器、8021：充电装置、8022：电缆、8024：蓄电系统、8400：汽车、8401：车头灯、8406：电发动机、8500：汽车、8600：小型摩托车、8601：后视镜、8602：蓄电系统、8603：方向灯、8604：座位下收纳部、8700：电动自行车、8701：蓄电池、8702：蓄电系统、8703：显示部、8704：控制电路

Claims (7)

1.一种半导体装置的工作方法，该半导体装置包括第一输出端子、第二输出端子、第一晶体管、第二晶体管以及第三晶体管，
其中，所述第一晶体管具有背栅极，
所述第一晶体管的源极及漏极中的一个与所述第二晶体管的源极及漏极中的一个及所述第三晶体管的源极及漏极中的一个电连接，
所述第三晶体管的源极及漏极中的另一个与所述第一输出端子电连接，
所述第二晶体管的源极及漏极中的另一个与所述第二输出端子电连接，
所述半导体装置具有从所述第一输出端子及所述第二输出端子输出供应到所述第二晶体管的栅极的信号和供应到所述第三晶体管的栅极的信号的比较结果的功能，
所述工作方法包括如下步骤：
所述背栅极被供应第一电位的第一步骤；以及
所述背栅极被供应第二电位的第二步骤，
并且，在所述第一步骤中从所述第一输出端子输出的电位低于在所述第二步骤中从所述第一输出端子输出的电位。
2.根据权利要求1所述的半导体装置的工作方法，
其中所述第一晶体管在沟道形成区域中包含氧化物半导体。
3.根据权利要求1或2所述的半导体装置的工作方法，
其中在第二步骤中流过所述第一晶体管的源极与漏极之间的电流低于在第一步骤中流过所述第一晶体管的源极与漏极之间的电流。
4.根据权利要求1至3中任一项所述的半导体装置的工作方法，
该半导体装置还包括第四晶体管、第五晶体管以及电容器，
其中所述第四晶体管的源极及漏极中的一个与所述第一输出端子电连接，
所述第五晶体管的源极及漏极中的一个与所述第四晶体管的栅极电连接，
所述电容器的一个电极与所述第四晶体管的栅极电连接，另一个电极与所述第一输出端子电连接，
并且在所述第一步骤及所述第二步骤中，所述第五晶体管处于关闭状态。
5.根据权利要求4所述的半导体装置的工作方法，
其中所述第一晶体管的源极及漏极中的另一个被供应低电位信号，
并且所述第四晶体管的源极及漏极中的另一个及所述第五晶体管的源极及漏极中的另一个被供应高电位信号。
6.一种半导体装置，包括：
第一输入端子、第二输入端子、第一输出端子、第二输出端子、第一晶体管、第二晶体管、第三晶体管以及选择电路，
其中，所述第一晶体管具有背栅极，
所述选择电路具有选择两个以上的电位中的一个并将该一个电位供应到所述背栅极的功能，
所述第二晶体管的栅极与所述第一输入端子电连接，
所述第三晶体管的栅极与所述第二输入端子电连接，
所述第一晶体管具有背栅极，
所述第一晶体管的源极及漏极中的一个与所述第二晶体管的源极及漏极中的一个及所述第三晶体管的源极及漏极中的一个电连接，
所述第三晶体管的源极及漏极中的另一个与所述第一输出端子电连接，
所述第二晶体管的源极及漏极中的另一个与所述第二输出端子电连接，
所述第一晶体管在沟道形成区域中包含氧化物半导体，
所述半导体装置具有从所述第一输出端子及所述第二输出端子输出供应到所述第一输入端子的信号和供应到所述第二输入端子的信号的比较结果的功能，
并且，所述半导体装置具有通过降低从所述选择电路供应到所述背栅极的电位而降低从所述第一输出端子输出的电位的功能。
7.根据权利要求6所述的半导体装置，
该半导体装置还包括第四晶体管、第五晶体管以及电容器，
其中所述第四晶体管的源极及漏极中的一个与所述第一输出端子电连接，
所述第五晶体管的源极及漏极中的一个与所述第四晶体管的栅极电连接，
并且所述电容器的一个电极与所述第四晶体管的栅极电连接，另一个电极与所述第一输出端子电连接。
CN202080058947.1A 2019-08-23 2020-08-11 半导体装置及半导体装置的工作方法 Pending CN114303315A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2019152676 2019-08-23
JP2019-152676 2019-08-23
JP2019223352 2019-12-11
JP2019-223352 2019-12-11
JP2020-005724 2020-01-17
JP2020005724 2020-01-17
PCT/IB2020/057528 WO2021038349A1 (ja) 2019-08-23 2020-08-11 半導体装置及び半導体装置の動作方法

Publications (1)

Publication Number Publication Date
CN114303315A true CN114303315A (zh) 2022-04-08

Family

ID=74683577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080058947.1A Pending CN114303315A (zh) 2019-08-23 2020-08-11 半导体装置及半导体装置的工作方法

Country Status (5)

Country Link
US (1) US11799430B2 (zh)
JP (1) JPWO2021038349A1 (zh)
KR (1) KR20220051188A (zh)
CN (1) CN114303315A (zh)
WO (1) WO2021038349A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11653441B2 (en) * 2020-11-12 2023-05-16 STMicroelectronics (Alps) SAS Printed circuit board

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257290B2 (ja) * 1994-10-28 2002-02-18 ソニー株式会社 コンパレータ及び差動増幅器
JP4090231B2 (ja) 2001-11-01 2008-05-28 株式会社ルネサステクノロジ 半導体集積回路装置
JP2006352607A (ja) * 2005-06-17 2006-12-28 Renesas Technology Corp 差動増幅器およびアナログデジタルコンバータ
US7570044B2 (en) 2007-02-19 2009-08-04 Kabushiki Kaisha Toshiba Signal detecting circuit
JP2009071653A (ja) 2007-09-14 2009-04-02 Yamaha Corp コンパレータ
JP2010050590A (ja) * 2008-08-20 2010-03-04 Kanagawa Univ コンパレータ回路
WO2010082239A1 (ja) * 2009-01-13 2010-07-22 パナソニック株式会社 比較器およびa/d変換器
US9231283B2 (en) 2009-01-14 2016-01-05 Mitsumi Electric Co., Ltd. Protection monitoring circuit, battery pack, secondary battery monitoring circuit, and protection circuit
US10250247B2 (en) 2016-02-10 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
US10236875B2 (en) 2016-04-15 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating the semiconductor device
CN113424445A (zh) 2019-02-26 2021-09-21 株式会社半导体能源研究所 半导体装置及半导体装置的工作方法

Also Published As

Publication number Publication date
JPWO2021038349A1 (zh) 2021-03-04
US11799430B2 (en) 2023-10-24
US20220294402A1 (en) 2022-09-15
KR20220051188A (ko) 2022-04-26
WO2021038349A1 (ja) 2021-03-04

Similar Documents

Publication Publication Date Title
TWI775741B (zh) 半導體裝置及感測器系統
JP7399857B2 (ja) 二次電池の保護回路
JP7322023B2 (ja) 半導体装置
JP7463290B2 (ja) 半導体装置
TWI812830B (zh) 半導體裝置及半導體裝置的工作方法
WO2021165780A1 (ja) 半導体装置、蓄電装置、電池制御回路、電子部品、車両、および電子機器
CN112930636A (zh) 蓄电装置及蓄电装置的工作方法
CN113167821A (zh) 二次电池的异常检测装置以及半导体装置
WO2021038349A1 (ja) 半導体装置及び半導体装置の動作方法
US11916065B2 (en) Semiconductor device and method for operating semiconductor device
WO2020109901A1 (ja) 半導体装置、二次電池システム
US20220006309A1 (en) Semiconductor device and battery pack
CN113196546A (zh) 半导体装置及电池组
KR20210092749A (ko) 전지 보호 회로, 축전 장치, 및 전기 기기
US20220321006A1 (en) Semiconductor device and method for operating semiconductor device
JP7222657B2 (ja) 二次電池の残量計測回路
JP7327927B2 (ja) 半導体装置
US11817780B2 (en) Power supply circuit and semiconductor device including the power supply circuit
US11996133B2 (en) Memory circuit using oxide semiconductor
CN115362590A (zh) 蓄电装置及电子设备
CN113169546A (zh) 二次电池的过放电防止电路及二次电池模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination