CN114286526A - 一种印制线路板的减铜工艺 - Google Patents

一种印制线路板的减铜工艺 Download PDF

Info

Publication number
CN114286526A
CN114286526A CN202111459906.6A CN202111459906A CN114286526A CN 114286526 A CN114286526 A CN 114286526A CN 202111459906 A CN202111459906 A CN 202111459906A CN 114286526 A CN114286526 A CN 114286526A
Authority
CN
China
Prior art keywords
copper
dry film
substrate
reduction
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111459906.6A
Other languages
English (en)
Other versions
CN114286526B (zh
Inventor
曹尚尚
邹金龙
刘生根
位珍光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Yixing Silicon Valley Electronic Technology Co Ltd
Priority to CN202111459906.6A priority Critical patent/CN114286526B/zh
Publication of CN114286526A publication Critical patent/CN114286526A/zh
Application granted granted Critical
Publication of CN114286526B publication Critical patent/CN114286526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P10/00—Technologies related to metal processing
    • Y02P10/20—Recycling

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种印制线路板的减铜工艺，为：（1）设计减铜图形干膜，将整版镀铜后的基板进行全部盖设计的减铜图形干膜；（2）对基板上的干膜进行曝光，不需要的干膜部分被预定波长的光照射；（3）对曝光后的干膜进行显影，去除不需要的干膜部分；（4）将显影后的基板上不需要的面铜去除，由于孔环被干膜掩盖，且减铜溶液与干膜之间不发生化学反应，孔铜未被减铜；（5）将减铜后的基板上的干膜完全去除；（6）对去膜后的基板进行再次压干膜处理，仅基板上的孔环被干膜掩盖；（7）重复步骤（2）‑（5）；（8）打磨使得孔环处铜层与面铜的高度一致；该工艺简单易行，满足了减铜后面铜管控标准，同时让后制程的精细线路制作也得到满足。

Description

一种印制线路板的减铜工艺
技术领域
本发明涉及一种印制线路板的制作工艺，具体涉及一种印制线路板的减铜工艺。
背景技术
PCB印制线路板生产过程中，为保证孔铜厚度影响面铜控制实现精细线路制作是当前PCB趋势。目前印制线路板产品生产中，常规的减铜方法，是仅盖孔进行减铜。随着大数据5G时代的到来，像服务器，BBU等产品设计的PCB线路越来越密集；且厚径比越来越大但为可靠性的保证，孔铜也要求越来越高，带动面铜厚度也越来越高。因此，为保证精细线路的制作目前使用的减铜制作方法存在一定的弊端：1.大铜面达成后，密集孔区会面铜不足，如保密集孔区达标，反之大铜面超标；2.给后制作程磨板与图形转移都会带来良率风险。针对以上，提出一种提升印制线路板减铜方式。
发明内容
本发明所要解决的技术问题是，克服现有技术的缺点，提供一种印制线路板的减铜工艺，该工艺简单易行，调整整体铜厚的均匀性，满足了减铜后面铜管控标准，同时让后制程的精细线路制作也得到满足。
为了解决以上技术问题，本发明提供一种印制线路板的减铜工艺，具体包括以下步骤：
（1）设计减铜图形干膜，将整版镀铜后的基板进行全部盖设计的减铜图形干膜，其中：
对基板的密集孔区所述减铜图形干膜的长度和宽度方向均超出密集孔区最边缘孔0.5-1.5mm；
（2）对基板上的干膜进行曝光，不需要的干膜部分被预定波长的光照射；
（3）对曝光后的干膜进行显影，去除不需要的干膜部分；
（4）将显影后的基板上不需要的面铜去除，由于孔环被干膜掩盖，且减铜溶液与干膜
之间不发生化学反应，孔铜未被减铜；
（5）将减铜后的基板上的干膜完全去除；
（6）对去膜后的基板进行再次压干膜处理，仅基板上的孔环被干膜掩盖；
（7）重复步骤（2）-（5）再次进行曝光、显影、减铜、去膜；
（8）打磨使得孔环处铜层与面铜的高度一致。
本发明进一步限定的技术方案是：
进一步的，前述印制线路板的减铜工艺中，在整版镀铜前还包括在基板外层钻孔，以及在基板表面及钻孔中沉铜。
前述印制线路板的减铜工艺中，减铜后整体面铜被刻蚀至25-28μm厚度。
前述印制线路板的减铜工艺中，步骤（5）干膜去除后将基板进行清洗和干燥，干燥时间1-2min，干燥温度为80-90℃。
本发明的有益效果是：
本发明在第一次压干膜时对干膜进行了设计，设计减铜图形干膜，使其在基板的密集孔区，减铜图形干膜的长度和宽度方向均超出密集孔区最边缘孔0.5-1.5mm，这个尺寸是密集孔区(如BGA/QFP等)至大铜面区域或稀疏区铜厚明显变化的一个区间，根据整个干膜盖基板大0.5-1.5mm，可以有效保护密集孔区域的面铜不被咬噬。
本发明采用两次压干膜结合，第一次整体压干膜，第二次仅掩盖孔，第一次是用调整局部与最薄处的r值，调整整体铜厚的均匀性；第二次是降低整体的铜厚，保证整体线宽的制作，两次压干膜减铜可以保证均匀性。
密集孔区域与大铜面差异均无法满足后制程精细线路制作时，与正常为盖孔减铜方式搭配使用，保证后制作精细线路制作，满足客户需求。
附图说明
图1为本发明实施例中设计的减铜图形干膜盖在密集孔区时的结构示意图。
具体实施方式
实施例1
本实施例提供的一种印制线路板的减铜工艺，具体包括以下步骤：
（1）设计减铜图形干膜，将整版镀铜后的基板进行全部盖设计的减铜图形干膜，其中：
如图1所示，对基板的密集孔区减铜图形干膜的长度和宽度方向均超出密集孔区最边缘孔大1mm；
（2）对基板上的干膜进行曝光，不需要的干膜部分被预定波长的光照射；
（3）对曝光后的干膜进行显影，去除不需要的干膜部分；
（4）将显影后的基板上不需要的面铜去除10μm，由于孔环被干膜掩盖，且减铜溶液与干膜之间不发生化学反应，孔铜未被减铜，面铜整体在35+/-3μm；
（5）将减铜后的基板上的干膜完全去除；
（6）对去膜后的基板进行再次压干膜处理，仅基板上的孔环被干膜掩盖；
（7）重复步骤（2）-（5）再次进行曝光、显影、减铜、去膜；
（8）打磨使得孔环处铜层与面铜的高度一致在25+/-3μm。
注意外层线路的制作，干膜减铜的分界线不要在线路上，要进行避让，防止影响造成面铜阶梯，从而影响信号线或阻抗线的传输。
在本实施例中，注意外层线路区的避让，防止铜面高低差对信号影响。
在本实施例中，在整版镀铜前还包括在基板外层钻孔，以及在基板表面及钻孔中沉铜。
在本实施例中，减铜后整体面铜被刻蚀至25-28μm厚度。
在本实施例中，步骤（5）干膜去除后将基板进行清洗和干燥，干燥时间1-2min，干燥温度为80-90℃。
根据使用铜厚量测仪或破坏性切片法，来确认密集孔区域35μm与大铜面或稀疏孔区的面铜厚度48μm，用本发明此减铜工艺，将大铜面或稀疏区的面铜控制在与密集孔铜厚要求的R值5μm内，减铜作业10μm；再进行二次盖孔铜，减整体面铜作业，将整体面铜减至25μm，保证了整板面铜差异，这样制作出来的3mil线路均在3+/-0.3mil公差之内。
本发明通过设计一种印制线路板减铜工艺，实现了高厚径比14：1以上，孔铜25μm平均的板，满足了减铜后面铜管控标准，同时让后制程的精细线路制作也得到满足。提升此类要求一次品质良率在80%以上，且为原制作结果返工打磨节约了约60%工步的制作时间。
除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本发明要求的保护范围。

Claims (4)

1.一种印制线路板的减铜工艺，其特征在于，具体包括以下步骤：
（1）设计减铜图形干膜，将整版镀铜后的基板进行全部盖设计的减铜图形干膜，其中：
对基板的密集孔区所述减铜图形干膜的长度和宽度方向均超出密集孔区最边缘孔0.5-1.5mm；
（2）对基板上的干膜进行曝光，不需要的干膜部分被预定波长的光照射；
（3）对曝光后的干膜进行显影，去除不需要的干膜部分；
（4）将显影后的基板上不需要的面铜去除，由于孔环被干膜掩盖，且减铜溶液与干膜
之间不发生化学反应，孔铜未被减铜；
（5）将减铜后的基板上的干膜完全去除；
（6）对去膜后的基板进行再次压干膜处理，仅基板上的孔环被干膜掩盖；
（7）重复步骤（2）-（5）再次进行曝光、显影、减铜、去膜；
（8）打磨使得孔环处铜层与面铜的高度一致。
2.根据权利要求1所述的印制线路板的减铜工艺，其特征在于：在整版镀铜前还包括在基板外层钻孔，以及在基板表面及钻孔中沉铜。
3.根据权利要求1所述的印制线路板的减铜工艺，其特征在于：减铜后整体面铜被刻蚀至25-28μm厚度。
4.根据权利要求1所述的印制线路板的减铜工艺，其特征在于：步骤（5）干膜去除后将基板进行清洗和干燥，干燥时间1-2min，干燥温度为80-90℃。
CN202111459906.6A 2021-12-02 2021-12-02 一种印制线路板的减铜工艺 Active CN114286526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111459906.6A CN114286526B (zh) 2021-12-02 2021-12-02 一种印制线路板的减铜工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111459906.6A CN114286526B (zh) 2021-12-02 2021-12-02 一种印制线路板的减铜工艺

Publications (2)

Publication Number Publication Date
CN114286526A true CN114286526A (zh) 2022-04-05
CN114286526B CN114286526B (zh) 2023-08-25

Family

ID=80870779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111459906.6A Active CN114286526B (zh) 2021-12-02 2021-12-02 一种印制线路板的减铜工艺

Country Status (1)

Country Link
CN (1) CN114286526B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040083152A (ko) * 2003-03-21 2004-10-01 주식회사 에스아이 플렉스 다층 연성 인쇄회로기판의 제조방법
US7385472B1 (en) * 2006-06-28 2008-06-10 Emc Corporation Multi-level printed circuit board interstitial vias
JP2010056179A (ja) * 2008-08-26 2010-03-11 Panasonic Electric Works Co Ltd 導体形成シート及び導体形成シートを用いた配線板の製造方法
KR101201948B1 (ko) * 2012-08-06 2012-11-16 주식회사 에스아이 플렉스 인쇄회로기판 제조방법
CN203645911U (zh) * 2013-11-29 2014-06-11 广东生益科技股份有限公司 改善排孔区域平整分层的内层芯板及多层pcb板
CN106535482A (zh) * 2016-12-19 2017-03-22 深圳崇达多层线路板有限公司 一种树脂塞背钻孔的pcb板加工方法
CN112739069A (zh) * 2020-12-09 2021-04-30 四会富仕电子科技股份有限公司 一种改善电镀铜层剥离不净的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040083152A (ko) * 2003-03-21 2004-10-01 주식회사 에스아이 플렉스 다층 연성 인쇄회로기판의 제조방법
US7385472B1 (en) * 2006-06-28 2008-06-10 Emc Corporation Multi-level printed circuit board interstitial vias
JP2010056179A (ja) * 2008-08-26 2010-03-11 Panasonic Electric Works Co Ltd 導体形成シート及び導体形成シートを用いた配線板の製造方法
KR101201948B1 (ko) * 2012-08-06 2012-11-16 주식회사 에스아이 플렉스 인쇄회로기판 제조방법
CN203645911U (zh) * 2013-11-29 2014-06-11 广东生益科技股份有限公司 改善排孔区域平整分层的内层芯板及多层pcb板
CN106535482A (zh) * 2016-12-19 2017-03-22 深圳崇达多层线路板有限公司 一种树脂塞背钻孔的pcb板加工方法
CN112739069A (zh) * 2020-12-09 2021-04-30 四会富仕电子科技股份有限公司 一种改善电镀铜层剥离不净的方法

Also Published As

Publication number Publication date
CN114286526B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
US20070207607A1 (en) Ball grid array substrate having window and method of fabricating same
CN107567196B (zh) 顶层镍钯金底层硬金板制作方法
JP2008131037A (ja) 印刷回路基板の製造方法
CN107920415B (zh) 具厚铜线路的电路板及其制作方法
KR20060034613A (ko) 프린트 기판 제조 방법 및 프린트 기판
CN113133224B (zh) Fpcb板导通孔选镀工艺
CN114190002A (zh) 一种柔性封装基板半埋入式厚铜精细线路的成型方法
CN114286526A (zh) 一种印制线路板的减铜工艺
US20150053457A1 (en) Printed circuit board and method of manufacturing the same
KR100687791B1 (ko) 인쇄회로기판의 제조방법
CN116471758A (zh) 一种精密smd焊盘制作工艺
CN113038725A (zh) 高频电路板化学沉铜形成导电层线路侧壁与表面镀金方法
KR102159547B1 (ko) 패키지 기판 및 그의 제조 방법
CN103906354A (zh) 电路板及其制造方法
KR101138537B1 (ko) 캐리어 포일을 이용한 ｕｔｃ 레이저 마스크 오픈 방법 및 이를 이용하여 제조한 인쇄회로기판
JPH11145580A (ja) プリント基板の製造方法
CN110876239A (zh) 电路板及其制作方法
KR101022869B1 (ko) 이미지센서 모듈용 인쇄회로기판의 제조방법
US20110048790A1 (en) Chip carriers with side terminals
CN110739289B (zh) 基板结构及其制造方法
KR100974654B1 (ko) 인쇄회로기판 제조방법
US12010796B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP2007088232A (ja) プリント配線板の製造方法
CN116072559A (zh) 一种金凸块晶圆返工的工艺
KR101009228B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant