CN114280998A - 一种逻辑运算控制电路、方法、装置及介质 - Google Patents

Abstract

本发明公开一种逻辑运算控制电路、方法、装置及介质，涉及芯片设计技术领域，用于解决现有技术中会加大灵敏放大器模块的设计复杂度问题。电路结构包括：控制单元、译码单元以及灵敏放大器；灵敏放大器中包括第一晶体管，控制单元的信号输出端与译码单元连接；控制单元用于基于控制信号控制译码单元激活灵敏放大器，控制单元与电源连接，用于控制电源产生不同的第一栅压，对第一晶体管的阈值电压进行调整，以改变被激活的所述灵敏放大器的翻转电压，实现布尔逻辑运算。采用本方案中的电路结构，可以在不增加SA单元面积的基础上实现对SA单元工作翻转电压的修改，可直接实现布尔逻辑运算。

Description

一种逻辑运算控制电路、方法、装置及介质

技术领域

本发明涉及芯片设计技术领域，尤其涉及一种逻辑运算控制电路、方法、装置及介质。

背景技术

存储器在集成电路中，一个没有实物形式的具有存储功能的电路也叫存储器，如RAM、FIFO等。作为集成电路产业中的不可或缺的一部分，广泛应用于通信、物联网、计算机等各个领域。灵敏放大器作为存储器的关键器件，与存储器密切相关，决定了CMOS放大器的性能和所能共组的环境，其作用是通过放大访问的存储单元位线信号来读取存取单元信息。

有效的位线电容和存取单元的电阻很大，而且在读操作时存储单元的输出能量很小，存储单元只能产生微弱的电流信号和电压信号，这些信号的转换时间和传输时延都较大，幅值也答不到驱动存储器外围的逻辑电路所要求的逻辑0和1的电平标准，因此，可以使用灵敏放大器来提高存储器的速度并满足驱动外围电路逻辑电平的要求。

随着存内计算的兴起，出现一种针对电容存储器的多行同时打开的逻辑计算方式，需要针对不同的逻辑运算运用不同翻转电压的灵敏放大器得到正确的布尔逻辑结果，这无疑会加大灵敏放大器模块的设计复杂度。

因此，亟需提供一种更为可靠的逻辑运算控制方案。

发明内容

本发明的目的在于提供一种逻辑运算控制电路、方法、装置及介质，用于解决现有技术中会加大灵敏放大器模块的设计复杂度问题。

为了实现上述目的，本发明提供如下技术方案：

一方面，本说明书实施例提供一种逻辑运算控制电路，包括：

控制单元、译码单元以及灵敏放大器；所述灵敏放大器中包括第一晶体管；

所述控制单元与所述译码单元连接；所述控制单元用于基于控制信号控制所述译码单元激活所述灵敏放大器；

所述控制单元与电源连接，用于控制所述电源产生不同的第一栅压，对所述第一晶体管的阈值电压进行调整，以改变被激活的所述灵敏放大器的工作翻转电压，实现布尔逻辑运算。

另一方面，本说明书实施例提供一种逻辑运算控制方法，包括：

控制单元接收布尔逻辑运算指令；

基于所述布尔逻辑运算指令，生成第一控制信号；

基于所述第一控制信号，控制电源产生不同的第一栅压；

基于所述第一栅压，调整所述灵敏放大器的翻转电压，得到第一翻转电压；所述灵敏放大器中包括第一晶体管；

根据所述第一翻转电压，进行布尔逻辑运算。

另一方面，本说明书实施例提供一种逻辑运算控制装置，包括：

逻辑运算指令接收模块，用于控制单元接收布尔逻辑运算指令；

第一控制信号生成模块，用于基于所述布尔逻辑运算指令，生成第一控制信号；

第一栅压生成模块，用于基于所述第一控制信号，控制电源产生不同的第一栅压；

第一翻转电压调整模块，用于基于所述第一栅压，调整所述灵敏放大器的翻转电压，得到第一翻转电压；所述灵敏放大器中包括第一晶体管；

布尔逻辑运算模块，用于根据所述第一翻转电压，进行布尔逻辑运算。

另一方面，本说明书实施例提供一种计算机存储介质，该计算机存储介质中存储有指令，当所述指令被运行时，实现上述逻辑运算控制方法和/或逻辑运算读取方法。

与现有技术相比，本发明提供的一种逻辑运算控制电路中，包括控制单元、译码单元以及灵敏放大器；灵敏放大器中包括第一晶体管，控制单元的信号输出端与译码单元连接；控制单元用于基于控制信号控制译码单元激活灵敏放大器，控制单元与电源连接，用于控制电源产生不同的第一栅压，对第一晶体管的阈值电压进行调整，以改变被激活的所述灵敏放大器的工作翻转电压，实现布尔逻辑运算。采用本方案中的电路结构，可以实现针对不同的逻辑运算运用不同翻转电压的灵敏放大器得到正确的布尔逻辑结果；并且基于铁电工艺制造的铁电晶体管和普通晶体管混合组成的灵敏放大器，具有可变阈值、可微缩、面积小等优点。

本发明提供的一种逻辑运算控制方法中，通过控制单元接收布尔逻辑运算指令；基于布尔逻辑运算指令，生成第一控制信号；基于第一控制信号，控制电源产生不同的第一栅压；基于第一栅压，调整灵敏放大器的翻转电压，得到第一翻转电压；根据第一翻转电压，进行布尔逻辑运算。通过控制晶体管上施加的栅压，达到改变FeFET阈值电压的目的，从而实现改变整体SA的翻转电压的效果，以实现布尔逻辑运算。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本说明书实施例中提供的一种逻辑运算控制电路图；

图2为本说明书实施例提供的一种逻辑运算控制方法；

图3为本说明书实施例提供的FeFET阈值电压改变情况示意图；

图4为本说明书实施例提供的AND逻辑运算波形图；

图5为本说明书实施例提供的OR逻辑运算波形图；

图6为本说明书实施例提供的一种逻辑运算控制装置的结构示意图。

具体实施方式

为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。

在介绍本发明实施例之前首先对本发明实施例中涉及到的相关名词作如下释义：

布尔逻辑：利用布尔逻辑算符进行检索词或代码的逻辑组配，是现代信息检索系统中最常用的一种方法。常用的布尔逻辑算符有三种，分别是逻辑或“OR”、逻辑与“AND”、逻辑非“NOT”，在实际应用中，可以用这些逻辑算符将检索词组配构成检索提问式，计算机将根据提问式与系统中的记录进行匹配，当两者相符时则命中，并自动输出该文献记录。

模拟数字转换器(Analog-to-digital converter，简称ADC)是用于将模拟形式的连续信号转换为数字形式的离散信号的一类设备。一个模拟数字转换器可以提供信号用于测量。与之相对的设备成为数字模拟转换器。典型的模拟数字转换器将模拟信号转换为表示一定比例电压值的数字信号。然而，有一些模拟数字转换器并非纯的电子设备，例如旋转编码器，也可以被视为模拟数字转换器。

灵敏放大器(Sense Amplifier，简称SA)，作为闪存中最重要的外围电路之一，决定着存储器的读取速度。

场效应晶体管(field effect transistor)利用场效应原理工作的晶体管。英文简称FET。场效应就是改变外加垂直于半导体表面上电场的方向或大小，以控制半导体导电层(沟道)中多数载流子的密度或类型。可以是由电压调制沟道中的电流，其工作电流是由半导体中的多数载流子输运。这类只有一种极性载流子参加导电的晶体管又称单极型晶体管。与双极型晶体管相比，场效应晶体管具有输入阻抗高、噪声小、极限频率高、功耗小，制造工艺简单、温度特性好等特点，广泛应用于各种放大电路、数字电路和微波电路等。例如：以硅材料为基础的金属氧化物半导体场效应管(MOSFET)和以砷化镓材料为基础的肖特基势垒栅场效应管(MESFET)是两种最重要的场效应晶体管，分别为MOS大规模集成电路和MES超高速集成电路的基础器件。

存内计算，是将存储器和数据处理单元结合起来以减少甚至消除计算机中存储器和数据处理单元之间的高频数据传输，如今有很多种存储器件被广泛的研究用于发展大规模、高性能、低功耗的存内计算设计。存内计算的基本思路就是把计算和存储合二为一，从而实现减少处理器访问存储器的频率。

锁存器(latch)：是电平触发的存储单元，数据存储的动作取决于输入时钟信号的电平值，尽当锁存器处于使能状态时，输出才会随着数据输入发生变化。分为普通锁存器和门控锁存器，普通锁存器无控制信号，输出状态始终直接由输入决定。在实际的数字系统中，为了协调各部分的工作，往往需要有一个特定的控制信号去控制锁存器状态转换的时间，在控制信号无效时，输出保持不变，不随输入变换；当控制信号有效时，输出由输入决定，跟随输入变化。

目前存内计算的主要方案是多行同步打开进行电荷共享，而后通过ADC或SA对SL上电压进行感知得到计算结果。ADC存在使用功耗过高，外围电路面积大等缺点。传统锁存型电压灵敏放大器采用latch型结构，结构简单仅由两组反相器构成，通过引入BLN方式引入参考电压在正负反馈作用下放大信号得到输出，但参考电压一般为存储阵列内部特定单元形成，无法改变，不适用于在内存内直接进行计算的存内计算架构。

基于此，本发明提出一种逻辑运算控制电路、方法、装置及介质，该方案具有可变阈值、可微缩、面积小等优点。接下来，结合附图对本说明书实施例进行说明：

实施例1

图1为本说明书实施例中提供的一种逻辑运算控制电路图，如图1所示，整体电路包括控制单元101、译码单元(可以包括：位线译码单元105、字线译码单元106以及灵敏放大器译码单元103)、电源102以及灵敏放大器104，其中，所述灵敏放大器104中包括第一晶体管以及第二晶体管，第一晶体管可以是普通的晶体管，晶体管可以是由三层杂质半导体构成的器件，有三个电极，所以又称为半导体三极管，晶体三极管等，可以用于检波、整流、放大、开关、稳压、信号调制和许多其它功能。第二晶体管为铁电晶体管(FeFET)，其主要原理可以是在现有的逻辑晶体管上采用基于氧化铪基的High-K(高K)栅电介质+Metal Gate(金属栅)电极叠层技术，然后将栅极绝缘体改性成具有铁电性质。得到的FeFET晶体管具有相同的结构，但是具有可扩展、低功率和非易失性等特性。

上述电路中，控制单元101分别与位线译码单元105、字线译码单元106以及灵敏放大器译码单元103连接；控制单元101用于基于控制信号控制各个译码单元激活对应的灵敏放大器；

电源102分别与控制单元101、位线译码单元105、字线译码单元106、灵敏放大器译码单元103以及灵敏放大器104连接。其中，灵敏放大器中可以包括多个灵敏放大器。图中的104用于表示其中任意一个灵敏放大器的电路结构。控制单元101与电源102连接，还可以用于控制电源102产生不同的第一栅压，对第一晶体管的阈值电压进行调整，以改变被激活的灵敏放大器的工作翻转电压，实现布尔逻辑运算。需要说明的是，这里所说的“不同第一栅压”可以指的是数值不同的栅压。在存内计算的读出电路中，需要针对不同的逻辑运算运用不同翻转电压的灵敏放大器得到正确的布尔逻辑结果，因此，本方案中，采用铁电晶体管替代普通晶体管，不需要设置额外的参考电路，直接通过控制BL、PLU、PLD的电压达到改变FeFET阈值电压的目的，从而实现改变整体SA的翻转电压的效果，从而实现逻辑运算以及逻辑运算结果的读取。

灵敏放大器104中的电路结构可以为锁存电路结构。其中水平方向的连线称为“字线”，而垂直方向的数据流入和流出存储单元的连线称为“位线”。通过输入的地址可选择特定的字线和位线，字线和位线的交叉处可以是被选中的存储单元，然后再对其进行读写操作。

图1的电路结构中，通过控制单元101产生的信号，控制WL、BL、SA译码单元选择不同的行列单元进行激活，同时控制电源102产生不同的电压配合各译码单元工作。

当需要使用存内计算功能时，控制单元101首先产生控制信号激活特定SA单元，再通过控制电源102产生电压对FeFET进行编程，以修改SA工作的翻转电压，之后通过两行单元打开即可进行相应的布尔逻辑操作。

当操作结束后需要恢复正常读写功能时，控制单元101产生控制信号激活特定SA单元，再通过控制电源102的电压对FeFET进行编程，以调整SA工作的翻转电压，使SA能够正常进行读写工作。需要说明的是，除了前面所述的单元结构，电路中的其余部分采用标准工艺的晶体管与电容，此处不再过多论述。

图1中提供的逻辑运算控制电路中，包括控制单元、译码单元以及灵敏放大器；灵敏放大器中包括第一晶体管，控制单元的信号输出端与译码单元连接；控制单元用于基于控制信号控制译码单元激活灵敏放大器，控制单元与电源连接，用于控制电源产生不同的第一栅压，对第一晶体管的阈值电压进行调整，以改变被激活的所述灵敏放大器的工作翻转电压，实现布尔逻辑运算。采用本方案中的电路结构，可以实现针对不同的逻辑运算运用不同翻转电压的灵敏放大器得到正确的布尔逻辑结果；并且利用铁电晶体管工艺，在不增加SA单元面积的基础上实现对SA单元工作翻转电压的修改，可直接实现布尔逻辑运算，具有设计简单，面积小的特点。

实施例2

图2为本说明书实施例提供的一种逻辑运算控制方法。从程序角度而言，流程的执行主体可以为电路中的控制单元，当然，在该实施例中，执行主体可以是一个，也可以采用多个执行主体交互的方式来说明该实施例中的方案。

如图2所示，该流程可以包括以下步骤：

步骤210：控制单元接收布尔逻辑运算指令。

布尔逻辑运算指令可以是控制单元自动生成的，也可以是其他主体发送给控制单元的，对此，本说明书实施例不作具体限定。布尔逻辑运算指令中可以包括布尔逻辑的类型，即需要进行的布尔逻辑运算的类型，例如：“与”逻辑运算指令或者“或”逻辑运算指令。

步骤220：基于所述布尔逻辑运算指令，生成第一控制信号。

控制单元可以基于不同的布尔逻辑运算指令，生成对应的控制信号，例如：当接收到“与”逻辑运算或者“或”逻辑运算指令时，可以生成指示电源生成对应的电压，作为栅压施加给铁电晶体管，以升高或者降低铁电晶体管的阈值电压，从而调整整个灵敏放大器的翻转电压，从而进行相应的逻辑运算。

步骤230：基于所述第一控制信号，控制电源产生不同的第一栅压。

步骤240：基于所述第一栅压，调整所述灵敏放大器的翻转电压，得到第一翻转电压。

步骤250：根据所述第一翻转电压，进行布尔逻辑运算。

栅压可以表示电路工作时，栅极需要的工作电压。栅压可以调整铁电晶体管的阈值电压，其中，可以将传输特性曲线中输出电流随输入电压改变而急剧变化转折区的中点对应的输入电压称为阈值电压。器件的栅电压定义为阈值电压。不同的阈值电压可以对应灵敏放大器的不同翻转电压，从而实现不同的逻辑运算。

图2中的上述方法，提供的逻辑运算控制方法中，通过控制单元接收布尔逻辑运算指令；基于布尔逻辑运算指令，生成第一控制信号；基于第一控制信号，控制电源产生不同的第一栅压；基于第一栅压，调整灵敏放大器的翻转电压，得到第一翻转电压；根据第一翻转电压，进行布尔逻辑运算。通过控制晶体管上施加的栅压，达到改变FeFET阈值电压的目的，从而实现改变整体SA的翻转电压的效果，以实现布尔逻辑运算。

基于图2的方法，本说明书实施例还提供了该方法的一些具体实施方式，下面进行说明。

所述基于所述第一栅压，调整所述灵敏放大器的翻转电压，得到第一翻转电压，具体可以包括：

基于所述第一栅压，调整所述第一晶体管的阈值电压；

基于调整后的所述第一晶体管的阈值电压，调整所述灵敏放大器的翻转电压，得到第一翻转电压；

其中，所述根据所述第一翻转电压，进行布尔逻辑运算，具体可以包括：

当两行字线单元都被激活打开时，若所述翻转电压为第一预设电压，则形成“或”逻辑；

若所述翻转电压为第二预设电压，则形成“与”逻辑。

在实际应用中，例如：第一预设电压可以为工作电压的1/4，第二预设电压可以为工作电压的3/4。当然，也可以根据实际需求设定第一预设电压以及第二预设电压的具体数值范围，在本说明书实施例中对此不作具体限定。

该实施步骤可以结合图3进行说明：

图3为本说明书实施例提供的FeFET阈值电压改变情况示意图。如图3所示，当翻转电压V_tp＝Vdd/2时，若BL上的电压为V1，PLU上的电压为0，则PLD上的电压为V1；若BL上的电压为0，PLU上的电压为0，则PLD上的电压为V2。当翻转电压V_tp＝Vdd/4时，若BL上的电压为V1，PLU上的电压为0，则PLD上的电压为V1；若BL上的电压为V4，PLU上的电压为V4，则PLD上的电压为0。当翻转电压V_tp＝3Vdd/4时，若BL上的电压为0，PLU上的电压为V3，则PLD上的电压为0；若BL上的电压为0，PLU上的电压为0，则PLD上的电压为V2。

在采用本说明书实施例1中的电路结构以及实施例2中的方法之后，可以分别实现不同的逻辑运算。具体地，可以结合图4和图5进行说明。

其中，图4为本说明书实施例提供的AND逻辑运算波形图；图5为本说明书实施例提供的OR逻辑运算波形图。如图4和图5中所示，当两行单元同时打开时，若V_tp＝Vdd/4，当且仅当cell1＝cell2＝0时读出Data数据为0，其余情况均为1，形成OR逻辑。

若V_tp＝3Vdd/4，当且仅当cell1＝cell2＝1时读出Data数据为1，其余情况均为0，形成AND逻辑。

实施例3

图5为本说明书实施例中一种逻辑运算读取方法。从程序角度而言，流程的执行主体可以为电路中的灵敏放大器，当然，在该实施例中，执行主体可以是一个，也可以采用多个执行主体交互的方式来说明该实施例中的方案。在下面的步骤中，是采用多个执行主体交互的形式进行说明，其中，控制单元接收布尔逻辑运算指令，基于所述数据读取指令，生成第二控制信号，基于所述第二控制信号，控制电源产生不同的第二栅压的步骤的执行主体可以是控制单元；基于所述第二栅压，调整所述灵敏放大器的翻转电压，得到第二翻转电压的步骤的执行主体可以是处理器；根据所述第二翻转电压，读取布尔逻辑结果的步骤的执行主体可以是灵敏放大器。

如图5所示，该流程可以包括以下步骤：

步骤510：控制单元接收布尔逻辑运算指令。

步骤520：基于所述数据读取指令，生成第二控制信号。

步骤530：基于所述第二控制信号，控制电源产生不同的第二栅压。

步骤540：基于所述第二栅压，调整所述灵敏放大器的翻转电压，得到第二翻转电压。

步骤550：根据所述第二翻转电压，读取布尔逻辑结果。

实施例3与实施例2的区别仅在于：接收不同的指令，基于不同的指令生成不同的控制信号，基于控制信号为铁电晶体管施加不同的栅压，以调整灵敏放大器的翻转电压，实施例2中调整翻转电压的目的是为了实现不同的逻辑运算，而实施例3中不同的翻转电压是为了让SA能够正常进行读写工作。至于其余的部分，均与实施例2中的实施方式相同，此处不再进行赘述。

基于同样的思路，本说明书实施例还提供了上述实施例中的方法对应的装置。图6为本说明书实施例提供的一种逻辑运算控制装置的结构示意图。如图6所示，该装置可以包括：

逻辑运算指令接收模块610，用于控制单元接收布尔逻辑运算指令；

第一控制信号生成模块620，用于基于所述布尔逻辑运算指令，生成第一控制信号；

第一栅压生成模块630，用于基于所述第一控制信号，控制电源产生不同的第一栅压；

第一翻转电压调整模块640，用于基于所述第一栅压，调整所述灵敏放大器的翻转电压，得到第一翻转电压；所述灵敏放大器中包括第一晶体管；

布尔逻辑运算模块650，用于根据所述第一翻转电压，进行布尔逻辑运算。

基于图6的装置，本说明书实施例还提供了该装置的一些具体实施方案，下面进行说明。

可选的，所述布尔逻辑运算指令可以包括“与”逻辑运算指令或者“或”逻辑运算指令；

所述布尔逻辑运算模块650，具体可以用于：

当两行字线单元都被激活打开时，若所述翻转电压为工作电压的1/4，则形成“或”逻辑；

若所述翻转电压为工作电压的3/4，则形成“与”逻辑。

所述装置，还可以包括：

数据读取接收模块，用于控制单元接收数据读取指令；

第二控制信号生成模块，用于基于所述数据读取指令，生成第二控制信号；

第二栅压生成模块，用于基于所述第二控制信号，控制电源产生不同的第二栅压；

第二翻转电压调整模块，用于基于所述第二栅压，调整所述灵敏放大器的翻转电压，得到第二翻转电压；

布尔逻辑结果读取模块，用于根据所述第二翻转电压，读取布尔逻辑结果。

上述主要从各个模块之间交互的角度对本发明实施例提供的方案进行了介绍。可以理解的是，各个模块为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件单元。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，本发明能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

本发明实施例可以根据上述方法示例进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本发明实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

本说明书中的处理器还可以具有存储器的功能。存储器用于存储执行本发明方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本发明实施例提供的方法。

存储器可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electricallyerasable programmable read-only memory，EEPROM)、只读光盘(compact disc read-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过通信线路与处理器相连接。存储器也可以和处理器集成在一起。

可选的，本发明实施例中的计算机执行指令也可以称之为应用程序代码，本发明实施例对此不作具体限定。

处理器控制终端设备中任一个的处理操作，处理器还可以称为中央处理单元(central processing unit，CPU)。

上述本发明实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digital signal processing，DSP)、ASIC、现成可编程门阵列(field-programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

一种可能的实现方式中，提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当指令被运行时，用于实现上述实施例中的逻辑运算控制方法和/或逻辑运算读取方法。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘(digital video disc，DVD)；还可以是半导体介质，例如，固态硬盘(solid state drive，SSD)。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种逻辑运算控制电路，其特征在于，包括：

控制单元、译码单元以及灵敏放大器；所述灵敏放大器中包括第一晶体管；

所述控制单元与所述译码单元连接；所述控制单元用于基于控制信号控制所述译码单元激活所述灵敏放大器；

所述控制单元与电源连接，用于控制所述电源产生不同的第一栅压，对所述第一晶体管的阈值电压进行调整，以改变被激活的所述灵敏放大器的翻转电压，实现布尔逻辑运算。

2.根据权利要求1所述的电路，其特征在于，所述第一晶体管为铁电晶体管；

所述灵敏放大器为锁存电路结构；所述灵敏放大器中包括所述第一晶体管以及第二晶体管。

3.根据权利要求1所述的电路，其特征在于，所述译码单元包括位线译码单元、字线译码单元以及灵敏放大器译码单元；其中，所述灵敏放大器译码单元用于将所述控制单元的信号进行转换，以激活所述灵敏放大器。

4.根据权利要求1所述的电路，其特征在于，所述控制单元用于接收布尔逻辑运算指令，并基于所述布尔逻辑运算指令生成所述控制信号。

5.根据权利要求1所述的电路，其特征在于，所述控制单元还用于控制所述电源产生不同的第二栅压，对所述第一晶体管的阈值电压进行调整，以改变被激活的所述灵敏放大器的翻转电压，实现对布尔逻辑结果的读取；所述布尔逻辑结果包括“与”逻辑或者“或”逻辑。

6.一种逻辑运算控制方法，其特征在于，包括：

控制单元接收布尔逻辑运算指令；

基于所述布尔逻辑运算指令，生成第一控制信号；

基于所述第一控制信号，控制电源产生不同的第一栅压；

基于所述第一栅压，调整所述灵敏放大器的翻转电压，得到第一翻转电压；所述灵敏放大器中包括第一晶体管；

根据所述第一翻转电压，进行布尔逻辑运算。

7.根据权利要求6所述的方法，其特征在于，所述布尔逻辑运算指令包括“与”逻辑运算指令或者“或”逻辑运算指令；

所述基于所述第一栅压，调整所述灵敏放大器的翻转电压，得到第一翻转电压，具体包括：

基于所述第一栅压，调整所述第一晶体管的阈值电压；

基于调整后的所述第一晶体管的阈值电压，调整所述灵敏放大器的翻转电压，得到第一翻转电压；

所述根据所述第一翻转电压，进行布尔逻辑运算，具体包括：

当两行字线单元都被激活打开时，若所述阈值电压为第一预设电压时，则形成“或”逻辑；

若所述阈值电压为第二预设电压时，则形成“与”逻辑；所述第二预设电压大于所述第一预设电压。

8.根据权利要求6所述的方法，其特征在于，所述根据所述第一翻转电压，进行布尔逻辑运算之后，还包括：

所述控制单元接收数据读取指令；

基于所述数据读取指令，生成第二控制信号；

基于所述第二控制信号，控制所述电源产生不同的第二栅压；

基于所述第二栅压，调整所述灵敏放大器的翻转电压，得到第二翻转电压；

根据所述第二翻转电压，读取所述布尔逻辑运算得到的布尔逻辑结果。

9.一种逻辑运算控制装置，其特征在于，包括：

逻辑运算指令接收模块，用于控制单元接收布尔逻辑运算指令；

第一控制信号生成模块，用于基于所述布尔逻辑运算指令，生成第一控制信号；

第一栅压生成模块，用于基于所述第一控制信号，控制电源产生不同的第一栅压；

第一翻转电压调整模块，用于基于所述第一栅压，调整所述灵敏放大器的翻转电压，得到第一翻转电压；所述灵敏放大器中包括第一晶体管；

布尔逻辑运算模块，用于根据所述第一翻转电压，进行布尔逻辑运算。

10.一种计算机存储介质，其特征在于，所述计算机存储介质中存储有指令，当所述指令被运行时，实现权利要求1～8任一项所述的方法。

Images