CN114270252B - 阵列基板、显示装置和制造阵列基板的方法 - Google Patents

阵列基板、显示装置和制造阵列基板的方法 Download PDF

Info

Publication number
CN114270252B
CN114270252B CN202080000353.5A CN202080000353A CN114270252B CN 114270252 B CN114270252 B CN 114270252B CN 202080000353 A CN202080000353 A CN 202080000353A CN 114270252 B CN114270252 B CN 114270252B
Authority
CN
China
Prior art keywords
sub
layer
base substrate
display
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000353.5A
Other languages
English (en)
Other versions
CN114270252A (zh
Inventor
王珂
狄沐昕
梁志伟
王国强
顾仁权
宋晓欣
朱小研
刘英伟
曹占锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN114270252A publication Critical patent/CN114270252A/zh
Application granted granted Critical
Publication of CN114270252B publication Critical patent/CN114270252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Abstract

提供了一种包括具有多个子像素的显示区域的阵列基板。多个子像素包括在显示接合子区域中的多个第一子像素和在常规显示子区域中的多个第二子像素。阵列基板包括在基底基板的第一侧并分别在多个子像素中的多个薄膜晶体管。多个第一子像素中的相应一个包括：接合焊盘，其位于基底基板的第二侧；引线，其将多个薄膜晶体管中的相应一个电连接到接合焊盘；以及过孔，其延伸穿过所述基底基板。引线在阵列基板中未被暴露。引线经由过孔从基底基板的第一侧延伸到第二侧，以连接到接合焊盘。

Description

阵列基板、显示装置和制造阵列基板的方法
相关申的交叉引用
本申请是2019年10月12日提交的国际申请No.PCT/CN2019/110779的部分继续申请，出于所有目的上述每个申请通过引用整体合并于此。
技术领域
本发明涉及显示技术，更具体地，涉及一种阵列基板、显示装置及阵列基板的制造方法。
背景技术
用于制造具有窄边框的显示装置的技术迅速发展。用于制造具有窄边框的显示装置的各种方法包括但不限于，覆晶薄膜(COF)、覆晶塑料(COP)和栅极驱动阵列(GOA)。例如，使用覆晶薄膜(COF)和覆晶塑料(COP)来制造具有框架的较窄边部的显示面板。栅极驱动阵列(GOA)用于制造具有框架的较窄左侧或较窄右侧的显示器。
发明内容
一方面，本公开提供一种阵列基板，其包括具有多个子像素的显示区域；其中，所述显示区域包括常规显示子区域和显示接合子区域；多个子像素包括所述显示接合子区域中的多个第一子像素和所述常规显示子区域中的多个第二子像素；其中，所述阵列基板包括：基底基板，其在整个所述常规显示子区域和所述显示接合子区域上延伸；以及多个薄膜晶体管，其位于所述基底基板的第一侧并分别位于所述多个子像素中；其中，所述多个第一子像素中的相应一个包括：接合焊盘，其位于所述基底基板的第二侧，其中，所述第二侧与所述第一侧相对；引线，其将所述多个薄膜晶体管中的相应一个电连接到所述接合焊盘，其中，所述引线在所述阵列基板中未被暴露；以及过孔，其延伸穿过所述基底基板；其中，所述引线经由所述过孔从所述基底基板的第一侧延伸至第二侧，以连接至所述接合焊盘。
可选地，所述阵列基板还包括绝缘层，其位于所述基底基板的第二侧上并被限定在所述显示接合子区域中；其中，所述接合焊盘位于所述绝缘层的远离所述基底基板的一侧；以及所述过孔延伸穿过所述基底基板和所述绝缘层。
可选地，所述基底基板在对应于所述接合焊盘的区域中具有第一厚度t1，并且在对应于所述接合焊盘的区域之外的区域中具有第二厚度t2；所述绝缘层具有第三厚度t3；以及t2>(t1+t3)。
可选地，所述阵列基板还包括位于与所述接合焊盘相对应的区域中的凹部以用于将所述接合焊盘与集成电路接合；其中，所述凹部位于所述基底基板的第二侧且暴露出所述接合焊盘的表面。
可选地，所述阵列基板还包括绝缘层，其位于所述基底基板的第二侧并且被限定在所述显示接合子区域中；其中，所述接合焊盘位于所述绝缘层的远离所述基底基板的一侧；所述过孔延伸穿过所述基底基板和所述绝缘层；以及所述凹部暴露出所述接合焊盘的表面和所述绝缘层的表面。
可选地，所述基底基板在对应于所述接合焊盘的区域中具有第一厚度t1，并且在对应于所述接合焊盘的区域之外的区域中具有第二厚度t2；所述绝缘层具有第三厚度t3；所述凹部具有第四厚度t4；以及t2基本上等于t1、t3和t4的总和。
可选地，所述阵列基板还包括多个附加绝缘层，所述多个附加绝缘层中的每个部分地延伸到所述过孔中。
可选地，所述多个附加绝缘层包括在整个显示区域上延伸的钝化层；其中，所述钝化层在所述基底基板的第一侧并且至少部分地覆盖所述过孔的侧面；以及所述引线位于所述钝化层的远离所述绝缘层的一侧。
可选地，所述多个附加绝缘层还包括在整个显示区域上延伸的阻挡层；其中，所述阻挡层在所述钝化层和所述引线的远离所述基底基板的一侧；以及所述绝缘层、所述接合焊盘、所述钝化层和所述阻挡层将所述引线封装在所述阵列基板内。
可选地，所述多个附加绝缘层还包括在整个显示区域上延伸的缓冲层；其中，所述多个薄膜晶体管中的相应一个包括在所述缓冲层的远离所述基底基板的一侧的有源层。
可选地，所述基底基板是柔性基底基板。
另一方面，本公开提供一种显示装置，包括本文所述的阵列基板或通过本文描述的方法制造的阵列基板以及连接到所述阵列基板的一个或多个集成电路。
另一方面，本公开提供一种制造阵列基板的方法，包括：形成具有多个子像素的显示区域；其中，形成所述显示区域包括：形成常规显示子区域和形成显示接合子区域；形成所述多个子像素包括：在所述显示结合子区中形成多个第一子像素，并且在所述常规显示子区域中形成多个第二子像素；其中，所述方法包括：形成在整个所述常规显示子区域和所述显示接合子区域上延伸的基底基板；以及形成多个薄膜晶体管，所述多个薄膜晶体管位于所述基底基板的第一侧并且分别位于所述多个子像素中；其中，形成所述多个第一子像素中的相应一个包括：在所述基底基板的第二侧形成接合焊盘，所述第二侧与所述第一侧相对；形成将所述多个薄膜晶体管中的相应一个电连接到所述接合焊盘的引线，其中，所述引线在所述阵列基板中未被暴露；以及形成延伸穿过所述基底基板的过孔；其中，所述引线形成为经由所述过孔从所述基底基板的第一侧延伸到第二侧，以连接到所述接合焊盘。
可选地，所述方法还包括：提供支撑基板；形成剥离层，所述剥离层被限定在所述显示接合子区域中并且位于与所述接合焊盘相对应的区域中；在所述剥离层的远离所述支撑基板的一侧形成所述接合焊盘；形成被限定在所述显示接合子区域中的绝缘材料层；在整个常规显示子区域和显示接合子区域中并且在所述绝缘材料层的远离所述支撑基板的一侧形成基底基板材料层；以及蚀刻所述绝缘材料层和所述基底基板材料层，以形成延伸穿过所述绝缘材料层和所述基底基板材料层的过孔，以暴露所述接合焊盘的接触表面，从而形成被限定在显示接合子区域中的绝缘层和所述绝缘层上的基底基板。
可选地，所述方法还包括：在整个常规显示子区域和显示接合子区域中并且在所述基底基板的远离所述支撑基板的一侧形成钝化材料层；以及蚀刻所述钝化材料层，以暴露出所述接合焊盘的接触表面，从而形成钝化层；其中，所述钝化层形成在所述基底基板的第一侧并且至少部分地覆盖所述过孔的侧面。
可选地，所述方法还包括：在所述钝化层的远离所述基底基板的一侧形成引线；其中，所述引线形成为延伸至所述过孔内以连接至所述接合焊盘。
可选地，所述方法还包括：在整个常规显示子区域和显示接合子区域中并且在所述引线的远离所述基底基板的一侧形成阻挡层；在整个常规显示子区域和显示接合子区域中并且在所述阻挡层的远离所述基底基板的一侧形成缓冲层；以及在所述缓冲层的远离基底基板的一侧形成有源层。
可选地，所述方法还包括：将所述剥离层与所述焊盘和所述绝缘层分离，从而在对应于所述接合焊盘的区域中形成凹部；其中，所述凹部形成在所述基底基板的第二侧，暴露出所述接合焊盘的表面。
可选地，所述方法还包括：在所述凹部中设置集成电路，所述集成电路连接到在所述凹部中暴露的所述接合焊盘的表面。
可选地，所述方法还包括：分别在包括所述多个第一子像素和所述多个第二子像素的所述多个子像素中形成多个发光元件。
附图说明
根据各种公开的实施例，以下附图仅是用于说明目的示例，而不旨在限制本发明的范围。
图1是示出根据本公开一些实施例中的在基底基板的第一侧的阵列基板的结构的平面图。
图2是图1中的基底基板沿AA’线的剖视图。
图3是示出在根据本公开一些实施例中的在基底基板的第二侧上的阵列基板的结构的平面图。
图4是示出在根据本公开一些实施例中的在基底基板的第二侧上的阵列基板的结构的平面图。
图5为图1中的阵列基板沿AA’线的剖视图。
图6是示出根据本公开一些实施例中的在基底基板的第二侧上的多个第一子像素中的相应一个的结构的放大视图。
图7A是示出根据本公开一些实施例中的在基底基板的第一侧的多个第一子像素中的相应一个的结构的放大视图。
图7B是示出根据本公开一些实施例中的在基底基板的第一侧的多个第一子像素中的相应一个的结构的放大视图。
图8是根据本公开一些实施例中的阵列基板的剖视图。
图9A至图9M为根据本公开一些实施例中的制造阵列基板的方法的示意图。
图10A至图10Q为根据本公开一些实施例中的制造阵列基板的方法的示意图。
图11是根据本公开一些实施例中的显示装置的剖视图。
图12是根据本公开一些实施例中的显示装置的剖视图。
具体实施方式
现在将参考以下实施例更具体地描述本公开。应当注意，本文中呈现的一些实施例的以下描述仅用于说明和描述的目的。其不是穷举的或受限于所公开的精确形式。
本公开提供一种阵列基板或显示面板，其具有集成到阵列基板或显示面板的背侧上的驱动电路。这样做时，因为这些驱动电路没有设置在框架部分上，所以可以显著地减小显示面板的框架宽度。信号线和驱动电路之间的电连接可以通过例如PI过孔(TPV)技术来实现。在本公开中发现，连接驱动电路的信号线的引线由于它们暴露于外部环境而易受侵蚀。
因此，本公开尤其提供了一种阵列基板、显示装置和制造阵列基板的方法，其基本上消除了由于现有技术的限制和缺点而导致的一个或多个问题。一个方面，本公开提供了一种阵列基板。在一些实施例中，阵列基板包括具有多个子像素的显示区域。可选地，所述显示区域包括常规显示子区域和显示接合子区域。可选地，多个子像素包括显示接合子区域中的多个第一子像素和常规显示子区域中的多个第二子像素。可选地，所述阵列基板包括：基底基板，其在整个所述常规显示子区域和所述显示接合子区域上延伸；以及多个薄膜晶体管，其位于所述基底基板的第一侧并分别位于所述多个子像素中。可选地，所述多个第一子像素中的相应一个包括：接合焊盘，其位于所述基底基板的第二侧，所述第二侧与所述第一侧相对；引线，其将所述多个薄膜晶体管中的相应一个电连接到接合焊盘，并且所述引线在所述阵列基板中未被暴露；以及过孔，其延伸穿过基底基板。可选地，所述引线经由过孔从基底基板的第一侧延伸至第二侧，以连接至接合焊盘。本文所述的阵列基板可用于制造无边框显示装置。
图1是示出根据本公开一些实施例中的在基底基板的第一侧的阵列基板的结构的平面图。图2是图1中的基底基板沿AA’线的剖视图。在一些实施例中，参照图1和图2，阵列基板包括具有多个子像素SP的显示区域DA。可选地，阵列基板包括具有第一侧S1和与第一侧S1相对的第二侧S2的基底基板BS。可选地，基底基板BS是柔性基底基板。
如本文所用，术语"显示区域"是指阵列基板上实际显示图像的区域。可选地，显示区域可以包括子像素区域和子像素间区域。子像素区域是指子像素的发光区域，例如，对应于液晶显示器中的像素电极的区域或对应于有机发光显示器中的发光层的区域。子像素间区域是指相邻子像素区域之间的区域，例如对应于液晶显示器中黑矩阵的区域或对应于有机发光显示器中像素限定层的区域。可选地，子像素间区域是同一像素中相邻子像素区域之间的区域。可选地，子像素间区域是来自两个相邻像素的两个相邻子像素区域之间的区域。
多个子像素SP中的相应一个包括子像素区域和围绕该子像素区域的子像素间区域的一部分。
可选地，显示区域DA包括常规显示子区域RDA和显示接合子区域DBA(display-bonding sub-area)。可选地，多个子像素SP包括显示接合子区域DBA中的多个第一子像素SP1和常规显示子区域RDA中的多个第二子像素SP2。可选地，基底基板BS在整个常规显示子区域RDA和显示接合子区域DBA延伸。
图3是示出在根据本公开一些实施例中的在基底基板的第二侧上的阵列基板的结构的平面图。可选地，显示接合子区域DBA邻接显示区域DA的边界的一部分。可选地，常规显示子区域RDA邻接显示接合子区域DBA的一侧。
图4是示出在根据本公开一些实施例中的在基底基板的第二侧上的阵列基板的结构的平面图。可选地，显示接合子区域DBA与显示区域DA的边界间隔开。可选地，常规显示子区域RDA邻接显示接合子区域DBA的至少两侧。例如，显示接合子区域DBA在显示区域DA的中心部分。
图5为图1中阵列基板沿AA’线的剖视图。参照图2与图5，多个薄膜晶体管TFT位于基底基板BS的第一侧S1上，且分别位于多个子像素SP中。可选地，所述多个薄膜晶体管TFT中的相应一个选自由顶栅薄膜晶体管和底栅薄膜晶体管组成的组。例如，多个薄膜晶体管TFT中的相应一个包括第一栅极G1、第二栅极G2、有源层ACT、电连接到有源层ACT的源极S、以及电连接到有源层ACT的漏极D。
图6是示出根据本公开一些实施例中的在基底基板的第二侧上的多个第一子像素中相应一个的结构的放大视图。图7A是示出根据本公开一些实施例中的在基底基板的第一侧的多个第一子像素中相应一个的结构的放大视图。参照图2、图5和图6，多个第一子像素SP1中的相应一个包括在基底基板BS的第二侧S2上的接合焊盘BP。
可选地，接合焊盘BP的表面在基底基板BS的第二侧S2上暴露出来，并且接合焊盘BP可以从基底基板BS的第二侧S2接合到集成电路，因此显示装置的用于容纳接合焊盘BP的框架不是必需的，因为接合焊盘BP可以放置在基底基板BS的第二侧S2上，并且显示区域DA足够大以容纳接合焊盘BP。可选地，所述阵列基板上不存在接合区域(bonding area)。
参照图5、图6与图7A，多个第一子像素SP1中的相应一个包括引线LL，其将多个薄膜晶体管TFT中的相应一个电连接至接合焊盘BP。可选地，引线LL被限定在显示接合子区域DBA中。在另一示例中，引线LL延伸穿过显示接合子区域DBA和常规显示子区域RDA。
可选地，引线LL电连接到信号线SL。可选地，信号线SL选自栅极线、数据线、触摸信号线、时钟信号线、高功率电压线、低功率电压线、公共信号线和浮置信号线组成的组。例如，引线LL电连接到数据线，从而将多个薄膜晶体管TFT中的相应一个连接到接合焊盘BP。可选地，信号线SL和引线LL形成在不同的层中。
参照图5，多个第一子像素SP1中的相应一个包括将引线LL连接到信号线SL的中继线RL。例如，引线LL将接合焊盘BP连接到中继线RL，并且中继线RL将引线LL连接到信号线SL(例如，数据线)，从而引线LL将多个薄膜晶体管TFT中的相应一个电连接到接合焊盘BP。可选地，信号线SL和中继线RL形成在不同的层中。可选地，中继线RL和引线LL形成在不同的层中。
图7B是示出根据本公开一些实施例中的在基底基板的第一侧的多个第一子像素中相应一个的结构的放大视图。参照图5、图6及图7B，可选地，引线LL与多个薄膜晶体管TFT中相应一个的源极电连接。可选地，中继线RL将引线LL连接到多个薄膜晶体管TFT中相应一个的源极。
参照图5，引线LL在阵列基板中未暴露出来。例如，除了引线LL的与接合焊盘BP、信号线SL或中继线RL电连接的各部分相对应的区域之外，引线LL被阵列基板中的多个附加绝缘层封装。可选地，引线LL不与基底基板BS直接接触。当从阵列基板去除基底基板BS时，引线LL不会暴露于空气和水气，这防止空气和水气接触并侵蚀引线LL。
参照图5和图6，多个第一子像素SP1中相应一个包括延伸穿过基底基板BS的过孔V。可选地，过孔V暴露了接合焊盘BP的更靠近引线LL的表面的一部分。可选地，引线LL从基底基板BS的第一侧S1经由过孔V延伸到第二侧S2，以连接到接合焊盘BP。
在一些实施例中，参照图2与图5，阵列基板还包括位于与接合焊盘BP相对应的区域中的凹部RES，以用于将接合焊盘BP与集成电路接合起来。
可选地，凹部RES位于基底基板BS的第二侧S2上，使接合焊盘BP的远离引线LL的表面暴露出来。例如，凹部RES不暴露引线LL的任何表面。
在一些实施例中，参照图2与图5，阵列基板还包括绝缘层IN，其位于基底基板BS的第二侧S2。可选地，绝缘层IN被限定在显示接合子区域DBA中。
可选地，接合焊盘BP位于绝缘层IN的远离基底基板BS的一侧。可选地，过孔V延伸穿过基底基板BS和绝缘层IN以暴露接合焊盘BP的更靠近引线LL的表面。
可选地，凹部RES位于与绝缘层IN对应的区域中。可选地，所述凹部RES暴露接合焊盘BP的远离引线LL的表面以及绝缘层IN的远离引线LL的表面。
可选地，基底基板BS在对应于接合焊盘BP的区域中具有第一厚度t1，并且在对应于接合焊盘BP的区域之外的区域中具有第二厚度t2。可选地，绝缘层IN具有第三厚度t3。可选地，t2>(t1+t3)。
可选地，凹部RES具有第四厚度t4。可选地，t2基本上等于t1、t3和t4的总和。如本文所用，术语"基本上等于"是指两个值之间的差异不超过基值(例如，两个值中的一个)的10％，例如，不超过基值的8％、不超过基值的6％、不超过基值的4％、不超过基值的2％、不超过基值的1％、不超过基值的0.5％、不超过基值的0.1％、不超过基值的0.05％和不超过基值的0.01％。
在一些实施例中，参照图5，阵列基板还包括多个附加绝缘层AIN，每个附加绝缘层部分地延伸到过孔V中。可选地，多个附加绝缘层AIN中的每一个在整个常规显示子区域RDA和显示接合子区域DBA上延伸。
可选地，多个附加绝缘层AIN包括延伸穿过整个显示区域DA的钝化层PVX。例如，钝化层PVX延伸穿过对应于接合焊盘BP的区域。
可选地，钝化层PVX位于基底基板BS的第一侧S1。可选地，钝化层PVX至少部分地覆盖过孔V的侧面LS。可选地，除了与引线LL的电连接到接合焊盘BP的部分相对应的区域中之外、以及除了钝化层PVX的与绝缘层IN直接接触的部分相对应的区域中之外，钝化层PVX位于基底基板BS和引线LL之间。钝化层PVX防止水气接触并侵蚀引线LL。
在一些实施例中，多个附加绝缘层AIN包括在整个显示区域DA延伸的阻挡层BL。可选地，阻挡层BL延伸穿过常规显示子区域RDA和显示接合子区域DBA。可选地，阻挡层BL延伸穿过与接合焊盘BP相对应的区域。
可选地，阻挡层BL位于钝化层PVX和引线LL的远离基底基板BS的一侧。可选地，除了与引线LL的电连接到接合焊盘BP的一部分相对应的区域中之外，引线LL位于钝化层PVX和阻挡层BL之间。
可选地，绝缘层IN、接合焊盘BP、钝化层PVX和阻挡层BL将引线LL封装在阵列基板内，使得引线在阵列基板内不被暴露。这种布置防止空气和水气接触并侵蚀引线LL。
在一些实施例中，多个附加绝缘层AIN还包括在整个显示区域DA延伸的缓冲层BUF。可选地，缓冲层BUF延伸穿过常规显示子区域RDA和显示接合子区域DBA。
可选地，缓冲层BUF位于阻挡层BL的远离基底基板BS的一侧。可选地，多个薄膜晶体管TFT中的相应一个包括有源层ACT，其位于缓冲层BL的远离基底基板BS的一侧。
在一些实施例中，阵列基板还包括在整个显示区域DA延伸的第一栅极绝缘层GI1。可选地，第一栅极绝缘层GI1延伸穿过常规显示子区域RDA和显示接合子区域DBA。可选地，第一栅极绝缘层GI1位于缓冲层BUF的远离阻挡层BL的一侧。可选地，多个薄膜晶体管TFT中的相应一个包括第一栅极G1，其位于第一栅极绝缘层GI1的远离有源层ACT的一侧。
在一些实施例中，阵列基板还包括在整个显示区域DA延伸的第二栅极绝缘层GI2。可选地，第二栅极绝缘层GI2延伸穿过常规显示子区域RDA和显示接合子区域DBA。可选地，第二栅极绝缘层GI2位于第一绝缘层GI1的远离缓冲层BUF的一侧。可选地，多个薄膜晶体管TFT中的相应一个包括第二栅极G2，其位于第二栅极绝缘层GI2的远离第一栅极G1的一侧。
在一些实施例中，阵列基板还包括延伸穿过显示区域DA的层间电介质层ILD。可选地，层间电介质层ILD延伸穿过常规显示子区域RDA和显示接合子区域DBA。可选地，层间电介质层ILD位于第二栅极绝缘层GI2的远离第一绝缘层GI1的一侧。可选地，信号线SL位于层间电介质层ILD的远离基底基板BS的一侧。
可选地，多个薄膜晶体管TFT中的相应一个的源极S延伸穿过第一栅极绝缘层GI1、第二栅极绝缘层GI2和层间电介质层ILD，并将有源层ACT连接至信号线SL。可选地，多个薄膜晶体管TFT中的相应一个的漏极D延伸穿过第一栅极绝缘层GI1、第二栅极绝缘层GI2和层间电介质层ILD，并将有源层ACT连接到多个发光元件LE中的相应一个。
可选地，多个薄膜晶体管TFT中的相应一个的源极S延伸穿过第一栅极绝缘层GI1、第二栅极绝缘层GI2和层间电介质层ILD，以连接到中继线RL。可选地，多个薄膜晶体管TFT中的相应一个的源极S延伸穿过第一栅极绝缘层GI1、第二栅极绝缘层GI2和层间电介质层ILD至引线LL。
可选地，所述多个薄膜晶体管TFT中的源极S与中继线RL或引线LL连接的相应一个薄膜晶体管TFT位于显示接合子区域DBA中。可选地，多个薄膜晶体管TFT中的源极S与中继线RL或引线LL连接的相应一个薄膜晶体管TFT位于常规显示子区域RDA中。
在一些实施例中，阵列基板还包括第一平坦化层PLN1，其位于层间电介质层ILD的远离第二栅极绝缘层GI2的一侧。可选地，第一平坦化层PLN1延伸穿过显示区域DA。可选地，第一平坦化层PLN1延伸穿过常规显示子区域RDA和显示接合子区域DBA。
在一些实施例中，阵列基板还包括第二平坦化层PLN2，其位于第一平坦化层PLN1的远离层间电介质层ILD的一侧。可选地，第二平坦化层PLN2延伸穿过显示区域DA。可选地，第二平坦化层PLN2延伸穿过常规显示子区域RDA和显示接合子区域DBA。
在一些实施例中，阵列基板还包括：第二钝化层PVX2，其位于第二平坦化层PLN2的远离第一平坦化层PLN1的一侧；以及第一接触焊盘CP1和第二接触焊盘CP2，其位于第二钝化层PVX2的远离第二平坦化层PLN2的一侧。可选地，第一接触焊盘CP1电连接到多个薄膜晶体管TFT中相应一个的漏极D。可选地，第二接触焊盘CP2电连接到公共信号线。
在一些实施例中，多个发光元件LE中的相应一个选自由以下元件构成的组：液晶显示器(LCD)的发光元件、发光二极管(LED)、微发光二极管(微LED)、量子发光二极管(qLED)和有机发光二极管(OLED)。
例如，多个发光元件LE中的相应一个是具有阴极和阳极的微发光二极管(微LED)。阵列基板还包括：第一接触焊盘CP1，其电连接到多个薄膜晶体管TFT中相应一个的漏极；和第二接触焊盘CP2。第一接触焊盘CP1和第二接触焊盘2分别电连接到微发光二极管的阴极和阳极。
各种适当的材料可以用于制造基底基板BS。适于制造基底基板的材料的示例包括但不限于，玻璃、石英、聚酰亚胺和聚酯等。
各种适当的材料可以用于制造接合焊盘BP。适于制造接合焊盘的材料的示例包括但不限于，钛(Ti)、铝(Al)、铜(Cu)和Ti/Al/Ti。
各种适当的绝缘材料和各种适当的制造方法可以用于制造绝缘层IN。例如，绝缘材料可以通过等离子体增强化学气相沉积(PECVD)工艺沉积在衬底上。适当的绝缘材料的示例包括但不限于，聚酰亚胺、氧化硅(SiOy)、氮化硅(SiNy，例如Si3N4)和氮氧化硅(SiOxNy)。例如，绝缘层IN由氧化硅(SiO2)制成，并且被构造为保护接合焊盘PB不暴露于空气和水气。使用氧化硅(SiO2)形成绝缘层IN可以增加绝缘层IN和基底基板BS之间的粘附力。
各种适当的绝缘材料和各种适当的制造方法可以用于制造钝化层PVX。例如，材料可以通过等离子体增强化学气相沉积(PECVD)工艺沉积在衬底上。适当材料的示例包括但不限于，聚酰亚胺、氧化硅(SiOy)、氮化硅(SiNy，例如，Si3N4)和氮氧化硅(SiOxNy)。例如，钝化层PVX由氮化硅(SiNy)制成，并被构造为保护引线LL不暴露于空气和水气。
各种适当的材料可以用于制造引线LL。适于制造引线的材料的示例包括但不限于，铜(Cu)、铝(Al)以及铜和铝的组合。
各种适当的导电电极材料和各种适当的制造方法可以用于制造源极S和漏极D。在一些实施例中，导电电极材料包括金属材料。合适金属材料的示例包括但不限于，钼、金和铝。
各种适当的绝缘材料和各种适当的制造方法可以用于制造缓冲层BUF，例如，绝缘材料可以通过等离子体增强化学气相沉积(PECVD)工艺沉积在基底基板BS上。适于制造缓冲层BUF的材料的示例包括但不限于，氧化硅(SiOx)、氮化硅(SiNx)或其组合。可选地，缓冲层BUF可以具有单层结构或包括两个或更多个子层的叠层结构(例如，包括氧化硅子层和氮化硅子层的叠层结构)。可选地，缓冲层BUF的厚度在大约100nm至大约400nm的范围内。例如，缓冲层BUF可以包括厚度在大约50nm至大约100nm范围内的氧化硅子层和厚度在大约100nm至大约300nm范围内的氮化硅子层。
可以使用各种适当的电介质材料和各种适当的制造方法来制造层间电介质层ILD。例如，电介质材料可通过等离子体增强化学气相沉积工艺沉积在基底基板上。适于制造层间电介质材料层306a的材料的示例包括但不限于，氧化硅(SiOy)、氮化硅(SiNy，例如Si3N4)、氮氧化硅(SiOxNy)。
各种适当的材料可以用于制造第一接触焊盘CP1和第二接触焊盘CP2。可选地，第一接触焊盘CP1和第二接触焊盘CP2中的相应一个包括两个子层，两个子层中的第一子层使用金属(包括但不限于钼(Mo)、钛(Ti)以及钼(Mo)和钛(Ti)的组合)来形成，两个子层中的第二子层使用铜(Cu)形成。可选地，第二子层形成在第一子层的远离基底基板的一侧。可选地，第二子层的厚度为6000埃
可以使用各种适当的方法将第一接触焊盘CP1和第二接触焊盘CP2接合到发光元件。合适的方法包括但不限于，使用共晶焊接的接合和使用导电塑料的接合。
图8是根据本公开一些实施例中的阵列基板的剖视图。在一些实施例中，如图8所示，阵列基板在对应于接合焊盘BP的区域中包括凹部RES，以用于将接合焊盘BP与集成电路IC接合。参照图2与图8，凹部RES位于基底基板BS的第二侧S2，从而暴露出接合焊盘BP的远离引线LL的表面。例如，凹部RES将不暴露引线LL的任何表面。阵列基板还包括在基底基板BS的第二侧S2的绝缘层IN。可选地，绝缘层IN被限定在显示接合子区域DBA中。接合焊盘BP位于绝缘层IN的远离基底基板BS的一侧。过孔V延伸穿过基底基板BS和绝缘层IN，以暴露接合焊盘BP的更靠近引线LL的表面。凹部RES位于与绝缘层IN对应的区域。凹部RES使接合焊盘BP的远离引线LL的表面和绝缘层IN的远离引线LL的表面暴露出来。
在一些实施例中，参照图8，阵列基板还包括多个附加绝缘层AIN，每个附加绝缘层部分地延伸到过孔V中。可选地，多个附加绝缘层AIN中的每一个延伸穿过常规显示子区域RDA和显示接合子区域DBA。可选地，多个附加绝缘层AIN包括在整个显示区域DA延伸的钝化层PVX。例如，钝化层PVX延伸穿过对应于接合焊盘BP的区域。
在一些实施例中，多个附加绝缘层AIN包括在整个显示区域DA延伸的第一树脂层RN1。可选地，第一树脂层RN1延伸穿过常规显示子区域RDA和显示接合子区域DBA。可选地，第一树脂层RN1延伸穿过对应于接合焊盘BP的区域。
可选地，第一树脂层RN1位于钝化层PVX和引线LL的远离基底基板BS的一侧。可选地，除了与引线LL的电连接到接合焊盘BP的部分相对应的区域之外，引线LL位于钝化层PVX和第一树脂层RN1之间。可选地，第一树脂层RN1由树脂材料制成。
可选地，绝缘层IN、接合焊盘BP、钝化层PVX和第一树脂层RN1将引线LL封装在阵列基板内部，使得引线在阵列基板中不被暴露。这种布置防止空气和水气接触并侵蚀引线LL。
在一些实施例中，阵列基板还包括在整个显示区域DA延伸的栅极绝缘层GI。可选地，栅极绝缘层GI延伸穿过常规显示子区域RDA和显示接合子区域DBA。可选地，栅极绝缘层GI位于第一树脂层RN1的远离钝化层PVX的一侧。
在一些实施例中，阵列基板还包括延伸穿过显示区域DA的层间电介质层ILD。可选地，层间电介质层ILD延伸穿过常规显示子区域RDA和显示接合子区域DBA。可选地，层间电介质层ILD位于栅极绝缘层GI的远离第一树脂层RN1的一侧。
在一些实施例中，阵列基板还包括第二树脂层RN2，其位于层间电介质层ILD的远离栅极绝缘层GI的一侧。可选地，第二树脂层RN2延伸穿过显示区域DA。可选地，第二树脂层RN2延伸穿过常规显示子区域RDA和显示接合子区域DBA。可选地，第二树脂层RN2由树脂材料制成。
在一些实施例中，阵列基板还包括第一平坦化层PLN1，其位于第二树脂层RN2的远离层间电介质层ILD的一侧。可选地，第一平坦化层PLN1延伸穿过显示区域DA。可选地，第一平坦化层PLN1延伸穿过常规显示子区域RDA和显示接合子区域DBA。
在一些实施例中，阵列基板还包括第二平坦化层PLN2，其位于第一平坦化层PLN1的远离第二树脂层RN2的一侧。可选地，第二平坦化层PLN2延伸穿过显示区域DA。可选地，第二平坦化层PLN2延伸穿过常规显示子区域RDA和显示接合子区域DBA。
在一些实施例中，阵列基板还包括第三平坦化层PLN3，其位于第二平坦化层PLN2的远离第一平坦化层PLN1的一侧。可选地，第三平坦化层PLN3延伸穿过显示区域DA。可选地，第三平坦化层PLN3延伸穿过常规显示子区域RDA和显示接合子区域DBA。可选地，第三平坦化层PLN3由聚硅氧烷(polysilicone)材料制成。
在一些实施例中，阵列基板还包括分别延伸穿过第二平坦层PLN2的第一接触焊盘CP1及第二接触焊盘CP2。
在一些实施例中，阵列基板还包括多个发光元件LE。第一接触焊盘CP1和第二接触焊盘CP2分别电连接到多个发光元件LE中的相应一个的阴极和阳极。
在另一方面，本公开提供了一种制造阵列基板的方法。在一些实施例中，参照图5，所述方法还包括：形成具有多个子像素的显示区域。可选地，形成显示区域包括形成常规显示子区域和形成显示接合子区域。可选地，形成多个子像素包括在显示结合子区中形成多个第一子像素以及在常规显示子区域中形成多个第二子像素。可选地，所述方法包括：形成延伸穿过常规显示子区域和显示接合子区域的基底基板；以及在所述基底基板的第一侧并分别在所述多个子像素中形成多个薄膜晶体管。可选地，所述方法还包括形成多个第一子像素中的相应一个，其包括在基底基板的第二侧形成接合焊盘。例如，第二侧与第一侧相对。可选地，所述方法还包括：形成将多个薄膜晶体管中的相应一个电连接到接合焊盘的引线。例如，引线在阵列基板中未被暴露。可选地，所述方法还包括形成延伸穿过基底基板的过孔。可选地，所述引线形成为从所述基底基板的第一侧经由过孔延伸到第二侧，以连接到接合焊盘。
图9A至图9M为根据本公开一些实施例中的制造阵列基板的方法的示意图。参照图9A，所述方法包括提供支撑基板SS；形成剥离层DBL(debonding layer)。可选地，剥离层DBL被限定在显示接合子区域DBA中。可选地，剥离层DBL位于与接合焊盘BP相对应的区域内。
各种材料可以用于制造支撑基板SS。适于制造支撑基板SS的材料的示例包括但不限于，玻璃、石英、聚酰亚胺和聚酯等。
各种材料可用于制造剥离层DBL。适合用于制造剥离层的材料的示例包括但不限于，聚酰胺。在激光剥离(LLO)处理中，剥离层容易从支撑基板SS和接合焊盘BP上去除，这可能使支撑基板SS和阵列基板之间分离。
参照图9B，所述方法还包括：在剥离层DBL的远离支撑基板SS的一侧形成接合焊盘BP。可选地，所述接合焊盘BP被限定在所述显示接合子区域DBA内。
参照图9C，所述方法还包括形成绝缘材料层INM，其被限定在显示接合子区域DBA中。可选地，绝缘材料层INM形成为延伸穿过与接合焊盘BP相对应的区域。可选地，绝缘材料层INM形成在剥离层DBL和接合焊盘BP的远离支撑基板SS的一侧。可选地，绝缘材料层INM形成为覆盖接合焊盘BP。
参照图9D，所述方法还包括：在整个常规显示子区域RDA和显示接合子区域DBA中以及在绝缘材料层INM的远离支撑基板SS的一侧形成基底基板材料层BSM。例如，基底基板材料层BSM形成为覆盖绝缘材料层INM。可选地，基底基板材料层BSM形成为具有远离支撑基板SS的第一侧S1和与第一侧S1相对的第二侧S2。
参照图9D及图9E，所述方法还包括：蚀刻绝缘材料层INM及基底基板材料层BSM，以形成延伸穿过绝缘材料层INM及基底基板材料层BSM的过孔V，以暴露出接合焊盘BP的接触表面CS，进而形成被限定在显示接合子区域DBA中的绝缘层IN和位于绝缘层IN的远离支撑基板SS一侧的基底基板BS。
参照图9F，所述方法还包括：在整个常规显示子区域RDA和显示接合子区域DBA中，以及在基底基板BS的远离支撑基板SS的一侧形成钝化材料层PVXM。可选地，钝化材料层PVXM的一部分与接合焊盘BP的接触表面CS直接接触。
参照图9F与图9G，所述方法还包括：蚀刻钝化材料层PVXM，暴露出接合焊盘BP的接触表面CS，从而形成钝化层PVX。可选地，至少部分地去除与接合焊盘BP的接触表面CS直接接触的钝化材料层PVXM的部分，以暴露出接合焊盘BP的接触表面CS的至少一部分。可选地，钝化层PVX形成在基底基板BS的第一侧S1并且至少部分地覆盖过孔的侧面LS。
参照图9H，所述方法还包括：在钝化层PVX的远离基底基板BS的一侧形成引线LL。可选地，引线LL形成为延伸到过孔V中以连接到接合焊盘BP。例如，引线LL电连接至接合焊盘BP的接触表面CS的至少一部分。可选地，引线LL形成为从基底基板BS的第一侧S1经由过孔V延伸到第二侧S2。
可选地，引线LL被限定在显示接合子区域DBA中。在另一示例中，引线LL延伸穿过显示接合子区域DBA和常规显示子区域RDA。
参照图9I，所述方法还包括：在整个常规显示子区域RDA和显示接合子区域DBA中，以及在钝化层PVX和引线LL的远离基底基板BS的一侧形成阻挡层BL。
参照图9J，所述方法还包括：在整个常规显示子区域RSA和显示接合子区域DBA上并且在阻挡层BL的远离基底基板BS的一侧形成缓冲层BUF。
参照图9K，所述方法还包括：在缓冲层BUF的远离基底基板BS的一侧形成有源层ACT。
可选地，所述方法还包括：在缓冲层BUF和有源层ACT的远离阻挡层BL的一侧形成第一栅极绝缘层GI1。
可选地，所述方法还包括：在第一栅极绝缘层G1的远离有源层ACT的一侧形成第一栅极G1。
可选地，所述方法还包括：在第一栅极绝缘层GI1的远离缓冲层BUF的一侧形成中继线RL。在一个示例中，中继线RL被限定在显示接合子区域DBA中。在另一示例中，中继线RL延伸穿过显示接合子区域DBA和常规显示子区域RDA。可选地，中继线RL延伸穿过第一栅极绝缘层GI1、缓冲层BUF和阻挡层BL而与引线LL连接。
可选地，所述方法还包括：在第一栅极绝缘层GI1和第一栅极G1的远离第一栅极绝缘层GI1的一侧形成第二栅极绝缘层GI2。
可选地，所述方法还包括：在第二栅极绝缘层GI2的一侧形成第二栅极G2。
可选地，所述方法还包括：在第二栅极G2和第二栅极绝缘层GI2的远离第一栅极绝缘层GI1的一侧形成层间电介质层ILD。
可选地，所述方法还包括：在层间电介质层ILD的远离第二栅极绝缘层GI2的一侧形成信号线SL、源极S和漏极D。可选地，漏极D延伸穿过层间电介质层ILD、第二栅极绝缘层GI2和第一栅极绝缘层GI1电连接到有源层ACT。可选地，源极S延伸穿过层间电介质层ILD、第二栅极绝缘层GI2和第一栅极绝缘层GI1电连接到有源层ACT。
在一个示例中，源极S电连接至信号线SL。信号线SL延伸通过层间电介质层ILD和第二栅极绝缘层GI2电连接到中继线RL，因此，引线LL电连接到多个薄膜晶体管TFT中的相应一个。
在另一个示例中，阵列基板没有中继线RL。信号线SL延伸通过层间电介质层ILD、第二栅极绝缘层GI2、第一栅极绝缘层GI1、缓冲层BUF和阻挡层BL而与引线LL连接，因此，引线LL与多个薄膜晶体管TFT中的相应一个电连接。
在另一示例中，源极S的未与有源层ACT连接的一端延伸穿过层间电介质层ILD、第二栅极绝缘层GI2、第一栅极绝缘层GI1、缓冲层BUF和阻挡层BL而与引线LL连接，因此，引线LL与多个薄膜晶体管TFT中的相应一个电连接。
可选地，所述方法还包括：在层间电介质层ILD的远离第二栅极绝缘层GI2的一侧形成第一平坦化层PLN1；在第一平坦化层PLN1的远离层间电介质层ILD的一侧形成第二平坦化层PLN2；以及在第二平坦化层PLN2的远离第一平坦化层PLN1的一侧形成第二钝化层PVX2。
可选地，所述方法还包括：在第二钝化层PVX2的远离第二平坦化层PLN2的一侧形成第一接触焊盘CP1和第二接触焊盘CP2。例如，第一接触焊盘CP1和第二接触焊盘CP2被构造为与发光元件连接。
参照图9L，所述方法还包括：将支撑基板SS与剥离层DBL和基底基板BS分离。例如，可以使用激光剥离工艺将支撑基板SS与剥离层DBL和基底基板BS分离。
参照图9L和图9M，所述方法还包括：将剥离层DBL与接合焊盘BP和绝缘层IN分离，从而在对应于接合焊盘BP的区域中形成凹部RES。可选地，凹部形成在基底基板BS的第二侧S2上，暴露接合焊盘BP的表面。可选地，可以使用激光剥离工艺将剥离层DBL与绝缘层IN分离。
参照图9M，所述方法还包括：分别在包括多个第一子像素SP1和多个第二子像素SP2的多个子像素中形成多个发光元件LE。可选地，多个薄膜晶体管TFT分别形成在多个子像素中。
图10A至图10Q为根据本公开一些实施例中的阵列基板的制造方法的示意图。图10A至图10G所描述的制造步骤与图9A至图9H所描述的制造步骤非常类似。
参照图10H，所述方法还包括：在整个常规显示子区域RDA和显示接合子区域DBA中并且在钝化层PVX和引线LL的远离基底基板BS的一侧形成第一树脂层RN1。对第一树脂层RN1图案化以具有暴露引线LL的表面的第一过孔v1。
参照图10I，所述方法还包括：在整个常规显示子区域RSA和显示接合子区域DBA中并且在第一树脂层RN1远离基底基板BS的一侧形成栅极绝缘层GI。对栅极绝缘层GI图案化，使得第二过孔v2形成为延伸穿过栅极绝缘层GI和第一树脂层RN1，暴露出引线LL的表面。对栅极绝缘层GI图案化进一步具有第三过孔v3，以用于释放在随后的图案化步骤期间产生的气体。
参照图10J，在栅极绝缘层GI的远离基底基板BS的一侧形成栅极金属层。对栅极金属层图案化以形成各种电极和信号线，包括例如，多个薄膜晶体管的栅极、第一电极CE1和第二电极CE2。第一电极CE1例如经由第二过孔v2电连接到引线LL，如图10J所示。
参照图10K，所述方法还包括：在栅极绝缘层GI、第一电极CE1和第二电极CE2的远离第一树脂层RN1的一侧形成层间电介质层ILD。对层间电介质层ILD图案化以具有暴露第一电极CE1的表面的第四过孔v4。此外，对层间电介质层ILD图案化，使得第五过孔v5形成为延伸穿过层间电介质层ILD和栅极绝缘层，以用于释放在随后的图案化步骤期间产生的气体。
参照图10L，所述方法还包括：在层间电介质层ILD的远离栅极绝缘层GI的一侧形成第二树脂层RN2，以使阵列基板的表面平坦化。对第二树脂层RN2图案化，使得第六过孔v6形成为延伸穿过第二树脂层RN2和层间电介质层ILD，以暴露第一电极CE1的表面。
参照图10M，所述方法还包括：在第二树脂层RN2的远离层间电介质层ILD的一侧形成第一平坦化层PLN1。对第一平坦化层PLN1图案化，使得第七过孔v7形成为延伸穿过第一平坦化层PLN1、第二树脂层RN2和层间电介质层ILD，以暴露第一电极CE1的表面。此外，对第一平坦化层PLN1图案化以具有第八过孔v8，以用于释放在随后的图案化步骤期间产生的气体。
参照图10N，在第一平坦化层PLN1的远离基底基板BS的一侧形成源漏金属层。对源漏金属层图案化以形成各种电极和信号线，包括例如多个薄膜晶体管的源极和漏极、以及第一焊盘P1和第二焊盘P2。第一焊盘P1例如经由第七过孔v7电连接至第一电极CE1，如图10N所示。
参照图10O，所述方法还包括：在第一平坦化层PLN1、第一焊盘P1以及第二焊盘P2的远离第二树脂层RN2的一侧形成第二平坦化层PLN2。对第二平坦化层PLN2图案化以具有暴露第一焊盘P1的表面的第九过孔v9和暴露第二焊盘P2的表面的第十过孔v10。此外，对第二平坦化层PLN2图案化，使得第十一过孔v11形成为延伸穿过第二平坦化层PLN2和第一平坦化层PLN1，以用于释放在随后的图案化步骤中产生的气体。
参照图10P，所述方法还包括：将多个发光元件LE转移到阵列基板上。多个发光元件LE中的相应一个经由第一连接焊盘CP1连接到第一焊盘P1，并且经由第二连接焊盘CP2连接到第二焊盘P2。所述方法还包括：形成保护多个发光元件LE的覆盖玻璃CG。
参照图10Q，所述方法还包括：将支撑基板SS与剥离层DBL和基底基板BS分离。例如，可以使用激光剥离工艺将支撑基板SS与剥离层DBL和基底基板BS分离。通过使剥离层DBL与接合焊盘BP和绝缘层IN分离，在与接合焊盘BP对应的区域中形成凹部RES。可选地，凹部形成在基底基板BS的第二侧S2上，暴露接合焊盘BP的表面。可选地，可以使用激光剥离工艺将剥离层DBL与绝缘层IN分离。
在另一方面，本公开提供了一种显示装置。在一些实施例中，显示装置包含本文所述的阵列基板、以及连接到所述阵列基板的一个或多个集成电路。图11是根据本公开一些实施例中的显示装置的剖视图。图12是根据本公开一些实施例中的显示装置的剖视图。如图11和图12所示，显示装置包括在凹部RES中的集成电路IC。可选地，集成电路IC连接至暴露于凹部RES中的接合焊盘BP的表面。适当的显示装置的示例包括但不限于，电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相册、GPS等。
为了说明和描述的目的，已经给出了本公开的实施例的上述描述。其不是穷举的，也不是要将本公开受限于所公开的精确形式或示例性实施例。因此，前面的描述应当被认为是说明性的而不是限制性的。显然，许多修改和变化对于本领域技术人员将是明显的。选择和描述实施例是为了解释本公开的原理及其最佳模式实际应用，从而使得本领域技术人员能够理解本公开的各种实施例，并且各种修改适合于所考虑的特定使用或实施方式。本公开的范围旨在由所附权利要求及其等价物来限定，除非另有说明，否则所有术语都意味着其最广泛的合理意义。因此，术语"发明"、"本发明"等不一定将权利要求范围限制为特定实施例，并且对本公开的示例性实施例的引用不意味着对本公开的限制，并且不应推断出这样的限制。本发明仅由所附权利要求的精神和范围来限定。此外，这些权利要求可涉及使用"第一"、"第二"等，随后是名词或元素。这些术语应当被理解为命名法，并且不应当被解释为对由这些命名法所修改的元件的数量进行限制，除非已经给出了特定的数量。所描述的任何优点和益处可能不适用于本公开的所有实施例。应当理解，在不脱离由所附权利要求限定的本公开的范围的情况下，本领域技术人员可以对所描述的实施例进行改变。此外，本公开中的元件和组件都不是要贡献给公众，无论该元件或组件是否在所附权利要求中明确叙述。

Claims (20)

1.一种阵列基板，其包括具有多个子像素的显示区域；
其中，所述显示区域包括常规显示子区域和显示接合子区域；
所述多个子像素包括所述显示接合子区域中的多个第一子像素和所述常规显示子区域中的多个第二子像素；
其中，所述阵列基板包括：
基底基板，其在整个所述常规显示子区域和所述显示接合子区域上延伸；以及
多个薄膜晶体管，其位于所述基底基板的第一侧并分别位于所述多个子像素中；
其中，所述多个第一子像素中的相应一个包括：
接合焊盘，其位于所述基底基板的第二侧，其中，所述第二侧与所述第一侧相对；
引线，其将所述多个薄膜晶体管中的相应一个电连接到所述接合焊盘，其中，所述引线在所述阵列基板中未被暴露；以及
过孔，其延伸穿过所述基底基板；
其中，所述引线经由所述过孔从所述基底基板的第一侧延伸至第二侧，以连接至所述接合焊盘。
2.根据权利要求1所述的阵列基板，还包括绝缘层，其位于所述基底基板的第二侧上并被限定在所述显示接合子区域中；
其中，所述接合焊盘位于所述绝缘层的远离所述基底基板的一侧；以及
所述过孔延伸穿过所述基底基板和所述绝缘层。
3.根据权利要求2所述的阵列基板，其中，所述基底基板在对应于所述接合焊盘的区域中具有第一厚度t1，并且在对应于所述接合焊盘的区域之外的区域中具有第二厚度t2；
所述绝缘层具有第三厚度t3；以及
t2>(t1+t3)。
4.根据权利要求1所述的阵列基板，还包括位于与所述接合焊盘相对应的区域中的凹部以用于将所述接合焊盘与集成电路接合；
其中，所述凹部位于所述基底基板的第二侧且暴露出所述接合焊盘的表面。
5.根据权利要求4所述的阵列基板，还包括绝缘层，其位于所述基底基板的第二侧并且被限定在所述显示接合子区域中；
其中，所述接合焊盘位于所述绝缘层的远离所述基底基板的一侧；
所述过孔延伸穿过所述基底基板和所述绝缘层；以及
所述凹部暴露出所述接合焊盘的表面和所述绝缘层的表面。
6.根据权利要求5所述的阵列基板，其中，所述基底基板在对应于所述接合焊盘的区域中具有第一厚度t1，并且在对应于所述接合焊盘的区域之外的区域中具有第二厚度t2；
所述绝缘层具有第三厚度t3；
所述凹部具有第四厚度t4；以及
t2基本上等于t1、t3和t4的总和。
7.根据权利要求2所述的阵列基板，还包括多个附加绝缘层，所述多个附加绝缘层中的每个部分地延伸到所述过孔中。
8.根据权利要求7所述的阵列基板，其中，所述多个附加绝缘层包括在整个显示区域上延伸的钝化层；
其中，所述钝化层在所述基底基板的第一侧并且至少部分地覆盖所述过孔的侧面；以及
所述引线位于所述钝化层的远离所述绝缘层的一侧。
9.根据权利要求8所述的阵列基板，其中，所述多个附加绝缘层还包括在整个显示区域上延伸的阻挡层；
其中，所述阻挡层在所述钝化层和所述引线的远离所述基底基板的一侧；以及
所述绝缘层、所述接合焊盘、所述钝化层和所述阻挡层将所述引线封装在所述阵列基板内。
10.根据权利要求9所述的阵列基板，其中，所述多个附加绝缘层还包括在整个显示区域上延伸的缓冲层；
其中，所述多个薄膜晶体管中的相应一个包括在所述缓冲层的远离所述基底基板的一侧的有源层。
11.根据权利要求1至10中任一项所述的阵列基板，其中，所述基底基板是柔性基底基板。
12.一种显示装置，包括根据权利要求1至11中任一项所述的阵列基板以及连接到所述阵列基板的一个或多个集成电路。
13.一种制造阵列基板的方法，包括：形成具有多个子像素的显示区域；
其中，形成所述显示区域包括：形成常规显示子区域和形成显示接合子区域；
形成所述多个子像素包括：在所述显示结合子区中形成多个第一子像素，并且在所述常规显示子区域中形成多个第二子像素；
其中，所述方法包括：形成在整个所述常规显示子区域和所述显示接合子区域上延伸的基底基板；以及
形成多个薄膜晶体管，所述多个薄膜晶体管位于所述基底基板的第一侧并且分别位于所述多个子像素中；
其中，形成所述多个第一子像素中的相应一个包括：
在所述基底基板的第二侧形成接合焊盘，所述第二侧与所述第一侧相对；
形成将所述多个薄膜晶体管中的相应一个电连接到所述接合焊盘的引线，其中，所述引线在所述阵列基板中未被暴露；以及
形成延伸穿过所述基底基板的过孔；
其中，所述引线形成为经由所述过孔从所述基底基板的第一侧延伸到第二侧，以连接到所述接合焊盘。
14.根据权利要求13所述的方法，还包括：
提供支撑基板；
形成剥离层，所述剥离层被限定在所述显示接合子区域中并且位于与所述接合焊盘相对应的区域中；
在所述剥离层的远离所述支撑基板的一侧形成所述接合焊盘；
形成被限定在所述显示接合子区域中的绝缘材料层；
在整个常规显示子区域和显示接合子区域中并且在所述绝缘材料层的远离所述支撑基板的一侧形成基底基板材料层；以及
蚀刻所述绝缘材料层和所述基底基板材料层，以形成延伸穿过所述绝缘材料层和所述基底基板材料层的过孔，以暴露所述接合焊盘的接触表面，从而形成被限定在所述显示接合子区域中的绝缘层和所述绝缘层上的基底基板。
15.根据权利要求14所述的方法，还包括：在整个常规显示子区域和显示接合子区域中并且在所述基底基板的远离所述支撑基板的一侧形成钝化材料层；以及
蚀刻所述钝化材料层，以暴露出所述接合焊盘的接触表面，从而形成钝化层；
其中，所述钝化层形成在所述基底基板的第一侧并且至少部分地覆盖所述过孔的侧面。
16.根据权利要求15所述的方法，还包括：在所述钝化层的远离所述基底基板的一侧形成所述引线；
其中，所述引线形成为延伸至所述过孔内以连接至所述接合焊盘。
17.根据权利要求16所述的方法，还包括：在整个常规显示子区域和显示接合子区域中并且在所述引线的远离所述基底基板的一侧形成阻挡层；
在整个常规显示子区域和显示接合子区域中并且在所述阻挡层的远离所述基底基板的一侧形成缓冲层；以及
在所述缓冲层的远离所述基底基板的一侧形成有源层。
18.根据权利要求14至17中任一项所述的方法，还包括：将所述剥离层与所述接合焊盘和所述绝缘层分离，从而在对应于所述焊盘的区域中形成凹部；
其中，所述凹部形成在所述基底基板的第二侧，暴露出所述接合焊盘的表面。
19.根据权利要求18所述的方法，还包括：在所述凹部中设置集成电路，所述集成电路连接到在所述凹部中暴露的所述接合焊盘的表面。
20.根据权利要求13至19中任一项所述的方法，还包括：分别在包括所述多个第一子像素和所述多个第二子像素的所述多个子像素中形成多个发光元件。
CN202080000353.5A 2020-03-24 2020-03-24 阵列基板、显示装置和制造阵列基板的方法 Active CN114270252B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/080810 WO2021189230A1 (en) 2020-03-24 2020-03-24 Array substrate, display apparatus, and method of fabricating array substrate

Publications (2)

Publication Number Publication Date
CN114270252A CN114270252A (zh) 2022-04-01
CN114270252B true CN114270252B (zh) 2023-10-24

Family

ID=77889924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000353.5A Active CN114270252B (zh) 2020-03-24 2020-03-24 阵列基板、显示装置和制造阵列基板的方法

Country Status (6)

Country Link
US (1) US11869897B2 (zh)
EP (1) EP4104013A4 (zh)
JP (1) JP2023528105A (zh)
KR (1) KR20220157929A (zh)
CN (1) CN114270252B (zh)
WO (1) WO2021189230A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682044B (zh) * 2020-07-10 2022-04-08 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598087A (zh) * 2018-04-26 2018-09-28 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、电子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248467B1 (ko) 2006-06-30 2013-03-27 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR100922802B1 (ko) * 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
CN101526707B (zh) * 2008-03-07 2011-10-12 北京京东方光电科技有限公司 Tft-lcd阵列基板制造方法
JP2009282366A (ja) * 2008-05-23 2009-12-03 Sharp Corp 液晶表示パネルおよびその製造方法
JP6320713B2 (ja) 2013-10-03 2018-05-09 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20160013433A (ko) * 2014-07-25 2016-02-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN104880878B (zh) * 2015-06-19 2019-10-15 京东方科技集团股份有限公司 阵列基板及其制作方法以及显示装置
TWI727041B (zh) * 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
KR102516353B1 (ko) * 2016-12-28 2023-04-03 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
CN107342299A (zh) 2017-08-30 2017-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其制作方法
CN209016060U (zh) * 2018-12-06 2019-06-21 京东方科技集团股份有限公司 有机发光二极管阵列基板及电子装置
EP4040171A4 (en) * 2019-09-30 2022-11-16 BOE Technology Group Co., Ltd. ELECTRONIC BASIC PLATE AND METHOD OF MANUFACTURE THEREOF AND DISPLAY DEVICE
JP7305510B2 (ja) * 2019-10-11 2023-07-10 株式会社ジャパンディスプレイ 表示装置及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598087A (zh) * 2018-04-26 2018-09-28 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、电子装置

Also Published As

Publication number Publication date
WO2021189230A1 (en) 2021-09-30
EP4104013A4 (en) 2023-07-05
JP2023528105A (ja) 2023-07-04
US20220199650A1 (en) 2022-06-23
KR20220157929A (ko) 2022-11-29
US11869897B2 (en) 2024-01-09
EP4104013A1 (en) 2022-12-21
CN114270252A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
US9299961B2 (en) OLED display panel
US11251257B2 (en) Manufacturing method of display panel having pad comprising embedded part and protruded part
WO2013137045A1 (ja) 半導体装置およびその製造方法
US7973317B2 (en) Array substrate for liquid crystal display and method for fabricating the same
WO2019012769A1 (ja) 表示装置、および表示装置の製造方法
US7880203B2 (en) Semiconductor device, electro-optical device, electronic apparatus, method for manufacturing semiconductor device, method for manufacturing electro-optical device, and method for manufacturing electronic apparatus
US9911933B2 (en) Display device
JP5275517B2 (ja) 基板及びその製造方法、表示装置
US20180113546A1 (en) Display device and manufacturing method thereof
US7071488B2 (en) Active matrix display device and thin film transistor display device
US20230255073A1 (en) Display device and method of manufacturing the same
US11644702B2 (en) Semiconductor substrate
KR20200133890A (ko) 표시 장치 및 그 제조 방법
CN114270252B (zh) 阵列基板、显示装置和制造阵列基板的方法
US11239445B2 (en) Display substrate with power pad in peripheral area and method of manufacturing thereof
US10290821B2 (en) Display device and manufacturing method of the same
US8519393B2 (en) Thin film transistor array panel and manufacturing method thereof
US20240088170A1 (en) Array substrate, display apparatus, and method of fabricating array substrate
CN113161385A (zh) 具有跨越弯曲区域的连接电极的显示装置
KR20190066649A (ko) 표시 패널 및 그 제조 방법
US11374036B2 (en) Array substrate, manufacturing method thereof, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant