CN114267405A - 电流测试电路、装置、方法及存储介质 - Google Patents

Abstract

本申请提供一种电流测试电路、装置、方法及存储介质，其中，采样电阻阵列的控制端与主控元件连接，采样电阻阵列的第一端与电源转换电路连接，第二端用于与待测试元件连接，采样电阻阵列包括至少两个采样支路，每个采样支路包括串联连接的模拟开关和采样电阻，主控元件在对待测试元件测试时，可以根据待测试元件的工作状态生成控制信号，并通过控制信号选通采样电阻阵列的至少一个采样支路，通过电压测试组件获取采样电阻阵列两端的电压值，以及根据采样电阻阵列两端的电压值和采样电阻阵列的阻值确定待测试元件的电流。该技术方案中，提高了电流测试电路的适用范围，扩大了能够分辨的电流粒度，提高了电流测试的准确度。

Description

电流测试电路、装置、方法及存储介质

技术领域

本申请涉及集成电路领域，尤其涉及一种电流测试电路、装置、方法及存储介质。

背景技术

随着大数据、云计算、物联网、人工智能等产业的发展，存储芯片发展成半导体器件中不可缺少的组成部分，其在电子设备的整个产业链中扮演的角色越来越重要。由于存储芯片的种类很多，而且不同种类的存储芯片的性能不同，因而，存储芯片性能的测试在实际应用中具有关键作用。

现有技术中，芯片测试电路的测试过程主要是在存储芯片与电源转换电路之间串联一个取样电阻，首先利用万用表或电流仪等设备测量取样电阻两端的压降，然后基于该压降和取样电阻的取值计算芯片的动态电流，并计算芯片的功耗，最后根据芯片动态电流的大小和芯片的功耗大小，确定芯片的性能。

在实际应用中，由于存储芯片正常运行时其两端的电压需要满足一定的条件，因而，上述取样电阻两端的压降需要小于第一预设电压值，例如，50mV，而万用表或电流仪等设备准确工作时其测量的电阻压降需要大于第二预设电压值，例如，500uV，这使得上述芯片测试电路能够分辨的最小电流约为5mA，无法再分辨更小粒度的电流，存在测试准确度低，以及适用范围窄的问题。

发明内容

本申请提供一种电流测试电路、装置、方法及存储介质，以克服现有芯片测试电路由于能够分辨的最小电流粒度小，导致测试准确度低、适用范围窄的问题。

第一方面，本申请实施例提供一种电流测试电路，包括：主控元件、采样电阻阵列、电压测试组件和电源转换电路；

所述采样电阻阵列的控制端与所述主控元件连接，所述采样电阻阵列的第一端与所述电源转换电路连接，所述采样电阻阵列的第二端用于与待测试元件连接，所述采样电阻阵列包括至少两个采样支路，每个采样支路包括串联连接的模拟开关和采样电阻；

所述主控元件用于在对所述待测试元件测试时，根据所述待测试元件的工作状态生成控制信号，并通过所述控制信号选通所述采样电阻阵列的至少一个采样支路，通过所述电压测试组件获取所述采样电阻阵列两端的电压值，以及根据所述采样电阻阵列两端的电压值和所述采样电阻阵列的阻值确定所述待测试元件的电流。

在第一方面的一种可能设计中，所述控制信号的信号位数与所述采样电阻阵列包括的采样支路个数一致，所述控制信号的每个信号位用于控制一个采样支路中的模拟开关的通断状态。

可选的，每个采样支路的采样电阻值等于所述采样支路中模拟开关的内阻与采样电阻的阻值之和；

所述采样电阻阵列的实际阻值等于选通的所有采样支路并联后的阻值。

在第一方面的另一种可能设计中，所述主控元件包括：双倍速率接口和输入输出接口；

所述主控元件用于通过所述双倍速率接口与所述待测试元件通信，通过输入输出接口向所述采样电阻阵列发送控制信号。

可选的，所述主控元件用于通过所述双倍速率接口控制所述待测试元件的工作状态。

在第一方面的再一种可能设计中，所述电压测试组件包括：运算放大器和模数转换器；

所述运算放大器用于采集所述采样电阻阵列两端的电压值，并对所述电压值进行放大处理，所述模数转换器用于将所述运算放大器处理后的电压值进行模数转换处理。

在第一方面的又一种可能设计中，所述电源转换电路连接所述主控元件和所述采样电阻阵列，所述电源转换电路用于与供电电源连接，并在所述主控元件对所述待测试元件进行测试时为所述主控元件和所述待测试元件供电。

第二方面，本申请实施例提供一种电流测试装置，包括：待测试元件和上述第一方面以及各可能设计所述的电流测试电路。

可选的，所述待测试元件为如下元件中的任意一种：

存储芯片、系统芯片、芯片模组、电子组件。

可选的，所述待测试元件为同步动态随机存取内存SDRAM。

第三方面，本申请实施例提供一种电流测试方法，包括：

主控元件根据待测试元件的第一工作状态生成第一控制信号，所述第一工作状态与所述第一控制信号具有对应关系，所述第一工作状态为所述待测试元件的一个预设工作状态；

所述主控元件通过所述第一控制信号控制采样电阻阵列处于第一选通状态；

所述主控元件通过电压测试组件获取所述采样电阻阵列在所述第一选通状态时的第一电压值；

所述主控元件根据所述第一电压值和所述采样电阻阵列在所述第一选通状态时的第一电阻值，确定所述待测试元件在所述第一工作状态时的电流。

在第三方面的一种可能设计中，所述第一控制信号的信号位数与所述采样电阻阵列包括的采样支路个数一致，所述第一控制信号的每个信号位用于控制一个采样支路中的模拟开关的通断状态。

可选的，在所述主控元件根据待测试元件的第一工作状态生成第一控制信号之前，所述方法还包括：

所述主控元件判断所述待测试元件的当前工作状态与所述第一工作状态是否一致；

所述主控元件在所述当前工作状态与所述第一工作状态不一致时，通过双倍速率接口将所述待测试元件的工作状态切换至所述第一工作状态；

所述主控元件通过所述第一控制信号控制采样电阻阵列处于第一选通状态，包括：

所述主控元件通过输入输出接口向采样电阻阵列发送第一控制信号，以控制所述采样电阻阵列处于第一选通状态。

在第三方面的另一种可能设计中，所述电压测试组件包括：运算放大器和模数转换器；

所述主控元件通过电压测试组件获取所述采样电阻阵列在所述第一选通状态时两端的第一电压值，包括：

所述主控元件从所述模数转换器读取所述采样电阻阵列在所述第一选通状态时的第一电压值，其中，所述第一电压值是所述模数转换器对第一模拟信号进行模数转换处理得到的，所述第一模拟信号是由所述运算放大器对处于所述第一选通状态的采样电阻阵列进行采样并进行放大处理后的电压信号。

在第三方面的再一种可能设计中，在所述主控元件根据所述第一电压值和所述采样电阻阵列在所述第一选通状态时的第一电阻值，确定所述待测试元件在所述第一工作状态时的电流之后，所述方法还包括：

所述主控元件向所述采样电阻阵列发送复位控制信号，所述复位控制信号用于控制所述采样电阻阵列中所有采样支路处于初始选通状态；

所述主控元件将所述待测试元件的工作状态切换至第二工作状态，所述第二工作状态与所述第一工作状态相同或不同；

所述主控元件根据所述第二工作状态生成第二控制信号，并向所述采样电阻阵列发送第二控制信号，所述第二控制信号用于控制所述采样电阻阵列处于第二选通状态；

所述主控元件确定所述采样电阻阵列在所述第二选通状态时的第二电阻值和第二电压值；

所述主控元件根据所述第二电压值和所述第二电阻值，确定所述待测试元件在所述第二工作状态时的电流。

可选的，所述的电流测试方法还包括：

所述主控元件获取所述待测试元件在所有预设工作状态下的电流测试结果；

所述主控元件根据所述待测试元件在所有预设工作状态时的电流测试结果，确定所述待测试元件的电流工作范围。

第四方面，本申请实施例提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如权利要求第三方面以及各可能设计所述的电流测试方法。

本申请实施例提供的电流测试电路、装置、方法及存储介质，电流测试电路包括主控元件、采样电阻阵列、电压测试组件和电源转换电路，通过控制采样电阻阵列的控制端与主控元件连接，第一端与电源转换电路连接，第二端用于与待测试元件连接，该采样电阻阵列包括至少两个采样支路，每个采样支路包括串联连接的模拟开关和采样电阻，主控元件在对待测试元件测试时，可以根据待测试元件的工作状态生成控制信号，并通过控制信号选通采样电阻阵列的至少一个采样支路，通过电压测试组件获取采样电阻阵列两端的电压值，以及根据采样电阻阵列两端的电压值和采样电阻阵列的阻值确定待测试元件的电流。该技术方案中，提高了电流测试电路的适用范围，扩大了能够分辨的电流粒度，提高了电流测试的准确度。

附图说明

图1为现有技术中用于测试SDRAM芯片电流及功耗的测试电路示意图；

图2为本申请第一实施例提供的电流测试电路的结构示意图；

图3为图2所示电流测试电路中采样电阻阵列的结构示意图；

图4为本申请第二实施例提供的电流测试电路的结构示意图；

图5为本申请实施例提供的电流测试装置的结构示意图；

图6为本申请第一实施例提供的电流测试方法的流程示意图；

图7为本申请第二实施例提供的电流测试方法的流程示意图；

图8为本申请第三实施例提供的电流测试方法的流程示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

芯片也称为微电路、微芯片、集成电路，其是半导体元件产品的统称，其是将大量的微电子元器件(晶体管、电阻、电容等)形成的集成电路放在一块基板上形成的。由于芯片在现代计算、交流、制造、交通系统、互联网等领域迅速发展，使得计算机、手机、其他数字电器等成为社会结构不可缺少的一部分。

其中，存储芯片在企业级存储系统中具有重要的应用，其为访问性能、存储协议、管理平台、存储介质，以及多种应用提供高质量的支持。由于存储芯片的种类较多，不同种类的存储芯片的性能不同，而且为了保证芯片在恶劣环境下能完全实现设计规格书所规定的功能及性能指标，芯片测试是生产过程中的重要环节，能够确保芯片良率和成本控制。

示例性的，同步动态随机存取内存(synchronous dynamic random-accessmemory，SDRAM)芯片是电子设备中常见的一种具有一个同步接口的动态随机存取内存芯片，其可以接收外部的指令，从而保持与计算机同步。SDRAM芯片与其它存储器相比，具有速度快、容量大、价格低、集成度高的优势，但是在SDRAM设计完成后，需要对其进行多项测试以便检测其是否完全满足所要求的各项性能。

可选的，通常测试SDRAM芯片在运行过程中的动态电流，以计算SDRAM芯片的功耗。示例性的，图1为现有技术中用于测试SDRAM芯片电流及功耗的测试电路示意图。如图1所示，该测试电路可以包括：电源转换电路11、SDRAM芯片12以及连接在电源转换电路11和SDRAM芯片12之间的取样电阻13。

在实际应用中，首先通过在电源转换电路11和SDRAM芯片12中间的某处断开，插入一个10mohm～100mohm的取样电阻13，然后使用万用表或电流计等电流测试设备14测量取样电阻13两端的压降值，利用压降值除以取样电阻的值，从而可以得到流过取样电阻13的电流，也即，流经SDRAM芯片12的电流值，最后利用该电流值乘以SDRAM芯片12上的电压值，从而能够得到SDRAM芯片12的功耗。

上述测试电路广泛适用在各种硬件系统中，用于对芯片的电流和功耗进行测量，其仅需一个取样电阻配合外部的电流测试设备就可以完成电流和功耗的测量，电路结构简单。

然而，SDRAM芯片能够工作在多个不同的工作状态，例如，自刷新状态、连续读状态、省电状态等，其在工作在不同状态下时，芯片的电流消耗差异巨大，可以从几uA到几百mA，具有很高的动态范围，如SDRAM芯片在深度省电模式(deep power down模式)下时消耗的电流约为5uA～30uA，在连续读的工作状态下消耗的电流约200mA～500mA。

此外，由于连接在电源转换电路11和SDRAM芯片12之间的取样电阻13在运行过程中会分得一定的电压值，而存储芯片正常运行时其两端的电压也需要满足一定的条件，因而，为了满足芯片工作电压区间的要求，选择取样电阻时有一定的要求，一般情况下，要求取样电阻两端产生的压降不超过预设的电压值，例如，50mV。例如，SDRAM芯片的最大工作电流可能达到500mA，为了满足50mV压降的要求，取样电阻的取值不能超过100mohm。

由于常用的万用表或电流仪需要测量的电阻两端的压降不能小于一定的值，如500uV，否则无法准确的分辨万用表或电流仪测得的电压值是电阻两端的压降还是仪器自身的本底电压噪声；因而，现有电流测试电路能够分辨出的最小电流约为5mA，更小的电流无法再分辨出来。

为了解决上述问题，目前可以采用精度更高的电流测试设备来提高电流测量范围，例如，使用CX3300电流分析仪+CX1215A探头，若上述取样电阻的取值为53mohm，其能够测得的芯片的电流测量范围为440uA～500mA，若上述取样电阻的取值为1ohm，则其能够测得的芯片的电流测量范围为22uA～25mA。

然而，在实际应用中，SDRAM芯片在不同工作状态下的电流远超出440uA～500mA或22uA～25mA的范围，通常会达到在10uA～500mA这个范围，因此，现有的电流测试电路无法完全满足SDRAM等具有较高动态范围芯片的电流测试需求。

本申请实施例提供的电流测试电路，其涉及半导体储存器技术，特别涉及SDRAM芯片的测试验证，能够精确测试芯片在不同工作状态下的电流和功耗。具体的，通过运行存储有电流测试程序的主控芯片，利用程序可以扩大芯片的电流测量范围，提高对SDRAM芯片等具有较大电流动态范围的电流分辨率。

下面通过具体实施例对本申请的技术方案进行详细说明。需要说明的是，下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。

图2为本申请第一实施例提供的电流测试电路的结构示意图。如图2所示，该电流测试电路20可以包括：主控元件21、采样电阻阵列22电压测试组件23和电源转换电路24。

其中，采样电阻阵列22的控制端与主控元件21连接，采样电阻阵列22的第一端与电源转换电路24连接，采样电阻阵列22的第二端用于与待测试元件100连接，采样电阻阵列22包括至少两个采样支路，每个采样支路包括串联连接的模拟开关和采样电阻。

主控元件21用于在对待测试元件100测试时，根据待测试元件100的工作状态生成控制信号，并通过该控制信号选通采样电阻阵列22的至少一个采样支路，通过该电压测试组件23获取采样电阻阵列22两端的电压值，以及根据采样电阻阵列22两端的电压值和采样电阻阵列22的阻值确定待测试元件100的电流。

在本实施例中，当需要对待测试元件100进行测试时，可以将待测试元件100连接到该电流测试电路20中，使得采样电阻阵列22连接在主控元件21和待测试元件100之间。同时，在该电流测试电路20上电后，主控元件21可以向待测试元件100发送命令，以控制待测试元件100工作在目标工作状态。

可选的，主控元件21中可以预设有待测试元件100的工作状态与电流工作范围的对应关系，当主控元件21需要对待测试元件100在目标工作状态的性能进行测试时，可以预算需要连接到电流测试电路20的电阻值大小，进而根据采样电阻阵列22的支路数以及每条支路的电阻值大小生成控制信号，通过向采样电阻阵列22发送该控制信号以选通采样电阻阵列22的至少一个采样支路。

可选的，主控元件21中预置有每条采样支路的电阻值信息，当主控元件21向采样电阻阵列22发送控制信号后，便可以确定出采样电阻阵列22的阻值。

可理解，在本申请的方案中，该控制信号的信号位数与采样电阻阵列22包括的采样支路个数一致，而且，控制信号的每个信号位用于控制一个采样支路中的模拟开关的通断状态。

可选的，控制信号的信号位可以采用“0”表示未选通状态，采用“1”表示选通状态，主控元件21根据控制信号中每个信号位的取值确定该信号位对应的采样支路是否被选通，进而根据所有被选通的采样支路的电阻值，计算出该采样电阻阵列22的总阻值。

在本实施例中，电压测试组件23连接在采样电阻阵列22的两端，因而，在该电流测试电路20上电后，电压测试组件23可以采集到采样电阻阵列22两端的电压值，从而使得主控元件21可以从该电压测试组件23读取到采样电阻阵列22两端的电压值，最后结合采样电阻阵列22两端的电压值和采样电阻阵列22的阻值计算出流经采样电阻阵列22的电流。由于采样电阻阵列22和待测试元件100连接在相同的支路上，因而，流经采样电阻阵列22的电流即是待测试元件100的电流。

在本方案中，主控元件21的选择类型可以有多种，比如，可编程逻辑芯片，数据处理芯片等。本申请实施例并不对主控元件21的具体类型进行限定。其中，可编程逻辑芯片可以是一种按照用户对器件编程而具有逻辑功能的芯片，例如，现场可编程门阵列(FPGA)芯片，复杂可编程逻辑器件(complex programmable logic device，CPLD)等。数据处理芯片可以日常生活中常见的电子控制芯片，例如，微处理器(Micro Controller Unit，MCU)芯片，也可以是功能多、性能强、功耗低的芯片，例如，系统级芯片(System on a Chip，SOC)。

可以理解的是，在本申请的实施例中，主控元件21中可以存储有执行电流测量方法的程序，主控元件21通过运行该程序，既可以控制待测试元件100工作在目标工作状态，也可以控制采样电阻阵列22的电阻值，还可以根据获取到的采样电阻阵列22两端的电压和采样电阻阵列22的电阻值计算流经待测试元件100的电流值。

在方案中，待测试元件100可以是存储类的芯片或模组，例如，SDRAM芯片，还可以是其他类型的器件或芯片，例如，处理器，管理芯片等。本申请实施例并不对待测试元件100的具体类型进行限定，其可以根据实际场景确定。

本申请实施例提供的电流测试电路，采样电阻阵列的控制端与主控元件连接，第一端与电源转换电路连接，第二端用于与待测试元件连接，该采样电阻阵列包括至少两个采样支路，每个采样支路包括串联连接的模拟开关和采样电阻，主控元件用于在对待测试元件测试时，根据待测试元件的工作状态生成控制信号，并通过控制信号选通采样电阻阵列的至少一个采样支路，通过电压测试组件获取采样电阻阵列两端的电压值，以及根据采样电阻阵列两端的电压值和采样电阻阵列的阻值确定待测试元件的电流。该技术方案中，由于采样电阻阵列包括多个采样支路，利用主控元件的控制作用选通采样电阻阵列的采样支路，从而使得待测试元件的工作电流不同，提高了电流测试电路的适用范围，扩大了能够分辨的电流粒度，提高了电流测试的准确度。

示例性的，图3为图2所示电流测试电路中采样电阻阵列的结构示意图。如图3所示，在本申请的电流测试电路20中，采样电阻阵列22包括至少两个采样支路，每个采样支路包括串联连接的模拟开关和采样电阻。因而，每个采样支路的采样电阻值等于该采样支路中模拟开关的内阻与采样电阻的阻值之和；该采样电阻阵列22的实际阻值等于选通的所有采样支路并联后的阻值。

在实际应用中，对于采样电阻阵列22中的某个采样支路，当该采样支路的模拟开关接通时，该采样支路会和其他的采样支路并联得到采样电阻阵列22的实际阻值，当该采样支路的模拟开关未接通时，相当于该采样支路断路，采样电阻阵列22的实际阻值由其他处于通路状态的采样支路的采样电阻值并联得到。

示例性的，对于某个选通的采样支路，若该采样支路包括的模拟开关的内阻是5mohm，与该模拟开关串联的采样电阻的阻值是50mohm，则该采样支路采样电阻值是55mohm。在本方案中，采样电阻阵列22的最终阻值(实际阻值)是由所有处于选通状态的采样支路的采样电阻值并联得到的。

示例性的，若以待测试元件100的工作电流范围为10uA～500mA进行举例说明，此时，本实施例以采样电阻阵列22包括4个采样支路进行举例说明。

如图3所示，采样支路1包含串联连接的模拟开关1和采样电阻1，采样支路2包含串联连接的模拟开关2和采样电阻2，采样支路3包含串联连接的模拟开关3和采样电阻3，采样支路4包含串联连接的模拟开关4和采样电阻4。示例性的，采样电阻1的阻值为90mohm，采样电阻2的阻值为1ohm，采样电阻3的阻值为10ohm，采样电阻4的阻值为100ohm。本申请实施例中，以模拟开关1至模拟开关4的内阻均是5mohm进行说明。

可选的，在本实施例中，待测试元件100(例如，SDRAM芯片)要求采样电阻阵列22上的压降不超过50mV。主控元件21发出的控制信号利用CTL[3:0]表示，其包括的四个信号位分别是CTL[3]、CTL[2]、CTL[1]和CTL[0]。其中，CTL[3]用于控制采样支路4的选通状态，CTL[2]用于控制采样支路3的选通状态，CTL[1]用于控制采样支路2的选通状态，CTL[0]用于控制采样支路1的选通状态。

在本实施例中，主控元件21需要根据待测试元件100所处的不同工作状态，选择不同的采样电阻阵列22阻值，即，通过不同的控制信号，选通不同的采样支路，使得采样电阻阵列22的实际阻值不同，从而得到不同的可测电流范围。可选的，在待测试元件100为SDRAM芯片时，表1为控制信号、采样电阻阵列的实际阻值以及电流测试电路的可测电流范围的对应关系。

如表1所示，在控制信号CTL[3:0]＝0001时，采样支路1被选通，模拟开关1处于接通状态，此时，采样电阻阵列22的实际阻值为采样支路的采样电阻值(95mhom)，即采样电阻1的阻值(90mohm)与模拟开关1的阻值(5mohm)之和。相应的，利用电压测量组件采集该采样电阻阵列22两端的电压，并传输至主控元件21，此时，主控元件21便可以计算出该电流测试电路20的可测电流范围为10.5mA～526mA。

示例性的，主控元件21控制SDRAM芯片进入连续读写状态时，可以确定待测试元件100的工作电流范围可能在100mA～500mA之间，此时，主控元件21向采样电阻阵列22发送的控制信号可以为CTL[3:0]＝0001，读取此时采样电阻阵列22两端的电压值，从而计算出待测试元件100此时的实际电流。

同理，在控制信号CTL[3:0]＝0010时，采样支路2被选通，模拟开关2处于接通状态，此时，采样电阻阵列22的实际阻值为采样支路2的采样电阻值(1.005ohm＝1005mhom)，即采样电阻2的阻值(1000mohm)与模拟开关1的阻值(5mohm)之和。相应的，该电流测试电路20的可测电流范围为1mA～50mA。

示例性的，主控元件21控制SDRAM芯片进入自刷新状态时，主控元件21确定待测试元件100的工作电流范围可能在1mA～5mA之间，此时，主控元件21向采样电阻阵列22发送的控制信号可以为CTL[3:0]＝0010，读取此时采样电阻阵列22两端的压降，从而计算出待测试元件100此时的实际电流。

在控制信号CTL[3:0]＝0100时，采样支路3被选通，模拟开关3处于接通状态，此时，采样电阻阵列22的实际阻值为采样支路3的采样电阻值(10ohm+5mohm＝10.005hom)，由于5mohm远远小于10ohm，则采样电阻阵列22的实际阻值约等于10ohm。相应的，该电流测试电路20的可测电流范围为100uA～5mA。

在控制信号CTL[3:0]＝1000时，采样支路4被选通，模拟开关4处于接通状态，此时，采样电阻阵列22的实际阻值为采样支路4的采样电阻值(100ohm+5mohm＝100.005hom)，由于5mohm远远小于100ohm，则采样电阻阵列22的实际阻值约等于100ohm。相应的，该电流测试电路20的可测电流范围为10uA～500uA。

示例性的，主控元件21控制SDRAM芯片进入省电(power down状态)，主控元件21预测待测试元件100的工作电流范围在50uA～500uA之间，则主控元件21向采样电阻阵列22发送的控制信号可以为CTL[3:0]＝1000，读取此时采样电阻阵列22两端的压降，从而计算出待测试元件100此时的实际电流。

在控制信号CTL[3:0]＝1111时，采样支路1至采样支路4均被选通，模拟开关1至模拟开关4均处于接通状态，此时，采样电阻阵列22的实际阻值为采样支路1、采样支路2、采样支路3和采样支路4并联后的采样电阻值，根据采样支路1的电阻值为95mohm、采样支路2的电阻值为1005mohm、采样支路3的电阻值为10.005ohm、采样支路4的电阻值为100.005ohm，可以得到采样电阻阵列22的实际阻值等于86.8mohm。相应的，该电流测试电路20的可测电流范围为11.5mA～576mA。

可以理解的是，本申请实施例以上述几种情况进行举例说明，控制信号各信号位还可以有其他排列组合形式，此处不再赘述。

表1控制信号、采样电阻阵列的实际阻值以及电流测试电路的可测电流范围的对应关系

可选的，综合上述可知，主控元件21可以通过运行如下程序实现通过控制信号选通各采样支路：

在本申请的实施例中，通过控制信号选通不同的采样支路，使得采样电阻阵列具有不同的阻值，其为得到待测试元件在不同工作状态下的电流奠定了基础。

示例性的，在上述实施例的基础上，图4为本申请第二实施例提供的电流测试电路的结构示意图。如图4所示，在电流测试电路20中，主控元件21包括：双倍速率(double datarate，DDR)接口211和输入输出接口212。

其中，主控元件21用于通过该双倍速率接口211与待测试元件100通信，通过输入输出接口212向采样电阻阵列22发送控制信号。

示例性的，该主控元件21用于通过双倍速率接口211控制待测试元件100的工作状态。

在本实施例中，主控元件21具有DDR内存接口，该DDR内存接口可以分成DDR控制器和DDR物理层接口(physical interface，PHY)两个部分。其中，主控元件21通过DDR控制器控制DDR接口211要发送的信息。

示例性的，当主控元件21对SDRAM芯片进行测试时，其可以通过该DDR接口向SDRAM芯片发送命令，以控制SDRAM芯片工作在不同的工作状态。此外，在主控元件21向SDRAM芯片发送命令让SDRAM芯片工作在不同状态后，同时还可以通过输入输出接口产生控制信号，以控制采样电阻阵列22中采样支路的选通状态。

进一步的，参照图4所示，上述电压测试组件23可以包括：运算放大器231和模数转换器232。

该运算放大器231用于采集采样电阻阵列22两端的电压值，并对该电压值进行放大处理，该模数转换器232用于将运算放大器处理后的电压值进行模数转换处理。

在本实施例中，运算放大器231的两个输入端可以分别连接在采样电阻阵列22的两端，从而在该电流测试电路20上电时，可以利用该运算放大器231采集采样电阻阵列22两端的电压值并附采集到的电压值进行放大处理，得到电压模拟信号。

如图4所示，该运算放大器231和主控元件21之间还连接有模数转换器232，该模数转换器232可以从运算放大器231获取该电压模拟信号，对其进行模数转换处理，得到电压数字信号。相应的，该主控元件21可以从模数转换器232上读取电压数字信号，即得到采样电阻阵列22两端的电压值。

可选的，在本实施例中，运算放大器231和模数转换器232的最小分辨率可以是1mV或0.1mV或0.01mV，SDRAM芯片要求采样电阻阵列22上的压降不超过50mV，这样可以最大限度的避免采样电阻阵列22对电流测试电路20的影响。

可选的，在实际应用中，该电源转换电路24连接主控元件21和采样电阻阵列22，该电源转换电路24用于与供电电源连接，并在主控元件21对待测试元件100进行测试时为主控元件21和待测试元件100供电。

示例性的，若想电流测试电路20正常运行，则需要对其进行上电，因而，可以让主控元件21和采样电阻阵列22连接电源转换电路24，在该电源转换电路24连接到供电电源时，可以利用该供电电源为整个电流测试电路20进行供电。

可选的，在利用电流测试电路20对待测试元件100进行测试时，由于待测试元件100与该电流测试电路20连接，则供电电源也可以通过电源转换电路24为待测试元件100进行供电。

在本实施例中，通过在电流测试电路中连接电源转换电路，其能够为电流测试电路中的主控元件、待测试元件等供电，从而为待测试元件的测试提供了实现前提。

图5为本申请实施例提供的电流测试装置的结构示意图。如图5所示，该电流测试装置50可以包括：待测试元件51和电流测试电路52。该电流测试电路52为图2至图4所示实施例提供的电流测试电路20。

可选的，关于电流测试电路52的结构和实现原理可以参见上述图2至图4所示实施例中电流测试电路20的记载，此处不再赘述。

示例性的，待测试元件51可以为如下元件中的任意一种：

存储芯片、系统芯片、芯片模组、电子组件。

可选的，存储芯片按存储信息的功能可分为随机存储器(random access memory，RAM)和只读存储器(read only memory，ROM)。RAM根据存储单元的工作原理不同可以分为静态RAM和动态RAM。动态RAM又可以分为扩展数据输出(Extended Data Out RAM，EDODRAM)、同步动态随机存取内存(SDRAM)等。

系统芯片可以是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。例如，中央处理器(central processing unit，CPU)、基本输入输出系统(basicinput output system，BIOS)等。

芯片模组可以是由多种芯片封装成的结构，电子组件可以是元件的总称，可以是多个元件的组合。

可以理解的是，本申请实施例并不限定待测试元件51的具体表现形式，其可以根据实际场景确定，此处不再赘述。

在本申请的一个可能设计中，待测试元件为SDRAM芯片，其是一种动态电流范围较大的芯片，即本申请实施例的电流测试电路实现了对SDRAM芯片的测试验证，能够实现精确测试芯片在不同工作状态下的电流和功耗的目的。

图6为本申请第一实施例提供的电流测试方法的流程示意图。该电流测试方法可以应用于图5所示的电流测试装置，以图5所示电流测试装置中电流测试电路包括的主控元件为执行主体进行解释说明。如图6所示，在利用电流测试电路对待测试元件进行测试时，该电流测试方法可以包括如下步骤：

S601、主控元件根据待测试元件的第一工作状态生成第一控制信号。

其中，该第一工作状态与所述第一控制信号具有对应关系，第一工作状态为待测试元件的一个预设工作状态。

在本实施例中，在主控元件利用电流测试电路对待测试元件进行测试时，主控元件可以首先确定出待测试元件的当前工作状态，进而根据待测试元件的当前工作状态生成控制信号。

作为一种示例，待测试元件具有多个预设工作状态，其可以工作在任意一个预设工作状态。假设待测试元件的当前工作状态为第一工作状态，则主控元件可以根据第一工作状态确定出待测试元件可能的工作电流，再根据采样电阻阵列中各采样支路的电阻值，确定出其要选通的采样支路，从而生成第一控制信号。

可选的，该第一工作状态与第一控制信号具有对应关系，因而，主控元件根据待测试元件的第一工作状态确定出该第一工作状态对应的第一控制信号，以控制采样电阻阵列的阻值。

S602、主控元件通过该第一控制信号控制采样电阻阵列处于第一选通状态。

在本申请的实施例中，采样电阻阵列连接在主控元件和待测试元件之间，在主控元件在生成第一控制信号后，可以向采样电阻阵列发送该第一控制信号，从而选通采样电阻阵列中的至少一个采样支路，进而使得采样电阻阵列具有特定的阻值。

示例性的，第一控制信号的信号位数与采样电阻阵列包括的采样支路个数一致，该第一控制信号的每个信号位用于控制一个采样支路中的模拟开关的通断状态。这样，主控元件可以确定出采样电阻阵列的总阻值。

关于第一控制信号的具体表现形式可以参见上述电流测试电路实施例中的记载，此处不再赘述。

S603、主控元件通过电压测试组件获取采样电阻阵列在第一选通状态时的第一电压值。

在本实施例中，采样电阻阵列的两端还可以并联电压测试组件，电压测试组件可以采集该采样电阻阵列的阻值，这样主控元件可以从该电压测试组件上读取该采样电阻阵列两端的第一电压值。

示例性的，在本申请的一种可能设计中，电压测试组件可以包括：运算放大器和模数转换器，此时，主控元件可以从模数转换器读取采样电阻阵列在第一选通状态时的第一电压值。其中，该第一电压值是模数转换器对第一模拟信号进行模数转换处理得到的，该第一模拟信号是由运算放大器对处于第一选通状态的采样电阻阵列进行采样并进行放大处理后的电压信号。

具体的，运算放大器可以对处于第一选通状态的采样电阻阵列进行采样并进行放大处理得到第一模拟信号，模数转换器可以对第一模拟信号进行模数转换处理得到的该第一电压值，相应的，主控芯片可以读取该模数转换器上的电压值得到该采样电阻阵列在第一选通状态时的第一电压值。

S604、主控元件根据第一电压值和和采样电阻阵列在第一选通状态时的第一电阻值，确定待测试元件在第一工作状态时的电流。

在本申请的实施例中，主控元件可以根据采样电阻阵列包括的每个采样支路中的每个采样电阻的阻值以及第一控制信号中每个信号位的取值，确定出采样电阻阵列在第一选通状态时的第一电阻值，进而再结合获取到的采样电阻阵列两端的第一电压值，利用第一电压值除以第一电阻值得到流经该采样电阻阵列的电流值。由于待测试元件与采样电阻阵列串联连接，则流经该采样电阻阵列的电流值与流经待测试元件的电流值相同，从而确定了待测试元件在第一工作状态时的电流。

本申请实施例提供的电流测试方法，主控元件根据待测试元件的第一工作状态生成第一控制信号，通过该第一控制信号控制采样电阻阵列处于第一选通状态，通过电压测试组件获取采样电阻阵列在第一选通状态时的第一电压值，最后根据第一电压值和和采样电阻阵列在第一选通状态时的第一电阻值，确定待测试元件在第一工作状态时的电流。该技术方案中，主控芯片可以根据待测试元件的工作状态，利用控制信号选通采样电阻阵列中各采样支路的选通状态，能够精确测量待测试元件在不同工作状态下的电流和功耗，从而实现了对动态电流范围较大的芯片的测试，提高了测试准确度。

图7为本申请第二实施例提供的电流测试方法的流程示意图。在本实施例中，主控芯片包括：双倍速率接口和输入输出接口。如图7所示，在上述S601之前，该电流测试方法还可以包括如下步骤：

S701、主控元件判断待测试元件的当前工作状态与第一工作状态是否一致；若是，执行S601；若否，执行S702。

在本申请的实施例中，主控元件若想测量待测试元件在第一工作状态下的性能，则可以首先确定待测试元件的当前工作状态，其次判断该当前工作状态是否为第一工作状态，若是，则执行上述S601，生成第一控制信号，以控制采样电阻阵列处于第一选通状态；若否，则执行下述S702，将待测试元件的工作状态切换至第一工作状态。

S702、通过双倍速率接口将待测试元件的工作状态切换至第一工作状态。

作为一种示例，主控元件和待测试元件具有双倍速率接口，这时为了保证主控元件与待测试元件的同步性。当主控元件确定待测试元件的当前工作状态与第一工作状态不一致时，为了实现对待测试元件在第一工作状态下的电流测试，主控元件可以通过双倍速率接口向待测试元件发送命令，相应的，待测试元件可以通过具有的双倍速率接口接收该命令，并基于该命令将工作状态切换至第一工作状态。

可选的，在本申请的实施例中，上述S602可以通过如下步骤实现：

S703、主控元件通过输入输出接口向采样电阻阵列发送第一控制信号，以控制采样电阻阵列处于第一选通状态。

示例性的，主控芯片还具有输入输出接口。这时，当主控元件确定待测试元件工作在第一工作状态时，可以通过该输入输出接口向采样电阻阵列发送第一控制信号，以控制采样电阻阵列处于第一选通状态。具体的，采样电阻阵列的第一选通状态与第一控制信号具有对应关系。

本申请实施例提供的电流测试方法，主控元件判断待测试元件的当前工作状态与第一工作状态是否一致，若两者不一致，则首先通过双倍速率接口将待测试元件的工作状态切换至第一工作状态，再通过输入输出接口向采样电阻阵列发送第一控制信号，以控制采样电阻阵列处于第一选通状态。该技术方案中，主控芯片通过双倍速率接口、输入输出接口可以保证第一工作状态、第一控制信号和第一选通状态之间的对应关系，为后续得到大动态范围的工作电流奠定了基础。

图8为本申请第三实施例提供的电流测试方法的流程示意图。如图8所示，在上述S604之后，该电流测试方法还可以包括如下步骤：

S801、主控元件向采样电阻阵列发送复位控制信号，该复位控制信号用于控制采样电阻阵列中所有采样支路处于初始选通状态。

在本申请的实施例中，利用电流测试电路对待测试元件进行测试的过程中，若主控元件已确定出待测试元件在第一工作状态下的电流，例如，主控元件已对第一工作状态下的待测试元件测试预设的时间，或者，测量结果满足预设要求，这时，主控元件向采样电阻阵列发送复位控制信号，以使得采样电阻阵列中所有采样支路处于初始选通状态，以便再将其转换到其他选通状态。

在本实施例的一种可能设计中，该初始选通状态可以是采样电阻阵列中的所有模拟开关全部处于接通的状态，此时采样电阻阵列的最终阻值是最小状态，待测试元件可以工作在最大电流模式下。在本实施例的另一种可能设计中，该初始选通状态还可以是采样电阻阵列中的某些模拟开关处于接通状态，另一些模拟开关处于断开的状态，本申请实施例并不对初始选通状态的具体形式进行限定，此处不再赘述。

S802、主控元件将待测试元件的工作状态切换至第二工作状态，该第二工作状态与第一工作状态相同或不同。

在本实施例中，主控元件可以根据内部加载的控制程序，向待测试元件发送切换命令，以使得待测试元件将工作状态切换至第二工作状态。

可选的，第二工作状态可以是待测试元件的所有预设工作状态中的任意一种，其可以是上述第一工作状态，也可以是异于第一工作状态的一个预设工作状态。本申请实施例并不对第二工作状态的具体表现形式进行限定，其可以根据实际需求通过加载不同的控制程序实现。

S803、主控元件根据第二工作状态生成第二控制信号，并向采样电阻阵列发送第二控制信号，该第二控制信号用于控制采样电阻阵列处于第二选通状态。

示例性的，在主控芯片根据待测试元件的预估电流值，可以确定采样电阻阵列中可选通的采样支路，从而生成第二控制信号，进而将采样电阻阵列切换到相应的档位，使得控制采样电阻阵列处于第二选通状态。

例如，对于SDRAM芯片，参照上述表1所示的控制信号、采样电阻阵列的实际阻值以及电流测试电路的可测电流范围的对应关系，若确定待测试工作状态的电流约5mA～20mA时，则将采样电阻阵列切换到1ohm左右那个档位，此时第二控制信号为CTL[3:0]＝0010。

S804、主控元件确定采样电阻阵列在第二选通状态时的第二电阻值和第二电压值。

在本实施例中，主控元件可以利用第一控制信号与采样电阻阵列的对应关系，确定该采样电阻阵列在第二选通状态下的第二电阻值，再利用电压测试组件采集该采样电阻阵列在第二选通状态下的第二电压值。关于该步骤的具体实现，可参见上述图7所示实施例中关于第一电阻值和第二电压值的获取方法，此处步骤赘述。

S805、主控元件根据第二电压值和第二电阻值，确定待测试元件在第二工作状态时的电流。

可选的，主控元件利用第二电压值除于第二电阻值得到流经该采样电阻阵列的电流值，由于待测试元件与采样电阻阵列串联连接，则流经该采样电阻阵列的电流值与流经待测试元件的电流值相同，从而确定了待测试元件在第二工作状态时的电流。

示例性的，在图8所示的实施例中，如图8所示，该电流测试方法还可以包括如下步骤：

S806、主控元件获取待测试元件在所有预设工作状态下的电流测试结果。

可选的，若待测试元件的预设工作状态有多个，且需要测试待测试元件在所有预设工作状态下的电流信息，则主控元件可以循环执行上述S801至S805，直至获取到待测试元件在所有预设工作状态下的电流测试结果。

S807、主控元件根据待测试元件在所有预设工作状态时的电流测试结果，确定待测试元件的电流工作范围。

示例性的，在本实施例中，主控元件通过整合待测试元件在所有预设工作状态时的电流测试结果，能够确定出待测试元件的整个电流工作范围。

进一步的，主控元件在确定出待测试元件在每个预设工作状态下的电流后，还可以获取待测试元件在各个工作状态时的电压值，从而根据每个预设工作状态下的电流和电压值，确定出待测试元件在各个工作状态时的功耗信息，从而确定出待测试元件的整个功耗信息。这时，主控元件可以根据待测试元件的整个电流工作范围和整个功耗信息，确定出待测试元件的性能。

本申请实施例提供的电流测试方法，主控元件确定出待测试元件在第一工作状态时的电流之后，通过向采样电阻阵列发送复位控制信号，以控制采样电阻阵列中所有采样支路处于初始选通状态，再将待测试元件的工作状态切换至第二工作状态，相应的，主控元件根据第二工作状态生成第二控制信号，并向采样电阻阵列发送第二控制信号，以确定采样电阻阵列在第二选通状态时的第二电阻值和第二电压值，进而确定出待测试元件在第二工作状态时的电流，同理，可以确定出待测试元件在所有预设工作状态下的电流信息，实现了大动态电流范围的元件测试，提高了测试准确度，扩展了电流测试电路的适用范围。此外，本申请可以将全部测试程序存储于主控芯片中，以实现对待测元件测试的自动化，即主控芯片自动执行所有测试程序，完成待测元件需要的所有测试任务。

本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如前述任一方法实施例提供的数据的处理方法的步骤。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

本领域技术人员在考虑说明书及实践这里公开的申请后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求书指出。

Claims (17)

1.一种电流测试电路，其特征在于，包括：主控元件、采样电阻阵列、电压测试组件和电源转换电路；

所述采样电阻阵列的控制端与所述主控元件连接，所述采样电阻阵列的第一端与所述电源转换电路连接，所述采样电阻阵列的第二端用于与待测试元件连接，所述采样电阻阵列包括至少两个采样支路，每个采样支路包括串联连接的模拟开关和采样电阻；

所述主控元件用于在对所述待测试元件测试时，根据所述待测试元件的工作状态生成控制信号，并通过所述控制信号选通所述采样电阻阵列的至少一个采样支路，通过所述电压测试组件获取所述采样电阻阵列两端的电压值，以及根据所述采样电阻阵列两端的电压值和所述采样电阻阵列的阻值确定所述待测试元件的电流。

2.根据权利要求1所述的电流测试电路，其特征在于，所述控制信号的信号位数与所述采样电阻阵列包括的采样支路个数一致，所述控制信号的每个信号位用于控制一个采样支路中的模拟开关的通断状态。

3.根据权利要求2所述的电流测试电路，其特征在于，每个采样支路的采样电阻值等于所述采样支路中模拟开关的内阻与采样电阻的阻值之和；

所述采样电阻阵列的实际阻值等于选通的所有采样支路并联后的阻值。

4.根据权利要求1-3任一项所述的电流测试电路，其特征在于，所述主控元件包括：双倍速率接口和输入输出接口；

所述主控元件用于通过所述双倍速率接口与所述待测试元件通信，通过输入输出接口向所述采样电阻阵列发送控制信号。

5.根据权利要求4所述的电流测试电路，其特征在于，所述主控元件用于通过所述双倍速率接口控制所述待测试元件的工作状态。

6.根据权利要求1-3任一项所述的电流测试电路，其特征在于，所述电压测试组件包括：运算放大器和模数转换器；

所述运算放大器用于采集所述采样电阻阵列两端的电压值，并对所述电压值进行放大处理，所述模数转换器用于将所述运算放大器处理后的电压值进行模数转换处理。

7.根据权利要求1-3任一项所述的电流测试电路，其特征在于，所述电源转换电路连接所述主控元件和所述采样电阻阵列，所述电源转换电路用于与供电电源连接，并在所述主控元件对所述待测试元件进行测试时为所述主控元件和所述待测试元件供电。

8.一种电流测试装置，其特征在于，包括：待测试元件和权利要求1-7任一项所述的电流测试电路。

9.根据权利要求8所述的电流测试装置，其特征在于，所述待测试元件为如下元件中的任意一种：

存储芯片、系统芯片、芯片模组、电子组件。

10.根据权利要求8或9所述的测试装置，其特征在于，所述待测试元件为同步动态随机存取内存SDRAM。

11.一种电流测试方法，其特征在于，包括：

主控元件根据待测试元件的第一工作状态生成第一控制信号，所述第一工作状态与所述第一控制信号具有对应关系，所述第一工作状态为所述待测试元件的一个预设工作状态；

所述主控元件通过所述第一控制信号控制采样电阻阵列处于第一选通状态；

所述主控元件通过电压测试组件获取所述采样电阻阵列在所述第一选通状态时的第一电压值；

所述主控元件根据所述第一电压值和所述采样电阻阵列在所述第一选通状态时的第一电阻值，确定所述待测试元件在所述第一工作状态时的电流。

12.根据权利要求11所述的电流测试方法，其特征在于，所述第一控制信号的信号位数与所述采样电阻阵列包括的采样支路个数一致，所述第一控制信号的每个信号位用于控制一个采样支路中的模拟开关的通断状态。

13.根据权利要求12所述的电流测试方法，其特征在于，在所述主控元件根据待测试元件的第一工作状态生成第一控制信号之前，所述方法还包括：

所述主控元件判断所述待测试元件的当前工作状态与所述第一工作状态是否一致；

所述主控元件在所述当前工作状态与所述第一工作状态不一致时，通过双倍速率接口将所述待测试元件的工作状态切换至所述第一工作状态；

所述主控元件通过所述第一控制信号控制采样电阻阵列处于第一选通状态，包括：

所述主控元件通过输入输出接口向采样电阻阵列发送第一控制信号，以控制所述采样电阻阵列处于第一选通状态。

14.根据权利要求11所述的电流测试方法，其特征在于，所述电压测试组件包括：运算放大器和模数转换器；

所述主控元件通过电压测试组件获取所述采样电阻阵列在所述第一选通状态时两端的第一电压值，包括：

所述主控元件从所述模数转换器读取所述采样电阻阵列在所述第一选通状态时的第一电压值，其中，所述第一电压值是所述模数转换器对第一模拟信号进行模数转换处理得到的，所述第一模拟信号是由所述运算放大器对处于所述第一选通状态的采样电阻阵列进行采样并进行放大处理后的电压信号。

15.根据权利要求11-14任一项所述的电流测试方法，其特征在于，在所述主控元件根据所述第一电压值和所述采样电阻阵列在所述第一选通状态时的第一电阻值，确定所述待测试元件在所述第一工作状态时的电流之后，所述方法还包括：

所述主控元件向所述采样电阻阵列发送复位控制信号，所述复位控制信号用于控制所述采样电阻阵列中所有采样支路处于初始选通状态；

所述主控元件将所述待测试元件的工作状态切换至第二工作状态，所述第二工作状态与所述第一工作状态相同或不同；

所述主控元件根据所述第二工作状态生成第二控制信号，并向所述采样电阻阵列发送第二控制信号，所述第二控制信号用于控制所述采样电阻阵列处于第二选通状态；

所述主控元件确定所述采样电阻阵列在所述第二选通状态时的第二电阻值和第二电压值；

所述主控元件根据所述第二电压值和所述第二电阻值，确定所述待测试元件在所述第二工作状态时的电流。

16.根据权利要求15所述的电流测试方法，其特征在于，还包括：

所述主控元件获取所述待测试元件在所有预设工作状态下的电流测试结果；

所述主控元件根据所述待测试元件在所有预设工作状态时的电流测试结果，确定所述待测试元件的电流工作范围。

17.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如权利要求11至16任一项所述的电流测试方法。

Images