CN114257218A - 电压发生电路、包括其的半导体设备和电压偏移校准系统 - Google Patents

电压发生电路、包括其的半导体设备和电压偏移校准系统 Download PDF

Info

Publication number
CN114257218A
CN114257218A CN202110314531.8A CN202110314531A CN114257218A CN 114257218 A CN114257218 A CN 114257218A CN 202110314531 A CN202110314531 A CN 202110314531A CN 114257218 A CN114257218 A CN 114257218A
Authority
CN
China
Prior art keywords
voltage
control signals
circuit
signal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110314531.8A
Other languages
English (en)
Inventor
李明焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114257218A publication Critical patent/CN114257218A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本申请涉及电压发生电路、包括其的半导体设备和电压偏移校准系统。一种电压发生电路包括：多个整流电路，其依据多个第一控制信号而被选择性地激活，并且根据能够依据多个第二控制信号被独立地调整的相应参考电压来生成内部电压；检测电路，其通过比较在多个整流电路中的每个中生成的预检测信号和参考信号来生成检测信号；以及储存电路，其存储从外部系统提供的预选择信号，并向多个整流电路的每个输出所存储的信号作为多个第二控制信号。

Description

电压发生电路、包括其的半导体设备和电压偏移校准系统
技术领域
各个实施方式总体上涉及半导体电路，并且具体地涉及电压发生电路、包括其的半导体设备和电压偏移校准系统。
背景技术
半导体设备包括多个整流电路，多个整流电路用于通过调整(trim)从半导体设备外部提供的电源(即，外部电源)的电压电平来生成内部电压以在半导体设备内部使用。
内部电压可以在存储器核心、外围电路、用于信号处理的输入/输出电路等中使用。
可以考虑到使用相应内部电压的负载(即存储器核心、外围电路、用于信号处理的输入/输出电路等)的位置，而以分布式方式来设置多个整流电路。
在生成相同内部电压的整流电路之间存在偏移(即，电压电平偏移)的情况下，一些整流电路可能无法以典型方式操作，因此可能无法将内部电压电平保持在目标电平，这会降低整个系统的操作性能。
发明内容
各种实施方式涉及能够检测和补偿整流电路的电压偏移的电压发生电路、包括其的半导体设备和电压偏移校准系统。
在实施方式中，一种电压发生电路可以包括：多个整流电路，其依据多个第一控制信号而被选择性地激活，并且根据能够依据多个第二控制信号被独立地调整的相应参考电压来生成内部电压；检测电路，其通过比较在多个整流电路中的每个中生成的预检测信号和参考信号来生成检测信号；以及储存电路，其存储从外部系统提供的预选择信号，并且向多个整流电路中的每个输出所存储的信号作为多个第二控制信号。
在实施方式中，一种半导体设备可以包括：多个整流电路，其依据多个第一控制信号而被选择性地激活，并且根据能够依据多个第二控制信号被独立地调整的相应参考电压来生成内部电压；检测电路，其通过比较在多个整流电路的每个中生成的预检测信号和参考信号来生成检测信号；以及状态机，其选择性地激活多个第一控制信号和调整多个第二控制信号的值，并且通过监测所得检测信号来存储在多个整流电路的输出偏移校准完成时的多个第二控制信号的值。
在实施方式中，一种电压偏移校准系统可以包括：半导体设备，其依据控制信号，向半导体设备的外部输出通过操作半导体设备内配置的多个整流电路而生成的检测信号；以及外部系统，其生成控制信号，并通过根据通过使用控制信号调整多个整流电路中的每个的参考电压来监测检测信号，从而校准多个整流电路中的每个的输出电压的偏移。
附图说明
图1是例示根据本公开的实施方式的电压偏移校准系统的配置示例的表示的图。
图2是例示图1所示的电压发生电路的配置示例的表示的图。
图3是例示图2所示的第一整流电路的配置示例的表示的图。
图4是例示图2所示的检测电路的配置示例的表示的图。
图5是例示图2所示的参考电压发生电路的配置示例的表示的图。
图6是例示图2所示的开关电路的配置示例的表示的图。
图7是例示根据本公开的另一实施方式的电压偏移校准系统的配置示例的表示的图。
图8是例示图7所示的电压发生电路的配置示例的表示的图。
具体实施方式
在下文中，将通过实施方式的各种示例参照附图在下面描述电压发生电路、包括其的半导体设备以及电压偏移校准系统。
图1是例示根据本公开的实施方式的电压偏移校准系统1的配置示例的表示的图。
参照图1，根据本公开的实施方式的电压偏移校准系统1可以包括半导体设备10和外部系统20。
半导体设备10可以依据从外部系统20提供的控制信号向外部系统20提供检测信号VGCMP，该检测信号VGCMP是通过操作配置在半导体设备10内的整流电路而生成的。
半导体设备10可以包括存储器区域11、输入/输出电路区域12和电压发生电路100。
电压发生电路100可以设置在功能电路区域13中。
功能电路区域13可以包括用于执行与半导体设备10的操作有关的各种功能的电路。
电压发生电路100可以通过调整外部电源的电压电平来生成内部电压以在功能电路区域13、存储器区域11和输入/输出电路区域12中使用。
电压发生电路100可以包括用于生成内部电压的整流电路，并且整流电路可以以分布式方式设置在功能电路区域13中。
电压发生电路100可以依据从外部系统20提供的控制信号通过操作配置在电压发生电路100中的整流电路来生成检测信号VGCMP。
输入/输出电路区域12可以相对于存储器区域11和外部系统20执行数据发送/接收操作。
输入/输出电路区域12可以包括多个焊盘，例如，数据焊盘、命令/地址焊盘、电源焊盘和额外焊盘。
输入/输出电路区域12可以通过多个焊盘中的至少一个向外部系统20提供检测信号VGCMP。
多个焊盘中的一些可以是数据焊盘、命令/地址焊盘、电源焊盘和额外焊盘当中的任意一个焊盘或更多个焊盘。
外部系统20可以包括例如测试装备或存储器控制器。
外部系统20可以执行电压强制操作，即，向半导体设备10施加电压，从而使半导体设备10的整流电路的输出端子的电平与内部电压的目标电平相同的操作。
外部系统20可以通过调整半导体设备10的每个整流电路的参考电压并监测从半导体设备10提供的所得检测信号VGCMP，来校准每个整流电路的输出电压的偏移。
外部系统20可以生成用于控制半导体设备10使得生成检测信号VGCMP的控制信号。
图2是例示图1所示的电压发生电路100的配置示例的表示的图。
参照图2，电压发生电路100可以包括多个整流电路(例如，第一整流电路110至第四整流电路140)、检测电路150、参考电压发生电路160、储存电路170和开关电路180。
第一整流电路110至第四整流电路140可以被配置为生成内部电压VCCI。
第一整流电路110至第四整流电路140的输出线可以共同联接，并且多个负载LD可以联接到共同联接的输出线。
多个负载LD可以被包括在以上参照图1描述的功能电路区域13中。
多个负载LD可以以分布式方式设置在功能电路区域13的整个区域上。
考虑到多个负载LD的位置和距离，第一整流电路110至第四整流电路140可以以分布式方式设置在功能电路区域13中。
可以依据多个第一控制信号VGEN<1：4>和内部电压使能信号VCCIEN来激活第一整流电路110至第四整流电路140。
多个第一控制信号VGEN<1：4>可以在用于半导体设备10的偏移校准操作的测试模式下被选择性地激活。
在半导体设备10的典型操作中可以激活内部电压使能信号VCCIEN，并且可以在不需要第一整流电路110至第四整流电路140的操作的状态(例如，在电源关闭(power-down)模式)下使内部电压使能信号VCCIEN去激活。
第一整流电路110至第四整流电路140可以依据多个第二控制信号VSEL<1：4><0：1>独立地调整相应的参考电压。
第一整流电路110至第四整流电路140可以分别依据多个第二控制信号VSEL<1：4><0：1>而各自选择多个预参考电压VREF<0：2>中的一个，并且可以将所选的预参考电压用作参考电压。
第一整流电路110至第四整流电路140可以依据内部电压使能信号VCCIEN共同被激活或去激活。
第一整流电路110至第四整流电路140可以分别依据多个第一控制信号VGEN<1：4>被选择性地激活或去激活。
可以依据多个第一控制信号VGEN<1：4>中的任何一个(例如，第一控制信号VGEN<1>)来激活第一整流电路110。
第一整流电路110可以依据多个第二控制信号VSEL<1：4><0：1>中的任何一个(例如，第二控制信号VSEL<1><0：1>)来选择多个预参考电压VREF<0：2>中的一个，并且可以将所选的预参考电压用作参考电压。
可以依据多个第一控制信号VGEN<1：4>中的另一个(例如，第一控制信号VGEN<2>)来激活第二整流电路120。
第二整流电路120可以依据多个第二控制信号VSEL<1：4><0：1>中的另一个(例如，第二控制信号VSEL<2><0：1>)来选择多个预参考电压VREF<0：2>中的一个，并且可以将所选的预参考电压用作参考电压。
可以依据多个第一控制信号VGEN<1：4>中的另一个(例如，第一控制信号VGEN<3>)来激活第三整流电路130。
第三整流电路130可以依据多个第二控制信号VSEL<1：4><0：1>中的另一个(例如，第二控制信号VSEL<3><0：1>)来选择多个预参考电压VREF<0：2>中的一个，并且可以将所选预参考电压用作参考电压。
可以依据多个第一控制信号VGEN<1：4>中的另一个(例如，第一控制信号VGEN<4>)来激活第四整流电路140。
第四整流电路140可以依据多个第二控制信号VSEL<1：4><0：1>中的另一个(例如，第二控制信号VSEL<4><0：1>)来选择多个预参考电压VREF<0：2>中的一个，并且可以将所选预参考电压用作参考电压。
第一整流电路110至第四整流电路140可以具有相同的电路配置。
检测电路150可以根据在第一整流电路110至第四整流电路140的每一个中生成的预检测信号VGOUT来生成检测信号VGCMP。
检测电路150可以通过比较预检测信号VGOUT和参考信号，即通过比较预检测信号VGOUT的电流和参考电流，来生成检测信号VGCMP。
参考电压发生电路160可以生成具有不同电压的多个预参考电压VREF<0：2>。
储存电路170可以存储从半导体设备10的外部提供的预选择信号VSELEXT<1：4><0：1>，并且可以输出所存储的信号作为多个第二控制信号VSEL<1：4><0：1>。
开关电路180可以依据多个第一控制信号VGEN<1：4>联接第一节点NA和焊盘12-1。
第一整流电路110至第四整流电路140的输出线可以共同联接至第一节点NA。
焊盘12-1可以是图1所示的输入/输出电路区域12的多个焊盘中的任一个。
外部系统20可以执行电压强制操作，即，向焊盘12-1施加电压，从而使第一整流电路110至第四整流电路140的输出端子的电平与内部电压VCCI的目标电平相同的操作。
图3是例示图2所示的第一整流电路110的配置示例的表示的图。
参照图3，第一整流电路110可以包括差分放大器111、驱动器112、分压电阻器113、复用器(MUX)114、开关115和逻辑门116。
差分放大器111可以输出将参考电压VREF和反馈电压VFB1进行比较的结果。
差分放大器111可以通过依据第三控制信号AMPEN而被激活来输出将参考电压VREF和反馈电压VFB1进行比较的结果。
当第三控制信号AMPEN为高电平时，可以激活差分放大器111。
驱动器112可以通过依据差分放大器111的输出而驱动外部电压VCCE，来生成内部电压VCCI。
分压电阻器113可以通过对内部电压VCCI进行分压来输出反馈电压VFB1。
复用器114可以通过依据第二控制信号VSEL<1><0：1>选择多个预参考电压VREF<0：2>中的一个来输出参考电压VREF。
开关115可以依据第一控制信号VGEN<1>将差分放大器111的输出作为预检测信号VGOUT向第一整流电路110的外部输出。
逻辑门116可以将第一控制信号VGEN<1>和内部电压使能信号VCCIEN进行“或”运算的结果输出为第三控制信号AMPEN。
图4是例示图2所示的检测电路150的配置示例的表示的图。
参照图4，检测电路150可以包括驱动器151、参考电流源152和比较器153。
驱动器151可以依据预检测信号VGOUT来驱动与外部电压VCCE相对应的电流。
驱动器151可以包括PMOS晶体管，该PMOS晶体管具有被施加以外部电压VCCE的源极端子、被输入以预检测信号VGOUT的栅极、以及联接至比较器153的漏极端子。
比较器153可以通过比较根据参考电流源152的电流IREF和由驱动器151所驱动的电流来生成检测信号VGCMP。
在例如由驱动器151驱动的电流大于根据参考电流源152的电流IREF的情况下，比较器153可以输出处于高电平的检测信号VGCMP。
在例如由驱动器151驱动的电流小于根据参考电流源152的电流IREF的情况下，比较器153可以输出处于低电平的检测信号VGCMP。
图5是例示图2所示的参考电压发生电路160的配置示例的表示的图。
参照图5，参考电压发生电路160可以包括带隙参考电路161、差分放大器162、驱动器163、分压电阻器164和多个复用器(MUX)165至167。
带隙参考电路161可以通过使用双极结型晶体管来生成与温度变化无关的具有恒定电平的带隙电压BGOUT。
差分放大器162可以输出将带隙电压BGOUT和反馈电压VFB2进行比较的结果。
驱动器163可以依据差分放大器162的输出来驱动与外部电压VCCE相对应的电流。
驱动器163可以包括PMOS晶体管，该PMOS晶体管具有被施加以外部电压VCCE的源极端子、被输入以差分放大器162的输出的栅极、以及联接至分压电阻器164的漏极端子。
分压电阻器164可以通过依据由驱动器163驱动的电流对电压进行分压来生成多个节点电压R<0：63>。
分压电阻器164可以包括串联联接在驱动器163的漏极端子和接地端子之间的多个电阻器。
联接至多个电阻器的节点当中的具有例如1/2的分压比的节点的电压可以输出为反馈电压VFB2，并且可以从其余节点输出多个节点电压R<0：63>。
多个复用器165至167可以依据调整信号TRIM<0：63>通过使用接地电压、多个节点电压R<0：63>和外部电压VCCE来生成多个预参考电压VREF<0：2>。
多个复用器165至167的数量可以依据所需的预参考电压的数量来变化。
本公开的实施方式例示了其中第一复用器165至第三复用器167被配置为生成多个预参考电压VREF<0：2>的示例。
第一复用器165可以通过依据调整信号TRIM<0：63>选择接地电压和多个节点电压R<0：62>中的一个来生成预参考电压VREF0。
第二复用器166可以通过依据调整信号TRIM<0：63>选择多个节点电压R<0：63>中的一个来生成预参考电压VREF1。
第三复用器167可以通过依据调整信号TRIM<0：63>选择多个节点电压R<1：63>和外部电压VCCE中的一个来生成预参考电压VREF2。
图6是例示图2所示的开关电路180的配置示例的表示的图。
参照图6，开关电路180可以包括开关181和逻辑门182。
开关181可以联接在第一节点NA和焊盘12-1之间。
当多个第一控制信号VGEN<1：4>中的任何一个是第一逻辑电平(例如，高电平)时，逻辑门182可以使开关181接通。
当多个第一控制信号VGEN<1：4>全部为第二逻辑电平(即，低电平)时，逻辑门182可以使开关181关断。
也就是说，在本公开的实施方式中，可以仅在执行第一整流电路110至第四整流电路140的输出偏移校准的测试时段期间，通过使用开关电路180来联接第一节点NA和焊盘12-1，使得可以进行外部系统20的电压强制。在本公开的实施方式中，可以在典型操作期间通过使用开关电路180将第一节点NA和焊盘12-1电解联，使得第一整流电路110至第四整流电路140的输出不受半导体设备10外部的元件的影响。
将描述根据本公开的上述实施方式的电压偏移校准系统1的偏移校准操作。
参照图2，外部系统20可以与第一整流电路110至第四整流电路140的次序无关地依次执行针对第一整流电路110至第四整流电路140的偏移校准操作。
在本公开的实施方式中，将描述以第一整流电路110、第二整流电路120、第三整流电路130和第四整流电路140的次序执行偏移校准操作的示例。
外部系统20可以通过使用测试模式仅激活多个第一控制信号VGEN<1：4>当中的第一控制信号VGEN<1>。在下文中，信号的激活可以意味着对应的信号为高电平。
由于第一控制信号VGEN<1>为高电平，所以开关电路180可以联接第一节点NA和焊盘12-1。
外部系统20可以通过经由焊盘12-1执行电压强制，使第一整流电路110的输出端子的电平与内部电压VCCI的目标电平相同。
在偏移校准过程中，第一整流电路110至第四整流电路140的输出端子的电平不是在半导体设备10内部生成的，而是通过来自半导体设备10的外部的电压强制(即，强制电压施加)而确定的。因此，无论半导体设备10的操作如何，第一整流电路110至第四整流电路140的输出端子的电平可以稳定地保持为与内部电压VCCI的目标电平相同。
参照图3，由于第一控制信号VGEN<1>为高电平，所以可以将第三控制信号AMPEN生成为处于高电平。
由于第一控制信号VGEN<1>和第三控制信号AMPEN为高电平，可以激活第一整流电路110至第四整流电路140当中的第一整流电路110的差分放大器111和开关115，因此可以向检测电路150提供预检测信号VGOUT。
检测电路150可以依据预检测信号VGOUT来输出处于高电平或低电平的检测信号VGCMP。
参照图1，可以通过输入/输出电路区域12向外部系统20提供检测信号VGCMP。
可以通过输入/输出电路区域12的数据焊盘、命令/地址焊盘和额外焊盘中的任何一个焊盘或多个焊盘向外部系统20提供检测信号VGCMP。
即使在通过电压强制使第一整流电路110至第四整流电路140的输出端子的电平保持恒定并且参考电压VREF相同的条件下，第一整流电路110至第四整流电路140中的每个的检测信号VGCMP可能由于偏移而逻辑电平有所不同。
在典型操作期间，没有偏移的整流电路应当通过在内部电压VCCI的电平上升到目标电平之前输出处于低电平的预检测信号VGOUT并且通过在内部电压VCCI的电平上升到等于或高于目标电平的情况下输出处于高电平的预检测信号VGOUT，来控制驱动器112的驱动。
然而，生成高于目标电平的内部电压VCCI的整流电路即使在内部电压VCCI的电平上升到等于或高于目标电平时也输出处于低电平的预检测信号VGOUT。
生成低于目标电平的内部电压VCCI的整流电路在内部电压VCCI的电平达到目标电平之前输出处于高电平的预检测信号VGOUT。
在典型操作中生成高于目标电平的输出(即，内部电压VCCI)的整流电路(例如，第一整流电路110)应当通过降低参考电压VREF的电平来降低自身所生成的内部电压VCCI的电平。
另一方面，在典型操作中生成比目标电平低的输出(即，内部电压VCCI)的整流电路(例如，第二整流电路120)应当通过升高参考电压VREF的电平来升高自身所生成的内部电压VCCI的电平。
外部系统20可以通过使用测试模式来调整预选择信号VSELEXT<1：4><0：1>当中的与第一整流电路110相对应的预选择信号VSELEXT<1><0：1>的值。
随着预选择信号VSELEXT<1><0：1>的值被调整，可以调整多个第二控制信号VSEL<1：4><0：1>当中的与第一整流电路110相对应的第二控制信号VSEL<1><0：1>的值，因此可以调整第一整流电路110的参考电压VREF的电平。
外部系统20可以以上述方式在调整第一整流电路110的参考电压VREF的电平的同时监测检测信号VGCMP的逻辑电平的转变。
当检测信号VGCMP的逻辑电平从高电平转变为低电平或者从低电平转变为高电平时，外部系统20可以将对应的时间确定为第一整流电路110的输出电平的偏移校准完成的时间。
如果发生检测信号VGCMP的逻辑电平转变，则可以通过停止第二控制信号VSEL<1><0：1>的调整并且存储对应的信号值来完成针对第一整流电路110的输出偏移校准。
随后，外部系统20可以通过使用测试模式仅激活多个第一控制信号VGEN<1：4>当中的第一控制信号VGEN<2>。
由于第一控制信号VGEN<2>为高电平，所以开关电路180可以联接第一节点NA和焊盘12-1。
外部系统20可以通过经由焊盘12-1执行电压强制来使第二整流电路120的输出端子的电平与内部电压VCCI的目标电平相同。
参照图3，由于第一控制信号VGEN<2>为高电平，可以将第三控制信号AMPEN生成为处于高电平。
由于第一控制信号VGEN<2>和第三控制信号AMPEN为高电平，可以向检测电路150提供从第一整流电路110至第四整流电路140当中的第二整流电路120输出的预检测信号VGOUT。
检测电路150可以依据预检测信号VGOUT输出处于高电平或低电平的检测信号VGCMP。
参照图1，可以通过输入/输出电路区域12向外部系统20提供检测信号VGCMP。
可以通过输入/输出电路区域12的数据焊盘、命令/地址焊盘和额外焊盘中的任何一个焊盘或多个焊盘向外部系统20提供检测信号VGCMP。
外部系统20可以通过使用测试模式来调整预选择信号VSELEXT<1：4><0：1>当中的与第二整流电路120相对应的预选择信号VSELEXT<2><0：1>的值。
随着预选择信号VSELEXT<2><0：1>的值被调整，可以调整多个第二控制信号VSEL<1：4><0：1>当中的与第二整流电路120相对应的第二控制信号VSEL<2><0：1>的值，因此可以调整第二整流电路120的参考电压VREF的电平。
外部系统20可以在调整第二整流电路120的参考电压VREF的电平的同时监测检测信号VGCMP的逻辑电平的转变。
外部系统20可以将检测信号VGCMP的逻辑电平从高电平转变为低电平或者从低电平转变为高电平的时间确定为第二整流电路120的输出电平的偏移校准完成的时间。
如果发生检测信号VGCMP的逻辑电平转变，则通过停止第二控制信号VSEL<2><0：1>的调整并且存储对应的信号值来完成针对第二整流电路120的输出偏移校准。
可以以与上述针对第一整流电路110和第二整流电路120的输出偏移校准方法相同的方法来执行针对第三整流电路130和第四整流电路140的输出偏移校准。
如果完成了针对第一整流电路110至第四整流电路140的输出偏移校准，则用于提供能够校准第一整流电路110至第四整流电路140中的每个的输出电平偏移的参考电压VREF的多个第二控制信号VSEL<1：4><0：1>可以存储在图2的储存电路170中。
在完成针对第一整流电路110至第四整流电路140的输出偏移校准之后，在典型操作中，多个第一控制信号VGEN<1：4>的全部值可以变为低电平，因此第一节点NA和焊盘12-1可以电解联，使得可以阻断预检测信号VGOUT的输出。
在典型操作中，当内部电压使能信号VCCIEN变为高电平时，第一整流电路110至第四整流电路140可以根据存储在储存电路170中的多个第二控制信号VSEL<1：4><0：1>来生成处于目标电平的内部电压VCCI。
图7是例示根据本公开的另一实施方式的电压偏移校准系统2的配置示例的表示的图。
参照图7，根据本公开的另一实施方式的电压偏移校准系统2可以包括半导体设备30和外部系统40。
半导体设备30可以通过依据其内生成的控制信号调整每个整流电路的参考电压并监测所得检测信号来校准其内所包括的每个整流电路的输出电压的偏移。
半导体设备30可以包括存储器区域31、输入/输出电路区域32和电压发生电路200。
电压发生电路200可以通过依据控制信号调整每个整流电路的参考电压并监测所得检测信号来校准每个整流电路的输出电压的偏移。
电压发生电路200可以设置在功能电路区域33中。
功能电路区域33可以包括用于执行与半导体设备30的操作有关的各种功能的电路。
电压发生电路200可以通过调整外部电源的电压电平来生成内部电压以在功能电路区域33、存储器区域31和输入/输出电路区域32中使用。
电压发生电路200可以包括整流电路，并且整流电路可以以分布式方式设置在功能电路区域33中。
输入/输出电路区域32可以相对于存储器区域31和外部系统40执行数据发送/接收操作。
输入/输出电路区域32可以包括多个焊盘，例如，数据焊盘、命令/地址焊盘、电源焊盘和额外焊盘。
外部系统40可以执行电压强制操作，即，向半导体设备30施加电压从而使半导体设备30的整流电路的输出端子的电平与内部电压的目标电平相同的操作。
外部系统40可以包括例如能够执行电压强制的电源装置、测试装备或存储器控制器。
图8是例示图7所示的电压发生电路200的配置示例的表示的图。
参照图8，电压发生电路200可以包括多个整流电路(例如，第一整流电路210至第四整流电路240)、检测电路250、参考电压发生电路260、状态机270和开关电路280。
第一整流电路210至第四整流电路240可以被配置为生成内部电压VCCI。
第一整流电路210至第四整流电路240的输出线可以共同联接，并且多个负载LD可以联接到共同联接的输出线。
多个负载LD可以包括在图7的功能电路区域33中。
多个负载LD可以以分布式方式设置在功能电路区域33的整个区域上。
考虑到多个负载LD的位置和距离，第一整流电路210至第四整流电路240可以以分布式方式设置在功能电路区域33中。
可以依据多个第一控制信号VGEN<1：4>和内部电压使能信号VCCIEN来激活第一整流电路210至第四整流电路240。
多个第一控制信号VGEN<1：4>可以是在用于半导体设备30的偏移校准操作的测试模式下内部生成的。
在半导体设备30的典型操作中可以激活内部电压使能信号VCCIEN，并且在不需要第一整流电路210至第四整流电路240的操作的状态下(例如，在电源关闭模式下)可以使内部电压使能信号VCCIEN去激活。
第一整流电路210至第四整流电路240可以依据多个第二控制信号VSEL<1：4><0：1>独立地调整相应的参考电压。
第一整流电路210至第四整流电路240可以分别依据多个第二控制信号VSEL<1：4><0：1>各自选择多个预参考电压VREF<0：2>中的一个，并且可以使用所选的预参考电压作为参考电压。
第一整流电路210至第四整流电路240可以依据内部电压使能信号VCCIEN被共同地激活或去激活。
第一整流电路210至第四整流电路240可以分别依据多个第一控制信号VGEN<1：4>被选择性地激活或去激活。
可以依据多个第一控制信号VGEN<1：4>中的任何一个(例如，第一控制信号VGEN<1>)来激活第一整流电路210。
第一整流电路210可以依据多个第二控制信号VSEL<1：4><0：1>中的任何一个(例如，第二控制信号VSEL<1><0：1>)来选择多个预参考电压VREF<0：2>中的一个，并且可以将所选的预参考电压用作参考电压。
第一整流电路210可以具有与图3所示的电路配置相同的电路配置。
可以依据多个第一控制信号VGEN<1：4>中的另一个(例如，第一控制信号VGEN<2>)来激活第二整流电路220。
第二整流电路220可以依据多个第二控制信号VSEL<1：4><0：1>中的另一个(例如，第二控制信号VSEL<2><0：1>)来选择多个预参考电压VREF<0：2>中的一个，并且可以将所选的预参考电压用作参考电压。
可以依据多个第一控制信号VGEN<1：4>中的另一个(例如，第一控制信号VGEN<3>)来激活第三整流电路230。
第三整流电路230可以依据多个第二控制信号VSEL<1：4><0：1>中的另一个(例如，第二控制信号VSEL<3><0：1>)来选择多个预参考电压VREF<0：2>中的一个，并且可以将所选的电压用作参考电压。
可以依据多个第一控制信号VGEN<1：4>中的另一个(例如，第一控制信号VGEN<4>)来激活第四整流电路240。
第四整流电路240可以依据多个第二控制信号VSEL<1：4><0：1>中的另一个(例如，第二控制信号VSEL<4><0：1>)来选择多个预参考电压VREF<0：2>中的一个，并且可以将所选的电压用作参考电压。
第一整流电路210至第四整流电路240可以具有相同的电路配置。
检测电路250可以根据在第一整流电路210至第四整流电路240中的每个中生成的预检测信号VGOUT来生成检测信号VGCMP。
检测电路250可以通过比较预检测信号VGOUT和参考信号，即，通过比较预检测信号VGOUT的电流和参考电流，来生成检测信号VGCMP。
检测电路250可以具有与图4所示的电路配置相同的电路配置。
参考电压发生电路260可以生成具有不同电压的多个预参考电压VREF<0：2>。
参考电压发生电路260可以具有与图5所示的电路配置相同的电路配置。
状态机270可以在第一整流电路210至第四整流电路240的输出偏移校准操作中选择性地激活多个第一控制信号VGEN<1：4>并且调整多个第二控制信号VSEL<1：4><0：1>的值，并且可以通过监测所得检测信号VGCMP来存储在第一整流电路210至第四整流电路240的输出偏移校准完成时的多个第二控制信号VSEL<1：4><0：1>的值。
开关电路280可以依据多个第一控制信号VGEN<1：4>联接第一节点NA和焊盘32-1。
开关电路280可以具有与图6所示的电路配置相同的电路配置。
第一整流电路210至第四整流电路240的输出线可以共同联接至第一节点NA。
焊盘32-1可以是图7所示的输入/输出电路区域32的多个焊盘中的任一个。
外部系统40可以执行电压强制操作，即，向焊盘32-1施加电压从而使第一整流电路210至第四整流电路240的输出端子的电平与内部电压VCCI的目标电平相同的操作。
将描述根据本公开的上述另一实施方式的电压偏移校准系统2的偏移校准操作。
半导体设备30可以与第一整流电路210至第四整流电路240的次序无关地依次执行针对第一整流电路210至第四整流电路240的偏移校准操作。
在本公开的实施方式中，将描述以第一整流电路210、第二整流电路220、第三整流电路230和第四整流电路240的次序执行偏移校准操作的示例。
半导体设备30，即，半导体设备30的状态机270，可以在内部设置的时间和/或根据外部系统40的命令，仅激活多个第一控制信号VGEN<1：4>当中的第一控制信号VGEN<1>。在下文中，信号的激活可以意味着对应的信号为高电平。
由于第一控制信号VGEN<1>为高电平，因此开关电路280可以联接第一节点NA和焊盘32-1。
通过外部系统40经由焊盘32-1的电压强制，第一整流电路210的输出端子的电平可以变为与内部电压VCCI的目标电平相同的电压电平。
在偏移校准过程中，第一整流电路210至第四整流电路240的输出端子的电平不是在半导体设备30内部生成的，而是通过来自外部的电压强制(即，强制电压施加)来确定的。因此，无论半导体设备30的操作如何，第一整流电路210至第四整流电路240的输出端子的电平可以稳定地保持为与内部电压VCCI的目标电平相同。
由于第一控制信号VGEN<1>为高电平，可以将第三控制信号AMPEN生成为处于高电平。
由于第一控制信号VGEN<1>和第三控制信号AMPEN为高电平，可以将第一整流电路210至第四整流电路240当中的第一整流电路210中所生成的预检测信号VGOUT提供给检测电路250。
检测电路250可以依据预检测信号VGOUT输出处于高电平或低电平的检测信号VGCMP。
状态机270可以调整预选择信号VSELEXT<1：4><0：1>当中的与第一整流电路210相对应的预选择信号VSELEXT<1><0：1>的值。
随着预选择信号VSELEXT<1><0：1>的值被调整，可以调整多个第二控制信号VSEL<1：4><0：1>当中的与第一整流电路210相对应的第二控制信号VSEL<1><0：1>的值，因此可以调整第一整流电路210的参考电压VREF的电平。
状态机270可以以上述方式在调整第一整流电路210的参考电压VREF的电平的同时监测检测信号VGCMP的逻辑电平的转变。
当检测信号VGCMP的逻辑电平从高电平转变为低电平或者从低电平转变为高电平时，状态机270可以将对应的时间确定为第一整流电路210的输出电平的偏移校准完成的时间。
如果发生检测信号VGCMP的逻辑电平转变，则通过停止第二控制信号VSEL<1><0：1>的调整并存储对应的信号值，状态机270可以完成针对第一整流电路210的输出偏移校准。
可以以与上述针对第一整流电路210的输出偏移校准方法相同的方法来执行针对第二整流电路220至第四整流电路240的输出偏移校准。
如果针对第一整流电路210至第四整流电路240的输出偏移校准完成，则用于提供能够校准第一整流电路210至第四整流电路240中的每个的输出电平偏移的参考电压VREF的多个第二控制信号VSEL<1：4><0：1>可以存储在状态机270中。
在完成针对第一整流电路210至第四整流电路240的输出偏移校准之后，在典型操作中，多个第一控制信号VGEN<1：4>的全部值可以变为低电平，因此第一节点NA和焊盘32-1可以被电解联，并且可以阻断预检测信号VGOUT的输出。
在典型操作中，当内部电压使能信号VCCIEN变为高电平时，第一整流电路210至第四整流电路240可以根据已经存储的多个第二控制信号VSEL<1：4><0：1>来生成处于目标电平的内部电压VCCI。
虽然以上已经描述了各种实施方式，但是本领域技术人员将理解，所描述的实施方式仅是示例。因此，不应基于所描述的实施方式来限制本文中描述的电压发生电路、包括其的半导体设备以及电压偏移校准系统。
相关申请的交叉引用
本申请要求于2020年9月22日在韩国知识产权局提交的韩国申请No.10-2020-0121954的优先权，其全部内容通过引用合并于此。

Claims (24)

1.一种电压发生电路，该电压发生电路包括：
多个整流电路，所述多个整流电路依据多个第一控制信号而被选择性地激活，并且根据能够依据多个第二控制信号被独立地调整的相应参考电压来生成内部电压；
检测电路，所述检测电路通过比较在所述多个整流电路中的每一个中生成的预检测信号和参考信号来生成检测信号；以及
储存电路，所述储存电路存储从外部系统提供的预选择信号，并且输出所存储的信号作为所述多个第二控制信号。
2.根据权利要求1所述的电压发生电路，该电压发生电路还包括：
开关电路，所述开关电路依据所述多个第一控制信号来将共同联接到所述多个整流电路的相应输出线的第一节点联接到焊盘。
3.根据权利要求2所述的电压发生电路，其中，所述开关电路包括：
开关，所述开关联接在所述第一节点与所述焊盘之间；以及
逻辑门，所述逻辑门在所述多个第一控制信号当中的任何一个为第一逻辑电平时使所述开关接通。
4.根据权利要求2所述的电压发生电路，其中，所述多个整流电路的输出端子的电平通过经由所述焊盘的电压强制而被设置为与所述内部电压的目标电平相同的电压电平。
5.根据权利要求1所述的电压发生电路，其中，所述多个整流电路中的每一个包括：
差分放大器，所述差分放大器输出将所述参考电压和反馈电压进行比较的结果；
驱动器，所述驱动器通过依据所述差分放大器的输出来驱动外部电压而生成所述内部电压；
分压电阻器，所述分压电阻器通过对所述内部电压进行分压来输出所述反馈电压；
复用器，所述复用器通过依据所述多个第二控制信号的一部分选择多个预参考电压当中的一个来输出所述参考电压；以及
开关，所述开关依据所述多个第一控制信号的一部分来输出所述差分放大器的输出作为所述预检测信号。
6.根据权利要求5所述的电压发生电路，该电压发生电路还包括：
逻辑门，所述逻辑门依据对所述多个第一控制信号的所述一部分与内部电压使能信号进行“或”运算的结果来激活所述差分放大器，所述内部电压使能信号用于在典型操作中激活所述多个整流电路。
7.根据权利要求1所述的电压发生电路，其中，所述检测电路包括：
驱动器，所述驱动器依据所述预检测信号来驱动与外部电压相对应的电流；以及
比较器，所述比较器通过将根据参考电流源的所述参考信号与由所述驱动器驱动的所述电流进行比较来生成所述检测信号。
8.一种半导体设备，该半导体设备包括：
多个整流电路，所述多个整流电路依据多个第一控制信号而被选择性地激活，并且根据能够依据多个第二控制信号被独立地调整的相应参考电压来生成内部电压；
检测电路，所述检测电路通过比较在所述多个整流电路中的每一个中生成的预检测信号和参考信号来生成检测信号；以及
状态机，所述状态机选择性地激活所述多个第一控制信号和调整所述多个第二控制信号的值，并且通过监测所得检测信号来存储在所述多个整流电路的输出偏移校准完成时的所述多个第二控制信号的值。
9.根据权利要求8所述的半导体设备，该半导体设备还包括：
开关电路，所述开关电路依据所述多个第一控制信号来将共同联接到所述多个整流电路的相应输出线的第一节点联接到焊盘。
10.根据权利要求9所述的半导体设备，其中，所述开关电路包括：
开关，所述开关联接在所述第一节点与所述焊盘之间；以及
逻辑门，所述逻辑门在所述多个第一控制信号当中的任何一个为第一逻辑电平时使所述开关接通。
11.根据权利要求9所述的半导体设备，其中，所述多个整流电路的输出端子的电平通过经由所述焊盘的来自所述半导体设备外部的系统的电压的电压强制而被设置为与所述内部电压的目标电平相同的电压电平。
12.根据权利要求8所述的半导体设备，其中，所述多个整流电路中的每一个包括：
差分放大器，所述差分放大器输出将所述参考电压和反馈电压进行比较的结果；
驱动器，所述驱动器通过依据所述差分放大器的输出来驱动外部电压而生成所述内部电压；
分压电阻器，所述分压电阻器通过对所述内部电压进行分压来输出所述反馈电压；
复用器，所述复用器通过依据所述多个第二控制信号的一部分选择多个预参考电压当中的一个来输出所述参考电压；以及
开关，所述开关依据所述多个第一控制信号的一部分来输出所述差分放大器的输出作为所述预检测信号。
13.根据权利要求12所述的半导体设备，该半导体设备还包括：
逻辑门，所述逻辑门依据对所述多个第一控制信号的所述一部分与内部电压使能信号进行“或”运算的结果来激活所述差分放大器，所述内部电压使能信号用于在典型操作中激活所述多个整流电路。
14.根据权利要求8所述的半导体设备，其中，所述检测电路包括：
驱动器，所述驱动器依据所述预检测信号来驱动与外部电压相对应的电流；以及
比较器，所述比较器通过将根据参考电流源的所述参考信号与由所述驱动器驱动的所述电流进行比较来生成所述检测信号。
15.根据权利要求8所述的半导体设备，其中，所述半导体设备还包括：
存储器区域；
输入/输出电路区域，所述输入/输出电路区域相对于所述存储器区域和外部系统执行数据发送/接收操作；以及
功能电路区域，所述功能电路区域包括用于执行与所述半导体设备的操作有关的各种功能的电路，
其中，所述多个整流电路以分布式方式设置在所述功能电路区域中。
16.一种电压偏移校准系统，该电压偏移校准系统包括：
半导体设备，所述半导体设备依据第一控制信号和第二控制信号向外部输出通过操作配置在所述半导体设备中的多个整流电路而生成的检测信号；以及
外部系统，所述外部系统生成所述控制信号，并且通过根据通过使用所述第一控制信号和所述第二控制信号调整所述多个整流电路中的每一个的参考电压监测所述检测信号，来校准所述多个整流电路中的每一个的输出电压的偏移。
17.根据权利要求16所述的电压偏移校准系统，其中，所述外部系统通过向所述半导体设备施加电压来使所述多个整流电路的输出端子的电平与内部电压的目标电平相同。
18.根据权利要求16所述的电压偏移校准系统，其中，所述半导体设备包括：
多个整流电路，所述多个整流电路依据多个第一控制信号而被选择性地激活，并且根据能够依据多个第二控制信号被独立地调整的相应参考电压来生成内部电压；
检测电路，所述检测电路通过比较在所述多个整流电路中的每一个中生成的预检测信号和参考信号来生成检测信号；以及
储存电路，所述储存电路存储从外部系统提供的预选择信号，并且输出所存储的信号作为所述多个第二控制信号。
19.根据权利要求18所述的电压偏移校准系统，该电压偏移校准系统还包括：
开关电路，所述开关电路依据所述多个第一控制信号来将共同联接到所述多个整流电路的相应输出线的第一节点联接到焊盘。
20.根据权利要求19所述的电压偏移校准系统，其中，所述开关电路包括：
开关，所述开关联接在所述第一节点与所述焊盘之间；以及
逻辑门，所述逻辑门在所述多个第一控制信号中的任何一个为第一逻辑电平时使所述开关接通。
21.根据权利要求18所述的电压偏移校准系统，其中，所述多个整流电路中的每一个包括：
差分放大器，所述差分放大器输出将所述参考电压和反馈电压进行比较的结果；
驱动器，所述驱动器通过依据所述差分放大器的输出来驱动外部电压而生成所述内部电压；
分压电阻器，所述分压电阻器通过对所述内部电压进行分压来输出所述反馈电压；
复用器，所述复用器通过依据所述多个第二控制信号的一部分选择多个预参考电压当中的一个来输出所述参考电压；以及
开关，所述开关依据所述多个第一控制信号的一部分来输出所述差分放大器的输出作为所述预检测信号。
22.根据权利要求21所述的电压偏移校准系统，该电压偏移校准系统还包括：
逻辑门，所述逻辑门依据对所述多个第一控制信号的所述一部分与内部电压使能信号进行“或”运算的结果来激活所述差分放大器，所述内部电压使能信号用于在典型操作中激活所述多个整流电路。
23.根据权利要求18所述的电压偏移校准系统，其中，所述检测电路包括：
驱动器，所述驱动器依据所述预检测信号来驱动与外部电压相对应的电流；以及
比较器，所述比较器通过将根据参考电流源的所述参考信号与由所述驱动器驱动的所述电流进行比较来生成所述检测信号。
24.根据权利要求18所述的电压偏移校准系统，其中，所述半导体设备还包括：
存储器区域；
输入/输出电路区域，所述输入/输出电路区域相对于所述存储器区域和外部系统执行数据发送/接收操作；以及
功能电路区域，所述功能电路区域包括用于执行与所述半导体设备的操作有关的各种功能的电路，
其中，所述多个整流电路以分布式方式设置在所述功能电路区域中。
CN202110314531.8A 2020-09-22 2021-03-24 电压发生电路、包括其的半导体设备和电压偏移校准系统 Pending CN114257218A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0121954 2020-09-22
KR1020200121954A KR20220039170A (ko) 2020-09-22 2020-09-22 전압 생성 회로, 전압 생성 회로를 포함하는 반도체 장치 및 전압 오차 보정 시스템

Publications (1)

Publication Number Publication Date
CN114257218A true CN114257218A (zh) 2022-03-29

Family

ID=80740680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110314531.8A Pending CN114257218A (zh) 2020-09-22 2021-03-24 电压发生电路、包括其的半导体设备和电压偏移校准系统

Country Status (3)

Country Link
US (2) US11437078B2 (zh)
KR (1) KR20220039170A (zh)
CN (1) CN114257218A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220039170A (ko) * 2020-09-22 2022-03-29 에스케이하이닉스 주식회사 전압 생성 회로, 전압 생성 회로를 포함하는 반도체 장치 및 전압 오차 보정 시스템

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191499B1 (en) * 1999-10-13 2001-02-20 International Business Machines Corporation System and method for providing voltage regulation to a multiple processor
JP3851303B2 (ja) * 2003-09-08 2006-11-29 ローム株式会社 多出力型電源装置及びこれを用いた携帯機器
US8316158B1 (en) * 2007-03-12 2012-11-20 Cypress Semiconductor Corporation Configuration of programmable device using a DMA controller
US7737669B2 (en) * 2007-03-30 2010-06-15 Intel Corporation Hierarchical control for an integrated voltage regulator
TW201217934A (en) * 2010-10-29 2012-05-01 Nat Univ Chung Cheng Programmable low dropout linear regulator
WO2013042285A1 (ja) * 2011-09-22 2013-03-28 パナソニック株式会社 電圧検出回路及びそれを備えた電圧レギュレータ装置
KR20140080310A (ko) 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 반도체 장치, 메모리 장치 및 이를 포함하는 테스트 시스템
US9760451B2 (en) * 2015-07-28 2017-09-12 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Coordinated storage of operating data among multiple voltage regulators in response to a fault condition
US9964986B2 (en) * 2015-12-29 2018-05-08 Silicon Laboratories Inc. Apparatus for power regulator with multiple inputs and associated methods
JP6434571B1 (ja) * 2017-06-23 2018-12-05 ファナック株式会社 消費電流の異常を検知する異常検知部を備えるアブソリュートエンコーダ
US10185338B1 (en) * 2017-12-20 2019-01-22 Stmicroelectronics International N.V. Digital low drop-out (LDO) voltage regulator with analog-assisted dynamic reference correction
US11435767B2 (en) * 2019-06-19 2022-09-06 Vidatronic, Inc. Voltage regulator and bandgap voltage reference with novel start-up circuit and seamless voltage reference switch over for PSR enhancement
US11081156B2 (en) * 2019-07-05 2021-08-03 Arm Limited Voltage regulation circuitry
US11393512B2 (en) * 2019-11-15 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device
US11112813B2 (en) * 2019-11-28 2021-09-07 Shenzhen GOODIX Technology Co., Ltd. Distributed low-dropout voltage regulator (LDO) with uniform power delivery
US11402860B2 (en) * 2020-02-18 2022-08-02 Silicon Laboratories Inc. Voltage regulator having minimal fluctuation in multiple operating modes
KR20220039170A (ko) * 2020-09-22 2022-03-29 에스케이하이닉스 주식회사 전압 생성 회로, 전압 생성 회로를 포함하는 반도체 장치 및 전압 오차 보정 시스템

Also Published As

Publication number Publication date
US20220093139A1 (en) 2022-03-24
US20220366942A1 (en) 2022-11-17
KR20220039170A (ko) 2022-03-29
US11631438B2 (en) 2023-04-18
US11437078B2 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
US9734904B1 (en) Digital low drop-out regulator and resistive memory device using the same
US5396113A (en) Electrically programmable internal power voltage generating circuit
US9236799B2 (en) Current generator and method of operating
US8390265B2 (en) Circuit for generating reference voltage of semiconductor memory apparatus
US11631438B2 (en) Voltage generation circuit, semiconductor apparatus including the same, and voltage offset calibration system
US8278952B2 (en) Voltage adjusting circuits and voltage adjusting methods
CN113359921A (zh) 具有快速瞬态响应工作能力的线性稳压器
US20030085754A1 (en) Internal power voltage generating circuit
US7057397B1 (en) Output impedance measurement techniques
US7796447B2 (en) Semiconductor memory device having output impedance adjustment circuit and test method of output impedance
JP2003329735A (ja) 内部電圧制御回路
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
KR20150030502A (ko) 내부전압생성회로 및 이를 포함하는 반도체장치
JP2014147044A (ja) 半導体集積回路
US20090167359A1 (en) Current mode logic circuit and control apparatus therefor
US11699466B2 (en) Biasing electronic components using adjustable circuitry
KR20120121707A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR20070079111A (ko) 반도체 메모리 장치의 기준 전압 생성 회로
US7271613B1 (en) Method and apparatus for sharing an input/output terminal by multiple compensation circuits
US20130147544A1 (en) Reference voltage generation circuit and internal volatage generation circuit using the same
US7199628B2 (en) Power supply apparatus for delay locked loop and method thereof
CN113359915B (zh) 一种低压差线性稳压电路、芯片及电子设备
US20240004411A1 (en) Voltage supply circuit
US11720127B2 (en) Amplifier and voltage generation circuit including the same
WO2023234267A1 (ja) マルチプレクサ回路、電源管理回路、電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination