CN114242653B - 一种扇出封装结构及其形成方法 - Google Patents

一种扇出封装结构及其形成方法 Download PDF

Info

Publication number
CN114242653B
CN114242653B CN202210154249.2A CN202210154249A CN114242653B CN 114242653 B CN114242653 B CN 114242653B CN 202210154249 A CN202210154249 A CN 202210154249A CN 114242653 B CN114242653 B CN 114242653B
Authority
CN
China
Prior art keywords
layer
sacrificial material
forming
interconnection pattern
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210154249.2A
Other languages
English (en)
Other versions
CN114242653A (zh
Inventor
张琳
王训朋
邢加明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weihai Idencoder Electronic Technology Co ltd
Original Assignee
Weihai Idencoder Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Weihai Idencoder Electronic Technology Co ltd filed Critical Weihai Idencoder Electronic Technology Co ltd
Priority to CN202210154249.2A priority Critical patent/CN114242653B/zh
Publication of CN114242653A publication Critical patent/CN114242653A/zh
Application granted granted Critical
Publication of CN114242653B publication Critical patent/CN114242653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Abstract

本发明涉及一种扇出封装结构及其形成方法，涉及半导体封装领域。通过在牺牲材料层上设置所述第一、第二、第三柔性互连图案层，进而设置第一牺牲材料层的第一穿孔、各柔性互连图案层的开孔以及所述半导体芯片的第一导电焊盘对应重叠设置，进而利用第一导电通孔实现多层柔性互连图案层与半导体芯片的第一导电焊盘的电连接，上述结构的设置有效提高相邻半导体芯片之间的电连接结构的稳固性，进一步的，通过设置所述开孔的孔径小于所述第一穿孔的孔径且所述第一导电焊盘的直径或边长大于所述第一穿孔的孔径，进一步确保在形成第一通孔的过程中，有效暴露各柔性互连图案层，进一步提高电连接的稳固性。

Description

一种扇出封装结构及其形成方法
技术领域
本发明涉及半导体封装领域，特别是涉及一种扇出封装结构及其形成方法。
背景技术
在现有的半导体封装结构中，为了实现相邻半导体芯片之间的电连接，通常需要设置桥接模块，而为了提高布线结构的精确对准，现有技术中通过在半导体芯片上设置一层布线层，进而开孔工艺实现布线层与半导体芯片的电连接。然而，现有的布线封装结构中，相邻半导体芯片之间的电连接结构的稳固性不高，进而容易造成半导体封装结构稳定性降低。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种扇出封装结构及其形成方法。
为实现上述目的，本发明采用的技术方案是：
一种扇出封装结构的形成方法，该扇出封装结构的形成方法包括以下步骤：
提供一临时衬底，在所述临时衬底上依次形成第一牺牲材料层和第二牺牲材料层，在所述第一牺牲材料层的预定位置形成多个第一穿孔，所述第二牺牲材料层填充多个所述第一穿孔。
在所述第二牺牲材料层上多次交替形成柔性互连图案层和绝缘介质层，每层所述柔性互连图案层均具有开孔，每层所述绝缘介质层包裹相应的所述柔性互连图案层且填充相应的所述柔性互连图案层的开孔，所述开孔在所述临时衬底上的投影与所述第一穿孔在所述临时衬底上的投影重叠。
在最上层的所述绝缘介质层上设置多个半导体芯片，每个所述半导体芯片均包括第一导电焊盘和第二导电焊盘，所述第一导电焊盘与所述柔性互连图案的所述开孔对应设置。
去除所述临时衬底，接着在所述第一穿孔的位置形成穿透所述第二牺牲材料层和各层所述绝缘介质层的第一通孔，所述第一通孔暴露各层所述柔性互连图案层和所述第一导电焊盘。
在所述第一通孔中沉积导电材料以形成第一导电通孔，以实现相邻的所述半导体芯片之间的电连接。
其中，每层所述柔性互连图案层均通过交替旋涂金属纳米线溶液和沉积金属铜形成。
在更优选的技术方案中，所述第一牺牲材料层为金属材料，而所述第二牺牲材料层为有机材料和/或无机绝缘材料。
在更优选的技术方案中，所述开孔的孔径小于所述第一穿孔的孔径。
在更优选的技术方案中，所述绝缘介质层的材质是氧化铝、氧化锆、氧化铪、氧化硅、氮化硅、氮氧化硅中的一种或多种，所述绝缘介质层通过化学气相沉积工艺、热氧化工艺、原子层沉积工艺中的一种或多种工艺形成。
在更优选的技术方案中，所述第一导电焊盘的形状为圆形或正方形，所述第一导电焊盘的直径或边长大于所述第一穿孔的孔径。
在更优选的技术方案中，所述金属纳米线溶液中的金属纳米线为银纳米线、金纳米线、铂纳米线、铜纳米线、铜镍合金纳米线中的一种，所述金属纳米线的直径为10-50纳米，所述金属纳米线的长度为5-50微米，所述金属铜的厚度为1-4纳米。
在更优选的技术方案中，在所述第一通孔中沉积导电材料以形成第一导电通孔之前，去除所述第一牺牲材料层且去除所述第二牺牲材料层的一部分，接着对所述第二牺牲材料层的表面进行粗糙化处理。
在更优选的技术方案中，接着在所述第二牺牲材料层上形成电介质层，接着在所述电介质层、所述二牺牲材料层、各层所述绝缘介质层中形成电连接所述第二导电焊盘的导电结构，接着在所述电介质层上形成导电布线层，所述导电布线层与所述导电结构电连接。
在更优选的技术方案中，本发明还提出一种扇出封装结构，其采用上述方法形成的，包括第二牺牲材料层，在所述第二牺牲材料层上交替设置的多层柔性互连图案层和多层绝缘介质层，在最上层的所述绝缘介质层上设置有多个半导体芯片，每个所述半导体芯片均包括第一导电焊盘和第二导电焊盘，每个所述半导体芯片的所述第一导电焊盘上均设置有第一导电通孔，所述第一导电通孔电连接所述多层柔性互连图案层，以实现相邻的所述半导体芯片之间的电连接。
相较于现有技术，本发明的扇出封装结构及其形成方法有如下的有益效果：
通过在牺牲材料层上设置所述第一、第二、第三柔性互连图案层，进而设置第一牺牲材料层的第一穿孔、各柔性互连图案层的开孔以及所述半导体芯片的第一导电焊盘对应重叠设置，进而利用第一导电通孔实现多层柔性互连图案层与半导体芯片的第一导电焊盘的电连接，上述结构的设置有效提高相邻半导体芯片之间的电连接结构的稳固性，进一步的，通过设置所述开孔的孔径小于所述第一穿孔的孔径且所述第一导电焊盘的直径或边长大于所述第一穿孔的孔径，进一步确保在形成第一通孔的过程中，有效暴露各柔性互连图案层，进一步提高电连接的稳固性，且在本发明的制备过程中，通过旋涂金属纳米线溶液和沉积金属铜的方式形成各柔性互连图案层，有效提高了柔性互连图案层的韧性，且本发明的制备工艺有效提高了扇出封装结构的可弯折性能。
附图说明
图1为本发明的扇出封装结构的形成过程中步骤（1）的结构示意图；
图2为本发明的扇出封装结构的形成过程中步骤（2）的结构示意图；
图3为本发明的扇出封装结构的形成过程中步骤（3）的结构示意图；
图4为本发明的扇出封装结构的形成过程中步骤（4）的结构示意图；
图5为本发明的扇出封装结构的形成过程中步骤（5）的结构示意图；
图6为本发明的扇出封装结构的形成过程中步骤（6）的结构示意图；
图7为本发明的扇出封装结构的形成过程中步骤（7）的结构示意图；
图8为本发明的扇出封装结构的形成过程中步骤（8）的结构示意图；
图9为本发明的扇出封装结构的形成过程中步骤（9）的结构示意图；
图10为本发明的扇出封装结构的形成过程中步骤（10）的结构示意图；
图11为本发明的扇出封装结构的形成过程中步骤（11）的结构示意图；
图12为本发明的扇出封装结构的形成过程中步骤（12）的结构示意图；。
具体实施方式
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其 它实施例，都属于本发明保护的范围。
一种扇出封装结构的形成方法，该扇出封装结构的形成方法包括以下步骤：
提供一临时衬底，在所述临时衬底上依次形成第一牺牲材料层和第二牺牲材料层，在所述第一牺牲材料层的预定位置形成多个第一穿孔，所述第二牺牲材料层填充多个所述第一穿孔。
在所述第二牺牲材料层上多次交替形成柔性互连图案层和绝缘介质层，每层所述柔性互连图案层均具有开孔，每层所述绝缘介质层包裹相应的所述柔性互连图案层且填充相应的所述柔性互连图案层的开孔，所述开孔在所述临时衬底上的投影与所述第一穿孔在所述临时衬底上的投影重叠。
在最上层的所述绝缘介质层上设置多个半导体芯片，每个所述半导体芯片均包括第一导电焊盘和第二导电焊盘，所述第一导电焊盘与所述柔性互连图案的所述开孔对应设置。
去除所述临时衬底，接着在所述第一穿孔的位置形成穿透所述第二牺牲材料层和各层所述绝缘介质层的第一通孔，所述第一通孔暴露各层所述柔性互连图案层和所述第一导电焊盘。
在所述第一通孔中沉积导电材料以形成第一导电通孔，以实现相邻的所述半导体芯片之间的电连接。
其中，每层所述柔性互连图案层均通过交替旋涂金属纳米线溶液和沉积金属铜形成。
其中，所述第一牺牲材料层为金属材料，而所述第二牺牲材料层为有机材料和/或无机绝缘材料。
其中，所述开孔的孔径小于所述第一穿孔的孔径。
其中，所述绝缘介质层的材质是氧化铝、氧化锆、氧化铪、氧化硅、氮化硅、氮氧化硅中的一种或多种，所述绝缘介质层通过化学气相沉积工艺、热氧化工艺、原子层沉积工艺中的一种或多种工艺形成。
其中，所述第一导电焊盘的形状为圆形或正方形，所述第一导电焊盘的直径或边长大于所述第一穿孔的孔径。
其中，所述金属纳米线溶液中的金属纳米线为银纳米线、金纳米线、铂纳米线、铜纳米线、铜镍合金纳米线中的一种，所述金属纳米线的直径为10-50纳米，所述金属纳米线的长度为5-50微米，所述金属铜的厚度为1-4纳米。
其中，在所述第一通孔中沉积导电材料以形成第一导电通孔之前，去除所述第一牺牲材料层且去除所述第二牺牲材料层的一部分，接着对所述第二牺牲材料层的表面进行粗糙化处理。
其中，接着在所述第二牺牲材料层上形成电介质层，接着在所述电介质层、所述二牺牲材料层、各层所述绝缘介质层中形成电连接所述第二导电焊盘的导电结构，接着在所述电介质层上形成导电布线层，所述导电布线层与所述导电结构电连接。
其中，本发明还提出一种扇出封装结构，其采用上述方法形成的，包括第二牺牲材料层，在所述第二牺牲材料层上交替设置的多层柔性互连图案层和多层绝缘介质层，在最上层的所述绝缘介质层上设置有多个半导体芯片，每个所述半导体芯片均包括第一导电焊盘和第二导电焊盘，每个所述半导体芯片的所述第一导电焊盘上均设置有第一导电通孔，所述第一导电通孔电连接所述多层柔性互连图案层，以实现相邻的所述半导体芯片之间的电连接。
如图1～图12所示，本实施例提供一种扇出封装结构的形成方法，该扇出封装结构的形成方法包括以下步骤：
如图1所示，在步骤（1）中，提供一临时衬底010，在所述临时衬底010上设置一解离层011。
在具体的实施例中，所述临时衬底010具体为硅、不锈钢、铜、陶瓷、塑料等合适的材料。
在具体的实施例中，所述解离层011为热处理或光处理失去粘性的材料即可。
如图2所示，在步骤（2）中，在所述解离层011上形成第一牺牲材料层012，并对所述第一牺牲材料层012进行刻蚀处理，以在所述第一牺牲材料层012的预定位置形成多个第一穿孔013。
在具体的实施例中，所述第一牺牲材料层012为金属材料，更具体的，通过电镀、化学镀、物理气相沉积、化学气相沉积、磁控溅射等合适的工艺沉积铜、铝、银、钛等合适的材料作为第一牺牲材料层012，进而通过湿法刻蚀工艺或干法刻蚀工艺形成所述第一穿孔013。
如图3所示，在步骤（3）中，接着在所述第一牺牲材料层012上形成第二牺牲材料层014，所述第二牺牲材料层014覆盖所述第一牺牲材料层012且填充所述第一穿孔013。
在具体的实施例中，所述第二牺牲材料层014为有机材料和/或无机绝缘材料，更具体的，所述第二牺牲材料层014为氧化硅、氮化硅、氮氧化硅、PC、PMMA、PET、BCB、PI等合适的材料。
如图4所示，在步骤（4）中，接着在所述第二牺牲材料层014上形成第一柔性互连图案层020，所述第一柔性互连图案层020中具有第二开孔021，所述第二开孔021在所述临时衬底010上的投影与所述第一穿孔013在所述临时衬底010上的投影相互重叠。
在具体的实施例中，在所述步骤（4）中，所述第二开孔021的孔径小于所述第一穿孔013的孔径。
在具体的实施例中，其中，所述第一柔性互连图案层020通过交替旋涂金属纳米线溶液和沉积金属铜形成。
在更具体的实施例中，所述金属纳米线溶液中的金属纳米线为银纳米线、金纳米线、铂纳米线、铜纳米线、铜镍合金纳米线中的一种，所述金属纳米线的直径为10-50纳米，所述金属纳米线的长度为5-50微米，所述金属铜的厚度为1-4纳米。具体的，所述金属纳米线为银纳米线或铜镍合金纳米线。交替的次数为5-10次。
通过交替涂金属纳米线溶液和沉积金属铜形成，可以在沉积金属铜的过程中使得金属铜覆盖所述金属纳米线层的空隙和连接处，进而可以使得所述第一柔性互连图案层020兼具优异的导电性能和柔性。
如图5所示，在步骤（5）中，接着在所述第二牺牲材料层014上形成第一绝缘介质层022，所述第一绝缘介质层022完全包裹所述第一柔性互连图案层020且填充所述第二开孔021。
在具体的实施例中，所述第一绝缘介质层022的材质是氧化铝、氧化锆、氧化铪、氧化硅、氮化硅、氮氧化硅中的一种或多种，所述第一绝缘介质层022通过化学气相沉积工艺、热氧化工艺、原子层沉积工艺中的一种或多种工艺形成。
如图6所示，在步骤（6）中，接着在所述第一绝缘介质层022上形成第二柔性互连图案层023，所述第二柔性互连图案层023中具有第三开孔024，所述第三开孔024在所述临时衬底上的投影与所述第二开孔021在所述临时衬底上的投影相互重叠。
在具体的实施例中，所述第二柔性互连图案层023与所述第一柔性互连图案层020的制备工艺相同，使得所述第二柔性互连图案层023兼具优异的导电性能和柔性。
如图7所示，在步骤（7）中，接着在所述第一绝缘介质层022上形成第二绝缘介质层025，所述第二绝缘介质层025完全包裹所述第二柔性互连图案层023且填充所述第三开孔024。
在具体的实施例中，所述第二绝缘介质层025的材质是氧化铝、氧化锆、氧化铪、氧化硅、氮化硅、氮氧化硅中的一种或多种，所述第二绝缘介质层025通过化学气相沉积工艺、热氧化工艺、原子层沉积工艺中的一种或多种工艺形成。
如图8所示，在步骤（8）中，接着在所述第二绝缘介质层025上形成第三柔性互连图案层026，所述第三柔性互连图案层026中具有第四开孔027，所述第四开孔027在所述临时衬底上的投影与所述第三开孔024在所述临时衬底上的投影相互重叠。
在具体的实施例中，所述第三柔性互连图案层026与所述第二柔性互连图案层023的制备工艺相同，使得所述第三柔性互连图案层026兼具优异的导电性能和柔性。
如图9所示，在步骤（9）中，接着在所述第二绝缘介质层025上形成第三绝缘介质层028，所述第三绝缘介质层028完全包裹所述第三柔性互连图案层206且填充所述第四开孔027。
在具体的实施例中，所述第三绝缘介质层028的材质是氧化铝、氧化锆、氧化铪、氧化硅、氮化硅、氮氧化硅中的一种或多种，所述第三绝缘介质层028通过化学气相沉积工艺、热氧化工艺、原子层沉积工艺中的一种或多种工艺形成。
如图10所示，在步骤（10）中，接着在所述第三绝缘介质层028上设置多个半导体芯片030，每个所述半导体芯片030均包括第一导电焊盘031和第二导电焊盘032，所述第一导电焊盘031与所述第三柔性互连图案026的第四开孔027对应设置。
在具体的实施例中，所述第一导电焊盘031的形状为圆形或正方形，所述第一导电焊盘031的直径或边长大于所述第一穿孔013的孔径。
在具体的实施中，在多个所述半导体芯片030上设置封装层。
如图11所示，在步骤（11）中，接着去除所述临时衬底010，接着在所述第一穿孔013的位置形成穿透所述第二牺牲材料层012、所述第一绝缘介质层022、所述第二绝缘介质层025和所述第三绝缘介质层028的第一通孔040，所述第一通孔040暴露所述第一、第二、第三柔性互连图案层和所述第一导电焊盘031。
在具体的实施例中，通过湿法刻蚀或干法刻蚀工艺形成所述第一通孔040。
如图12所示，在步骤（12）中，接着在所述第一通孔040中沉积导电材料以形成第一导电通孔041，以实现相邻的所述半导体芯片030之间的电连接。
在具体的实施例中，在所述第一通孔040中沉积导电材料以形成第一导电通孔041之前，去除所述第一牺牲材料层012且去除所述第二牺牲材料层014的一部分，接着对所述第二牺牲材料层014的表面进行粗糙化处理。
在更优选的实施例中，接着在所述第二牺牲材料层上形成电介质层042，接着在所述电介质层042、所述二牺牲材料层014、所述第一、第二、第三绝缘介质层中形成电连接所述第二导电焊盘032的导电结构043，接着在所述电介质层042上形成导电布线层044，所述导电布线层044与所述导电结构043电连接。
如图12所示，本发明还提出一种扇出封装结构，其采用权上述方法形成的。
相较于现有技术，本发明的扇出封装结构及其形成方法有如下的有益效果：
通过在牺牲材料层上设置所述第一、第二、第三柔性互连图案层，进而设置第一牺牲材料层的第一穿孔、各柔性互连图案层的开孔以及所述半导体芯片的第一导电焊盘对应重叠设置，进而利用第一导电通孔实现多层柔性互连图案层与半导体芯片的第一导电焊盘的电连接，上述结构的设置有效提高相邻半导体芯片之间的电连接结构的稳固性，进一步的，通过设置所述开孔的孔径小于所述第一穿孔的孔径且所述第一导电焊盘的直径或边长大于所述第一穿孔的孔径，进一步确保在形成第一通孔的过程中，有效暴露各柔性互连图案层，进一步提高电连接的稳固性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种扇出封装结构的形成方法，其特征在于：该扇出封装结构的形成方法包括以下步骤：
步骤（1）提供一临时衬底，在所述临时衬底上设置一解离层；
步骤（2）在所述解离层上形成第一牺牲材料层，并对所述第一牺牲材料层进行刻蚀处理，以在所述第一牺牲材料层的预定位置形成多个第一穿 孔；
步骤（3）接着在所述第一牺牲材料层上形成第二牺牲材料层，所述第二牺牲材料层覆盖所述第一牺牲材料层且填充所述第一穿 孔；
步骤（4）接着在所述第二牺牲材料层上形成第一柔性互连图案层，所述第一柔性互连图案层中具有第二开孔，所述第二开孔在所述临时衬底上的投影与所述第一开孔在所述临时衬底上的投影相互重叠；
步骤（5）接着在所述第二牺牲材料层上形成第一绝缘介质层，所述第一绝缘介质层完全包裹所述第一柔性互连图案层且填充所述第二开孔；
步骤（6）接着在所述第一绝缘介质层上形成第二柔性互连图案层，所述第二柔性互连图案层中具有第三开孔，所述第三开孔在所述临时衬底上的投影与所述第二开孔在所述临时衬底上的投影相互重叠；
步骤（7）接着在所述第一绝缘介质层上形成第二绝缘介质层，所述第二绝缘介质层完全包裹所述第二柔性互连图案层且填充所述第三开孔；
步骤（8）接着在所述第二绝缘介质层上形成第三柔性互连图案层，所述第三柔性互连图案层中具有第四开孔，所述第四开孔在所述临时衬底上的投影与所述第三开孔在所述临时衬底上的投影相互重叠；
步骤（9）接着在所述第二绝缘介质层上形成第三绝缘介质层，所述第三绝缘介质层完全包裹所述第三柔性互连图案层且填充所述第四开孔；
步骤（10）接着在所述第三绝缘介质层上设置多个半导体芯片，每个所述半导体芯片均包括第一导电焊盘和第二导电焊盘，所述第一导电焊盘与所述第三柔性互连图案的第四开孔对应设置；
步骤（11）接着去除所述临时衬底，接着在所述第一开孔的位置形成穿透所述所述第二牺牲材料层、所述第一绝缘介质层、所述第二绝缘介质层和所述第三绝缘介质层的第一通孔，所述第一通孔暴露所述第一、第二、第三柔性互连图案层和所述第一导电焊盘；
步骤（12）接着在所述第一通孔中沉积导电材料以形成第一导电通孔，以实现相邻的所述半导体芯片之间的电连接；
其中，所述第一、第二、第三柔性互连图案层均通过交替旋涂金属纳米线溶液和沉积金属铜形成，交替的次数为5-10次，所述金属纳米线溶液中的金属纳米线为银纳米线、金纳米线、铂纳米线、铜纳米线、铜镍合金纳米线中的一种，所述金属纳米线的直径为10-50纳米，所述金属纳米线的长度为5-50微米，所述金属铜的厚度为1-4纳米。
2.根据权利要求1所述的扇出封装结构的形成方法，其特征在于：在所述步骤（2）和（3）中，所述第一牺牲材料层为金属材料，而所述第二牺牲材料层为有机材料和/或无机绝缘材料。
3.根据权利要求1所述的扇出封装结构的形成方法，其特征在于：在所述步骤（4）中，所述第二开孔的孔径小于所述第一穿孔的孔径。
4.根据权利要求1所述的扇出封装结构的形成方法，其特征在于：所述第一、第二、第三绝缘介质层的材质是氧化铝、氧化锆、氧化铪、氧化硅、氮化硅、氮氧化硅中的一种或多种，所述第一、第二、第三绝缘介质层通过化学气相沉积工艺、热氧化工艺、原子层沉积工艺中的一种或多种工艺形成。
5.根据权利要求1所述的扇出封装结构的形成方法，其特征在于：所述第一导电焊盘的形状为圆形或正方形，所述第一导电焊盘的直径或边长大于所述第一穿孔的孔径。
6.根据权利要求1所述的扇出封装结构的形成方法，其特征在于：在所述第一通孔中沉积导电材料以形成第一导电通孔之前，去除所述第一牺牲材料层且去除所述第二牺牲材料层的一部分，接着对所述第二牺牲材料层的表面进行粗糙化处理。
7.根据权利要求6所述的扇出封装结构的形成方法，其特征在于：接着在所述第二牺牲材料层上形成电介质层，接着在所述电介质层、所述二牺牲材料层、所述第一、第二、第三绝缘介质层中形成电连接所述第二导电焊盘的导电结构，接着在所述电介质层上形成导电布线层，所述导电布线层与所述导电结构电连接。
8.一种扇出封装结构，其特征在于，采用权利要求1-7任一项所述的方法形成的，包括第二牺牲材料层，在所述第二牺牲材料层上设置的第一柔性互连图案层、第一绝缘介质层、第二柔性互连图案层、第二绝缘介质层、第三柔性互连图案层和第三绝缘介质层，在所述第三绝缘介质层上设置有多个半导体芯片，每个所述半导体芯片均包括第一导电焊盘和第二导电焊盘，每个所述半导体芯片的所述第一导电焊盘上均设置有第一导电通孔，所述第一导电通孔电连接所述第一、第二、第三柔性互连图案层，以实现相邻的所述半导体芯片之间的电连接。
CN202210154249.2A 2022-02-21 2022-02-21 一种扇出封装结构及其形成方法 Active CN114242653B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210154249.2A CN114242653B (zh) 2022-02-21 2022-02-21 一种扇出封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210154249.2A CN114242653B (zh) 2022-02-21 2022-02-21 一种扇出封装结构及其形成方法

Publications (2)

Publication Number Publication Date
CN114242653A CN114242653A (zh) 2022-03-25
CN114242653B true CN114242653B (zh) 2022-06-03

Family

ID=80747555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210154249.2A Active CN114242653B (zh) 2022-02-21 2022-02-21 一种扇出封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114242653B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011154940A (ja) * 2010-01-28 2011-08-11 Konica Minolta Holdings Inc 透明パターン電極、該電極の製造方法、該電極を用いた有機電子デバイスおよびその製造方法
JP2013074025A (ja) * 2011-09-27 2013-04-22 Shin Etsu Polymer Co Ltd 導電パターン形成基板の製造方法及び導電パターン形成基板
CN112366138A (zh) * 2020-11-11 2021-02-12 济南南知信息科技有限公司 一种存储芯片封装结构及其制备方法
CN113169075A (zh) * 2021-02-08 2021-07-23 广东省科学院半导体研究所 一种芯片互连封装结构及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259368B2 (ja) * 2008-12-15 2013-08-07 日本写真印刷株式会社 導電性ナノファイバーシート及びその製造方法
CN110283345B (zh) * 2019-06-27 2021-09-21 华南理工大学 一种淀粉银纳米线柔性复合电极材料及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011154940A (ja) * 2010-01-28 2011-08-11 Konica Minolta Holdings Inc 透明パターン電極、該電極の製造方法、該電極を用いた有機電子デバイスおよびその製造方法
JP2013074025A (ja) * 2011-09-27 2013-04-22 Shin Etsu Polymer Co Ltd 導電パターン形成基板の製造方法及び導電パターン形成基板
CN112366138A (zh) * 2020-11-11 2021-02-12 济南南知信息科技有限公司 一种存储芯片封装结构及其制备方法
CN113169075A (zh) * 2021-02-08 2021-07-23 广东省科学院半导体研究所 一种芯片互连封装结构及方法

Also Published As

Publication number Publication date
CN114242653A (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
TWI313492B (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
TWI278263B (en) Circuit board structure and method for fabricating the same
CN103956265B (zh) 嵌入在聚合物电介质中的薄膜电容器
CN102593046B (zh) 制造半导体器件封装件的方法
US6144100A (en) Integrated circuit with bonding layer over active circuitry
KR100229572B1 (ko) 스택가능형 층상회로기판 구조의제조방법
TWI358799B (en) Semiconductor package substrate and method of form
TWI351743B (en) Chip carrier structure having semiconductor chip e
CN103762184B (zh) 芯片封装和用于制造芯片封装的方法
JP2001203316A5 (zh)
TW201246476A (en) Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die
TWI253161B (en) Chip carrier and chip package structure thereof
CN104185366A (zh) 布线板及布线板的制造方法
TW200919661A (en) Package substrate and method for fabricating the same
CN108987357A (zh) 半导体装置及其制造方法
CN104869747A (zh) 印刷布线板和印刷布线板的制造方法
CN102751254A (zh) 半导体封装件、应用其的堆迭封装件及其制造方法
JP3757172B2 (ja) 半導体装置及びその製造方法
JP2007273624A (ja) 半導体装置及びその製造方法
CN114242653B (zh) 一种扇出封装结构及其形成方法
TWI297585B (en) Circuit board structure and method for fabricating the same
CN106206416B (zh) 半导体装置的制造方法以及半导体装置
JP5716415B2 (ja) 半導体装置の製造方法
TWI345433B (en) Circuit board having conductive bumps and fabrication method thereof
US9258880B2 (en) Package substrate and die spacer layers having a ceramic backbone

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant