CN114217211B - 一种降低扫描链动态测试功耗的电路及其控制方法 - Google Patents

Abstract

本发明公开了一种降低扫描链动态测试功耗的电路及其控制方法，包括逻辑组合电路、门控时钟和用于控制门控时钟开关的时钟控制电路，所述逻辑组合电路的输出端与时钟控制电路输入端连接，时钟控制电路的输出端与门控时钟的系统使能端连接，时钟控制电路链接在扫描链上，时钟控制电路的选择端接收功耗控制信号，通过在每个门控时钟的系统使能端前插入一个时钟控制电路，通过时钟控制电路之间控制时钟的开关，动态控制扫描链捕获区间动态功耗的大小，可控性好，且控制难度低，从而有效降低扫描链捕获区间的动态功耗。

Description

一种降低扫描链动态测试功耗的电路及其控制方法

技术领域

本发明集成电路测试技术领域，具体涉及一种降低扫描链动态测试功耗的电路及其控制方法。

背景技术

随着工艺的不断进化，器件可以动作的速度越来越高，也意味着功耗越来越大。同时随着设计的不断迭代，功能越来越复杂，电路规模越来越大，如何实现低功耗测试也成为了亟需解决的一个问题。可测试性设计(Design for Testability，DFT)是一种集成电路设计技术，它将一些特殊结构在设计阶段植入电路，以便设计完成后进行测试。目前常用的DFT技术有扫描设计(Scan Design)、内建自测试(Build In Self-Test)、边界扫描设计(Boundary Scan Design)等。扫描链设计是目前主流的可测试性设计技术，但是基于扫描链的测试过程会给被测电路引入较高的测试功耗，过长的测试时间并且占用大量测试数据存储空间。随着测试数据量急剧膨胀，以及越来越高的低功耗需求，优化测试功耗成为了数字集成电路设计的热点。测试功耗分为主要分为静态功耗(Static Power)和动态功耗(Dynamic Power)。静态功耗是电路本身的规模及低阈值电压器件使用率等特性决定的，不易改变，因此现有技术中主要是针对扫描链测试的动态功耗的控制进行分析改善。扫描链测试(scan test)的动态功耗主要又分为移位区间(shift)的动态功耗和捕获区间(capture)的动态功耗。在全速扫描链测试(at-speed scan)时，由于捕获区间动作频率比移位区间动作频率要高很多，这直接导致捕获区间的动态功耗对电源网络的冲击影响要远远大于移位区间的动态功耗对电源网络的冲击。目前为了降低动态功耗普遍做法是，直接依赖自动测试向量生成工具(Auto Test Pattern Generation，ATPG)间接控制门控时钟(clock_gate)使能端前面的组合电路，来控制时钟的开关从而控制动态功耗的大小。但是由于组合电路的可控制性较差，从而导致需要消耗大量的测试资源。

综上，需要提供一种针对扫描链捕获区间(scan capture)动态功耗过高问题的解决方案。

发明内容

本发明所要解决的技术问题是如何降低扫描链捕获区间动态功耗过高的问题，本发明的目的在于提供一种降低扫描链动态测试功耗的电路及其控制方法，通过在每个门控时钟的系统使能端前插入一个时钟控制电路，通过时钟控制电路控制时钟的开关，动态控制扫描链捕获区间动态功耗的大小，可控性好，且控制难度低，从而有效降低扫描链捕获区间的动态功耗。

本发明通过下述技术方案实现：

第一方面，本发明提供一种降低扫描链动态测试功耗的电路，包括逻辑组合电路、门控时钟和用于控制门控时钟开关的时钟控制电路，所述逻辑组合电路的输出端与时钟控制电路输入端连接，时钟控制电路的输出端与门控时钟的系统使能端连接，时钟控制电路链接在扫描链上，时钟控制电路的选择端接收功耗控制信号。

在现有技术中，为了降低扫描链捕获区间的动态功耗，一般使用ATPG控制逻辑组合电路，从而间接控制门控时钟的开关，达到控制动态功耗的目的，但是由于逻辑组合电路不仅要用于在系统功能模式下实现门控时钟开关，还需要用于测试模式下的输出，使得逻辑组合电路中的电路结构复杂，ATPG控制逻辑组合电路的输入状态统一时控制难度大，不易实现，导致逻辑组合电路对动态功耗的可控性较差，本方案通过时钟控制电路代替逻辑组合电路控制门控时钟开关的功能，通过时钟控制电路直接控制门控时钟开关，使得控制难度降低，且逻辑控制电路只用于与门控时钟连接，在系统功能模式下实现门控时钟开关，可控性好。

进一步地，所述时钟控制电路包括扫描化的D触发器和选择器，其中，选择器的输入端A与逻辑组合电路的输出端连接，选择器的输入端B与D触发器的输出端连接，选择器的选择端S接收功耗控制信号，选择器的输出端Z分别与D触发器的DI端以及门控时钟的系统使能端连接。

进一步地，包括若干个所述门控时钟和与所述门控时钟对应的若干个所述时钟控制电路，且若干个所述时钟控制电路之间串行连接后链接在扫描链上。

第二方面，基于第一方面所述的降低扫描链动态测试功耗的电路，本发明提供一种降低扫描链动态测试功耗的电路控制方法，包括以下步骤：

将功耗控制信号设置为有效，将所述降低扫描链动态测试功耗的电路设置为功耗控制模式，将扫描使能信号设置为有效，使扫描链工作到移位区间；

在移位区间的最后一个周期内，根据门控时钟驱动的电路功耗情况，通过扫描链设置D触发器的输出信号，同时将扫描使能信号设置为无效，使扫描链工作到捕获区间；

根据D触发器的输出信号控制门控时钟的输出时钟开关，同时门控时钟通过系统使能端输出系统使能开关信号；

将系统使能开关信号反馈到时钟控制电路中，并经过时钟控制电路中的环形回路进行反馈。

进一步地，经过环形回路进行反馈的过程为：系统使能开关信号依次经过D触发器的输出端、选择器的输入端B、选择器的输出端Z、D触发器的DI端、D触发器的输出端的环形回路进行反馈。

进一步地，当门控时钟驱动的电路功耗大时，通过扫描链将D触发器的输出信号设置为无效，同时将扫描使能信号设置为无效；

当D触发器的输出信号无效时，控制门控时钟的输出时钟停止，门控时钟通过系统使能端输出系统使能关闭信号；

将系统使能关闭信号反馈到时钟控制电路中，并经过时钟控制电路中的环形回路进行反馈。

进一步地，当门控时钟驱动的电路功耗小时，通过扫描链将D触发器的输出信号设置为有效，同时将扫描使能信号设置为无效；

当D触发器的输出信号为有效时，控制门控时钟的输出时钟保持，门控时钟通过系统使能端输出系统使能有效信号；此时时钟控制电路输出为有效，门控时钟的系统使能信号有效，保证了时钟可以通过，提高了故障检出率；

将系统使能有效信号反馈到时钟控制电路中，并经过时钟控制电路中的环形回路进行反馈。

第三方面，基于上述的降低扫描链动态测试功耗的电路，为了可以在实现高效控制测试功耗的同时提高故障覆盖率，将电路设置为功耗控制模式和故障覆盖率提高模式交叉运行，本发明提供另一种降低扫描链动态测试功耗的电路控制方法，具体过程包括以下步骤：

S1、将功耗控制信号设置为有效，启动功耗控制模式；

S2、将扫描使能信号设置为有效，使扫描链工作到移位区间；

S3、在移位区间的最后一个周期内，比较若干个门控时钟对应驱动的电路功耗情况，根据比较结果，通过扫描链设置各门控时钟对应D触发器的输出信号，同时将扫描使能信号设置为无效，使扫描链工作到捕获区间；

S4、在功耗控制模式下，重复S2；并在移位区间的最后一个周期内，通过扫描链将各门控时钟对应D触发器的输出信号设置为与S3中的输出信号相反的状态。

进一步地，S2的具体过程为：

比较若干个门控时钟对应驱动的电路功耗情况，得到驱动的电路功耗最大时对应的第一门控时钟；

通过扫描链将第一门控时钟所对应的D触发器的输出信号设置为无效，将其他门控时钟所对应的D触发器的输出信号设置为有效，同时将扫描使能信号设置为无效，使扫描链工作到捕获区间。

进一步地，步骤S4后还包括以下步骤：

在功耗控制模式下，将功耗控制信号设置为无效，启动故障覆盖率提高模式；

将扫描使能信号设置为有效，通过扫描链进行激励传送；

将扫描使能信号设置为无效，使扫描链工作到捕获区间；

使逻辑组合电路输出的期待值依次经过选择器的输入端A、选择器的输出端Z、D触发器的DI端、扫描链的顺序传送。

本发明与现有技术相比，具有如下的优点和有益效果：

本发明通过时钟控制电路代替逻辑组合电路控制门控时钟开关的功能，通过时钟控制电路直接控制门控时钟开关，使得控制难度降低，且时钟控制电路只用于与门控时钟连接，在系统功能模式下实现门控时钟开关，可控性好，从而有效降低扫描链捕获区间的动态功耗。此外，本发明提供的时钟控制电路不仅可以工作在功耗控制模式下动态控制门控时钟的开关，还能同时工作在故障覆盖率提高模式，提高动态功耗模式的故障覆盖率，降低动态功耗的同时提高扫描链测试的整体性能。

附图说明

为了更清楚地说明本发明示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。在附图中：

图1为本发明实施例1中降低扫描链动态测试功耗的电路结构连接图；

图2为现有技术中扫描链测试过程的电路结构连接图；

图3为本发明实施例1中两个时钟控制电路串行连接的示意图；

图4为本发明电路工作在功耗控制模式下的电路工作原理波形图；

图5为本发明电路工作在故障覆盖率提高模式下的电路工作原理波形图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

在以下描述中，为了提供对本发明的透彻理解阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本本发明。在其他实施例中，为了避免混淆本本发明，未具体描述公知的结构、电路、材料或方法。

在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

现有技术中的一般扫描链动态测试电路的构成如图2所示，逻辑组合电路控制门控时钟的开关，在系统功能模式下，假设逻辑组合电路的输入有n个D触发器SFF，如果想要控制门控时钟clock_gate的系统使能端E从而控制门控时钟的开关，则需要通过ATPG工具将逻辑组合电路输入端连接的所有SFF的输出值，控制在特定的情况下，逻辑组合电路的输出才能为想要的输出值，例如，当该逻辑组合电路是由或门(OR)构成时，若干想要控制时钟关断，必须将所有逻辑组合电路输入控制为0，由于每个SFF的输出状态均有0或1两种状态，因此想要控制输入的状态一致，那么控制的难度系数为y＝2ⁿ，当输入的触发器数量增大时，n增加，则控制难度还会成指数倍关系上升。为了降低现有技术的控制难度，提高门控时钟的可控性，进而有效降低动态功耗，根据以下实施例进行改进。

实施例1

如图1所示，本实施例1提供一种降低扫描链动态测试功耗的电路，包括逻辑组合电路、门控时钟和用于控制门控时钟开关的时钟控制电路，所述逻辑组合电路的输出端与时钟控制电路输入端连接，时钟控制电路的输出端与门控时钟的系统使能端E连接，在DFT电路插入阶段，时钟控制电路链接在扫描链(scan_chain)上，时钟控制电路的选择端接收功耗控制信号(power_control)。

具体地，所述时钟控制电路包括扫描化的D触发器(SFF)和选择器MUX，其中，选择器的输入端A与逻辑组合电路的输出端连接，选择器的输入端B与D触发器的输出端连接，选择器的选择端S接收功耗控制信号，选择器的输出端Z分别与D触发器的DI端以及门控时钟的系统使能端E连接，将D触发器SFF链接在扫描链(scan_chain)上。

则如图1所示的降低扫描链动态测试功耗的电路在工作时有两种模式，分别为功耗控制模式和故障覆盖率提高模式，对于本实施例以下描述的各个信号来说，1表示该信号有效，0表示该信号无效，具体地，当电路工作在功耗控制模式时，电路的控制方法包括以下步骤：

步骤A1、将功耗控制信号(power_control)设置为1，使所述降低扫描链动态测试功耗的电路工作在功耗控制模式下；

步骤A2、将扫描使能信号(scan_enable)设置为1，使扫描链工作到移位区间(shift)；

步骤A3、在移位区间的最后一个周期内，根据门控时钟驱动的电路功耗情况，通过扫描链设置D触发器的输出信号，同时将扫描使能信号设置为0，使扫描链工作到捕获区间；

步骤A4、根据D触发器的输出信号控制门控时钟的输出时钟开关，同时门控时钟通过系统使能端输出系统使能开关信号；

步骤A5、将系统使能开关信号反馈到时钟控制电路中，并经过时钟控制电路中的环形回路进行反馈，具体地，系统使能开关信号依次经过D触发器的输出端、选择器的输入端B、选择器的输出端Z、D触发器的DI端、D触发器的输出端的环形回路进行反馈，当电路工作在功耗控制模式下，从如图4所示的扫描测试期间的电路工作原理图中可以看出，在功耗控制模式下，电路的D触发器的输出稳定，从而对于门控时钟的控制性较好。

具体地，步骤A3中，根据门控时钟驱动的电路功耗情况，当门控时钟驱动的电路功耗较大时(可以根据实际情况进行设置)，在移位区间的最后一个周期内，通过扫描链将D触发器的输出信号设置为0，同时将扫描使能信号设置为0，使扫描链工作到捕获区间；当D触发器的输出信号为0时，控制门控时钟的输出时钟停止，门控时钟的系统使能关闭，此时该门控时钟驱动的电路被停止，从而抑制了动态功耗的产生，门控时钟通过系统使能端输出系统使能关闭信号；将系统使能关闭信号反馈到时钟控制电路中，并经过时钟控制电路中的环形回路进行反馈，具体地，系统使能关闭信号依次经过D触发器的输出端、选择器的输入端B、选择器的输出端Z、D触发器的DI端、D触发器的输出端的环形回路进行反馈，系统使能信号在整个捕获区间持续维持0，为关闭状态，使得在整个捕获区间(capture)，门控时钟都不会有时钟输出。

另一方面，当门控时钟驱动的电路功耗较小(根据实际情况进行判断)或需要提高电路故障覆盖率时，在移位区间的最后一个周期内，通过扫描链将D触发器的输出信号设置为1，同时将扫描使能信号设置为0；使扫描链工作到捕获区间；当D触发器的输出信号为1时，门控时钟的系统使能有效，控制门控时钟的输出时钟保持，从而提高了门控时钟使能端的可控制性，门控时钟通过系统使能端E输出系统使能有效信号；将系统使能有效信号反馈到时钟控制电路中，并经过时钟控制电路中的环形回路进行反馈，具体地，系统使能有效信号依次经过D触发器的输出端、选择器的输入端B、选择器的输出端Z、D触发器的DI端、D触发器的输出端的环形回路进行反馈，系统使能信号在整个捕获区间持续维持1，使得在整个捕获区间(capture)，门控时钟都持续有效。

实施例2

在实施例1的基础上，为了提高电路工作的故障覆盖率，使电路可以在功耗控制模式和故障覆盖率提高模式下交叉工作，从而实现高效控制测试功耗的同时提高故障覆盖率，则此时电路包括若干个所述门控时钟和与所述门控时钟对应的若干个所述时钟控制电路，且若干个所述时钟控制电路之间串行连接后链接在扫描链上，若干个时钟控制电路通过各自的D触发器SFF串行连接。

基于本实施例2的降低扫描链动态测试功耗的电路，当电路设置为功耗控制模式和故障覆盖率提高模式交叉运行时，可以在实现高效控制测试功耗的同时提高故障覆盖率，对于本实施例以下描述的各个信号来说，1表示该信号有效，0表示该信号无效，此时本实施例2的降低扫描链动态测试功耗的电路的控制方法，具体过程包括以下步骤：

S1、将功耗控制信号设置为1，启动功耗控制模式；

S2、将扫描使能信号设置为1，使扫描链工作到移位区间；

S3、在移位区间的最后一个周期内，比较若干个门控时钟对应驱动的电路功耗情况，根据比较结果，通过扫描链设置各门控时钟对应D触发器的输出信号，同时将扫描使能信号设置为0，使扫描链工作到捕获区间；

S4、在功耗控制模式下，重复S2；并在移位区间的最后一个周期内，通过扫描链改变各门控时钟对应D触发器的输出信号，使各D触发器的输出信号与S3中的状态相反。

在一种具体实施方式中，如图3所示，提供一种当电路中只存在两个门控时钟的情况，此时每个门控时钟驱动50％的电路，在每个门控时钟的系统使能端E前插入一个与之对应的时钟控制电路，两个时钟控制电路均通过选择器的输入端A与逻辑组合电路的输出连接，并将两个D触发器SFF1与SFF2串行连到扫描链上，每个时钟控制电路的连接方式均与上述电路连接关系一致。当电路中只存在如图3所示的两个门控时钟时，每个门控时钟驱动50％电路，此时电路的控制方法具体为：

步骤1、将功耗控制信号(power_control)设置为1，启动功耗控制模式，

步骤2、将扫描使能信号(scan_enable)设置为1，使扫描链工作在移位区间(shift)；

步骤3、在移位区间的最后一个周期内，比较两个门控时钟对应驱动的电路功耗情况，通过扫描链将较大功耗的门控时钟所对应的D触发器SFF1的输出信号设置为0，将D触发器SFF2输出设为1；

步骤4、将扫描使能信号(scan_enable)设置为0，使扫描链工作在捕获区间(capture)；

步骤5、在步骤1和3步骤的共同作用下，第一个门控时钟clock_gate1的系统使能关闭，由于第一个门控时钟clock_gate1驱动50％的电路，那么此时相当于关闭了50％的动态功耗；第二个门控时钟clock_gate2的系统使能打开，提高了第二个门控时钟的控制性，并且此时对门控时钟clock_gate2驱动的电路的故障覆盖率有一定的改善。

步骤6、重复步骤2，将扫描使能信号(scan_enable)设置为1，使扫描链工作在移位区间(shift)；然后，在在移位区间的最后一个周期内，将D触发器SFF1的输出信号设置为1，将D触发器SFF2的输出信号设为0，此时状态翻转，第一个门控时钟clock_gate1的系统使能有效，它所驱动的电路的故障覆盖率有一定的改善；第二个门控时钟clock_gate2的系统使能关闭，降低了动态功耗同时它所驱动的电路的动态功耗可以被很好的抑制。

为了继续增加故障覆盖率，在功耗控制模式下，将功耗控制信号设置为0，启动故障覆盖率提高模式；具体地，故障覆盖率提高模式的控制方法为：

步骤B1、将扫描使能信号设置为1，通过扫描链进行激励传送；

步骤B2、将扫描使能信号设置为0，使扫描链工作到捕获区间；

步骤B3、使逻辑组合电路输出的期待值依次经过选择器的输入端A、选择器的输出端Z、D触发器的DI端、扫描链的顺序进行传送，从如图5所示的工作原理图中可以看出，在故障覆盖率提高模式下组合电路输出期待值的传输路径可以被实时监测到，从而提高了门控时钟使能端的可观测性。

步骤B4、在开启功耗控制模式下，在整个扫描链捕获区间内重复步骤B1-B3，就可以将逻辑组合电路的输出值都观测到，提高了逻辑组合电路和驱动的电路的故障覆盖率。实现在控制功耗的同时提高电路的故障覆盖率。

可以理解的是，由实施例1和实施例2的时钟控制电路与门控时钟的连接可知，在采用本发明时钟控制电路的情况下，由于时钟控制电路直接与门控时钟连接，此时门控时钟clock_gate的系统使能端E的控制难度系数为y＝2¹＝2，且由于触发器SFF与门控时钟一一对应，因此，即使触发器的数量n变多，门控时钟的控制难度也不会增加，且触发器的数量越多，反而对门控时钟clock_gate的系统使能端E的控制改善效果越明显，对捕获区间动态功耗的控制性越好。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种降低扫描链动态测试功耗的电路，其特征在于，包括逻辑组合电路、门控时钟和用于控制门控时钟开关的时钟控制电路，所述逻辑组合电路的输出端与时钟控制电路输入端连接，时钟控制电路的输出端与门控时钟的系统使能端连接，时钟控制电路链接在扫描链上，时钟控制电路的选择端接收功耗控制信号；

所述时钟控制电路包括扫描化的D触发器和选择器，其中，选择器的输入端A与逻辑组合电路的输出端连接，选择器的输入端B与D触发器的输出端连接，选择器的选择端S接收功耗控制信号，选择器的输出端Z分别与D触发器的DI端以及门控时钟的系统使能端连接，所述D触发器的DI端是指D触发器的数据输入端；

将功耗控制信号设置为有效，将所述降低扫描链动态测试功耗的电路设置为功耗控制模式，将扫描使能信号设置为有效，使扫描链工作到移位区间；在移位区间的最后一个周期内，根据门控时钟驱动的电路功耗情况，通过扫描链设置D触发器的输出信号，同时将扫描使能信号设置为无效，使扫描链工作到捕获区间；根据D触发器的输出信号控制门控时钟的输出时钟开关，同时门控时钟通过系统使能端输出系统使能开关信号；将系统使能开关信号反馈到时钟控制电路中，并经过时钟控制电路中的环形回路进行反馈；

经过环形回路进行反馈的过程为：系统使能开关信号依次经过D触发器的输出端、选择器的输入端B、选择器的输出端Z、D触发器的DI端、D触发器的输出端的环形回路进行反馈；

当门控时钟驱动的电路功耗较大时，在移位区间的最后一个周期内，通过扫描链将D触发器的输出信号设置为无效，同时将扫描使能信号设置为无效，使扫描链工作到捕获区间；当D触发器的输出信号为无效时，控制门控时钟的输出时钟停止，门控时钟的系统使能关闭，此时该门控时钟驱动的电路被停止，从而抑制了动态功耗的产生，门控时钟通过系统使能端输出系统使能关闭信号；将系统使能关闭信号反馈到时钟控制电路中，并经过时钟控制电路中的环形回路进行反馈。

2.根据权利要求1所述的一种降低扫描链动态测试功耗的电路，其特征在于，包括若干个所述门控时钟和与所述门控时钟对应的若干个所述时钟控制电路，且若干个所述时钟控制电路之间串行连接后链接在扫描链上。

3.一种降低扫描链动态测试功耗的电路控制方法，其特征在于，应用于如权利要求1所述的降低扫描链动态测试功耗的电路，包括以下步骤：

将功耗控制信号设置为有效，将所述降低扫描链动态测试功耗的电路设置为功耗控制模式，将扫描使能信号设置为有效，使扫描链工作到移位区间；

在移位区间的最后一个周期内，根据门控时钟驱动的电路功耗情况，通过扫描链设置D触发器的输出信号，同时将扫描使能信号设置为无效，使扫描链工作到捕获区间；

根据D触发器的输出信号控制门控时钟的输出时钟开关，同时门控时钟通过系统使能端输出系统使能开关信号；

将系统使能开关信号反馈到时钟控制电路中，并经过时钟控制电路中的环形回路进行反馈。

4.根据权利要求3所述的一种降低扫描链动态测试功耗的电路控制方法，其特征在于，经过环形回路进行反馈的过程为：系统使能开关信号依次经过D触发器的输出端、选择器的输入端B、选择器的输出端Z、D触发器的DI端、D触发器的输出端的环形回路进行反馈。

5.根据权利要求3所述的一种降低扫描链动态测试功耗的电路控制方法，其特征在于，当门控时钟驱动的电路功耗大时，通过扫描链将D触发器的输出信号设置为无效，同时将扫描使能信号设置为无效；

当D触发器的输出信号无效时，控制门控时钟的输出时钟停止，门控时钟通过系统使能端输出系统使能关闭信号；

将系统使能关闭信号反馈到时钟控制电路中，并经过时钟控制电路中的环形回路进行反馈。

6.根据权利要求3所述的一种降低扫描链动态测试功耗的电路控制方法，其特征在于，当门控时钟驱动的电路功耗小时，通过扫描链将D触发器的输出信号设置为有效，同时将扫描使能信号设置为无效；

当D触发器的输出信号为有效时，控制门控时钟的输出时钟保持，门控时钟通过系统使能端输出系统使能有效信号；

将系统使能有效信号反馈到时钟控制电路中，并经过时钟控制电路中的环形回路进行反馈。

7.一种降低扫描链动态测试功耗的电路控制方法，其特征在于，应用于如权利要求2所述的降低扫描链动态测试功耗的电路，将所述降低扫描链动态测试功耗的电路设置为功耗控制模式和故障覆盖率提高模式交叉运行；具体过程包括以下步骤：

S1、将功耗控制信号设置为有效，启动功耗控制模式；

S2、将扫描使能信号设置为有效，使扫描链工作到移位区间；

S3、在移位区间的最后一个周期内，比较若干个门控时钟对应驱动的电路功耗情况，根据比较结果，通过扫描链设置各门控时钟对应D触发器的输出信号，同时将扫描使能信号设置为无效，使扫描链工作到捕获区间；

S4、在功耗控制模式下，重复S2；并在移位区间的最后一个周期内，通过扫描链将各门控时钟对应D触发器的输出信号设置为与S3中的输出信号相反的状态。

8.根据权利要求7所述的一种降低扫描链动态测试功耗的电路控制方法，其特征在于，S2的具体过程为：

比较若干个门控时钟对应驱动的电路功耗情况，得到驱动的电路功耗最大时对应的第一门控时钟；

通过扫描链将第一门控时钟所对应的D触发器的输出信号设置为无效，将其他门控时钟所对应的D触发器的输出信号设置为有效，同时将扫描使能信号设置为无效，使扫描链工作到捕获区间。

9.根据权利要求7所述的一种降低扫描链动态测试功耗的电路控制方法，其特征在于，步骤S4后还包括以下步骤：

在功耗控制模式下，将功耗控制信号设置为无效，启动故障覆盖率提高模式；

将扫描使能信号设置为有效，通过扫描链进行激励传送；

将扫描使能信号设置为无效，使扫描链工作到捕获区间；

使逻辑组合电路输出的期待值依次经过选择器的输入端A、选择器的输出端Z、D触发器的DI端、扫描链的顺序传送。