CN114204942A - 逐次逼近型模数转换器及转换方法 - Google Patents

Abstract

本发明提供一种逐次逼近型模数转换器及转换方法，包括：第一、第二数模转换模块分别接收正相输入信号及反相输入信号，并数模转换；差分比较模块，将第一、第二数模转换模块的输出信号比较，输出第一比较结果；第一校验比较模块，将第一数模转换模块的输出信号与共模电压比较，并输出第二比较结果；第二校验比较模块，将第二数模转换模块的输出信号与共模电压比较，并输出第三比较结果；数字逻辑控制模块，基于第一、第二、第三比较结果产生转换结果及开关切换信号。本发明允许比较器在数模转换单元电压建立不完全时转换，压缩转换时间，提高转换速度；同时可以抑制单个比较器本身的随机误差和亚稳态，也达到了提高转换精度的效果。

Description

逐次逼近型模数转换器及转换方法

技术领域

本发明涉及集成电路设计领域，特别是涉及一种逐次逼近型模数转换器及转换方法。

背景技术

逐次逼近（Successive Approximation，SAR）ADC是一种非常常用的模数转换器，特别是随着工艺集成度变高，SAR ADC非常适合在深亚微米的工艺下设计。其主体架构组成为DAC、比较器、SAR逻辑，DAC一般是电容型的DAC，其制造匹配程度决定了SAR ADC的精度，而随着工艺节点推进，单位面积的匹配程度能做得更高，有利于SAR ADC精度提高；比较器是一个数模混合电路，其带宽和响应速度在小尺寸节点下更容易提高；SAR逻辑是纯数字电路，其在低压小尺寸节点下很容易实现GHz的工作频率，因此SAR ADC是一个越来越受关注的研究方向。

随着应用要求对SAR ADC的精度和速度越来越苛刻，SAR ADC的设计也面临着诸多挑战。在以上介绍的三个模块中，高速高精度比较器是设计高速高精度的SAR ADC的核心之一。高精度意味着比较器要识别的信号非常小，高速也就是比较器的比较时间要非常短。随着精度要求的提高，SAR ADC的DAC一方面作为权重电容的存在，其匹配要求更高，数目更多，另外一方面作为采样电容的存在，其抑制热噪声的作用也使得其设计值不宜过小，这就导致，SAR ADC精度越高，权重电容越大，如果权重电容越大，给权重电容充放电的时间就越长即建立时间长，SAR ADC的速度就受到限制。对于SAR ADC来说，转换时间主要部分是多bit DAC建立所需时间。由于DAC权重从高到低，每一个权重转换用的时间要求不一致，权重越高（MSB）建立需要的时间越长。

因此，如何压缩高权重位转换所需的建立时间，进而提高整个模数转换器的转换速度，已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种逐次逼近型模数转换器及转换方法，用于解决现有技术中模数转换器的转换速度慢的问题。

为实现上述目的及其他相关目的，本发明提供一种逐次逼近型模数转换器，所述逐次逼近型模数转换器至少包括：

第一数模转换模块、第二数模转换模块、差分比较模块、第一校验比较模块、第二校验比较模块及数字逻辑控制模块；

所述第一数模转换模块与所述第二数模转换模块分别接收正相输入信号及反相输入信号，并进行数模转换；

所述差分比较模块连接于所述第一数模转换模块及所述第二数模转换模块的输出端，将所述第一数模转换模块的输出信号与所述第二数模转换模块的输出信号进行比较，输出第一比较结果；

所述第一校验比较模块连接于所述第一数模转换模块的输出端，并接收共模电压，将所述第一数模转换模块的输出信号与所述共模电压比较，并输出第二比较结果；

所述第二校验比较模块连接于所述第二数模转换模块的输出端，并接收所述共模电压，将所述第二数模转换模块的输出信号与所述共模电压比较，并输出第三比较结果；

所述数字逻辑控制模块连接于所述差分比较模块、所述第一校验比较模块及所述第二校验比较模块的输出端，基于所述第一比较结果、所述第二比较结果及所述第三比较结果产生转换结果及控制所述第一数模转换模块及所述第二数模转换模块的开关切换信号。

可选地，所述第一数模转换模块及所述第二数模转换模块均包括采样单元及电容阵列；所述采样单元接收对应输入信号，并对输入信号进行采样；所述电容阵列连接所述采样单元的输出端，并接收所述开关切换信号，基于所述开关切换信号进行电荷重新分配。

更可选地，所述采样单元包括一采样开关，所述采样开关的一端接收对应输入信号，另一端连接所述电容阵列。

更可选地，所述电容阵列包括第一电容及n个权重位电容；所述第一电容的上极板连接于所述采样单元的输出端，下极板接参考地；各权重位电容的上极板连接于所述采样单元的输出端，下极板分别通过切换开关连接共模电压、参考电压或参考地；各权重位电容的权重从高到低以0.5的等比系数依次递减。

更可选地，所述逐次逼近型模数转换器还包括共模电压产生模块；所述共模电压产生模块包括串联在参考电压与参考地之间的第一电阻及第二电阻，所述第一电阻与所述第二电阻分压得到所述共模电压。

可选地，所述第一校验比较模块的正相输入端连接所述第一数模转换模块的输出端，反相输入端连接所述共模电压。

更可选地，所述第二校验比较模块的反相输入端连接所述第二数模转换模块的输出端，正相输入端连接所述共模电压。

为实现上述目的及其他相关目的，本发明提供一种逐次逼近型模数转换方法，基于上述逐次逼近型模数转换器实现，所述逐次逼近型模数转换方法至少包括：

分别采样正相输入信号及反相输入信号并进行最高权重位转换，基于最高权重位的转换结果对第一数模转换模块及第二数模转换模块进行电荷重新分配并进行次高权重位转换，依次类推，基于上一权重位的转换结果对所述第一数模转换模块及所述第二数模转换模块进行电荷重新分配并转换得到对应权重位的转换结果；

其中，转换过程中，将所述第一数模转换模块输出端的正相信号与所述第二数模转换模块输出端的反相信号进行比较，得到第一比较结果；将所述正相信号与共模电压进行比较，得到第二比较结果；将所述反相信号与所述共模电压进行比较，得到第三比较结果；基于投票原则确定转换结果。

可选地，所述逐次逼近型模数转换方法进一步包括：满足所述正相信号大于所述反相信号、所述正相信号大于所述共模电压及所述反相信号小于所述共模电压中至少两个条件，则产生第一电平的转换结果；满足所述正相信号小于所述反相信号、所述正相信号小于所述共模电压及所述反相信号大于所述共模电压中至少两个条件，则产生第二电平的转换结果。

更可选地，所述第一电平为高电平，所述第二电平为低电平。

如上所述，本发明的逐次逼近型模数转换器及转换方法，具有以下有益效果：

1、本发明的逐次逼近型模数转换器及转换方法设置两个校验比较器，利用两个单端信号构成差分信号，单端信号可以部分表征差分向信号的这一思想，解决高速高精度逐次逼近型模数转换器设计中遇到的数模转换单元的参考电压建立不完全导致比较器输出错误，最终影响精度的问题。

2、本发明的逐次逼近型模数转换器及转换方法允许比较器在数模转换单元电压建立不完全时去转换，即达到了压缩转换时间的目的，提高了转换速度；同时可以抑制单个比较器本身的随机误差和亚稳态，也达到了提高转换精度的效果。

3、本发明的逐次逼近型模数转换器及转换方法以一个容易实现的方式解决了设计中难以解决的问题，在实际工程设计中有极大的应用价值。

附图说明

图1显示为差分结构的逐次逼近型模数转换器的结构示意图。

图2显示为本发明的逐次逼近型模数转换器的结构示意图。

图3显示为本发明的共模电压产生模块的结构示意图。

元件标号说明

1-差分结构的逐次逼近型模数转换器；11- DAC电容阵列；12-比较器；13-逻辑控制；2-逐次逼近型模数转换器；21-第一数模转换模块；22-第二数模转换模块；23-差分比较模块；24-第一校验比较模块；25-第二校验比较模块；26-数字逻辑控制模块；27-共模电压产生模块。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1~图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1所示为一种差分结构的逐次逼近型模数转换器1，主要包括DAC电容阵列11、比较器12及逻辑控制13。首先采样开关K1和K2闭合，差分信号正端Vip和负端Vin作为输入信号被采样到DAC电容的上极板，然后采样开关K1和K2断开，比较器12比较，逻辑控制13控制开关通断，各权重电容下极板根据比较结果充电到参考电压VREF或者被拉到地GND。

这里面根据差分信号的定义：

Vip= VCM + Vi；

Vin= VCM - Vi；

其中，VCM是共模电压，为了使输入摆幅最大，VCM一般等于VREF/2；Vi是实际输入信号的大小，因此，图1中转换的实际差分信号为：

Vin,diff=Vip-Vin=2Vi；

由此可以看到差分结构的逐次逼近型模数转换器实际将需要转换的信号扩大了一倍，因此，差分结构更容易实现高精度的要求。差分信号输入到比较器12的差分输入端进行比较，如果高权重位DAC对应电容建立不完全，那么会导致差分比较器输入端电压不够准确，进而使得比较器输出结果出错（不管是输入端单个信号，还是输入端差分信号），也就意味着SAR ADC的最终结果在此权重位是错的，导致整个SAR ADC精度受损。

基于上述原因，本发明通过压缩高权重位转换所需的建立时间，以提高转换速度及精度。

如图2所示，本实施例提出一种逐次逼近型模数转换器2，所述逐次逼近型模数转换器2包括：

第一数模转换模块21、第二数模转换模块22、差分比较模块23、第一校验比较模块24、第二校验比较模块25及数字逻辑控制模块26。

如图2所示，所述第一数模转换模块21与所述第二数模转换模块22分别接收正相输入信号Vip及反相输入信号Vin，并进行数模转换。

具体地，所述第一数模转换模块21与所述第二数模转换模块22的结构相同，不同之处在于接收不同的输入信号及开关切换信号。在本实施例中，所述第一数模转换模块21及所述第二数模转换模块22均包括采样单元及电容阵列。所述采样单元接收对应输入信号（所述第一数模转换模块21中采样单元连接所述正相输入信号Vip，所述第二数模转换模块22中采样单元连接所述反相输入信号Vin），并对输入信号进行采样；在本实施例中，所述采样单元包括一采样开关S，所述采样开关S的一端接收对应输入信号，另一端连接所述电容阵列中各电容的上极板。所述电容阵列连接所述采样单元的输出端，并接收所述数字逻辑控制模块26输出的开关切换信号，基于所述开关切换信号进行电荷重新分配；作为示例，所述电容阵列包括第一电容及n个权重位电容；所述第一电容的上极板连接于所述采样单元的输出端，下极板接参考地；各权重位电容的上极板连接于所述采样单元的输出端，下极板分别通过切换开关连接共模电压VCM、参考电压VREF或参考地；作为示例，各权重位电容的权重从高到低以0.5的等比系数依次递减，所述第一电容的容值为Cu，最低权重位电容的容值为Cu，次低权重位电容的容值为2Cu，依次类推，最高权重位电容的容值为2^N-1Cu；在实际使用中，可根据需要调整各权重位电容的权重，不以本实施例为限。

如图2所示，所述差分比较模块23连接于所述第一数模转换模块21及所述第二数模转换模块22的输出端，将所述第一数模转换模块21的输出信号Vxp与所述第二数模转换模块22的输出信号Vxn进行比较，输出第一比较结果D0。

具体地，作为示例，所述差分比较模块23的正相输入端连接所述第一数模转换模块21的输出端，反相输入端连接所述第二数模转换模块22的输出端，输出端连接所述数字逻辑控制模块26。在实际使用中，可根据需要调整输入信号与输入端极性的对应关系，能实现本发明的逻辑即可，不以本实施例为限。

如图2所示，所述第一校验比较模块24连接于所述第一数模转换模块21的输出端，并接收共模电压VCM，将所述第一数模转换模块21的输出信号Vxp与所述共模电压VCM比较，并输出第二比较结果D1。

具体地，作为示例，所述第一校验比较模块24的正相输入端连接所述第一数模转换模块21的输出端，反相输入端连接所述共模电压VCM，输出端连接所述数字逻辑控制模块26。在实际使用中，可根据需要调整输入信号与输入端极性的对应关系，能实现本发明的逻辑即可，不以本实施例为限。

如图2所示，所述第二校验比较模块25连接于所述第二数模转换模块22的输出端，并接收所述共模电压VCM，将所述第二数模转换模块25的输出信号Vxp与所述共模电压VCM比较，并输出第三比较结果D2。

具体地，作为示例，所述第二校验比较模块25的反相输入端连接所述第二数模转换模块22的输出端，正相输入端连接所述共模电压VCM，输出端连接所述数字逻辑控制模块26。在实际使用中，可根据需要调整输入信号与输入端极性的对应关系，能实现本发明的逻辑即可，不以本实施例为限。

如图2所示，所述数字逻辑控制模块26连接于所述差分比较模块23、所述第一校验比较模块24及所述第二校验比较模块25的输出端，基于所述第一比较结果D0、所述第二比较结果D1及所述第三比较结果D2产生转换结果Dout及控制所述第一数模转换模块及21所述第二数模转换模块22的开关切换信号。

具体地，所述数字逻辑控制模块26的结构不限，任意能实现逐次逼近模数转换控制的电路结构或软件代码均适用于本发明，在此不一一赘述。

如图3所示，作为本发明的另一种实现方式，所述逐次逼近型模数转换器2还包括共模电压产生模块27。所述共模电压产生模块27包括串联在参考电压VREF与参考地GND之间的第一电阻R1及第二电阻R2，所述第一电阻R1与所述第二电阻R2分压得到所述共模电压VCM；作为示例，所述第一电阻R1与所述第二电阻R2的阻值相等，即VCM=1/2*VREF。在实际使用中，可根据需要设置所述共模电压产生模块27的电路结构及分压的电压信号。

本发明采用一个差分比较模块寄两个校验比较模块得到三个比较结果，共同决定对应权重的比较结果。这里面主要利用的思想就是差分信号实际是由两个单端信号构成，也就是单端信号能部分表征差分信号，那么单端信号的转换结果也能部分表征差分信号的转换结果。

如图2-图3所示，本发明还提供一种逐次逼近型模数转换方法，基于所述逐次逼近型模数转换器2实现。所述逐次逼近型模数转换方法至少包括：

分别采样正相输入信号及反相输入信号并进行最高权重位转换，基于最高权重位的转换结果对第一数模转换模块及第二数模转换模块进行电荷重新分配并进行次高权重位转换，依次类推，基于上一权重位的转换结果对所述第一数模转换模块及所述第二数模转换模块进行电荷重新分配并转换得到对应权重位的转换结果；

其中，转换过程中，将所述第一数模转换模块输出端的正相信号与所述第二数模转换模块输出端的反相信号进行比较，得到第一比较结果；将所述正相信号与共模电压进行比较，得到第二比较结果；将所述反相信号与所述共模电压进行比较，得到第三比较结果；基于投票原则确定转换结果。作为示例，所述第一比较结果、所述第二比较结果及所述第三比较结果在完全建立时电平一致，在实际使用中，各比较结果在完全建立时对应的电平可根据需要设置，不以本实施例为限。

具体地，所述逐次逼近型模数转换方法进一步包括：满足所述正相信号大于所述反相信号、所述正相信号大于所述共模电压及所述反相信号小于所述共模电压中至少两个条件，则产生第一电平的转换结果；满足所述正相信号小于所述反相信号、所述正相信号小于所述共模电压及所述反相信号大于所述共模电压中至少两个条件，则产生第二电平的转换结果。作为示例，所述第一电平为高电平，所述第二电平为低电平；在实际使用中，可根据需要设置第一电平和第二电平，不以本实施例为限。

具体工作原理如下：

采样开关S导通，正相输入信号Vip及反相输入信号Vin被分别采样到数模转换模块中电容阵列的上极板；然后采样开关S断开，开始进入第一步最高值权重位（差分信号的符号位）转换。差分比较模块23开始比较，此时差分比较模块23输出的第一比较结果记为D0[1]；第一校验比较模块24及第二校验比较模块25也同步比较，此时由于最高权重位是符号位，对于正相输入信号Vip及反相输入信号Vin来说，根据差分信号定义其必然分布在VCM两边，要么Vip>VCM且Vin<VCM（对应Vi>0），要么Vin>VCM且Vip<Vin（对应Vi<0），因此，第一校验比较模块24及第二校验比较模块25的参考电压均为共模电压VCM；第一校验比较模块24的正相输入端输入了正相信号Vxp，负相输入端输入了共模电压VCM，即第一校验比较模块24对Vip和VCM的大小进行比较，同理，第二校验比较模块25的正相输入端输入了共模电压VCM，负相输入端输入了反相信号Vxn，即第二校验比较模块25对VCM和Vin的大小进行比较，此处记第一校验比较模块24输出的第二比较结果为D1[1]，第二校验比较模块25输出的第三比较结果为D2[1]。如果输入Vip-Vin>0，即Vi>0，Vip=VCM+Vi> VCM，Vin= VCM -Vi< VCM，假设各比较模块都正常工作且各信号建立完全，那么在本实施例中，D0[1]= D1[1]= D2[1]=1，很容易得到最高权重位的最终转换结果Dout[1]=1。反之，如果输入Vip-Vin<0，即Vi<0，Vip= VCM +Vi< VCM，Vin= VCM -Vi> VCM 假设各比较模块都正常工作且各信号建立完全，那么D0[1]= D1[1]= D2[1]=0，最高权重位的最终转换结果Dout[1]=0。需要说明的是，如果一旦D0、D1、D2三者之中有一个不相同的，那么最终转换结果Dout按照投票理论少数服从多数给出，即三者中只要有两个或者两个以上输出为1或0，最终转换结果Dout即为对应的1或0，此种操作可以避免比较模块的亚稳态或者随机误差导致的输出错误。

为了方便说明，假设第一步转换中最高位转换结果Dout[1]=1，即Vip – Vin=2Vi>0。开始第二步转换，数字逻辑控制模块26根据第一步的转换结果控制第一模数转换模块21中最高权重位电容的下极板由共模电压VCM向地GND放电，第二模数转换模块22中最高权重位电容的下极板由共模电压VCM向参考电压VREF充电，待建立后，开始第二次比较，差分比较模块23对应正相信号Vxp与反相信号Vxn的比较：Vxp-Vxn=(Vip-Vin) - [(VCM-0)*0.5-(VCM-VREF)*0.5]= (Vip-Vin)- VREF*0.5，即(Vip-Vin)和VREF/2比较；第一校验比较模块24对应的是正相信号Vxp=Vip-VREF/4与共模电压VCM的比较；第二校验比较模块25对应的是反相信号Vxn=Vin+VREF/4与共模电压VCM的比较，所述数字逻辑控制模块26会使得正相信号Vxp和反相信号Vxn始终是趋近共模电压VCM，因此，第一校验比较模块24及第二校验比较模块25的参考电压始终为共模电压VCM。由于最高权重位电容是一个非常大的电容，特别是在高精度SAR ADC中，因此其建立可能不完全，另外由于地GND和参考电压VREF对应的阻抗不一致，其建立的过程不完全相同，这就有可能导致差分结构的一端建立完全，而另外一端建立不完全，最终差分比较模块23、所述第一校验比较模块24及所述第二校验比较模块25三者输出不尽相同，依然根据上述投票原理决定第二步即次高位的最终转换结果Dout[2]。此种操作可以保证即便DAC权重电容上电压未完全建立，也可以输出正确的比较结果。其它权重位转换依次类推，最终得到各权重位对应的输出，在此不一一赘述。

需要说明的是，各比较结果对应的高低电平可根据需要设置（相应比较模块的输入信号与输入端极性的对应关系做调整），能识别两个比较信号之间的大小关系即可，不以本实施例为限。

根据上述原理，可以看到，本发明提出的方法可以允许比较模块在数模转换电压建立不完全时去执行转换，即达到了压缩转换时间的目的，提高了转换速度，同时可以抑制单个比较模块本身的随机误差和亚稳态，也达到了提高转换精度的效果。

综上所述，本发明提供一种逐次逼近型模数转换器及转换方法，包括：第一数模转换模块、第二数模转换模块、差分比较模块、第一校验比较模块、第二校验比较模块及数字逻辑控制模块；所述第一数模转换模块与所述第二数模转换模块分别接收正相输入信号及反相输入信号，并进行数模转换；所述差分比较模块连接于所述第一数模转换模块及所述第二数模转换模块的输出端，将所述第一数模转换模块的输出信号与所述第二数模转换模块的输出信号进行比较，输出第一比较结果；所述第一校验比较模块连接于所述第一数模转换模块的输出端，并接收共模电压，将所述第一数模转换模块的输出信号与所述共模电压比较，并输出第二比较结果；所述第二校验比较模块连接于所述第二数模转换模块的输出端，并接收所述共模电压，将所述第二数模转换模块的输出信号与所述共模电压比较，并输出第三比较结果；所述数字逻辑控制模块连接于所述差分比较模块、所述第一校验比较模块及所述第二校验比较模块的输出端，基于所述第一比较结果、所述第二比较结果及所述第三比较结果产生转换结果及控制所述第一数模转换模块及所述第二数模转换模块的开关切换信号。本发明的逐次逼近型模数转换器及转换方法设置两个校验比较器，利用两个单端信号构成差分信号，单端信号可以部分表征差分向信号的这一思想，解决高速高精度逐次逼近型模数转换器设计中遇到的数模转换单元的参考电压建立不完全导致比较器输出错误，最终影响精度的问题。本发明的逐次逼近型模数转换器及转换方法允许比较器在数模转换单元电压建立不完全时去转换，即达到了压缩转换时间的目的，提高了转换速度；同时可以抑制单个比较器本身的随机误差和亚稳态，也达到了提高转换精度的效果。本发明的逐次逼近型模数转换器及转换方法以一个容易实现的方式解决了设计中难以解决的问题，在实际工程设计中有极大的应用价值。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种逐次逼近型模数转换器，其特征在于，所述逐次逼近型模数转换器至少包括：

第一数模转换模块、第二数模转换模块、差分比较模块、第一校验比较模块、第二校验比较模块及数字逻辑控制模块；

所述第一数模转换模块与所述第二数模转换模块分别接收正相输入信号及反相输入信号，并进行数模转换；

所述差分比较模块连接于所述第一数模转换模块及所述第二数模转换模块的输出端，将所述第一数模转换模块的输出信号与所述第二数模转换模块的输出信号进行比较，输出第一比较结果；

所述第一校验比较模块连接于所述第一数模转换模块的输出端，并接收共模电压，将所述第一数模转换模块的输出信号与所述共模电压比较，并输出第二比较结果；

所述第二校验比较模块连接于所述第二数模转换模块的输出端，并接收所述共模电压，将所述第二数模转换模块的输出信号与所述共模电压比较，并输出第三比较结果；

所述数字逻辑控制模块连接于所述差分比较模块、所述第一校验比较模块及所述第二校验比较模块的输出端，基于所述第一比较结果、所述第二比较结果及所述第三比较结果产生转换结果及控制所述第一数模转换模块及所述第二数模转换模块的开关切换信号。

2.根据权利要求1所述的逐次逼近型模数转换器，其特征在于：所述第一数模转换模块及所述第二数模转换模块均包括采样单元及电容阵列；所述采样单元接收对应输入信号，并对输入信号进行采样；所述电容阵列连接所述采样单元的输出端，并接收所述开关切换信号，基于所述开关切换信号进行电荷重新分配。

3.根据权利要求2所述的逐次逼近型模数转换器，其特征在于：所述采样单元包括一采样开关，所述采样开关的一端接收对应输入信号，另一端连接所述电容阵列。

4.根据权利要求2或3所述的逐次逼近型模数转换器，其特征在于：所述电容阵列包括第一电容及n个权重位电容；所述第一电容的上极板连接于所述采样单元的输出端，下极板接参考地；各权重位电容的上极板连接于所述采样单元的输出端，下极板分别通过切换开关连接共模电压、参考电压或参考地；各权重位电容的权重从高到低以0.5的等比系数依次递减。

5.根据权利要求4所述的逐次逼近型模数转换器，其特征在于：所述逐次逼近型模数转换器还包括共模电压产生模块；所述共模电压产生模块包括串联在参考电压与参考地之间的第一电阻及第二电阻，所述第一电阻与所述第二电阻分压得到所述共模电压。

6.根据权利要求1所述的逐次逼近型模数转换器，其特征在于：所述第一校验比较模块的正相输入端连接所述第一数模转换模块的输出端，反相输入端连接所述共模电压。

7.根据权利要求1或6所述的逐次逼近型模数转换器，其特征在于：所述第二校验比较模块的反相输入端连接所述第二数模转换模块的输出端，正相输入端连接所述共模电压。

8.一种逐次逼近型模数转换方法，基于权利要求1-7任意一项所述的逐次逼近型模数转换器实现，其特征在于，所述逐次逼近型模数转换方法至少包括：

分别采样正相输入信号及反相输入信号并进行最高权重位转换，基于最高权重位的转换结果对第一数模转换模块及第二数模转换模块进行电荷重新分配并进行次高权重位转换，依次类推，基于上一权重位的转换结果对所述第一数模转换模块及所述第二数模转换模块进行电荷重新分配并转换得到对应权重位的转换结果；

其中，转换过程中，将所述第一数模转换模块输出端的正相信号与所述第二数模转换模块输出端的反相信号进行比较，得到第一比较结果；将所述正相信号与共模电压进行比较，得到第二比较结果；将所述反相信号与所述共模电压进行比较，得到第三比较结果；基于投票原则确定转换结果。

9.根据权利要求8所述的逐次逼近型模数转换方法，其特征在于：所述逐次逼近型模数转换方法进一步包括：满足所述正相信号大于所述反相信号、所述正相信号大于所述共模电压及所述反相信号小于所述共模电压中至少两个条件，则产生第一电平的转换结果；满足所述正相信号小于所述反相信号、所述正相信号小于所述共模电压及所述反相信号大于所述共模电压中至少两个条件，则产生第二电平的转换结果。

10.根据权利要求9所述的逐次逼近型模数转换方法，其特征在于：所述第一电平为高电平，所述第二电平为低电平。

Images