CN114204939A - 失调电压校正电路及失调电压校正方法 - Google Patents

失调电压校正电路及失调电压校正方法 Download PDF

Info

Publication number
CN114204939A
CN114204939A CN202010910741.9A CN202010910741A CN114204939A CN 114204939 A CN114204939 A CN 114204939A CN 202010910741 A CN202010910741 A CN 202010910741A CN 114204939 A CN114204939 A CN 114204939A
Authority
CN
China
Prior art keywords
signal
data
offset
mos tube
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010910741.9A
Other languages
English (en)
Inventor
张志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010910741.9A priority Critical patent/CN114204939A/zh
Priority to PCT/CN2021/103166 priority patent/WO2022048276A1/zh
Priority to EP21863344.4A priority patent/EP4181399A4/en
Priority to US17/647,901 priority patent/US11349467B2/en
Publication of CN114204939A publication Critical patent/CN114204939A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45995—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45291—Indexing scheme relating to differential amplifiers the active amplifying circuit [AAC] comprising balancing means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45368—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their sources only, e.g. in a cascode dif amp, only those forming the composite common source transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明实施例提供一种失调电压校正电路及失调电压校正方法，其中，失调电压校正电路包括：数据获取模块，用于接收数据信号和基准信号，并根据基准信号和失调数据信号的比较结果获取数据指示信号，失调数据信号为叠加失调信号后的数据信号；修调使能模块，用于接收数据信号、基准信号、数据指示信号以及使能信号；若使能信号为高电平，则根据数据信号和基准信号的比较结果，获取理论指示信号，并基于理论指示信号与数据指示信号的比较结果，生成使能标识信号；失调校正模块，用于基于使能标识信号抵消失调信号；通过在运算放大器的输入级抵消输入失调电压，从而保证信号传输的准确性。

Description

失调电压校正电路及失调电压校正方法
技术领域
本发明涉及半导体电路设计领域，特别涉及一种失调电压校正电路及失调电压校正方法。
背景技术
存储器在信号的传输过程中，广泛应用了各种运算放大器，运算放大器是一个基本的模拟电路功能模块，被非常广泛的应用，然而，运算放大器的输入级会引入失调电压。
由输入的模拟信号通过运算放大器进行信号转换得到数字信号的过程中，由于运算放大器的输入失调电压，可能存在对模拟信号进行误转换的过程，这一过程严重影响了信号传输的准确性，从而严重影响了存储器的使用。
发明内容
本发明实施例提供一种失调电压校正电路及失调电压校正方法，通过在运算放大器的输入级抵消输入失调电压，从而保证信号传输的准确性。
为解决上述技术问题，本发明的实施例提供了一种失调电压校正电路，包括：数据获取模块，用于接收数据信号和基准信号，并根据基准信号和失调数据信号的比较结果获取数据指示信号，失调数据信号为叠加失调信号后的数据信号；修调使能模块，用于接收数据信号、基准信号、数据指示信号以及使能信号；若使能信号为高电平，则根据数据信号和基准信号的比较结果，获取理论指示信号，并基于理论指示信号与数据指示信号的比较结果，生成使能标识信号；失调校正模块，用于基于使能标识信号抵消失调信号。
与现有技术相比，通过使能信号开启修调使能模块，修调使能模块基于理论指示信号和数据指示信号的比较结果生成使能标识信号，失调校正模块基于使能标识信号抵消数据获取模块中产生的失调信号，从而保证数据指示信号与理论指示信号一致，从而避免了由于失调信号造成的获取的数据指示信号的误差。
另外，数据获取模块包括：数据接收单元，具有第一输入端和第二输入端，第一输入端用于接收数据信号，第二输入端用于接收基准信号；数据比较单元，输入端连接数据接收单元的输出端，用于比较基准信号和叠加失调信号后的数据信号，获取数据指示信号。
另外，数据接收单元至少包括接收差分放大电路，用于对接收的数据信号和基准信号进行放大。通过差分放大电路来接收数据信号和基准信号，使得失调电压校正电路的应用范围广。
另外，接收差分放大电路包括：第一差分MOS管和第二差分MOS管；第一差分MOS管的栅极用于接收数据信号，第一差分MOS管的源极用于连接第一负载；第二差分MOS管的栅极用于接收基准信号，第二差分MOS管的源极用于连接第二负载；第一差分MOS管的漏极与第二差分MOS管的漏极连接同一电流源，使得第一差分MOS管与第二差分MOS管构成差分对。
另外，第一负载和第二负载采用同一负载电路。
另外，数据比较单元包括比较器。
另外，修调使能模块包括：接收单元，用于接收数据信号、基准信号、数据指示信号和使能信号；判断单元，用于判断使能信号是否为高电平，当使能信号为高电平，导通第一比较单元和第二比较单元；第一比较单元，用于比较数据信号和基准信号，并基于数据信号和基准信号的比较结果，获取理论指示信号；第二比较单元，用于比较理论指示信号和数据指示信号，并基于理论指示信号和数据指示信号的比较结果，生成使能标识信号。
另外，失调校正模块包括：控制单元，用于接收使能标识信号，并基于使能标识信号生成相应的控制信号；校正单元，基于控制信号，改变内部晶体管阵列的导通情况，以抵消失调信号。
另外，校正单元包括：与第二差分MOS管并联的校正MOS管阵列；校正MOS管阵列包括：并列的N个支路的校正MOS管；N个支路的校正MOS管的宽长比按照2的指数关系成倍增加，且N个支路的MOS管的等效宽长比之和小于第二差分MOS管；N为大于等于1的自然数。通过并联的校正MOS管阵列，以改变用于接收基准信号的MOS管的等效宽长比，从而在基准信号上施加一个调整信号，从而抵消因失调信号带来的误差影响。
另外，校正MOS管阵列还包括：每个支路上与校正MOS管串联的开关MOS管；校正MOS管的漏极与第二差分MOS管的漏极相连，校正MOS管的源极与开关MOS管的漏极相连，开关MOS管的源极与第二差分MOS管的源极相连；开关MOS管用于根据控制信号，判断是否导通所在支路。本发明实施例给出的一种具体校正MOS管阵列的工作模式。
本发明实施例还提供了一种失调电压校正方法，应用于存储器，包括：接收数据信号和基准信号；基于基准信号和失调数据信号的比较结果，获取数据指示信号，失调数据信号为叠加失调信号后的数据信号；获取使能信号，当使能信号为高电平，基于数据信号和基准信号的比较结果，获取理论指示信号；基于数据指示信号和理论指示信号的比较结果，生成使能标识信号；基于使能标识信号，抵消失调信号。
另外，基于使能标识信号，抵消失调信号，包括：判断使能标识信号的状态；若使能标识信号为高电平，则根据使能标识信号，生成相应的控制信号；若使能标识信号为低电平，则不生成控制信号；根据控制信号，调整失调校正模块，以抵消失调信号。
另外，根据控制信号，调整失调校正模块，以抵消失调信号，包括：基于控制信号，获取校正MOS管阵列中各个MOS管的目标通断状态；获取校正MOS管阵列中各个MOS管的实际通断状态；基于目标通断状态，调整实际通断状态。
相比于现有技术而言，通过使能信号开启失调电压校正方法，基于理论指示信号和数据指示信号的比较结果生成使能标识信号，基于使能标识信号抵消产生的失调信号，从而保证数据指示信号与理论指示信号一致，从而避免了由于失调信号造成的获取的数据指示信号的误差。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1为本发明第一实施例提供的失调电压校正电路的模拟结构示意图；
图2为本发明第一实施例提供的数据获取模块的具体结构示意图；
图3为本发明第一实施例提供的数据接收单元的具体结构示意图；
图4为本发明第一实施例提供的校正MOS管阵列的结构示意图；
图5为本发明第一实施例提供的校正时序的结构示意图；
图6为本发明第二实施例提供的失调电压校正方法的流程示意图。
具体实施方式
目前，由输入的模拟信号通过运算放大器进行信号转换得到数字信号的过程中，由于运算放大器的输入失调电压，可能存在对模拟信号进行误转换的过程，这一过程严重影响了信号传输的准确性，从而严重影响了存储器的使用。
为解决上述问题，本发明第一实施例提供了一种失调电压校正电路，包括：数据获取模块，用于接收数据信号和基准信号，并根据基准信号和失调数据信号的比较结果获取数据指示信号，失调数据信号为叠加失调信号后的数据信号；修调使能模块，用于接收数据信号、基准信号、数据指示信号以及使能信号；若使能信号为高电平，则根据数据信号和基准信号的比较结果，获取理论指示信号，并基于理论指示信号与数据指示信号的比较结果，生成使能标识信号；失调校正模块，用于基于使能标识信号抵消失调信号。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1为本实施例提供的失调电压校正电路对应的模拟结构示意图，下面结合图1对本实施例提供的失调电压校正电路进行具体说明。
参考图1，失调电压校正电路100，包括：数据获取模块101、修调使能模块102和失调校正模块103。
数据获取模块101，用于接收数据信号和基准信号，并根据基准信号和失调数据信号的比较结果，获取数据指示信号，所述失调数据信号为叠加失调信号后的数据信号。
修调使能模块102，用于接收数据信号、基准信号、数据指示信号以及使能信号；若使能信号为高电平，则根据数据信号和基准信号的比较结果，获取理论指示信号，并基于理论指示信号与数据指示信号的比较结果，生成使能标识信号。
失调校正模块103，用于基于使能标识信号抵消数据获取模块101中产生的失调信号。
具体地，数据获取模块101包括数据接收单元111和数据比较单元121。
数据接收单元111，具有第一输入端和第二输入端，第一输入端用于接收数据信号，第二输入端用于接收基准信号。
数据比较单元121，输入端连接数据接收单元111的输出端，用于比较基准信号和叠加失调信号后的数据信号，获取数据指示信号。
具体地，参考图2，数据接收单元111为一放大器，数据接收单元121为一比较器；数据接收单元111的第一输入端用于接收数据信号，即正输入端用于接收数据信号，数据信号即DQ信号，且DQ信号为连续的模拟信号；数据接收单元121的第二输入端用于接收基准信号，即负输入端用于接收基准信号，基准信号即VREFDQ信号，且VREFDQ信号为连续的模拟信号。数据接收单元111对接收到的DQ信号和VREFDQ信号进行放大后输入到数据比较单元121中，数据接收单元121对接收到的信号进行比较获取数据指示信号。
具体地，若DQ信号小于VREFDQ信号，数据比较单元121获取的数据指示信号为低电平，即DQ_int信号为低电平；若DQ信号大于VREFDQ信号，数据比较单元121获取的数据指示信号为高电平，即DQ_int信号为高电平。
在数据接收单元111接收数据信号和基准信号的过程中，会引入失调信号叠加在数据信号上，叠加失调信号后的数据信号会导致数据信号的结果偏大或者偏小，导致原本大于基准信号的数据信号变小，或原本小于基准信号的数据信号变大，从而导致获取的数据指示信号错误。
需要说明的是，上述以数据接收单元111为放大器和数据比较单元121为比较器，是本实施例提供的一种数据接收单元111和数据比较单元121的实现方式，并不构成对本实施例的限定。
在本实施例中，数据接收单元111至少包括接收差分放大电路，用于对接收的数据信号和基准信号进行放大。通过差分放大电路来接收数据信号和基准信号，使得失调电压校正电路的应用范围广。
参考图3，接收差分放大电路包括第一差分MOS管305和第二差分MOS管304，第一差分MOS管305的栅极用于接收数据信号，第一差分MOS管305的源极用于连接第一负载302，第二差分MOS管304的栅极用于接收基准信号，第二差分MOS管的源极用于连接第二负载301；第一差分MOS管305的漏极和第二差分MOS管304的漏极连接同一电流源303，使得第一差分MOS管305和第二差分MOS管304构成差分对。
在一个例子中，第一负载302和第二负载301可以采用同一负载电路。
第二差分MOS管304并联有校正MOS管校正电路，校正电路包括校正开关MOS管306和校正MOS管307，校正MOS管307的宽长比小于第二差分MOS管304的宽长比，用于改变第二差分MOS管304的等效宽长比，从而改变对基准信号的放大效果，以抵消失调信号。
继续参考图1，修调使能模块102包括：接收单元112、判断单元122、第一比较单元132和第二比较单元142。
接收单元112，用于接收数据信号、基准信号、数据指示信号和使能信号。
使能信号基于ZQCL(ZQ Calibration Long)命令产生，ZQCL命令为ZQ校准中用于系统上电初始化和器件复位的存储器内部命令，即本实施例中失调电压校正电路是基于内部命令工作，具有稳定的工作环境和安全性。
判断单元122，用于判断使能信号是否为高电平，当使能信号为高电平时，导通第一比较单元132和第二比较单元142。
即修调使能模块102是基于使能信号工作的，当使能信号为高电平时，导通第一比较单元132和第二比较单元142，修调使能模块102开始工作；当使能信号为低电平时，关断第一比较单元132和第二比较单元142，修调使能模块102停止工作。
第一比较单元132，用于比较数据信号和基准信号，并基于数据信号和基准信号的比较结果，获取理论指示信号。
第二比较单元142，用于比较理论指示信号和数据指示信号，并基于理论指示信号和数据指示信号的比较结果，生成使能标识信号。
具体地，当理论指示信号和数据指示信号相同时，即引入失调电压后对获取的数据指示信号并无太大影响，此时产生的使能标识信号为低电平；当理论指示信号和数据指示信号不同时，即引入失调电压后对获取的数据指示信号产生了较大影响，此时产生的使能标识信号为高电平。
继续参考图1，失调校正模块103包括：控制单元113和校正单元123。
控制单元113，用于接收使能标识信号，并基于使能标识信号生成相应的控制信号。
校正单元123，基于控制信号，改变内部晶体管阵列的导通情况，以抵消数据获取模块101中产生的失调信号。
具体地，在本实施例中，参考图4，校正单元123包括：与第二差分MOS管并联的校正MOS管阵列。
校正MOS管阵列包括并列的N个支路的校正MOS管，N个支路的校正MOS管的宽长比按照2的指数关系成倍增加，N个支路的MOS管的等效宽长比之后小于第二差分MOS管304，N为大于等于1的自然数。
具体地，若第1个支路的校正MOS管407宽长比为m，第2个支路的校正MOS管417的宽长比为2m，第3个支路的校正MOS管427的宽长比为4m，第N个支路的校正MOS管子437的宽长比为2N-1m。此时N个支路的校正MOS管的等效宽长比之和为(2N-1)m小于第二差分MOS管304的宽长比，从而基于设置的阵列支路数N以确定m的数值大小。
在本实施例中，校正MOS管阵列还包括：每个支路上与校正MOS管串联的开关MOS管；校正MOS管的漏极与第二差分MOS管的漏极相连，校正MOS管的源极与开关MOS管的源极相连，开关MOS管的源极与第二差分MOS管的源极相连。
在一个例子中，参考图4，校正MOS管阵列的第1个支路上的校正MOS管407连接第一开关MOS管406；校正MOS管阵列的第2个支路上的校正MOS管417连接第二开关MOS管416；校正MOS管阵列的第3个支路上的校正MOS管427连接第三开关MOS管426；校正MOS管阵列的第N个支路上的校正MOS管437连接第N开关MOS管436。开关MOS管用于根据控制信号，判断是否导通所在支路，从而改变第二差分MOS管304的等效宽长比，从而相应放大接收的基准信号，以抵消失调信号。
具体地，控制信号即图2和图3中所示的Code<N:0>，Code<N:0>是一个N位的二进制数，参考图4，Code<N>表示控制信号Code<N:0>中的第N位二进制数，1代表高电平，0代表低电平，高电平用于导通相应的校正MOS管阵列的支路，低电平用于关断相应的校正MOS管阵列的支路。在一个例子中，以4条支路的信号Code<4:0>进行说明，例如Code<4:0>为1110，即Code<0>＝0、Code<1>＝1、Code<2>＝1、Code<3>＝1；相应导通校正MOS管的第2支路、第3支路和第4支路，并关断校正MOS管阵列的第1支路。
参考图5，当接收到ZQCL命令后，经过一个时钟延时，基于ZQCL命令开启的DQ_BFenable信号和enable信号由低电平跳变到高电平，enable信号用于控制修调使能模块102工作，DQ_BF enable信号用于控制失调校正模块103工作，直到DQ_BF enable信号和enable信号由高电平跳变为低电平，校正停止；从接收到ZQCL命令，直到校正停止的这一段时间为ZQCL命令控制的校正时间TZQoper。
与现有技术相比，通过使能信号开启修调使能模块，修调使能模块基于理论指示信号和数据指示信号的比较结果生成使能标识信号，失调校正模块基于使能标识信号抵消数据获取模块中产生的失调信号，从而保证数据指示信号与理论指示信号一致，从而避免了由于失调信号造成的获取的数据指示信号的误差。
值得一提的是，本实施例中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施例中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
本发明第二实施例涉及一种失调电压校正方法。
图6为本实施例提供的失调电压校正方法对应的流程示意图，以下将结合图6对本实施例提供的失调电压校正方法进行详细说明，与第一实施例相同或相应的部分，以下将不做详细赘述。
参考图6，失调电压校正方法，包括以下步骤：
步骤501，接收数据信号和基准信号。
数据信号即数据获取模块接收的实际DQ信号，实际DQ信号为连续的模拟信号。基准信号即VREFDQ信号，基准信号用于与实际DQ信号进行对比，从而获取一个用于表征高低电平的信号，从而控制存储器的相应功能。
步骤502，获取数据指示信号。
具体地，基于基准信号和失调数据信号的比较结果，获取数据指示信号，失调数据信号为叠加失调信号后的数据信号。若基准信号大于叠加失调信号后的数据信号，则获取的数据指示信号为低电平，即DQ_int信号为低电平；若基准信号小于叠加失调信号后的数据信号，则获取的数据指示信号为高电平，即DQ_int信号为高电平。
步骤503，获取使能信号，并判断使能信号是否为高电平。
具体地，获取使能信号，若使能信号为高电平，则开启执行失调信号的校正，即进入步骤504；若使能信号为低电平，则不执行失调信号的校正，即进入结束步骤。
使能信号基于ZQCL(ZQ Calibration Long)命令产生，ZQCL命令为ZQ校准中用于系统上电初始化和器件复位的存储器内部命令，即本实施例中失调电压校正电路是基于内部命令工作的，具有稳定的工作环境和安全性。
步骤504，获取理论指示信号。
具体地，基于数据信号和基准信号的比较结果，获取理论指示信号。若基准信号大于数据信号，则获取的理论指示信号为低电平；若基准信号小于数据信号，则获取的理论指示信号为高电平。
步骤505，生成使能标识信号。
具体地，基于数据指示信号和理论指示信号的比较结果，生成使能标识信号。当理论指示信号和数据指示信号相同时，即引入失调电压后对获取的数据指示信号并无太大影响，此时产生的使能标识信号为低电平；当理论指示信号和数据指示信号不同时，即引入失调电压后对获取的数据指示信号产生了较大影响，此时产生的使能标识信号为高电平。
步骤506，补偿数据信号中叠加的失调信号。
具体地，基于使能标识信号，抵消数据信号中叠加的失调信号。
更具体地，判断使能标识信号的状态，若使能标识信号为高电平，则根据使能标识信号生成相应的控制信号；若使能标识信号低电平，则不生成控制信号。根据控制信号，调整失调校正模块，以抵消失调信号。
在一个例子中，调整失调校正模块的方法包括：基于控制信号，获取校正MOS管阵列中各个MOS管的目标通断状态；获取校正MOS管阵列中各个MOS管的实际通断状态；基于所示目标通断状态，调整实际通断状态；通过改变基准信号，以抵消数据信号中叠加的失调信号。
相比于现有技术而言，通过使能信号开启失调电压校正方法，基于理论指示信号和数据指示信号的比较结果生成使能标识信号，基于使能标识信号抵消产生的失调信号，从而保证数据指示信号与理论指示信号一致，从而避免了由于失调信号造成的获取的数据指示信号的误差。
上面各种步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其流程的核心设计都在该专利的保护范围内。
由于第一实施例与本实施例相互对应，因此本实施例可与第一实施例互相配合实施。第一实施例中提到的相关技术细节在本实施例中依然有效，在第一实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在第一实施例中。
本领域的普通技术人员可以理解，上述各实施例是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (13)

1.一种失调电压校正电路，其特征在于，包括：
数据获取模块，用于接收数据信号和基准信号，并根据所述基准信号和失调数据信号的比较结果获取数据指示信号，所述失调数据信号为叠加失调信号后的数据信号；
修调使能模块，用于接收所述数据信号、所述基准信号、所述数据指示信号以及使能信号；若所述使能信号为高电平，则根据所述数据信号和所述基准信号的比较结果，获取理论指示信号，并基于所述理论指示信号与所述数据指示信号的比较结果，生成使能标识信号；
失调校正模块，用于基于所述使能标识信号抵消所述失调信号。
2.根据权利要求1所述的失调电压校正电路，其特征在于，所述数据获取模块包括：
数据接收单元，具有第一输入端和第二输入端，所述第一输入端用于接收所述数据信号，所述第二输入端用于接收所述基准信号；
数据比较单元，输入端连接所述数据接收单元的输出端，用于比较所述基准信号和叠加失调信号后的所述数据信号，获取所述数据指示信号。
3.根据权利要求2所述的失调电压校正电路，其特征在于，所述数据接收单元至少包括接收差分放大电路，用于对接收的所述数据信号和所述基准信号进行放大。
4.根据权利要求3所述的失调电压校正电路，其特征在于，所述接收差分放大电路包括：第一差分MOS管和第二差分MOS管；
所述第一差分MOS管的栅极用于接收所述数据信号，所述第一差分MOS管的源极用于连接第一负载；所述第二差分MOS管的栅极用于接收所述基准信号，所述第二差分MOS管的源极用于连接第二负载；
所述第一差分MOS管的漏极与所述第二差分MOS管的漏极连接同一电流源，使得所述第一差分MOS管与所述第二差分MOS管构成差分对。
5.根据权利要求4所述的失调电压校正电路，其特征在于，所述第一负载和所述第二负载采用同一负载电路。
6.根据权利要求2所述的失调电压校正电路，其特征在于，所述数据比较单元包括比较器。
7.根据权利要求1所述的失调电压校正电路，其特征在于，所述修调使能模块包括：
接收单元，用于接收所述数据信号、所述基准信号、所述数据指示信号和所述使能信号；
判断单元，用于判断所述使能信号是否为高电平，当所述使能信号为高电平，导通第一比较单元和第二比较单元；
所述第一比较单元，用于比较所述数据信号和所述基准信号，并基于所述数据信号和所述基准信号的比较结果，获取所述理论指示信号；
所述第二比较单元，用于比较所述理论指示信号和所述数据指示信号，并基于所述理论指示信号和所述数据指示信号的比较结果，生成所述使能标识信号。
8.根据权利要求4所述的失调电压校正电路，其特征在于，所述失调校正模块包括：
控制单元，用于接收所述使能标识信号，并基于所述使能标识信号生成相应的控制信号；
校正单元，基于所述控制信号，改变内部晶体管阵列的导通情况，以抵消所述失调信号。
9.根据权利要求8所述的失调电压校正电路，其特征在于，所述校正单元包括：与所述第二差分MOS管并联的校正MOS管阵列；
所述校正MOS管阵列包括：并列的N个支路的校正MOS管；
所述N个支路的校正MOS管的宽长比按照2的指数关系成倍增加，且所述N个支路的MOS管的等效宽长比之和小于所述第二差分MOS管；
所述N为大于等于1的自然数。
10.根据权利要求9所述的失调电压校正电路，其特征在于，所述校正MOS管阵列还包括：每个支路上与所述校正MOS管串联的开关MOS管；
所述校正MOS管的漏极与所述第二差分MOS管的漏极相连，所述校正MOS管的源极与所述开关MOS管的漏极相连，所述开关MOS管的源极与所述第二差分MOS管的源极相连；
所述开关MOS管用于根据所述控制信号，判断是否导通所在支路。
11.一种失调电压校正方法，应用于存储器，其特征在于，包括：
接收数据信号和基准信号；
基于所述基准信号和失调数据信号的比较结果，获取数据指示信号，所述失调数据信号为叠加失调信号后的数据信号；
获取使能信号，当所述使能信号为高电平，基于所述数据信号和所述基准信号的比较结果，获取理论指示信号；
基于所述数据指示信号和所述理论指示信号的比较结果，生成使能标识信号；
基于所述使能标识信号，抵消所述失调信号。
12.根据权利要求11所述的失调电压校正方法，其特征在于，所述基于所述使能标识信号，抵消所述失调信号，包括：
判断所述使能标识信号的状态；
若所述使能标识信号为高电平，则根据所述使能标识信号，生成相应的控制信号；若所述使能标识信号为低电平，则不生成控制信号；
根据所述控制信号，调整失调校正模块，以抵消所述失调信号。
13.根据权利要求12所述的失调电压校正方法，其特征在于，所述根据所述控制信号，调整失调校正模块，以抵消所述失调信号，包括：
基于所述控制信号，获取校正MOS管阵列中各个MOS管的目标通断状态；
获取所述校正MOS管阵列中各个MOS管的实际通断状态；
基于所述目标通断状态，调整所述实际通断状态。
CN202010910741.9A 2020-09-02 2020-09-02 失调电压校正电路及失调电压校正方法 Pending CN114204939A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010910741.9A CN114204939A (zh) 2020-09-02 2020-09-02 失调电压校正电路及失调电压校正方法
PCT/CN2021/103166 WO2022048276A1 (zh) 2020-09-02 2021-06-29 失调电压校正电路及失调电压校正方法
EP21863344.4A EP4181399A4 (en) 2020-09-02 2021-06-29 OFFSET VOLTAGE CORRECTION CIRCUIT AND OFFSET VOLTAGE CORRECTION METHOD
US17/647,901 US11349467B2 (en) 2020-09-02 2022-01-13 Offset voltage correction circuit and offset voltage correction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010910741.9A CN114204939A (zh) 2020-09-02 2020-09-02 失调电压校正电路及失调电压校正方法

Publications (1)

Publication Number Publication Date
CN114204939A true CN114204939A (zh) 2022-03-18

Family

ID=80491601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010910741.9A Pending CN114204939A (zh) 2020-09-02 2020-09-02 失调电压校正电路及失调电压校正方法

Country Status (4)

Country Link
US (1) US11349467B2 (zh)
EP (1) EP4181399A4 (zh)
CN (1) CN114204939A (zh)
WO (1) WO2022048276A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862225B2 (en) 2021-05-20 2024-01-02 Changxin Memory Technologies, Inc. Comparison circuit and memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101562898B1 (ko) * 2008-12-31 2015-10-23 주식회사 동부하이텍 Ｏｐ 앰프
JP5982510B2 (ja) * 2015-02-09 2016-08-31 力晶科技股▲ふん▼有限公司 電圧発生回路、レギュレータ回路、半導体記憶装置及び半導体装置
US9571115B1 (en) * 2015-11-13 2017-02-14 International Business Machines Corporation Analog to digital converter with high precision offset calibrated integrating comparators
CN205945656U (zh) 2016-08-30 2017-02-08 厦门安斯通微电子技术有限公司 一种失调自校正运放电路
CN108011635B (zh) * 2016-10-31 2020-12-08 深圳市中兴微电子技术有限公司 一种动态比较器及其失调校准的方法
CN108494371B (zh) * 2018-07-04 2024-08-02 珠海一微半导体股份有限公司 一种放大器输入失调电压的自动校正电路及校正方法
CN110138386B (zh) 2019-04-30 2020-12-25 厦门大学 一种比较器失调漂移后台校正电路和方法
CN110149117A (zh) * 2019-07-05 2019-08-20 成都博思微科技有限公司 一种自校准比较器失调电压消除电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862225B2 (en) 2021-05-20 2024-01-02 Changxin Memory Technologies, Inc. Comparison circuit and memory

Also Published As

Publication number Publication date
WO2022048276A1 (zh) 2022-03-10
EP4181399A1 (en) 2023-05-17
US20220140824A1 (en) 2022-05-05
US11349467B2 (en) 2022-05-31
EP4181399A4 (en) 2024-01-17

Similar Documents

Publication Publication Date Title
US8644085B2 (en) Duty cycle distortion correction
US7501870B2 (en) Duty cycle correction circuit and duty cycle correction method
US8344927B2 (en) Analog digital converting device and reference voltage controlling method thereof
US7352307B2 (en) Comparator chain offset reduction
CN100517974C (zh) 用于a/d转换器的比较器偏移校准方法和系统
US9087567B2 (en) Method and apparatus for amplifier offset calibration
CN108462492B (zh) 一种sar_adc系统失调电压的校正电路及校正方法
CN114204939A (zh) 失调电压校正电路及失调电压校正方法
CN110518929B (zh) 射频接收电路直流失调校准方法、电子设备、介质及装置
US20050225470A1 (en) Digitally self-calibrating pipeline adc and controlling method thereof
CN109490839B (zh) 一种温度反馈相位校正电路及方法
US9413568B2 (en) Method and apparatus for calibrating an input interface
JP2001223600A (ja) 無線受信機およびその受信レベル表示方法
JP2005318582A (ja) パイプラインａｄｃ較正方法およびその装置
JP2011125005A (ja) 信号発生装置および試験装置
CN115189657A (zh) 一种失调电压校准电路及校准方法
KR102244196B1 (ko) Adc 모듈의 오차를 보정하는 방법 및 그 전자 장치
CN114826206B (zh) 一种移相器相位校准电路及其校准方法
JP2000206212A (ja) 半導体試験方法および半導体試験装置
CN117240315B (zh) 直流失调消除电路及系统
US11296697B1 (en) On-die termination circuit, operating method thereof, and semiconductor system
US20240146324A1 (en) Offset calibration for an analog front-end system variable-gain amplifier
CN116800266A (zh) 流水线模数转换器的失调校正方法、装置、设备及介质
CN110166050B (zh) 数字背景式校正电路
US20220375506A1 (en) Comparison circuit and memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination