CN114187945A - 用于写入数据的电阻式存储器装置及其操作方法 - Google Patents

用于写入数据的电阻式存储器装置及其操作方法 Download PDF

Info

Publication number
CN114187945A
CN114187945A CN202110861245.3A CN202110861245A CN114187945A CN 114187945 A CN114187945 A CN 114187945A CN 202110861245 A CN202110861245 A CN 202110861245A CN 114187945 A CN114187945 A CN 114187945A
Authority
CN
China
Prior art keywords
resistive memory
voltage
target data
write
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110861245.3A
Other languages
English (en)
Inventor
金灿景
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114187945A publication Critical patent/CN114187945A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

提供了用于写入数据的电阻式存储器装置及其操作方法。所述电阻式存储器装置包括：电阻式单元，连接在第一位线与第一源极线之间；参考单元，包括参考电阻器，并且连接在第二位线与第二源极线之间；以及写入驱动器，可切换地连接到第一位线或第一源极线，可切换地连接到第二位线或第二源极线。写入驱动器包括比较器，比较器被配置为：通过将第一源极线的电压与第二源极线的电压进行比较或将第一位线的电压与第二位线的电压进行比较来将已写入电阻式单元中的先前数据与目标数据进行比较，并且在将先前数据与目标数据进行比较之后确定目标数据是否被写入电阻式单元中。

Description

用于写入数据的电阻式存储器装置及其操作方法
本申请基于并要求于2020年9月14日在韩国知识产权局提交的第10-2020-0117772号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。
技术领域
发明构思涉及电阻式存储器装置，更具体地，涉及针对写入数据的电阻式存储器装置及其操作方法。
背景技术
已经开发了基于磁性物质的根据极性变化的电阻变化而具有存储器功能的磁性随机存取存储器(MRAM)。自旋转移矩-磁性随机存取存储器(STT-MRAM)是具有以下优点的通用存储器装置：动态RAM(DRAM)的较低成本和/或较高容量、静态RAM(SRAM)的操作速度以及闪存的非易失性。
与作为基于电荷的存储器的DRAM或SRAM不同，作为一类基于电阻的存储器的MRAM需要较大的写入电流，因此，用于执行写入操作的操作负载较大。
发明内容
发明构思涉及针对写入数据的电阻式存储器装置和所述电阻式存储器装置的操作方法，所述电阻式存储器装置通过使用写入电流来执行将已写入存储器单元中的数据与目标数据进行比较的验证操作，以减少写入数据所需要的能量。
发明构思涉及针对写入数据的电阻式存储器装置和所述电阻式存储器装置的操作方法，所述电阻式存储器装置在减小写入驱动器的面积的同时减小驱动功率，并且补偿电阻式存储器单元的温度。
根据发明构思的一方面，提供了一种电阻式存储器装置，所述电阻式存储器装置包括：电阻式存储器单元，连接在第一位线与第一源极线之间；参考单元，包括参考电阻器，并且连接在第二位线与第二源极线之间；以及写入驱动器，连接到第一位线或第一源极线，连接到第二位线或第二源极线，并且被配置为产生用于将目标数据写入电阻式存储器单元中的写入电流。写入驱动器包括比较器，比较器被配置为：接收写入电流，通过将第一源极线的电压与第二源极线的电压进行比较或将第一位线的电压与第二位线的电压进行比较来将已写入电阻式存储器单元中的先前数据与目标数据进行比较，并且根据将先前数据与目标数据进行比较的结果来确定目标数据是否被写入电阻式存储器单元中。
根据发明构思的一方面，提供了一种驱动电阻式存储器装置的方法，所述方法包括：从存储器控制器接收用于将目标数据写入电阻式存储器单元中的写入命令，电阻式存储器单元连接在第一位线与第一源极线之间；根据写入命令产生写入电流；接收写入电流，并且通过将第一源极线的电压与第二源极线的电压进行比较或将第一位线的电压与第二位线的电压进行比较来将已写入电阻式存储器单元中的先前数据与目标数据进行比较；以及根据将先前数据与目标数据进行比较的结果来确定目标数据是否被写入电阻式存储器单元中。第二源极线是参考单元的源极线，参考单元包括参考电阻器，并且第二位线是参考单元的位线。
根据发明构思的一方面，提供了一种电阻式存储器装置，所述电阻式存储器装置包括：电平移位器，连接到电阻式存储器单元的字线，接收字线选择电压，并且输出比存储器装置的电源电压高的第一电压，电阻式存储器单元连接在第一位线与第一源极线之间；字线驱动器，包括连接到第一源极线的第一字线驱动器模块和连接到第一位线的第二字线驱动器模块，并且将比第一电压高的第二电压提供到电阻式存储器单元的字线；以及升压电容器，升压电容器的一端连接到电平移位器和第一字线驱动器模块，并且升压电容器的另一端连接到第二字线驱动器模块。
根据发明构思的一方面，提供了一种电阻式存储器装置，包括字线驱动器和升压电容器，其中，字线驱动器包括：电平移位器，被配置为接收字线选择电压并输出比所述电阻式存储器装置的电源电压高的第一电压；以及第一字线驱动器模块和第二字线驱动器模块，分别连接到电平移位器与电阻式存储器单元的字线之间，并且被配置为将比第一电压高的第二电压提供到电阻式存储器单元的字线，电阻式存储器单元连接在第一位线与第一源极线之间，并且其中，升压电容器具有连接到电平移位器和第一字线驱动器模块的一端以及连接到第二字线驱动器模块的另一端，电平移位器经由升压电容器电连接到第二字线驱动器模块。
附图说明
通过下面结合附图进行的详细描述，将更清楚地理解发明构思的示例实施例，在附图中：
图1是示出根据发明构思的示例实施例的存储器系统的框图；
图2A和图2B是示出根据发明构思的示例实施例的存储器装置的操作示例的概念图；
图3是示出根据发明构思的示例实施例的存储器装置的框图；
图4是示出根据发明构思的示例实施例的存储器系统的操作方法的流程图；
图5和图6是示出根据发明构思的示例实施例的存储器装置的操作示例的电路图；
图7是示出根据发明构思的示例实施例的比较器的操作的示例图；
图8和图9是示出根据发明构思的示例实施例的比较器的配置的电路图；
图10A至图10C是示出根据发明构思的示例实施例的写入驱动器的配置的电路图；
图11是示出根据发明构思的示例实施例的存储器装置的框图；
图12是示出根据发明构思的示例实施例的电平移位器的配置的电路图；
图13和图14是示出根据发明构思的示例实施例的字线驱动器模块的配置的电路图；以及
图15是示出根据发明构思的示例实施例的升压电容器的配置的电路图。
具体实施方式
在下文中，将参照附图详细地描述发明构思的示例实施例。
图1是示出根据发明构思的示例实施例的存储器系统1000的框图。
参照图1，存储器系统1000包括存储器控制器100和存储器装置200。
存储器控制器100可以将命令信号CMD、时钟信号CK和/或地址信号ADD发送到存储器装置200，或者可以通过数据信号DQ发送和接收数据DATA。
根据示例实施例，作为非易失性存储器的存储器装置200可以是包括磁性存储器单元的磁性随机存取存储器(MRAM)，并且可以包括自旋转移矩-磁性随机存取存储器(STT-MRAM)单元。STT-MRAM单元可以包括选择晶体管和可变电阻元件(例如，具有磁性材料的磁性隧道结(magnetic tunnel junction，MTJ)元件)。
用于控制MRAM的存储器控制器100可以被实现为与例如用于控制动态RAM(DRAM)的DRAM控制器相同或相似。此外，存储器系统1000可以具有与DRAM接口相同或相似的接口。
图2A和图2B是示出根据发明构思的示例实施例的存储器装置的操作示例的概念图。
参照图2A和图2B，将数据写入STT-MRAM单元中所需要的电压的大小可以与从STT-MRAM单元读取数据所需要的电压的大小不同。
附图标记“11”表示读取已写入STT-MRAM单元中的信息所需要的电压的大小，附图标记“12”示意性地表示将任意数据写入STT-MRAM单元中所需要的电压的大小。例如，基于参考电压V_ref，在其中MTJ元件处于第一状态(例如，反平行(antiparallel，AP)状态)的状态下写入数据所需要的电压V_ap_WR和V_p_WR可以比在AP状态下读取已写入MTJ元件中的数据所需要的电压V_ap_RD和V_p_RD大不少于若干倍。
另一方面，在DRAM或SRAM中，随机写入方法中的写入操作可以被共同地执行。随机写入方法意味着，写入操作在对外部而言不知道什么信息被实际写入位单元中的状态下被执行。
在MRAM中，与作为基于电荷的存储器的DRAM或SRAM不同，因为写入操作所需要的电压的大小较大，所以以下可以是有利的：预先地检查已写入位单元中的信息，并且仅在已写入位单元中的数据与将要写入位单元中的目标数据(例如，图3的DIN)不同时执行写入操作。
为此目的，一般地，在执行写入操作之前，会预先地执行从位单元读取数据的操作，这会导致时序损失，并且需要针对存储器装置中的读取操作而单独地产生读取电流，这会是不方便的。
因此，根据发明构思的示例实施例，为了减少存储器装置的写入操作的负担，公开了这样的方法：通过使用由写入操作产生的写入电流I_WR(例如，见图5和图6)，将已写入STT-MRAM单元中的数据与目标数据DIN进行比较，并且在两个数据项彼此不同时执行写入操作，而无需预先地执行读取操作。
图3是示出根据发明构思的示例实施例的存储器装置的框图。
参照图3，行解码器210和列解码器260中的每个包括多个开关(未示出)。行解码器210响应于行地址被切换并且选择字线，列解码器260响应于列地址被切换并且选择多条位线BL0至BLM。
多条字线WL0至WLN由行解码器210启用，并且连接到驱动字线选择电压的字线驱动器220。字线选择电压可以激活多条字线WL0至WLN，以从多个位单元231读取数据或将数据写入多个位单元231中。
字线驱动器220可以输出用于选择多条字线WL0至WLN的字线选择电压，对行地址进行解码的单元可以设置在字线驱动器220中，或者来自行解码器210的解码的行地址可以被提供到字线驱动器220。
根据发明构思的示例实施例的字线驱动器220可以包括多个电平移位器221以及/或者第一字线驱动器模块222和第二字线驱动器模块223。多个电平移位器221以及第一字线驱动器模块222和第二字线驱动器模块223可以产生比存储器装置200的电源电压高的字线驱动电压。
此外，因为字线驱动器220包括电平移位器221(不是具有较大面积的模拟电荷泵)，所以可以减小字线驱动器220的面积，并且因为第一字线驱动器模块222和第二字线驱动器模块223以及升压电容器270与电平移位器221一起被使用，所以可以减少或最小化用于产生字线驱动电压的模拟功率的消耗。
字线驱动器220可以连接到升压电容器270。升压电容器270的电容值可以根据温度而被控制。因为MRAM的MTJ元件对温度敏感，所以在较低温度下使较高电流流动以及在较高温度下使较低电流流动的补偿操作可以是有利的。
为了补偿温度，升压电容器270可以通过根据MTJ元件的温度而控制与其连接的电容器模块的数量(例如，控制其中激活的电容器模块的数量)来改变电容值。将参照图15详细地描述升压电容器270的结构和操作。
存储器单元阵列230包括多条字线WL0至WLN(N是不小于1的自然数)、多条位线BL0至BLM(M是不小于1的自然数)、多条源极线SL0至SLM(M是不小于1的自然数)以及布置在多条字线WL0至WLN与多条位线BL0至BLM相交的区域中的多个位单元231。在下文中，在当前的说明书中，位单元可以被称为存储器单元。例如，位单元231可以由STT-MRAM单元实现。
位单元231可以包括选择晶体管(例如，图5的CTR)和可变电阻元件(例如，图5的MTJ)。
选择晶体管CTR响应于从字线驱动器220输出的信号而被切换。选择晶体管CTR可以被称为单元晶体管。
可变电阻元件MTJ可以由电阻元件(诸如，使用相变材料的相变RAM(PRAM)、使用可变电阻材料(诸如，复合金属氧化物)的电阻式RAM(RRAM)或使用铁磁材料的MRAM)替换。
为了方便起见，根据发明构思，数据0被写入可变电阻元件MTJ中的状态可以被称为平行(parallel，或P)，数据1被写入可变电阻元件MTJ中的状态可以被称为反平行(或AP)。当可变电阻元件MTJ处于P状态时，电阻大小可以比当可变电阻元件MTJ处于AP状态时小。
此外，在当前的说明书中，将要写入的数据可以被称为目标数据DIN，将要在其中写入目标数据DIN的特定位单元可以被称为目标位单元。
目标位单元231的多条源极线SL0至SLM和多条位线BL0至BLM连接到写入驱动器240。
写入驱动器240可以响应于外部命令而将用于执行写入操作的电流施加到目标位单元231。也就是说，写入驱动器240可以通过将电压施加到目标位单元231的两端来将逻辑值写入可变电阻元件MTJ中。
写入驱动器240可以包括多个写入驱动器模块241。多个写入驱动器模块241可以分别对应于存储器单元阵列230的列。多个写入驱动器模块241可以分别连接到多条源极线SL0至SLM和多条位线BL0至BLM。
根据一些示例实施例的多个写入驱动器模块241中的每个可以包括p沟道金属氧化物半导体(PMOS)晶体管以及具有反馈结构的放大器。将参照图10A至图10C描述多个写入驱动器模块241中的每个的详细配置。
根据发明构思的示例实施例的写入驱动器240可以包括包含比较器251和参考单元252的验证器250。比较器251可以包括放大器、锁存电路和/或异或(XOR)门。参考单元252的结构可以与目标位单元231的结构相似。
验证器250可以连接到目标位单元231的源极线SL或位线BL、参考单元252的源极线(例如，图5的SL_REF)或位线(例如，图5的BL_REF)以及多个写入驱动器模块241。验证器250可以从写入驱动器240接收电流，并且可以控制写入驱动器240的写入电流I_WR的产生。
例如，当写入电流I_WR由多个写入驱动器模块241根据写入命令产生时，验证器250可以接收将要在其中写入数据的目标位单元231的源极线电压以及参考单元252的源极线电压。验证器250可以通过将目标位单元231的源极线电压和参考单元252的源极线电压中的一个与目标数据DIN进行比较，来确定已写入目标位单元231中的数据是否与目标数据DIN相同。
例如，验证器250可以确定目标位单元231的源极线电压和参考单元252的源极线电压之中的较大电压是否与目标数据DIN相同。
当确定已写入的数据与目标数据DIN相同时，验证器250可以将阻止写入电流I_WR的信号提供到多个写入驱动器模块241。当确定已写入的数据与目标数据DIN不同时，验证器250可以使多个写入驱动器模块241在第一时段内将写入电流I_WR连续地提供到目标位单元231。例如，第一时段可以被需要以将目标数据DIN写入目标位单元231的MTJ元件。
另一方面，验证器250可以连接到目标位单元231的64条位线。例如，位单元231的位线可以每64条与一个验证器250相关联。此外，验证器250还可以连接到目标位单元231的64条源极线。例如，位单元231的源极线可以每64条与一个验证器250相关联。然而，目标位单元231与验证器250之间的连接关系不限于此。
列解码器260可以通过产生列选择信号CSL0至CSLM(M是不小于1的自然数)来选择一条位线。
升压电容器270可以根据提供的温度补偿码(TCC)来控制电容值。例如，升压电容器270可以根据TCC使多个电容器模块接通或断开。TCC可以通过补偿MTJ元件的温度与MTJ元件的驱动电压之间的关系而被获得，并且可以从单独的模块(未示出)被接收。
另一方面，存储器装置200还可以包括图3中未示出的组件。
图4是示出根据发明构思的示例实施例的操作存储器系统的方法的流程图。
参照图3和图4，在操作S110中，存储器控制器100可以将写入命令和目标数据DIN发送到存储器装置200。
在操作S120中，存储器装置200可以产生写入电流I_WR，以执行写入操作。例如，由写入驱动器240产生的写入电流I_WR可以流过目标位单元231。此时，写入电流I_WR流过目标位单元231的持续时间可以比目标数据DIN被输入到目标位单元231而使得写入操作完成的持续时间小。
在当前的公开中，公开了这样的方法：在写入电流I_WR被接收到目标位单元231足够时间而使得目标数据DIN被写入目标位单元231中之前，基于短时间内接收的写入电流I_WR来确定目标数据DIN是否被写入目标位单元231中。
在操作S130中，存储器装置200可以通过使用参考单元252将已写入目标位单元231中的数据与将要写入目标位单元231中的目标数据DIN进行比较。例如，存储器装置200的比较器251可以连接到目标位单元231的源极线SL和参考单元252的源极线SL_REF。
此时，当写入电流I_WR从写入驱动器240被供应到目标位单元231和参考单元252时，比较器251可以接收目标位单元231的源极线电压和参考单元252的源极线电压。此外，比较器251可以接收将要写入目标位单元231中的目标数据DIN。
比较器251可以放大目标位单元231的源极线电压和参考单元252的源极线电压，并且可以将两个放大的电压的值之中的较大值与目标数据DIN进行比较。
比较器251可以通过将目标位单元231的源极线SL的电压与参考单元252的源极线SL_REF的电压进行比较或者将目标位单元231的位线BL的电压与参考单元252的位线BL_REF的电压进行比较，来将已写入目标位单元231中的先前数据与目标数据DIN进行比较，并且可以根据将先前数据与目标数据DIN进行比较的结果，来确定目标数据是否被写入目标位单元231中。
在操作S140中，存储器装置可以确定先前写入目标位单元231中的数据是否与目标数据DIN相同。
在以上示例中，目标位单元231的源极线电压和参考单元252的源极线电压之中的较大电压被转换为逻辑低或高的数字信号，并且当转换的信号与目标数据DIN相同时，验证器250可以确定先前写入目标位单元231中的数据与目标数据DIN相同。
在另一示例中，目标位单元231的源极线电压和参考单元252的源极线电压之中的较大电压被转换为逻辑低或高的数字信号，并且当转换的信号与目标数据DIN不同时，验证器250可以确定先前写入目标位单元231中的数据与目标数据DIN不同。
当在操作S140中确定先前写入目标位单元231中的数据与目标数据DIN不同时，存储器装置200可以在操作S150中将目标数据DIN写入目标位单元231中。例如，比较器251可以使写入驱动器240将写入电流I_WR连续地流动到目标位单元231。在写入操作完成之后，存储器装置200可以在操作S160中结束写入操作。
当在操作S140中确定先前写入目标位单元231中的数据与目标数据DIN相同时，存储器装置200可以在操作S160中结束写入操作。例如，比较器251可以减少或防止写入驱动器240将写入电流I_WR施加到目标位单元231。
在写入操作结束之后，存储器装置200可以在操作S170中将写入完成信息发送到存储器控制器100。
图5和图6是示出根据发明构思的示例实施例的存储器装置的操作示例的电路图。图7是示出根据发明构思的示例实施例的比较器251的操作的示例图。
比较器251可以包括放大器2511、锁存电路(或锁存器)2512和/或异或(XOR)门2513。
目标位单元231的源极线SL的电压值可被称为源极线电压VSL，目标位单元231的位线BL的电压值可被称为位线电压VBL。此外，参考单元252的源极线SL_REF的电压值可以被称为源极线电压VSL_REF，参考单元252的位线BL_REF的电压值可以被称为位线电压VBL_REF。
比较器251可以接收目标位单元231的源极线电压VSL和位线电压VBL中的一个、参考单元252的源极线电压VSL_REF和位线电压VBL_REF中的一个以及目标数据DIN。
比较器251可以通过将接收的电压值中的一个与目标数据DIN进行比较，来确定已写入目标位单元231中的数据是否与目标数据DIN相同。比较器251的输出(或输出值)VWRITE可以连接到(例如，被提供到)写入驱动器240，并且可以保持或阻止写入电流I_WR流动到目标位单元231。
参考单元252可以具有与目标位单元231的结构相似的结构，并且可以包括选择晶体管CTR_R和参考电阻器MTJ_R。参考单元252的参考电阻器MTJ_R可以具有目标位单元231的可变电阻元件MTJ处于P状态时的电阻值与目标位单元231的可变电阻元件MTJ处于AP状态时的电阻值之间的区间值。参考单元252可以从写入驱动器240接收写入电流I_WR_R。
例如，基于目标位单元231，写入驱动器240可以通过将双向的写入电流I_WR施加到可变电阻元件MTJ来将数据写入可变电阻元件MTJ中。也就是说，写入驱动器240可以产生用于将目标数据DIN写入目标位单元231中的写入电流I_WR。
写入驱动器240可以包括第一写入驱动器模块242和第二写入驱动器模块243。例如，第一写入驱动器模块242可以连接到目标位单元231的源极线SL，第二写入驱动器模块243可以连接到目标位单元231的位线BL。
例如，当目标位单元231的可变电阻元件MTJ处于数据0被写入的P状态，并且数据1被写入以将目标位单元231的可变电阻元件MTJ改变为处于AP状态时，写入电流I_WR需要从目标位单元231的可变电阻元件MTJ的源极线SL被施加到位线BL。第一写入驱动器模块242接通，位线BL中的电流宿(current sink)接通，使得可以根据第一写入驱动器模块242的电压而形成从目标位单元231的源极线SL到位线BL的电流。电流宿可以意味着将流过目标位单元231的写入电流I_WR接地的元件。
为了接通或断开第一写入驱动器模块242、第二写入驱动器模块243或电流宿，开关可以被连接。开关可以由传输门实现，并且可以如图5和图6中的
Figure BDA0003185701110000101
所示。
在另一示例中，当目标位单元231的可变电阻元件MTJ处于数据1被写入的AP状态，并且数据0被写入以将目标位单元231的可变电阻元件MTJ的状态从AP状态改变为P状态时，写入电流I_WR需要从目标位单元231的可变电阻元件MTJ的位线BL被施加到源极线SL。第二写入驱动器模块243接通，源极线SL中的电流宿接通，使得可以根据第二写入驱动器模块243的电压而形成从目标位单元231的位线BL到源极线SL的电流，这将参照图6进行描述。
也就是说，图5和图6中的第一写入驱动器模块242和第二写入驱动器模块243之间的连接结构的差异可以由将要写入的目标数据DIN的差异产生。
例如，除了将写入电流I_WR施加到目标位单元231的写入驱动器模块之外的剩余写入驱动器模块可以将写入电流I_WR_R施加到参考单元252。施加到参考单元252的写入电流I_WR_R可以与施加到目标位单元231的写入电流I_WR相同。此外，施加到参考单元252的写入电流I_WR_R的方向可以与施加到目标位单元231的写入电流I_WR的方向相同。
参照图5和图7，将采用将1写入处于0被写入的P状态的可变电阻元件MTJ中的情况作为示例。
比较器251可以接收目标位单元231的源极线电压VSL、参考单元252的源极线电压VSL_REF和目标数据DIN。
因为0被写入目标位单元231中，所以可变电阻元件MTJ可以具有较低的电阻值。
如图2A和图2B中所述，参考电阻器MTJ_R可以具有目标位单元231的可变电阻元件MTJ处于P状态时的电阻值与目标位单元231的可变电阻元件MTJ处于AP状态时的电阻值之间的区间值。因此，参考电阻器MTJ_R可以具有比可变电阻元件MTJ的电阻值大的电阻值。
为了将1写入目标位单元231中，写入电流I_WR可以由第一写入驱动器模块242产生，并且可以被施加到目标位单元231。另一方面，写入电流I_WR_R可以由不用于目标位单元231的写入操作的第二写入驱动器模块243产生，并且可以被施加到参考单元252。
目标位单元231和参考单元252可以共享一个写入驱动器模块。然而，根据一些示例实施例，为了检查已写入目标位单元231中的数据而不使用单独的电源，处于断开状态的写入驱动器240可以被使用。
目标位单元231的源极线电压VSL可以具有比参考单元252的源极线电压VSL_REF的值小的值。
比较器251的放大器2511可以放大第一输入信号VIN和第二输入信号VINB，可以将第一输入信号VIN和第二输入信号VINB发送到锁存电路2512，并且可以基于第一输入信号VIN和第二输入信号VINB输出逻辑低或高的数字信号VOUT。例如，逻辑低可以意味着-VDD，逻辑高可以意味着+VDD。
例如，施加到比较器251的放大器2511的第一输入信号VIN可以对应于目标位单元231的源极线电压VSL，施加到比较器251的放大器2511的第二输入信号VINB可以对应于参考单元252的源极线电压VSL_REF。因为施加到目标位单元231的源极线SL和参考单元252的源极线SL_REF的电压的电平为低，所以源极线电压VSL和VSL_REF可以通过放大器2511被放大。因此，作为第二输入信号VINB的参考单元252的源极线电压VSL_REF可以增大。
然后，比较器251的锁存电路2512可以接收从放大器2511输出的第一输出信号VIN2和第二输出信号VIN2B，并且可以输出第一输出信号VIN2和第二输出信号VIN2B之中的较大信号作为互补金属氧化物半导体(CMOS)信号或数字信号。例如，锁存电路2512可以输出放大的源极线电压VSL和VSL_REF之中的较高电压作为数字信号VOUT。例如，当输入到锁存电路2512的(+)端子的值较大时，锁存电路2512可以输出+VDD值。
例如，锁存电路2512可以输出与具有大值的参考单元252的源极线电压VSL_REF被输入到的(-)端子对应的-VDD值或逻辑低值。
XOR门2513对锁存电路2512的输出值(即，数字信号VOUT)和目标数据DIN执行逻辑运算(例如，XOR运算)，并且仅在锁存电路2512的输出值(即，数字信号VOUT)与目标数据DIN不同时输出1。XOR门2513的输出值VWRITE可以控制写入驱动器240。例如，写入驱动器240可以是控制目标位单元231的写入操作的第一写入驱动器模块242。
在以上示例中，因为XOR门2513可以对逻辑低值和作为目标数据DIN的1执行XOR运算，所以XOR门2513可以因为两个值彼此不同而输出1。因为输出值VWRITE为1，所以第一写入驱动器模块242可以将写入电流I_WR连续地施加到目标位单元231。
当已写入目标位单元231中的信息与目标数据DIN不同时，比较器251可以通过放大器2511、锁存电路2512和XOR门2513将写入电流I_WR施加到目标位单元231(例如，允许写入电流I_WR被连续地施加到目标位单元231)，使得目标数据DIN被写入目标位单元231中。写入电流I_WR由写入驱动器模块241(例如，写入驱动器模块241中的第一写入驱动器模块242)施加。然而，因为比较器251的输出值VWRITE可以使写入电流I_WR流动或阻止写入电流I_WR，所以比较器251还可以控制写入电流I_WR。
如上所述，在图5中，XOR门2513用作逻辑门。然而，发明构思不限于此，并且另一种逻辑门或多个逻辑门可以被使用。
与图5的示例不同，采用其中数据0被预先地写入目标位单元231中并且将要写入目标位单元231中的目标数据DIN也为0的示例实施例作为示例。此时，因为目标位单元231的可变电阻元件MTJ的电阻值比参考电阻器MTJ_R的电阻值小，所以输入到比较器251的目标位单元231的源极线电压VSL可以具有比参考单元252的源极线电压VSL_REF的值小的值。
因此，锁存电路2512的输出值(即，数字信号VOUT)可以是-VDD或逻辑低。然后，XOR门2513可以对锁存电路2512的逻辑低的输出值(即，数字信号VOUT)和目标数据DIN 0执行XOR运算，并且可以因为两个值彼此相等而输出0。因为比较器251的输出值VWRITE为0，所以第一写入驱动器模块242可以停止将写入电流I_WR施加到目标位单元231。
参照图6和图7，将采用将0写入处于1被写入的AP状态的可变电阻元件MTJ中的情况作为示例。将不给出先前参照图5给出的描述。
因为1被写入目标位单元231中，所以目标位单元231的可变电阻元件MTJ可以具有较大的电阻值。因此，参考电阻器MTJ_R可以具有比目标位单元231的可变电阻元件MTJ的电阻值小的电阻值。
为了将目标数据DIN 0写入目标位单元231中，写入电流I_WR可以由第二写入驱动器模块243产生，并且可以被施加到目标位单元231。写入电流I_WR_R可以由不用于目标位单元231的写入操作的第一写入驱动器模块242产生，并且可以被施加到参考单元252。
目标位单元231的位线电压VBL可以具有比参考单元252的位线电压VBL_REF的值大的值。
比较器251的放大器2511的第一输入信号VIN可以对应于目标位单元231的位线电压VBL，比较器251的放大器2511的第二输入信号VINB可以对应于参考单元252的位线电压VBL_REF。放大器2511可以放大第一输入信号VIN和第二输入信号VINB。因此，与第一输入信号VIN对应的目标位单元231的位线电压VBL可以进一步增大。然后，比较器251的锁存电路2512可以输出与具有大值的目标位单元231的位线电压VBL被输入到的(+)端子对应的+VDD值或逻辑高值。
比较器251的XOR门2513可以对逻辑高值和目标数据DIN 0执行XOR运算，并且可以因为两个值彼此不同而输出1。因为比较器251的输出值VWRITE为1，所以第二写入驱动器模块243可以将写入电流I_WR连续地施加到目标位单元231。
如以上参照图5所述，XOR门2513可以是另一种逻辑门，或者可以由多个逻辑门的组合实现。
与图6的示例不同，采用其中数据1被预先地写入目标位单元231中并且将要写入目标位单元231中的目标数据DIN也为1的示例实施例作为示例。此时，因为目标位单元231的可变电阻元件MTJ的电阻值比参考电阻器MTJ_R的电阻值大，所以输入到比较器251的目标位单元231的位线电压VBL可以具有比参考单元252的位线电压VBL_REF的值大的值。
因此，锁存电路2512的输出值(即，数字信号VOUT)可以是+VDD或逻辑高。然后，XOR门2513可以对锁存电路2512的逻辑高的输出值(即，数字信号VOUT)和目标数据DIN 1执行XOR运算，并且可以输出0。因为比较器251的输出值VWRITE为0，所以第二写入驱动器模块243可以停止将写入电流I_WR施加到目标位单元231。
根据一些示例实施例，当将要写入的目标数据DIN被预先地写入可变电阻元件MTJ中时，因为不必要的写入操作不被执行，所以可以减少用于写入操作的能量的消耗。
另一方面，比较器251或参考单元252的配置不限于此，并且可以由其他元件的组合实现。
图8和图9是示出根据发明构思的示例实施例的比较器251的配置的电路图。
参照图8，比较器251的放大器2511可以包括第一PMOS晶体管P1至第十PMOS晶体管P10以及第一n沟道金属氧化物半导体(NMOS)晶体管N1至第九n沟道金属氧化物半导体(NMOS)晶体管N9。
电源电压VDD可以被施加到第五PMOS晶体管P5和第六PMOS晶体管P6，感测启用信号SAE可以被施加到第五NMOS晶体管N5的栅极。放大器2511可以根据感测启用信号SAE而操作。
例如，如以上参照图5所述，目标位单元231的源极线电压VSL和参考单元252的源极线电压VSL_REF可以分别被施加到第一NMOS晶体管N1的栅极和第二NMOS晶体管N2的栅极。在另一示例中，如以上参照图6所述，目标位单元231的位线电压VBL和参考单元252的位线电压VBL_REF可以分别被施加到第一NMOS晶体管N1的栅极和第二NMOS晶体管N2的栅极。
第一PMOS晶体管P1和第三NMOS晶体管N3可以连接到锁存电路2512的(-)输入。第十PMOS晶体管P10和第七NMOS晶体管N7可以连接到锁存电路2512的(+)输入。
另一方面，放大器2511的配置不限于此，并且放大和输出第一输入信号VIN和第二输入信号VINB的任何配置或者其他元件的组合可以被使用。
参照图9，比较器251的锁存电路2512可以包括第十一PMOS晶体管P11至第十五PMOS晶体管P15、第十NMOS晶体管N10至第十四NMOS晶体管N14以及第一反相器Inv1至第三反相器Inv3。
电源电压VDD可以被施加到第十一PMOS晶体管P11、第十二PMOS晶体管P12、第十四PMOS晶体管P14和第十五PMOS晶体管P15。感测启用信号SAE可以被施加到第十四NMOS晶体管N14的栅极。锁存电路2512可以根据感测启用信号SAE而操作。
放大器2511的第一输出信号VIN2和第二输出信号VIN2B可以分别被施加到第十二NMOS晶体管N12和第十三NMOS晶体管N13。
锁存电路2512可以通过第三反相器Inv3输出输出值(即，数字信号VOUT)。
另一方面，锁存电路2512的配置不限于此，并且其中将大的电压值输入到的端子的输出值输出作为数字信号的配置或者其他元件的组合可以被使用。
图10A至图10C是示出根据发明构思的示例实施例的写入驱动器的配置的电路图。
因为根据对比示例的写入驱动器需要产生足以使可变电阻元件MTJ的磁化方向能够被反转的写入电流I_WR或编程电流，所以提供比电源电压VDD高的电压的单个NMOS晶体管被使用。
此外，写入驱动器需要施加在可变电阻元件MTJ的击穿电压内的电压。因此，NMOS晶体管可以通过从输出值VWRITE减去NMOS晶体管的阈值电压而获得的电压来驱动目标位单元231。
当NMOS晶体管被使用以提供较大的写入电流和有限的驱动电压时，包括NMOS晶体管的写入驱动器的尺寸增大，并且写入调节器作为单独的电荷泵被需要。
根据一些示例实施例，公开了使用PMOS晶体管的写入驱动器240。此外，为了减少或防止可变电阻元件MTJ击穿，具有反馈结构的放大器可以被一起使用，使得PMOS晶体管不会将全部的电源电压VDD施加到目标位单元231。写入驱动器240可以根据输出值VWRITE而将电压选择性地施加到目标位单元231。
因为形成反馈环的路径由放大器实现，所以与产生输出值VWRITE的电荷泵相比，可以减少电流消耗。此外，因为PMOS晶体管的尺寸小，所以写入驱动器240可以以比使用NMOS晶体管的写入驱动器的面积小的面积被实现。
另一方面，考虑到可变电阻元件MTJ对温度敏感，输出值VWRITE可以由带隙电压参考电路根据温度来补偿。带隙电压参考电路通过对由使用放大器产生的输出电压进行反馈来产生即使温度改变也不改变的输出值。与温度成比例或成反比的电压被偏移，使得与温度一致的电压可以被输出。例如，输出值VWRITE不需要是由带隙电压参考电路产生的信号，并且仅需要补偿可变电阻元件MTJ的驱动电压与温度之间的关系。
参照图10A，写入驱动器240可以施加双向的写入电流I_WR，以将数据0或1写入目标位单元231的可变电阻元件MTJ。为了施加双向的写入电流I_WR，多个写入驱动器模块241可以连接到目标位单元231的源极线SL和位线BL。例如，多个写入驱动器模块241中的每个可以包括第一写入驱动器模块242和第二写入驱动器模块243，其中，如图10A中所示，第一写入驱动器模块242可以连接到目标位单元231的源极线SL，第二写入驱动器模块243可以连接目标位单元231的位线BL。
当多个写入驱动器模块241中的一个接通时，剩余的写入驱动器模块241可以断开。在一些示例实施例中，为了使由多个写入驱动器模块241产生的电流流动到目标位单元231，电流宿需要在目标位单元231的一侧接通。为了将目标位单元231连接到多个写入驱动器模块241或将目标位单元231与多个写入驱动器模块241阻断，开关可以被使用。例如，图10A中示出的传输门可以被使用，并且可以被展示为
Figure BDA0003185701110000161
例如，参照图10B，为了将目标位单元231的可变电阻元件MTJ的状态从P状态改变为AP状态，写入电流I_WR需要从源极线SL被施加到位线BL。连接到源极线SL的第一写入驱动器模块242接通，连接到位线BL的电流宿接通，使得写入电流I_WR可以被产生。在一些示例实施例中，连接到位线BL的第二写入驱动器模块243以及连接到源极线SL的电流宿可以断开。
在另一示例中，参照图10C，为了将目标位单元231的可变电阻元件MTJ的状态从AP状态改变为P状态，写入电流I_WR需要从位线BL被施加到源极线SL。连接到位线BL的第二写入驱动器模块243接通，连接到源极线SL的电流宿接通，使得写入电流I_WR可以被产生。在一些示例实施例中，连接到源极线SL的第一写入驱动器模块242以及连接到位线BL的电流宿可以断开。
图11是示出根据发明构思的示例实施例的存储器装置的框图。
参照图3和图11，字线驱动器220可以连接到目标位单元231的字线(例如，以及与目标位单元231相关联的参考单元252的字线WL_R(例如，见图5和图6))，并且可以供应目标位单元231的选择晶体管CTR(例如，以及与目标位单元231相关联的参考单元252的选择晶体管CTR_R(例如，见图5和图6))的栅极驱动电压。
根据一些示例实施例的字线驱动器220可以包括多个电平移位器221以及第一字线驱动器模块222和第二字线驱动器模块223。多个电平移位器221、第一字线驱动器模块222和第二字线驱动器模块223以及升压电容器270可以连接到目标位单元231。
为了使最大电流流动到目标位单元231的选择晶体管CTR，目标位单元231的字线电压VWL被施加为比存储器装置200的电源电压高的电压。为此目的，模拟电荷泵可以示例性地被使用。模拟电荷泵预先地提供字线电压电平，并且在写入操作被执行时执行将字线电压VWL增大至模拟电荷泵的电压电平的切换操作。因此，为了预先地提供字线电压电平，出现功耗，并且由于字线电压VWL的切换操作，字线驱动器220需要多个电平移位器221。
根据发明构思的示例实施例的字线驱动器220可以从行解码器210接收处于低电压的地址信号，并且可以通过多个电平移位器221将地址信号的电压的电平增大至VDD_H电平。VDD_H电平可以比VDD电平高。例如，VDD_H可以为VDD18。然后，通过第一字线驱动器模块222和第二字线驱动器模块223以及升压电容器270，处于比VDD_H电平高的电平的字线电压VWL可以被提供到目标位单元231的两端(例如，被提供到目标位单元231的字线)。
根据发明构思的示例实施例的字线驱动器220和升压电容器270的一系列操作可以被称为字线电压升压操作。
为了使字线电压VWL升压，多个电平移位器221中的一个可以接收第一控制信号BSTENB_INV，可以将第一控制信号BSTENB_INV的电平从VDD电平增大至VDD_H电平，并且可以输出第二控制信号AENB。
然后，第一字线驱动器模块222和第二字线驱动器模块223以及升压电容器270可以接收第三控制信号BENB。
多条字线WL0至WLN可以分别连接到多个电平移位器221。多个电平移位器221中的一个可以接收第一控制信号BSTENB_INV，并且可以输出第二控制信号AENB。第一控制信号BSTENB_INV可以通过使由行解码器210产生的字线信号(例如，图11的BSTENB)反向而被获得。
电平移位器221可以连接到目标位单元231的字线WL，可以接收字线选择电压，并且可以输出比存储器装置200的电源电压高的电压(例如，图11中的A0至AN，其中，N是不小于1的自然数)。
第一字线驱动器模块222可以与第二字线驱动器模块223配对。例如，第一字线驱动器模块222和第二字线驱动器模块223可以分别连接到目标位单元231的两端(例如，分别连接到目标位单元231的字线(例如，图10A的WL))。
第一字线驱动器模块222可以接收第三控制信号BENB，并且可以将字线电压VWL提供给目标位单元231。
第二字线驱动器模块223可以接收从升压电容器270输出的第四控制信号CENB，并且可以输出第六控制信号(例如，图11中的D0至DN，其中，N是不小于1的自然数)。
例如，第一字线驱动器模块222和第二字线驱动器模块223可以连接到升压电容器270。
第一字线驱动器模块222和第二字线驱动器模块223可以将比从电平移位器221输出的电压高的电压提供到目标位单元231的字线WL。
升压电容器270的一端可以连接到电平移位器221和第一字线驱动器模块222，升压电容器270的另一端可以连接到第二字线驱动器模块223。
升压电容器270可以根据存储器装置200的温度、存储器单元阵列230的温度和目标位单元231的可变电阻元件MTJ的温度中的至少一个来控制电容值。因此，为了补偿对温度敏感的可变电阻元件MTJ的电压特征，升压电容器270可以被使用。
根据一些示例实施例的升压电容器270可以与参照图10A至图10C描述的带隙电压参考电路一起用于补偿可变电阻元件MTJ的驱动电压根据温度变化的特征(或驱动特征)。将参照图15描述升压电容器270的配置。
另一方面，多个电平移位器221、第一字线驱动器模块222和第二字线驱动器模块223以及升压电容器270的配置或布置不限于此。
图12是示出根据发明构思的示例实施例的电平移位器221的配置的电路图。
参照图11和图12，电平移位器221可以连接到字线WL0至WLN。在图12中，将示出接收第一控制信号BSTENB_INV的电平移位器221。
电平移位器221可以包括第十六PMOS晶体管P16至第十九PMOS晶体管P19、第十五NMOS晶体管N15和第十六NMOS晶体管N16以及第四反相器Inv4。
第十六PMOS晶体管P16和第十七PMOS晶体管P17可以连接到(例如，接收)电源电压VDD_H。第十八PMOS晶体管P18、第十五NMOS晶体管N15和第四反相器Inv4可以接收第一控制信号BSTENB_INV。
第十九PMOS晶体管P19和第十六NMOS晶体管N16可以输出第二控制信号AENB。
电平移位器221可以通过电平移位器221的电源电压VDD_H来放大第一控制信号BSTENB_INV。例如，当第一控制信号BSTENB_INV的逻辑高电平为1.0V时，作为电平移位器221的输出信号的第二控制信号AENB的逻辑高电平可以为1.8V。
例如，图12中示出的电源电压VDD_H可以具有比图8至图10中示出的电源电压VDD的值大的任何值。
图13和图14是示出根据发明构思的示例实施例的字线驱动器模块的配置的电路图。
参照图13，第一字线驱动器模块222可以包括第二十PMOS晶体管P20和第二十一PMOS晶体管P21、第十七NMOS晶体管N17以及第五反相器Inv5。
第二十PMOS晶体管P20可以连接到(例如，接收)电源电压VDD_H。第二十一PMOS晶体管P21和第十七NMOS晶体管N17可以接收第三控制信号BENB。第五反相器Inv5可以接收第五控制信号B0，并且可以输出目标位单元231的字线电压VWL。此外，例如，图11中的第一字线驱动器模块222中的每个可以接收第五控制信号B0至BN(N是不小于1的自然数)中的对应的一个。
参照图14，第二字线驱动器模块223可以包括第二十二PMOS晶体管P22和第六反相器Inv6。第二十二PMOS晶体管P22可以接收第四控制信号CENB和第六控制信号D0。第六反相器Inv6可以接收第六控制信号D0。
图15是示出根据发明构思的示例实施例的升压电容器的配置的电路图。
参照图15，升压电容器270可以包括彼此连接的多个电容器模块271、272和273，并且可以根据温度来控制电容值。随着升压电容器270的电容值被控制，提供到目标位单元231的字线电压VWL的大小可以变化。
例如，升压电容器270可以从能够感测温度的单独的温度感测模块(未示出)接收TCC，并且可以激活特定数量的电容器模块271、272和273。
温度感测模块可以感测存储器装置200的温度、存储器单元阵列230的温度和目标位单元231的可变电阻元件MTJ的温度中的至少一个，并且可以产生用于改变将要提供到目标位单元231的字线电压VWL的TCC。
例如，TCC可以是n+1位的二进制值。多个电容器模块271、272和273可以根据位值(例如，TCC[0]、……、TCC[n-1]、TCC[n])而接通或断开。
多个电容器模块271、272和273中的每个可以包括第二十三PMOS晶体管P23和第二十四PMOS晶体管P24、第十八NMOS晶体管N18和第十九NMOS晶体管N19以及与非(NAND)门(“E”)。
当以一个电容器模块271为例时，第十八NMOS晶体管N18可以接收第三控制信号BENB。第二十三PMOS晶体管P23可以接收电源电压VDD_H并且可以输出第四控制信号CENB。
NAND门可以接收节点的电压以及二进制化的TCC的特定位。NAND门可以仅在第三控制信号BENB的电压处于逻辑高电平且TCC的位值为1时输出0。
以上公开的元件中的一个或多个可以包括或被实现为一个或多个处理电路(诸如，包括逻辑电路的硬件)、硬件/软件组合(诸如，执行软件的处理器)或者它们的组合。例如，更具体地，处理电路可以包括但不限于中央处理器(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
尽管已经参照发明构思的示例实施例具体地示出和描述了发明构思，但将理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在其中做出形式上和细节上的各种变化。

Claims (20)

1.一种电阻式存储器装置，包括：
电阻式存储器单元，连接在第一位线与第一源极线之间；
参考单元，包括参考电阻器，并且连接在第二位线与第二源极线之间；以及
写入驱动器，可切换地连接到第一位线或第一源极线，可切换地连接到第二位线或第二源极线，并且被配置为产生用于将目标数据写入电阻式存储器单元中的写入电流，
其中，写入驱动器包括比较器，比较器被配置为：接收写入电流，通过将第一源极线的电压与第二源极线的电压进行比较或将第一位线的电压与第二位线的电压进行比较来将已写入电阻式存储器单元中的先前数据与目标数据进行比较，并且根据将先前数据与目标数据进行比较的结果来确定目标数据是否被写入电阻式存储器单元中。
2.根据权利要求1所述的电阻式存储器装置，其中，写入驱动器还被配置为：当先前数据与目标数据相同时，不将目标数据写入电阻式存储器单元中，并且当先前数据与目标数据不同时，将目标数据写入电阻式存储器单元中。
3.根据权利要求2所述的电阻式存储器装置，其中，比较器还被配置为：根据先前数据是否与目标数据相同来控制写入电流的输出。
4.根据权利要求3所述的电阻式存储器装置，其中，比较器还被配置为：当先前数据与目标数据相同时，阻止写入电流流过电阻式存储器单元，并且当先前数据与目标数据不同时，允许将写入电流施加到电阻式存储器单元。
5.根据权利要求1所述的电阻式存储器装置，其中，比较器包括：
放大器，被配置为接收第一源极线的电压和第二源极线的电压或者接收第一位线的电压和第二位线的电压；
锁存电路，被配置为接收放大器的输出值；以及
逻辑门，被配置为接收锁存电路的输出值以及目标数据。
6.根据权利要求1所述的电阻式存储器装置，其中，写入驱动器包括第一写入驱动器模块和第二写入驱动器模块，并且
其中，第一写入驱动器模块和第二写入驱动器模块各自被配置为根据目标数据而选择性地操作。
7.根据权利要求6所述的电阻式存储器装置，其中，第一写入驱动器模块还被配置为将写入电流供应到电阻式存储器单元，并且
其中，第二写入驱动器模块还被配置为将电流供应到参考单元。
8.根据权利要求6所述的电阻式存储器装置，其中，第一写入驱动器模块和第二写入驱动器模块中的每个包括经由反馈结构彼此连接的p沟道金属氧化物半导体晶体管和放大器。
9.根据权利要求1所述的电阻式存储器装置，其中，参考单元还包括选择晶体管，并且
其中，参考单元的参考电阻值是电阻式存储器单元在电阻式存储器单元的数据为1的状态下的电阻值与电阻式存储器单元在电阻式存储器单元的数据为0的状态下的电阻值之间的区间值。
10.根据权利要求1至9中的任一项所述的电阻式存储器装置，还包括字线驱动器和升压电容器，
其中，字线驱动器包括：电平移位器，被配置为接收字线选择电压并输出比所述电阻式存储器装置的电源电压高的第一电压；以及第一字线驱动器模块和第二字线驱动器模块，分别连接在电平移位器与电阻式存储器单元的字线之间，并且被配置为将比第一电压高的第二电压提供到电阻式存储器单元的字线，并且
其中，升压电容器具有连接到电平移位器和第一字线驱动器模块的一端以及连接到第二字线驱动器模块的另一端，电平移位器经由升压电容器电连接到第二字线驱动器模块。
11.根据权利要求10所述的电阻式存储器装置，其中，电阻式存储器单元的驱动特征根据温度而变化，并且
其中，升压电容器的电容值根据温度而变化，以补偿电阻式存储器单元的驱动特征。
12.根据权利要求11所述的电阻式存储器装置，其中，升压电容器包括彼此连接的多个电容器模块，所述多个电容器模块根据二进制化的温度信息而被激活。
13.根据权利要求1所述的电阻式存储器装置，其中，所述电阻式存储器装置是磁性随机存取存储器。
14.一种电阻式存储器装置的操作方法，所述操作方法包括：
从存储器控制器接收用于将目标数据写入电阻式存储器单元中的写入命令，电阻式存储器单元连接在第一位线与第一源极线之间；
根据写入命令产生写入电流；
接收写入电流，并且通过将第一源极线的电压与第二源极线的电压进行比较或将第一位线的电压与第二位线的电压进行比较来将已写入电阻式存储器单元中的先前数据与目标数据进行比较；以及
根据将先前数据与目标数据进行比较的结果来确定目标数据是否被写入电阻式存储器单元中，
其中，第二源极线是参考单元的源极线，参考单元包括参考电阻器，并且第二位线是参考单元的位线。
15.根据权利要求14所述的操作方法，其中，参考单元的参考电阻值是电阻式存储器单元在电阻式存储器单元的数据为1的状态下的电阻值与电阻式存储器单元在电阻式存储器单元的数据为0的状态下的电阻值之间的区间值。
16.根据权利要求14或15所述的操作方法，其中，在根据将先前数据与目标数据进行比较的结果来确定目标数据是否被写入电阻式存储器单元中的步骤中，
当先前数据与目标数据相同时，目标数据不被写入电阻式存储器单元中，并且当先前数据与目标数据不同时，目标数据被写入电阻式存储器单元中。
17.一种电阻式存储器装置，包括字线驱动器和升压电容器，
其中，字线驱动器包括：电平移位器，被配置为接收字线选择电压并输出比所述电阻式存储器装置的电源电压高的第一电压；以及第一字线驱动器模块和第二字线驱动器模块，分别连接到电平移位器与电阻式存储器单元的字线之间，并且被配置为将比第一电压高的第二电压提供到电阻式存储器单元的字线，电阻式存储器单元连接在第一位线与第一源极线之间，并且
其中，升压电容器具有连接到电平移位器和第一字线驱动器模块的一端以及连接到第二字线驱动器模块的另一端，电平移位器经由升压电容器电连接到第二字线驱动器模块。
18.根据权利要求17所述的电阻式存储器装置，其中，电阻式存储器单元的驱动特征根据温度而变化，并且
其中，升压电容器的电容值根据温度而变化，以补偿电阻式存储器单元的驱动特征。
19.根据权利要求18所述的电阻式存储器装置，其中，升压电容器包括彼此连接的多个电容器模块，所述多个电容器模块根据二进制化的温度信息而被激活。
20.根据权利要求17至19中任一项所述的电阻式存储器装置，还包括：
参考单元，包括参考电阻器，并且连接在第二位线与第二源极线之间；以及
写入驱动器，可切换地连接到第一位线或第一源极线，可切换地连接到第二位线或第二源极线，并且被配置为产生用于将目标数据写入电阻式存储器单元中的写入电流，
其中，写入驱动器包括比较器，比较器被配置为：接收写入电流，通过将第一源极线的电压与第二源极线的电压进行比较或通过将第一位线的电压与第二位线的电压进行比较来将已写入电阻式存储器单元中的先前数据与目标数据进行比较，并且根据将先前数据与目标数据进行比较的结果来确定目标数据是否被写入电阻式存储器单元中，并且
其中，当先前数据与目标数据相同时，目标数据不被写入电阻式存储器单元中，并且当先前数据与目标数据不同时，目标数据被写入电阻式存储器单元中。
CN202110861245.3A 2020-09-14 2021-07-29 用于写入数据的电阻式存储器装置及其操作方法 Pending CN114187945A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200117772A KR20220035703A (ko) 2020-09-14 2020-09-14 데이터 기입을 위한 저항성 메모리 장치 및 이의 동작 방법
KR10-2020-0117772 2020-09-14

Publications (1)

Publication Number Publication Date
CN114187945A true CN114187945A (zh) 2022-03-15

Family

ID=80601007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110861245.3A Pending CN114187945A (zh) 2020-09-14 2021-07-29 用于写入数据的电阻式存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US11935592B2 (zh)
KR (1) KR20220035703A (zh)
CN (1) CN114187945A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220144019A (ko) * 2021-04-16 2022-10-26 삼성전자주식회사 메모리 셀의 크기 및 초기 쓰기 전압의 값에 기반하여 최적의 쓰기 전압을 생성하는 메모리 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256224B1 (en) * 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
KR100294452B1 (ko) * 1997-10-08 2001-09-17 윤종용 레벨쉬프트회로를갖는반도체메모리장치
WO2008018266A1 (fr) 2006-08-07 2008-02-14 Nec Corporation MRAM à ligne de commande de mots à potentiel variable
JP2008310868A (ja) * 2007-06-13 2008-12-25 Sony Corp 半導体メモリデバイス、および、そのデータ読み出し方法
US7764536B2 (en) 2007-08-07 2010-07-27 Grandis, Inc. Method and system for providing a sense amplifier and drive circuit for spin transfer torque magnetic random access memory
KR100909770B1 (ko) * 2007-08-10 2009-07-29 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
KR101338384B1 (ko) * 2007-12-10 2013-12-06 삼성전자주식회사 메모리 셀 어레이 및 이를 포함하는 반도체 메모리 장치
WO2010024883A1 (en) * 2008-08-25 2010-03-04 Halo Lsi, Inc Complementary reference method for high reliability trap-type non-volatile memory
US7916515B2 (en) 2009-03-10 2011-03-29 Seagate Technology Llc Non-volatile memory read/write verify
JP2011023046A (ja) 2009-07-13 2011-02-03 Sony Corp 抵抗変化型メモリデバイス
JP5598363B2 (ja) 2011-02-15 2014-10-01 ソニー株式会社 記憶装置およびその動作方法
KR102030330B1 (ko) * 2012-12-11 2019-10-10 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
WO2014209392A1 (en) * 2013-06-28 2014-12-31 Intel Corporation Apparatus for low power write and read operations for resistive memory
US9460785B2 (en) 2014-03-06 2016-10-04 Kabushiki Kaisha Toshiba Semiconductor storage device
US9672886B2 (en) 2014-05-05 2017-06-06 The Regents Of The University Of California Fast and low-power sense amplifier and writing circuit for high-speed MRAM
US9502106B2 (en) * 2014-12-10 2016-11-22 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling semiconductor memory device
US10062445B2 (en) * 2016-12-02 2018-08-28 Globalfoundries Inc. Parallel programming of one time programmable memory array for reduced test time
KR102663649B1 (ko) 2018-09-14 2024-05-08 삼성전자주식회사 쓰기 방향에 따른 비대칭 쓰기 동작을 실행하도록 구성되는 메모리 장치

Also Published As

Publication number Publication date
US20220084591A1 (en) 2022-03-17
KR20220035703A (ko) 2022-03-22
US11935592B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
US9042152B2 (en) Data read circuit, a non-volatile memory device having the same, and a method of reading data from the non-volatile memory device
KR101295429B1 (ko) 반도체 메모리 및 시스템
US6807088B2 (en) Magnetic random access memory and reading method thereof
US9484091B2 (en) Resistance change memory
US10431277B2 (en) Memory device
JP2004103174A (ja) 半導体記憶装置
US9589621B2 (en) Resistance change memory
US10777255B2 (en) Control signal generator for sense amplifier and memory device including the control signal generator
US9502106B2 (en) Semiconductor memory device and method of controlling semiconductor memory device
US10741233B2 (en) Semiconductor memory device
US9123412B2 (en) Resistance change memory
US9966123B2 (en) Semiconductor memory device with write driver
CN111724840A (zh) 基于磁隧道结的电路及基于磁隧道结的器件
JPWO2019112068A1 (ja) 抵抗変化型素子を備えた記憶回路及びセンスアンプ
CN110782923A (zh) 存储器设备和驱动写入电流的方法
US20170162248A1 (en) Semiconductor memory device and method of controlling semiconductor memory device
CN107818806B (zh) 半导体存储装置
US9773538B2 (en) Nonvolatile semiconductor memory
US9443585B2 (en) Resistance change memory
US11935592B2 (en) Resistive memory device for writing data and operating method thereof
US10403346B2 (en) Semiconductor memory device
US10446213B1 (en) Bitline control in differential magnetic memory
US9812498B2 (en) Semiconductor device
Kim Circuit Design for Non-volatile Magnetic Memory
US20220343961A1 (en) Memory devices and operation methods thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination