CN114156261A - 一种显示装置及其制作方法 - Google Patents
一种显示装置及其制作方法 Download PDFInfo
- Publication number
- CN114156261A CN114156261A CN202111451308.4A CN202111451308A CN114156261A CN 114156261 A CN114156261 A CN 114156261A CN 202111451308 A CN202111451308 A CN 202111451308A CN 114156261 A CN114156261 A CN 114156261A
- Authority
- CN
- China
- Prior art keywords
- light emitting
- emitting unit
- light
- transparent substrate
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000004806 packaging method and process Methods 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 157
- 238000005538 encapsulation Methods 0.000 claims description 38
- 238000004891 communication Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 12
- 230000017525 heat dissipation Effects 0.000 abstract description 10
- 230000002035 prolonged effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 162
- 238000010586 diagram Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000004020 luminiscence type Methods 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明提供了一种显示装置及其制作方法,显示装置中第一芯片和发光单元位于布线层的两侧,并通过第一封装层实现对发光单元的封装,通过第二封装层实现对第一芯片的封装,第一芯片的散热和发光单元的散热不会造成冲突,减少第一芯片工作过程中散发出的热量对发光单元的工作状态的影响,以此提高发光单元的工作寿命,进而提高显示装置的显示性能以及使用寿命。并且,由于第一芯片和发光单元位于布线层的两侧,显然第一芯片也不会占用发光单元所处膜层的区域,也就是说不会影响显示装置的像素区域,以此可以提高显示装置的显示性能。
Description
技术领域
本发明涉及显示技术领域,更具体地说,涉及一种显示装置及其制作方法。
背景技术
Micro-LED又称为微发光二极管(Micro Light Emitting Diode),是继液晶显示屏(Liquid Crystal Display,简称LCD)、主动矩阵有机发光二极管(Active-MatrixOrganic Light-Emitting Diode,AMOLED)之后,有机会应用于下一代显示装置技术的自发光器件。
Micro-LED显示装置的核心技术是将数百万至数千万个尺寸为数十微米的LED芯片组合排列形成显示装置所需的各个像素。
但是,目前Mini/Micro-LED现阶段没有合适的TFT AM(Thin Film TransistorActive Matrix)驱动电路和驱动方法,并且TFT的稳定性也严重影响Micro-LED显示装置的显示品质,以及PM(Passive Matrix)的驱动方式无法实现高分辨率。
发明内容
有鉴于此,为解决上述问题,本发明提供一种显示装置及其制作方法,技术方案如下:
一种显示装置,所述显示装置包括:
透明基板;
位于所述透明基板一侧的多个发光单元;
位于所述发光单元背离所述透明基板一侧的布线层;
位于所述布线层背离所述透明基板一侧的至少一个第一芯片;
位于所述透明基板靠近所述发光单元一侧的第一封装层,所述第一封装层在第一方向上覆盖所述发光单元且用于对所述发光单元进行封装;所述第一方向垂直于所述透明基板所在平面;
位于所述布线层背离所述透明基板一侧的第二封装层,所述第二封装层在所述第一方向上覆盖所述第一芯片且用于对所述第一芯片进行封装;
其中,所述第一芯片通过所述布线层与所述发光单元电连接,用于控制所述发光单元的工作状态。
一种显示装置的制作方法,所述制作方法包括:
提供一透明基板;
在所述透明基板的一侧设置多个发光单元和第一封装层,所述第一封装层位于所述透明基板靠近所述发光单元的一侧;所述第一封装层在第一方向上覆盖所述发光单元且用于对所述发光单元进行封装;所述第一方向垂直于所述透明基板所在平面;
在所述发光单元背离所述透明基板的一侧形成布线层;
在所述布线层背离所述透明基板的一侧设置至少一个第一芯片;
在所述布线层背离所述透明基板的一侧形成第二封装层,所述第二封装层在所述第一方向上覆盖所述第一芯片且用于对所述第一芯片进行封装
其中,所述第一芯片通过所述布线层与所述发光单元电连接,用于控制所述发光单元的工作状态。
相较于现有技术,本发明实现的有益效果为:
本发明提供的一种显示装置中第一芯片和发光单元位于布线层的两侧,并通过第一封装层实现对发光单元的封装,通过第二封装层实现对第一芯片的封装,第一芯片的散热和发光单元的散热不会造成冲突,减少第一芯片工作过程中散发出的热量对发光单元的工作状态的影响,以此提高发光单元的工作寿命,进而提高显示装置的显示性能以及使用寿命。
并且,由于第一芯片和发光单元位于布线层的两侧,显然第一芯片也不会占用发光单元所处膜层的区域,也就是说不会影响显示装置的像素区域,以此可以提高显示装置的显示性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种显示装置的截面示意图;
图2为本发明实施例提供的一种显示装置的俯视示意图;
图3为本发明实施例提供的另一种显示装置的截面示意图;
图4为本发明实施例提供的又一种显示装置的截面示意图;
图5为本发明实施例提供的又一显示装置的俯视示意图;
图6为本发明实施例提供的一种发光单元的结构示意图;
图7为本发明实施例提供的又一种显示装置的截面示意图;
图8为本发明实施例提供的两种发光单元的对比示意图;
图9为本发明实施例提供的又一种显示装置的截面示意图;
图10为本发明实施例提供的又一种显示装置的截面示意图;
图11为本发明实施例提供的又一种显示装置的截面示意图;
图12为本发明实施例提供的另一种显示装置的俯视示意图;
图13为本发明实施例提供的一种第一芯片与发光单元的连接示意图;
图14为本发明实施例提供的另一种第一芯片与发光单元的连接示意图;
图15为本发明实施例提供的另一种第一芯片与发光单元的连接示意图;
图16为本发明实施例提供的一种显示装置的制作方法的流程示意图;
图17-图28为图16所示制作方法对应的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
基于背景技术记载的内容而言,在本申请的发明创造过程中,发明人发现目前的Micro-LED显示装置,均是采用Micro-IC驱动一个像素单元或几个像素单元,因此该微米尺度的Micro-IC必须分布在像素单元之间。
若Micro-IC分布在像素单元之间,由于其自身会占用一部分像素区域,也就会影响显示装置的显示性能,并且Micro-IC工作过程中散热温度较高,也会影响与其相邻Micro-LED的工作状态,最终影响显示装置的显示性能及使用寿命。
基于此,本申请提供了一种显示装置,该显示装置中第一芯片和发光单元位于布线层的两侧,并通过第一封装层实现对发光单元的封装,通过第二封装层实现对第一芯片的封装,第一芯片的散热和发光单元的散热不会造成冲突,减少第一芯片工作过程中散发出的热量对发光单元的工作状态的影响,以此提高发光单元的工作寿命,进而提高显示装置的显示性能以及使用寿命。并且,由于第一芯片和发光单元位于布线层的两侧,显然第一芯片也不会占用发光单元所处膜层的区域,也就是说不会影响显示装置的像素区域,以此可以提高显示装置的显示性能。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1,图1为本发明实施例提供的一种显示装置的截面示意图。
所述显示装置包括:
透明基板11;位于所述透明基板11一侧的多个发光单元12。
位于所述发光单元12背离所述透明基板11一侧的布线层13。
位于所述布线层13背离所述透明基板11一侧的至少一个第一芯片14。
位于所述透明基板11靠近所述发光单元12一侧的第一封装层15,所述第一封装层15在第一方向X上覆盖所述发光单元12且用于对所述发光单元12进行封装;所述第一方向X垂直于所述透明基板11所在平面。
位于所述布线层13背离所述透明基板11一侧的第二封装层16,所述第二封装层16在所述第一方向X上覆盖所述第一芯片14且用于对所述第一芯片14进行封装。
其中,所述第一芯片14通过所述布线层13与所述发光单元12电连接,用于控制所述发光单元12的工作状态。
在该实施例中,该透明基板11的一侧为显示装置的出光侧,即该透明基板11又可以理解为显示装置的盖板,例如显示装置的玻璃盖板。
具体的,参考图2,图2为本发明实施例提供的一种显示装置的俯视示意图,如图2所示,多个发光单元12位于透明基板11的一侧,基于显示面板的实际应用情况对发光单元12进行组合排列形成显示装置所需的各个像素。
可选的,多个发光单元12阵列排布,在阵列排布的行方向上,相邻两个发光单元12之间的间隔相等,和/或,在阵列排布的列方向上,相邻两个发光单元12的间隔相等,以此提高发光单元12排布的均匀性,以间接提高显示装置各个显示区域的显示均一性。
进一步的,如图1所示,显示装置中第一芯片14和发光单元12位于布线层13的两侧,并通过第一封装层15实现对发光单元12的封装,通过第二封装层16实现对第一芯片14的封装,第一芯片14工作过程中散发出的热量对发光单元12的工作状态的影响很低,即第一芯片14的散热和发光单元12的散热不会造成冲突,以此可以提高发光单元12的工作寿命,进而提高显示装置的显示性能以及使用寿命。
并且,由于第一芯片14和发光单元12位于布线层13的两侧,显然第一芯片14也不会占用发光单元12所处膜层的区域,发光单元12的组合排列也不会受到限制,也就是说不会影响显示装置的像素区域,以此可以提高显示装置的显示性能。
需要说明的是,由于第一芯片14工作过程中散发的热量和发光单元12工作过程中散发的热量不同,可以使第一封装层15的材料和第二封装层16的材料也不相同,以满足不同程度的散热需求。
可选的,第一封装层15材料的热膨胀系数范围为150-250ppm/K;
可选的,第二封装层16的热膨胀系数大于第一封装层15的热膨胀系数;或者第二封装层16的热膨胀系数小于第一封装层15的热膨胀系数。
具体的,第一芯片14和发光单元12之间通过布线层13中的走线实现了电连接,以使第一芯片14可以控制发光单元12的工作状态。
需要说明的是,图1中并没有体现出布线层中的走线结构,在本申请以下实施例中会逐步进行示例说明。
进一步的,下面对第一封装层15的各种情况进行分别说明:
第一封装层15的第一种分布形式:
参考图3,图3为本发明实施例提供的另一种显示装置的截面示意图,如图3所示,第一封装层15位于透明基板11靠近发光单元12的一侧,但是发光单元12出光面一侧与透明基板11之间并没有设置封装膜层。
第一封装层15的第二种分布形式:
参考图4,图4为本发明实施例提供的又一种显示装置的截面示意图,如图4所示,第一封装层15包括第一子封装层151和第二子封装层152,第一子封装层151覆盖发光单元12且填充发光单元12之间的间隙,第二子封装层152位于发光单元12出光面一侧与透明基板11之间。
其中,第一子封装层151和第二子封装层152的材料可以不同;当所述第一子封装层151和所述第二子封装层152的材料相同时,即图1所示的第一封装层15。
需要说明的是,发光单元12的出光面指的是发光单元12面向透明基板11的表面。
需要说明的是,该第一封装层15的存在还可以提高发光单元12的位置稳定性,防止发光单元12出现倾斜或位移的情况发生,以提高显示面板的显示性能。
可选的,在本申请另一实施例中,参考图5,图5为本发明实施例提供的又一显示装置的俯视示意图。
多个所述发光单元12构成至少一个发光单元阵列。
所述发光单元阵列中行方向上所述发光单元12的数量为M,其中,M≥2。
所述发光单元阵列中列方向上所述发光单元12的数量为N,其中,N≥2。
一个所述第一芯片14控制一个所述发光单元阵列中所有所述发光单元12的工作状态。
需要说明的是,图5中以M=3和N=3为一个发光单元阵列为例进行说明。
在该实施例中,该第一芯片14区别于常规的Micro-IC,常规的Micro-IC属于微米级尺度的Micro-IC,必须分布在像素单元之间且只能驱动单个或几个发光单元。
而本申请中,所述第一芯片14的最小尺寸为1mm×1mm,属于毫米级尺度上的芯片结构,可以驱动M*N的发光单元阵列,并且该第一芯片14和发光单元12位于布线层13的两侧。由于第一芯片14和发光单元12位于布线层13的两侧,显然第一芯片14也不会占用发光单元12所处膜层的区域,也就是说不会影响显示装置的像素区域,以此可以提高显示装置的显示性能。
例如,可以采用6*4个支持80*80分辨率的PMLED驱动芯片来实现480*320分辨率的显示装置,这里M=80,N=80。
可选的,在本申请另一实施例中,参考图6,图6为本发明实施例提供的一种发光单元的结构示意图,所述发光单元12包括:第一电极121和第二电极122。
具体的,如图6所示,所述发光单元12还包括:衬底123;依次位于所述衬底123上的N型半导体层124、MQW(Multiple Quantum Well,多量子阱)层125以及P型半导体层126。
其中,第一电极121位于N型半导体层124上,第二电极122位于P型半导体层126上,也就是说在本申请实施例中,该第一电极121为发光单元12的N电极,第二电极122为发光单元12的P电极。
需要说明的是,该发光单元为Micro-LED发光单元或Mini-LED发光单元。
需要说明的是,所述衬底123的材料包括但不限定于蓝宝石、氮化铝、氮化硅、氮化镓单晶材料等。
该N型半导体层124包括但不限定于N型氮化镓半导体层,P型半导体层126包括但不限定于P型氮化镓半导体层。
参考图7,图7为本发明实施例提供的又一种显示装置的截面示意图。
所述第一封装层15包覆所述发光单元12。
所述第一封装层15包括:多组第一凹槽153和第二凹槽154,所述第一凹槽153和所述第二凹槽154位于所述第一封装层15背离所述透明基板11一侧的表面,一组所述第一凹槽153和所述第二凹槽154对应一个所述发光单元12。
其中,所述第一凹槽153暴露出所述第一电极121。
所述第二凹槽154暴露出所述第二电极122。
在该实施例中,通过对第一封装层15进行改进形成多组第一凹槽153和第二凹槽154以暴露出发光单元12中的第一电极121和第二电极122,使发光单元12中第一电极121和第二电极122通过布线层13中的走线实现与第一芯片14的电连接。
可选的,在本申请另一实施例中,参考图8,图8为本发明实施例提供的两种发光单元的对比示意图。
所述发光单元12包括第一发光单元12A和第二发光单元12B。
在所述第一方向X上,所述第一发光单元12A的最大高度H1大于所述第二发光单元12B的最大高度H2。
参考图9,图9为本发明实施例提供的又一种显示装置的截面示意图。
在所述第一方向X上,对应所述第一发光单元12A的第二凹槽154的深度H3小于对应所述第二发光单元12B的第二凹槽154的深度H4。
和/或,在第一方向X上,对应所述第一发光单元12A的第一凹槽153的深度H5小于对应所述第二发光单元12B的第一凹槽153的深度H6。
在该实施例中,所述第一发光单元12A的最大高度H1指的是第一发光单元12A中第二电极122远离衬底123一侧的表面与衬底123远离第二电极122一侧的表面之间的距离,所述第二发光单元12B的最大高度H2指的是第二发光单元12B中第二电极122远离衬底123一侧的表面与衬底123远离第二电极122一侧的表面之间的距离。
由于第一封装层15背离所述透明基板11一侧的表面为平坦化表面,且第一发光单元12A和第二发光单元12B的衬底123均处于同一平面上,那么在第一发光单元12A的最大高度H1大于第二发光单元12B的最大高度H2的情况下,其第一封装层15中对应第一发光单元12A的第二凹槽154的深度H3必然小于对应第二发光单元12B的第二凹槽153的深度H4。
进一步的,在第一发光单元12A的最大高度H1大于第二发光单元12B的最大高度H2的情况下,正常情况下第一发光单元12A中第一电极121与衬底123之间的距离也会大于第二发光单元12B中第一电极121与衬底123之间的距离,那么对应第一发光单元12A的第一凹槽153的深度H5也会小于对应第二发光单元12B的第一凹槽153的深度H6。
在发光单元12的制作工艺过程中,第一电极121厚度并非一个定值,而是一个厚度范围值,那么就会存在第一发光单元12A的最大高度H1大于第二发光单元12B的最大高度H2的情况下,第一发光单元12A中第一电极121与衬底123之间距离小于第二发光单元12B中第一电极121与衬底123之间的距离,那么对应第一发光单元12A的第一凹槽153的深度会大于对应第二发光单元12B的第一凹槽153的深度。
可选的,所述第一发光单元12A发出第一颜色光,所述第一颜色光的波长为λ1。
所述第二发光单元12B发出第二颜色光,所述第二颜色光的波长为λ2。
其中,λ1>λ2。
具体的,该第一发光单元12A可以为用于发出红光的发光单元,第二发光单元12B可以为用于发出绿光的发光单元。
可选的,该发光单元12还可以包括:第三发光单元。
在第一方向上,第一发光单元12A的最大高度H1大于第二发光单元12B的最大高度H2大于第三发光单元的最大高度;
在第一方向上,对应所述第一发光单元12A的第一凹槽153的深度H5小于对应所述第二发光单元12B的第一凹槽153的深度H6小于对应所述第三发光单元的第一凹槽的深度。
可选的,所述第一发光单元12A发出第一颜色光,所述第一颜色光的波长为λ1。
所述第二发光单元12B发出第二颜色光,所述第二颜色光的波长为λ2。
所述第三发光单元发出第三颜色光,所述第三颜色光的波长为λ3。
其中,λ1>λ2>λ3。
具体的,该第一发光单元12A可以为用于发出红光的发光单元,第二发光单元12B可以为用于发出绿光的发光单元,第三发光单元可以为用于发出蓝光的发光单元。
具体的,在显示装置中,每一个全彩的像素单元可以由多个发光单元12组成,以最基础的像素单元为例,为了实现显示装置的全彩显示其可以包括至少一个可以发出红光的发光单元、至少一个可以发出绿光的发光单元,以及至少一个可以发出蓝光的发光单元。
可选的,如图6所示,不论是第一发光单元12A、第二发光单元12B还是第三发光单元,其对应的第一电极121与衬底123之间的距离小于第二电极122与衬底之123间的距离。
那么,一组所述第一凹槽153和所述第二凹槽154中,
在所述第一方向上,所述第一凹槽153的深度大于所述第二凹槽154的深度。
也就是说,对应任何一个发光单元12的一组第一凹槽153和第二凹槽154中,第一凹槽153的深度始终大于第二凹槽154的深度。
可选的,在本申请另一实施例中,参考图10,图10为本发明实施例提供的又一种显示装置的截面示意图。
所述显示装置包括:
第一外接电极17,所述第一外接电极17通过所述第一凹槽153与所述第一电极121电连接;
第二外接电极18,所述第二外接电极18通过所述第二凹槽154与所述第二电极122电连接。
在该实施例中,若将发光单元12中的第一电极121和第二电极122直接与布线层13中的走线进行电连接,由于发光单元12中第一电极121和第二电极122自身的尺寸较小,可能会造成电连接不稳定的情况发生。
因此为了提高发光单元12与布线层13中走线的电连接稳定性,需将发光单元12中自身尺寸较小的第一电极121和第二电极122分别引出尺寸较大的第一外接电极17和第二外接电极18,以此提高显示装置的显示稳定性。
可选的,在本申请另一实施例中,参考图11,图11为本发明实施例提供的又一种显示装置的截面示意图。
所述显示装置包括:
位于所述布线层13和所述第一芯片14之间的多组第一焊盘19和第二焊盘20。
所述布线层13具有第一通孔组131和第二通孔组132,所述第一通孔组131包括多个第一通孔,所述第二通孔组132包括多个第二通孔。
所述第一焊盘19通过所述第一通孔组131与所述第一外接电极17电连接。
所述第二焊盘20通过所述第二通孔组132与所述第二外接电极18电连接。
在该实施例中,由于本申请中第一芯片14的最小尺寸为1mm×1mm,属于毫米级尺度上的芯片结构,可以驱动M*N的发光单元阵列,其引脚的尺寸较大,若将第一芯片14的引脚与布线层13中的走线直接进行电连接,也可能会造成电连接不稳定的情况发生。
因此,在本申请中通过在布线层13背离透明基板11的一侧设置多组第一焊盘19和第二焊盘20,使第一焊盘19和第二焊盘20与布线层13中对应的走线连接,再将第一焊盘19和第二焊盘20与对应的第一芯片14连接,以此提高第一芯片14与布线层13的电连接稳定性。
进一步的,为了实现第一芯片14和发光单元12之间的电连接,布线层中设置有第一通孔组131和第二通孔组132,第一通孔组131和第二通孔组132中均设置有走线,以使第一焊盘19通过第一通孔组131中的走线与第一外接电极17电连接,第二焊盘20通过第二通孔组132中的走线与第二外接电极18电连接。
需要说明的是,第一通孔组131中贯穿相邻两个膜层且在透明基板11上的正投影重叠的两个通孔为一个第一通孔。
第二通孔组132中贯穿相邻两个膜层且在透明基板11上的正投影重叠的两个通孔为一个第二通孔。
可选的,在本申请另一实施例中,如图11所示,所述第一通孔组131中多个所述第一通孔在所述透明基板11上的正投影互不交叠。
和/或,所述第二通孔组132中多个所述第二通孔在所述透明基板11上的正投影互不交叠。
在该实施例中,由于套孔设计在通孔的制作过程中若两个通孔为套孔,那么在第二个通孔的形成过程中会对已完成的第一个通孔造成影响,例如可以使第一个通孔的开口区域不平坦,影响布线的稳定性,例如第一个通孔的开口区域处走线会出现断开的问题;并且,套孔位置处的有机层厚度更大,会增加开孔难度。
因此,在本申请中使第一通孔组131中多个第一通孔在透明基板11上的正投影互不交叠,和/或,第二通孔组132中多个第二通孔在透明基板11上的正投影互不交叠,以此避免套孔设计,进而提高第一芯片14和发光单元12之间的电连接问题性,提高显示装置的显示性能。
需要说明的是,在本申请实施例的第一通孔组131中多个第一通孔的排布方式还可以为相邻两个第一通孔在所述透明基板11上的正投影互不交叠,以三个第一通孔为例进行说明,第一个第一通孔和第二个第一通孔在透明基板11上的正投影互不交叠,第二个第一通孔和第三个第一通孔在透明基板11上的正投影互不交叠,而第一个第一通孔与第三个第一通孔在透明基板11上的正投影存在交叠或完全交叠。
需要说明的是,在本申请实施例的第二通孔组132中多个第二通孔的排布方式还可以为相邻两个第二通孔在所述透明基板11上的正投影互不交叠,以三个第二通孔为例进行说明,第一个第二通孔和第二个第二通孔在透明基板11上的正投影互不交叠,第二个第二通孔和第三个第二通孔在透明基板11上的正投影互不交叠,而第一个第二通孔与第三个第二通孔在透明基板11上的正投影存在交叠或完全交叠。
可选的,在本申请另一实施例中,所述第一通孔组131中多个所述第一通孔在所述透明基板11上的正投影沿第二方向排布。
和/或,所述第二通孔组132中多个所述第二通孔在所述透明基板11上的正投影沿所述第二方向排布。
其中,所述第二方向平行于所述透明基板11所在平面。
在该实施例中,在第一通孔组131中多个第一通孔不套孔设计的情况下,使多个第一通孔在透明基板11上的正投影沿某一方向排布,以形成一种倾斜的走线方式,以减小布线层13中走线所需要占据的空间,至少可以为其它走线提供布线区域,以使显示装置在有效布线空间的情况下实现更多的功能。
同理,在第二通孔组132中多个第二通孔不套孔设计的情况下,使多个第二通孔在透明基板11上的正投影沿某一方向排布,以形成一种倾斜的走线方式,以减小布线层13中走线所需要占据的空间。
需要说明的是,在本申请实施例中所述第一通孔组131中多个所述第一通孔在所述透明基板11上的正投影的排布方向,还可以与所述第二通孔组132中多个所述第二通孔在所述透明基板11上的正投影的排布方向不同。
可选的,在本申请另一实施例中如图11所示,所述布线层13包括:
位于所述第一封装层15背离所述透明基板11一侧的第一布线层13A,所述第一布线层13A具有多个第三通孔A1,一个所述第三通孔A1与一个所述第一外接电极17对应;
所述显示装置还包括:
位于所述第一布线层13A背离所述透明基板11一侧的第三走线B1,所述第三走线B1通过所述第三通孔A1与所述第一外接电极17电连接。
其中,第三通孔A1属于第一通孔组131。
如图11所示,所述布线层13包括:
位于所述第一布线层13A背离所述透明基板11一侧的第二布线层13B。
所述第一布线层13A具有多个第四通孔A2,一个所述第四通孔A2与一个所述第二外接电极18对应。
所述第二布线层13B具有多个第五通孔A3。
所述显示装置还包括:
位于所述第二布线层13B背离所述透明基板11一侧的第四走线B2,所述第四走线B2通过所述第五通孔A3和所述第四通孔A2与所述第二外接电极18电连接。
其中,第四通孔A2和第五通孔A3属于第二通孔组132,且第四通孔A2和第五通孔A3在透明基板11上的正投影不交叠。
如图11所示,所述布线层13包括:
位于所述第二布线层13B背离所述透明基板11一侧的第三布线层13C。
所述第二布线层13B具有多个第六通孔A4,所述第三布线层13C具有多个第七通孔A5以及多个第八通孔A6;
所述显示装置还包括:
位于所述第三布线层13C背离所述透明基板11一侧的多组第一斜配线B3和第二斜配线B4。
所述第一斜配线B3通过所述第七通孔A5以及所述第六通孔A4与所述第三走线B1电连接。
所述第二斜配线B4通过所述第八通孔A6与所述第四走线B2电连接。
其中,第三通A1孔、第六通孔A4和第七通孔A5属于第一通孔组131,第四通孔A2、第五通孔A3和第八通孔A6属于第二通孔组132,且第三通孔A1、第六通孔A4和第七通孔A5在透明基板11上的正投影不交叠,且沿某一方向排布;第四通孔A2、第五通孔A3和第八通孔A6在透明基板11上的正投影不交叠,且沿某一方向排布。
如图11所示,所述布线层13包括:
位于所述第三布线层13C背离所述透明基板11一侧的第四布线层13D。
所述第四布线层13D具有多个第九通孔A7以及多个第十通孔A8。
所述第一焊盘19通过所述第九通孔A7与所述第一斜配线B3电连接;所述第二焊盘20通过所述第十通孔A8与所述第二斜配线B4电连接。
其中,第三通孔A1、第六通孔A4、第七通孔A5和第九通孔A7属于第一通孔组131,第四通孔A2、第五通孔A3、第八通孔A6和第十通孔A8属于第二通孔组132,且第三通孔A1、第六通孔A4、第七通孔A5和第九通孔A7在透明基板11上的正投影不交叠,且沿某一方向排布;第四通孔A2、第五通孔A3、第八通孔A6和第十通孔A8在透明基板11上的正投影不交叠,且沿某一方向排布。
由此可知,通过布线层13中的第一通孔组131实现了第一焊盘19和第一外接电极17的电连接,即实现了第一焊盘20与发光单元12第一电极121的电连接;通过布线层13中的第二通孔组132实现了第二焊盘20与第二外接电极18的电连接,即实现了第二焊盘20与发光单元12第二电极122的电连接。
通过第一焊盘19和第二焊盘20实现第一芯片14与发光单元12之间的电连接,以使第一芯片14可以控制发光单元12的工作状态。
可选的,在本申请另一实施例中,参考图12,图12为本发明实施例提供的另一种显示装置的俯视示意图。
所述显示装置还包括:多个功能芯片20,多个所述功能芯片20位于所述布线层13背离所述透明基板11的一侧;
其中,多个所述功能芯片20之间通信连接,且均与所述第一芯片14通信连接。
也就是说,多个功能芯片20与第一芯片14位于同一侧,该功能芯片20的最小尺寸为1mm×1mm,也就是说多个功能芯片20与第一芯片14相同均属于毫米级尺度上的芯片结构,该功能芯片20可以为显示装置的主控制芯片、电源芯片、触控芯片以及数据通信芯片等功能芯片。
需要说明的是,图12中仅仅以一个功能芯片20为例进行说明,其功能芯片20与第一芯片14的排版在本申请实施例中并不做限定。
需要说明的是,第三走线B1和第四走线B2相交位置处为发光单元12所在位置,第三走线B1与发光单元12的第一电极121电连接,第四走线B2与发光单元12的第二电极122电连接。
本申请中显示装置并不存在阵列基板,即无TFT(Thin Film Transistor,薄膜晶体管)设计,在进行小张切割时,只需考虑金属线的防腐蚀问题即可,而普通的基于阵列基板显示装置,TFT基板切割的时候,高温高湿的环境容易导致TFT电路失效,尤其是周边的VSR电路容易失效;因此本申请的显示装置在制作无边框的拼接显示装置时具有更高的可靠性。
并且,如图12所示的显示装置其可以当作一个大型拼接屏幕中的其中一个拼接屏幕区块,若需要不同规格的显示屏幕时,只需将图12所示的显示装置进行拼接即可。
可选的,在本申请另一实施例中,参考图13,图13为本发明实施例提供的一种第一芯片与发光单元的连接示意图;参考图14,图14为本发明实施例提供的另一种第一芯片与发光单元的连接示意图。
具体的,所述第一芯片20包括第一焊盘组201和第二焊盘组202,所述第一焊盘组201包括多个沿第三方向排布的多个第三焊盘2011,所述第二焊盘组202包括沿第四方向排布的多个第四焊盘2021,所述第三方向和第四方向与所述第一芯片所在平面平行,所述第三方向和所述第四方向交叉。
所述第三焊盘2011与所述发光单元阵列中所述发光单元的第一电极电连接。
所述第四焊盘2021与所述发光单元阵列中所述发光单元的第二电极电连接。
在该实施例中,以第三方向和第四方向垂直进行示例说明。
需要说明的是,如图13所示,第一行的第一焊盘组201包括第一行的第一个焊盘,作为第三焊盘2011与发光单元的第一电极121电连接;第一列的第二焊盘组202不包括第一列的第一个焊盘。
需要说明的是,如图14所示,第一行的第一焊盘组201不包括第一行的第一个焊盘;第一列的第二焊盘组202包括第一列的第一个焊盘,作为第四焊盘2021与发光单元的第二电极122电连接。
具体的,如图13所示,将第一行的多个第三焊盘2011与发光单元的第一电极121电连接,第一列的多个第四焊盘2021与发光单元的第二电极122电连接。
其中,第一行与第一列重叠的一个焊盘作为第三焊盘2011使用或者作为第四焊盘2021使用,在本申请实施例中将该重叠的焊盘作为第三焊盘2011为例进行说明。
该第一芯片20的其它焊盘与其它功能芯片进行通信连接。
可选的,该第一芯片20的第m行的多个第三焊盘2011与发光单元12的第一电极121电连接,第n列的多个第四焊盘2021与发光单元12的第二电极122电连接,其中,n≠1,m≠1。
可选的,参考图15,图15为本发明实施例提供的另一种第一芯片与发光单元的连接示意图。
所述发光单元阵列中,一行所述发光单元12的第一电极121依次电连接,一列所述发光单元12的第二电极122依次电连接;
所述显示面板还包括:
多条第一走线M1,所述第一走线M1延列方向延伸,且沿行方向依次排布。
多条第二走线M2,所述第二走线M2延行方向延伸,且沿列方向依次排布。
一条所述第一走线M1对应连接一行所述发光单元12的第一电极121。
一条所述第二走线M2对应连接一列所述发光单元12的第二电极122。
多条所述第一走线M1依次与一行所述第三焊盘2011中的多个第三焊盘2011依次连接。
多条所述第二走线M2依次与一列所述第四焊盘2021中的多个第四焊盘2021依次连接。
也就是说,第一条第一走线M1与一行所述第三焊盘组201中的第一个第三焊盘2011连接,第一条第二走线M2与一列所述第四焊盘组202中的第一个第四焊盘2021连接。
也就是说,在本申请中通过合理优化第一芯片20与发光单元12之间的走线连接方式,以便简化显示装置的布线难度。
可选的,基于本申请上述全部实施例,在本申请另一实施例中还提供了一种显示装置的制作方法,参考图16,图16为本发明实施例提供的一种显示装置的制作方法的流程示意图。
所述制作方法包括:
S101:提供一透明基板。
S102:在所述透明基板的一侧设置多个发光单元和第一封装层,所述第一封装层位于所述透明基板靠近所述发光单元的一侧;所述第一封装层在第一方向上覆盖所述发光单元且用于对所述发光单元进行封装;所述第一方向垂直于所述透明基板所在平面。
S103:在所述发光单元背离所述透明基板的一侧形成布线层。
S104:在所述布线层背离所述透明基板的一侧设置至少一个第一芯片。
S105:在所述布线层背离所述透明基板的一侧形成第二封装层,所述第二封装层在所述第一方向上覆盖所述第一芯片且用于对所述第一芯片进行封装;其中,所述第一芯片通过所述布线层与所述发光单元电连接,用于控制所述发光单元的工作状态。
具体的,步骤S102中在所述透明基板的一侧设置多个发光单元和第一封装层包括:
如图17所示,提供一第一承载基板21,所述第一承载基板21上设置有多个所述发光单元12,所述发光单元12包括第一电极121和第二电极122。其中,所述发光单元12至少包括用于发出红光的发光单元,用于发出绿光的发光单元以及用于发出蓝光的发光单元,以实现显示装置的全彩显示。
如图18所示,设置粘结层,所述粘结层包括多个独立的粘结单元22,所述第一电极121和所述第二电极122分别对应一个所述粘结单元22;多个所述粘结单元22背离所述第一承载基板21一侧的表面位于同一水平面上。
如图19所示,提供一第二承载基板23;将所述发光单元12转移至所述第二承载基板23上并去除所述第一承载基板21,其中所述粘结单元22与所述第二承载基板23接触。
其中,所述粘结层可以为光阻材料的粘结层,除了实现与第二承载基板23的粘结固定作用之外,还用于实现发光单元12中第一电极121和第二电极122的平坦化处理,以及实现不同高度发光单元12的整体平坦化处理,保证发光单元12转移到第二承载基板23上之后各个发光单元12的衬底123均处于同一水平面上。
进一步的,如图20所示,在所述第二承载基板23上形成所述第一封装层15。
如图21所示,提供一所述透明基板11,所述透明基板11设置在所述第一封装层15背离所述第二承载基板23的一侧。
如图22所示,去除所述第二承载基板23与所述粘结层,所述第一封装层15包括:多组第一凹槽153和第二凹槽154,所述第一凹槽153和所述第二凹槽154位于所述第一封装层15靠近所述布线层13一侧的表面,一组所述第一凹槽153和所述第二凹槽154对应一个所述发光单元12;其中,所述第一凹槽153暴露出所述第一电极121;所述第二凹槽154暴露出所述第二电极122。
其中,粘结层中各个独立的粘结单元22在去除之后可以直接使第一封装层15上具有多组第一凹槽153和第二凹槽154,且第一凹槽153与第一电极121自对准,第二凹槽154与第二电极122自对准。
也就是说,粘结层在本申请中所起的作用至少有三点:
其一,在发光单元12的转移过程中,起到与第二承载基板23粘结固定的作用,防止发光单元12在转移后发生倾斜或位移的情况发生,以提高发光单元12的位置稳定性。
其二,起到平坦化的作用,保证发光单元12在转移之后,其衬底123也就是说出光面处于同一水平面上。
其三,第一电极121与第一凹槽153的自对准,以及第二电极122与第二凹槽154的自对准,无需额外对第一封装层15进行刻蚀处理形成第一凹槽153和第二凹槽154。
进一步的,如图23所示,通过第一凹槽153引出第一外接电极17,通过第二凹槽154引出第二外接电极18。
进一步的,在所述发光单元12背离所述透明基板11的一侧形成布线层13,具体为:
如图24所示,在所述第一封装层15背离所述透明基板11的一侧形成第一布线层13A,对所述第一布线层13A进行刻蚀处理形成多个第三通孔A1和多个第四通孔A2,其中一个第三通孔A1与一个第一外接电极17对应。
并且,在第一布线层13A背离所述透明基板11的一侧形成第三走线B1,所述第三走线B1通过所述第三通孔A1与所述第一外接电极17电连接;在第一布线层13A背离所述透明基板11的一侧形成过渡走线Q1,该过渡走线Q1通过第四通孔A2与第二外接电极18电连接。
如图25所示,在所述第一布线层13A背离所述透明基板11的一侧形成第二布线层13B,对所述第二布线层13B进行刻蚀处理形成多个第五通孔A3和多个第六通孔A4。
并且,在所述第二布线层13B背离所述透明基板11的一侧形成第四走线B2,所述第四走线B2通过第五通孔A2以及第四通孔A2与第二外接电极18电连接;在第二布线层13B背离所述透明基板11的一侧形成过渡走线Q2,该过渡走线Q2通过第六通孔A4与第一走线B1电连接。
如图26所示,在所述第二布线层13B背离所述透明基板11的一侧形成第三布线层13C,对所述第三布线层13C进行刻蚀处理形成多个第七通孔A5和第八通孔A6。
并且,在所述第三布线层13C背离所述透明基板11的一侧形成多组第一斜配线B3和第二斜配线B4,所述第一斜配线B3通过所述第七通孔A5以及所述第六通孔A4与所述第三走线B1电连接;所述第二斜配线B4通过所述第八通孔A6与所述第四走线B2电连接。
如图27所示,在所述第三布线层13C背离所述透明基板11的一侧形成第四布线层13D,对所述第四布线层13D进行刻蚀处理形成多个第九通孔A7和第十通孔A8。
并且,在所述第四布线层13D背离所述透明基板11的一侧形成多组第一焊盘19和第二焊盘20,所述第一焊盘19通过所述第九通孔A7与所述第一斜配线B3电连接;所述第二焊盘20通过所述第十通孔A8与所述第二斜配线B4电连接。
如图28所示,在所述第四布线层13D背离所述透明基板11的一侧设置至少一个第一芯片14。
其中,第三通孔A1、第六通孔A4、第七通孔A5和第九通孔A7属于第一通孔组131,第四通孔A2、第五通孔A3、第八通孔A6和第十通孔A8属于第二通孔组132,且第三通孔A1、第六通孔A4、第七通孔A5和第九通孔A7在透明基板11上的正投影不交叠,且沿某一方向排布;第四通孔A2、第五通孔A3、第八通孔A6和第十通孔A8在透明基板11上的正投影不交叠,且沿某一方向排布。
由此可知,通过布线层13中的第一通孔组131实现了第一焊盘19和第一外接电极17的电连接,即实现了第一焊盘19与发光单元12第一电极121的电连接;通过布线层13中的第二通孔组132实现了第二焊盘20与第二外接电极18的电连接,即实现了第二焊盘20与发光单元12第二电极122的电连接。
通过第一焊盘19和第二焊盘20实现第一芯片14与发光单元20之间的电连接,以使第一芯片14可以控制发光单元20的工作状态。
需要说明的是,其它功能芯片可以在这一制程中形成在第四布线层13D背离透明基板11的一侧,即与第一芯片14在同一道工序中完成。
如图11所示,在所述第四布线层13D背离所述透明基板11的一侧形成第二封装层16,所述第二封装层16在所述第一方向上覆盖所述第一芯片14且用于对所述第一芯片14进行封装,以此形成本申请实施例所需要的显示装置。
以上对本发明所提供的一种显示装置及其制作方法进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素,或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (18)
1.一种显示装置,其特征在于,所述显示装置包括:
透明基板;
位于所述透明基板一侧的多个发光单元;
位于所述发光单元背离所述透明基板一侧的布线层;
位于所述布线层背离所述透明基板一侧的至少一个第一芯片;
位于所述透明基板靠近所述发光单元一侧的第一封装层,所述第一封装层在第一方向上覆盖所述发光单元且用于对所述发光单元进行封装;所述第一方向垂直于所述透明基板所在平面;
位于所述布线层背离所述透明基板一侧的第二封装层,所述第二封装层在所述第一方向上覆盖所述第一芯片且用于对所述第一芯片进行封装;
其中,所述第一芯片通过所述布线层与所述发光单元电连接,用于控制所述发光单元的工作状态。
2.根据权利要求1所述的显示装置,其特征在于,多个所述发光单元构成至少一个发光单元阵列;
所述发光单元阵列中行方向上所述发光单元的数量为M,其中,M≥2;
所述发光单元阵列中列方向上所述发光单元的数量为N,其中,N≥2;
一个所述第一芯片控制一个所述发光单元阵列中所有所述发光单元的工作状态。
3.根据权利要求1所述的显示装置,其特征在于,所述发光单元包括:第一电极和第二电极;
所述第一封装层包覆所述发光单元;
所述第一封装层包括:多组第一凹槽和第二凹槽,所述第一凹槽和所述第二凹槽位于所述第一封装层靠近所述布线层一侧的表面,一组所述第一凹槽和所述第二凹槽对应一个所述发光单元;
其中,所述第一凹槽暴露出所述第一电极;
所述第二凹槽暴露出所述第二电极。
4.根据权利要求3所述的显示装置,其特征在于,
所述发光单元包括第一发光单元和第二发光单元;
在所述第一方向上,所述第一发光单元的最大高度大于所述第二发光单元的最大高度;
在所述第一方向上,对应所述第一发光单元的第二凹槽的深度小于对应所述第二发光单元的第二凹槽的深度;
和/或,在第一方向上,对应所述第一发光单元的第一凹槽的深度小于对应所述第二发光单元的第一凹槽的深度。
5.根据权利要求4所述的显示装置,其特征在于,
所述第一发光单元发出第一颜色光,所述第一颜色光的波长为λ1;
所述第二发光单元发出第二颜色光,所述第二颜色光的波长为λ2;
其中,λ1>λ2。
6.根据权利要求3所述的显示装置,其特征在于,
一组所述第一凹槽和所述第二凹槽中,
在所述第一方向上,所述第一凹槽的深度大于所述第二凹槽的深度。
7.根据权利要求3所述的显示装置,其特征在于,所述显示装置包括:
第一外接电极,所述第一外接电极通过所述第一凹槽与所述第一电极电连接;
第二外接电极,所述第二外接电极通过所述第二凹槽与所述第二电极电连接。
8.根据权利要求7所述的显示装置,其特征在于,所述显示装置包括:
位于所述布线层和所述第一芯片之间的多组第一焊盘和第二焊盘;
所述布线层具有第一通孔组和第二通孔组,所述第一通孔组包括多个第一通孔,所述第二通孔组包括多个第二通孔;
所述第一焊盘通过所述第一通孔组与所述第一外接电极电连接;
所述第二焊盘通过所述第二通孔组与所述第二外接电极电连接。
9.根据权利要求8所述的显示装置,其特征在于,所述第一通孔组中多个所述第一通孔在所述透明基板上的正投影互不交叠;
和/或,所述第二通孔组中多个所述第二通孔在所述透明基板上的正投影互不交叠。
10.根据权利要求8所述的显示装置,其特征在于,所述第一通孔组中多个所述第一通孔在所述透明基板上的正投影沿第二方向排布;
和/或,所述第二通孔组中多个所述第二通孔在所述透明基板上的正投影沿所述第二方向排布;
其中,所述第二方向平行于所述透明基板所在平面。
11.根据权利要求1所述的显示装置,其特征在于,所述显示装置还包括:多个功能芯片,多个所述功能芯片位于所述布线层背离所述透明基板的一侧;
其中,多个所述功能芯片之间通信连接,且均与所述第一芯片通信连接。
12.根据权利要求11所述的显示装置,其特征在于,所述功能芯片的最小尺寸为1mm×1mm;
所述第一芯片的最小尺寸为1mm×1mm。
13.根据权利要求3所述的显示装置,其特征在于,所述第一芯片包括第一焊盘组和第二焊盘组,所述第一焊盘组包括多个沿第三方向排布的多个第三焊盘,所述第二焊盘组包括沿第四方向排布的多个第四焊盘,所述第三方向和第四方向与所述第一芯片所在平面平行,所述第三方向和所述第四方向交叉;
所述第三焊盘与所述发光单元阵列中所述发光单元的第一电极电连接;
所述第四焊盘与所述发光单元阵列中所述发光单元的第二电极电连接。
14.根据权利要求13所述的显示装置,其特征在于,所述发光单元阵列中,一行所述发光单元的第一电极依次电连接,一列所述发光单元的第二电极依次电连接;
所述显示面板还包括:
多条第一走线,所述第一走线延列方向延伸,且沿行方向依次排布;
多条第二走线,所述第二走线延行方向延伸,且沿列方向依次排布;
一条所述第一走线对应连接一行所述发光单元的第一电极;
一条所述第二走线对应连接一列所述发光单元的第二电极。
15.根据权利要求14所述的显示装置,其特征在于,多条所述第一走线依次与一行所述第三焊盘中的多个第三焊盘依次连接;
多条所述第二走线依次与一列所述第四焊盘中的多个第四焊盘依次连接。
16.一种显示装置的制作方法,其特征在于,所述制作方法包括:
提供一透明基板;
在所述透明基板的一侧设置多个发光单元和第一封装层,所述第一封装层位于所述透明基板靠近所述发光单元的一侧;所述第一封装层在第一方向上覆盖所述发光单元且用于对所述发光单元进行封装;所述第一方向垂直于所述透明基板所在平面;
在所述发光单元背离所述透明基板的一侧形成布线层;
在所述布线层背离所述透明基板的一侧设置至少一个第一芯片;
在所述布线层背离所述透明基板的一侧形成第二封装层,所述第二封装层在所述第一方向上覆盖所述第一芯片且用于对所述第一芯片进行封装;
其中,所述第一芯片通过所述布线层与所述发光单元电连接,用于控制所述发光单元的工作状态。
17.根据权利要求16所述的制作方法,其特征在于,所述在所述透明基板的一侧设置多个发光单元和第一封装层,包括:
提供一第一承载基板,所述第一承载基板上设置有多个所述发光单元,所述发光单元包括第一电极和第二电极;
设置粘结层,所述粘结层包括多个独立的粘结单元,所述第一电极和所述第二电极分别对应一个所述粘结单元;多个所述粘结单元背离所述第一承载基板一侧的表面位于同一水平面上;
提供一第二承载基板;
将所述发光单元转移至所述第二承载基板上并去除所述第一承载基板,其中所述粘结单元与所述第二承载基板接触。
18.根据权利要求17所述的制作方法,其特征在于,所述在所述透明基板的一侧设置多个发光单元和第一封装层,还包括:
在所述第二承载基板上形成所述第一封装层;
提供一所述透明基板,所述透明基板设置在所述第一封装层背离所述第二承载基板的一侧;
去除所述第二承载基板与所述粘结层,所述第一封装层包括:多组第一凹槽和第二凹槽,所述第一凹槽和所述第二凹槽位于所述第一封装层靠近所述布线层一侧的表面,一组所述第一凹槽和所述第二凹槽对应一个所述发光单元;其中,所述第一凹槽暴露出所述第一电极;所述第二凹槽暴露出所述第二电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111451308.4A CN114156261A (zh) | 2021-11-30 | 2021-11-30 | 一种显示装置及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111451308.4A CN114156261A (zh) | 2021-11-30 | 2021-11-30 | 一种显示装置及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114156261A true CN114156261A (zh) | 2022-03-08 |
Family
ID=80455324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111451308.4A Pending CN114156261A (zh) | 2021-11-30 | 2021-11-30 | 一种显示装置及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114156261A (zh) |
-
2021
- 2021-11-30 CN CN202111451308.4A patent/CN114156261A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107302011B (zh) | 显示装置 | |
CN111048656B (zh) | 显示装置及该显示装置的制造方法 | |
CN110211987B (zh) | 发光二极管面板 | |
JP5597362B2 (ja) | 発光素子、発光素子を含む発光装置、発光素子の製造方法および発光素子を含む発光装置の製造方法 | |
KR20190003162A (ko) | 반도체 발광 소자를 이용한 디스플레이 장치 | |
CN111261057B (zh) | 显示面板以及显示装置 | |
CN111276474B (zh) | 显示面板以及显示装置 | |
KR20190053347A (ko) | 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치 | |
CN101299895A (zh) | 有机发光显示器及其制造方法 | |
US11637228B2 (en) | Light emitting device and electrode substrate | |
CN111653584B (zh) | 显示面板及其制作方法、显示装置 | |
WO2021219069A1 (zh) | 一种堆叠结构、显示屏及显示装置 | |
KR20190003198A (ko) | 발광 표시 장치 | |
CN112913020A (zh) | 阵列基板、显示设备和制造阵列基板的方法 | |
US11387387B2 (en) | Micro light emitting device display apparatus | |
TW200923871A (en) | Integrated display module | |
CN114156261A (zh) | 一种显示装置及其制作方法 | |
CN108288629B (zh) | 显示面板 | |
KR20200006843A (ko) | 반도체 발광소자를 이용한 디스플레이 장치 | |
CN115117135A (zh) | 显示面板 | |
US20230207739A1 (en) | Display device and method for manufacturing same, and multi-screen display device using same | |
CN211743151U (zh) | 发光二极管封装组件 | |
CN110752228B (zh) | 微型发光二极管装置 | |
CN112771674B (zh) | 电子装置基板及其制作方法、电子装置 | |
TW200421911A (en) | Wiring substrate, electro-optic device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |