CN114153773A - 一种基于axi总线传输数据的方法、设备、系统及可读介质 - Google Patents
一种基于axi总线传输数据的方法、设备、系统及可读介质 Download PDFInfo
- Publication number
- CN114153773A CN114153773A CN202111271365.4A CN202111271365A CN114153773A CN 114153773 A CN114153773 A CN 114153773A CN 202111271365 A CN202111271365 A CN 202111271365A CN 114153773 A CN114153773 A CN 114153773A
- Authority
- CN
- China
- Prior art keywords
- data
- memory
- axi bus
- response signal
- returns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 230000004044 response Effects 0.000 claims abstract description 70
- 238000004590 computer program Methods 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 31
- 238000004891 communication Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种基于AXI总线传输数据的方法,包括:第一设备通过AXI总线向第二设备发送第一数据;第二设备接收第一数据,并向第一设备返回第一响应信号;第二设备通过AXI总线向第一设备发送第二数据;第一设备接收第二数据,并向第二设备返回第二响应信号。本发明还公开了一种基于AXI总线传输数据的装置、计算机设备和可读存储介质。本发明中,基于AXI总线实现两个设备间的数据通信,两个设备均可以主动向对方发送数据,而不用等待数据被读取时才发送,在数据高速传输时可有效减少了传输延迟,提高传输效率,灵活性较高。
Description
技术领域
本发明涉及数据处理技术领域,尤其涉及一种基于高级可扩展接口(advancedextensible interface,AXI)总线传输数据的方法、设备、系统及可读介质。
背景技术
AXI总线是一种高性能、高宽带及低延时的芯片内总线。它的地址/控制信息和数据传输所采用的传输通道是分离的,支持不对齐的数据传输,同时在突发传输中,只需要数据的首地址就可以传输数据,同时分离读写数据传输通道、并支持显著传输访问和乱序访问。
在设备之间传输数据时,可以采用AXI总线实现。图1为现有技术中设备之间基于AXI总线传输数据的方法的示意图。如图1所示,该方法通常是当主设备向从设备写入数据时,主设备向从设备发送数据写入请求,该请求中携带数据。从设备根据数据写入请求将接收数据。当主设备从从设备读取数据时,主设备向从设备数据读取请求,从设备根据该请求向主设备返回需要读取的数据。这样,主设备可主动向从设备发送数据,但是,主设备获取数据时需要向从设备请求之后才可获取到数据,使得数据传输效率较低,灵活性较低。
发明内容
有鉴于此,本发明实施例的目的在于提出一种基于AXI总线传输数据的方法、设备、系统及可读介质,基于AXI总线实现两个设备间的数据通信,两个设备均可以主动向对方发送数据,使得数据传输效率较低,灵活性较高。
基于上述目的,本发明实施例的一方面提供了一种基于AXI总线传输数据的方法,该方法可以包括:
第一设备通过AXI总线向第二设备发送第一数据;
第二设备接收第一数据,并向第一设备返回第一响应信号;
第二设备通过AXI总线向第一设备发送第二数据;
第一设备接收第二数据,并向第二设备返回第二响应信号。
在一些实施方式中,在第一设备接收第二数据,并向第二设备返回第二响应信号之前,方法还包括:
第一设备通过AXI总线向第二设备发送第一地址。
在一些实施方式中,在第二设备接收第一数据,并向第一设备返回第一响应信号之前,方法还包括:
第二设备通过AXI总线向第一设备发送第二地址。
在一些实施方式中,第一设备包括第一存储器;
第一设备接收第二数据,并向第二设备返回第二响应信号,包括:
第一设备确定第一存储器的剩余容量是否满足第一条件;
若是,则第一设备将第二数据写入第一存储器,并向第二设备返回第二响应信号;
若否,则第一设备不将第二数据写入第一存储器,且不向第二设备返回第二响应信号。
在一些实施方式中,第一条件包括:
第一存储器的剩余容量大于等于第二数据的大小;
或者,第一存储器的剩余容量大于等于零。
在一些实施方式中,第二设备包括第二存储器;
第二设备接收第一数据,并向第一设备返回第一响应信号,包括:
第二设备确定第二存储器的剩余容量是否满足第二条件;
若是,则第二设备将第一数据写入第二存储器,并向第一设备返回第一响应信号;
若否,则第二设备不将第一数据写入第二存储器,且不向第一设备返回第一响应信号。
在一些实施方式中,第二条件包括:
第二存储器的剩余容量大于等于第一数据的大小;
或者,第二存储器的剩余容量大于等于零。
本发明实施例的另一方面,还提供了一种基于AXI总线传输数据的系统,包括:第一设备和第二设备,其中,第一设备配置用于通过AXI总线向第二设备发送第一数据;第二设备配置用于接收第一数据,并向第一设备返回第一响应信号;第二设备配置用于通过AXI总线向第一设备发送第二数据;第一设备配置用于接收第二数据,并向第二设备返回第二响应信号。
在一些实施方式中,第一设备进一步配置用于:
通过AXI总线向第二设备发送第一地址。
在一些实施方式中,第二设备进一步配置用于:
通过AXI总线向第一设备发送第二地址。
在一些实施方式中,第一设备包括第一存储器;
第一设备进一步配置用于:
确定第一存储器的剩余容量是否满足第一条件;
若是,则将第二数据写入第一存储器,并向第二设备返回第二响应信号;
若否,则不将第二数据写入第一存储器,且不向第二设备返回第二响应信号。
在一些实施方式中,第一条件包括:
第一存储器的剩余容量大于等于第二数据的大小;
或者,第一存储器的剩余容量大于等于零。
在一些实施方式中,第二设备包括第二存储器;
第二设备进一步配置用于:
确定第二存储器的剩余容量是否满足第二条件;
若是,则将第一数据写入第二存储器,并向第一设备返回第一响应信号;
若否,则不将第一数据写入第二存储器,且不向第一设备返回第一响应信号。
在一些实施方式中,第二条件包括:
第二存储器的剩余容量大于等于第一数据的大小;
或者,第二存储器的剩余容量大于等于零。
本发明实施例的再一方面,还提供了一种计算机设备,包括:至少一个处理器;以及存储器,存储器存储有可在处理器上运行的计算机指令,指令由处理器执行时实现方法的步骤包括:第一设备通过AXI总线向第二设备发送第一数据;第二设备接收第一数据,并向第一设备返回第一响应信号;第二设备通过AXI总线向第一设备发送第二数据;第一设备接收第二数据,并向第二设备返回第二响应信号。
在一些实施方式中,第一设备包括第一存储器;
第一设备接收第二数据,并向第二设备返回第二响应信号,包括:
第一设备确定第一存储器的剩余容量是否满足第一条件;
若是,则第一设备将第二数据写入第一存储器,并向第二设备返回第二响应信号;
若否,则第一设备不将第二数据写入第一存储器,且不向第二设备返回第二响应信号。
在一些实施方式中,第一条件包括:
第一存储器的剩余容量大于等于第二数据的大小;
或者,第一存储器的剩余容量大于等于零。
在一些实施方式中,第二设备包括第二存储器;
第二设备接收第一数据,并向第一设备返回第一响应信号,包括:
第二设备确定第二存储器的剩余容量是否满足第二条件;
若是,则第二设备将第一数据写入第二存储器,并向第一设备返回第一响应信号;
若否,则第二设备不将第一数据写入第二存储器,且不向第一设备返回第一响应信号。
在一些实施方式中,第二条件包括:
第二存储器的剩余容量大于等于第一数据的大小;
或者,第二存储器的剩余容量大于等于零。
本发明实施例的再一方面,还提供了一种计算机可读存储介质,计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明至少具有以下有益技术效果:
本发明中,基于AXI总线实现两个设备间的数据通信,两个设备均可以主动向对方发送数据,而不用等待数据被读取时才发送,在数据高速传输时可有效减少了传输延迟,提高传输效率,灵活性较高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1为现有的一种基于AXI总线传输数据的方法的实施例的示意图;
图2为本发明提供的一种基于AXI总线传输数据的方法的实施例的示意图;
图3为本发明提供的一种基于AXI总线传输数据的方法的实施例的示意图;
图4为本发明提供的一种基于AXI总线传输数据的系统的实施例的示意图;
图5为本发明提供的计算机设备的实施例的示意图;
图6为本发明提供的计算机可读存储介质的实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
基于上述目的,本发明实施例的第一个方面,提出了一种基于AXI总线传输数据的方法的实施例。图2示出的是本发明提供的一种基于AXI总线传输数据的方法的实施例的示意图。如图2所示,本发明实施例的一种基于AXI总线传输数据的方法包括:
S101、第一设备通过AXI总线向第二设备发送第一数据。
其中,AXI总线是一种总线协议,AXI是AMBA中一个新的高性能协议,AXI技术丰富了现有的AMBA标准内容,满足超高性能和复杂的片上系统(SoC)设计的需求。
其中,第一设备可以为主设备,第二设备可以为从设备。
S102、第二设备接收第一数据,并向第一设备返回第一响应信号。
示例性的,如图3所示,S101和S102具体可实现为:主设备(如图3中所示的设备1)和从设备(如图3中所示的设备2)之间通过AXI总线进行数据传输。当主设备向从设备写数据时,主设备向从设备发送第一数据。从设备接收第一数据,并在接收到第一数据之后,向主设备发送第一响应信号,指示接收第一数据完成。
在一些实施例中,在执行S101之前,方法还包括:
第一设备通过AXI总线向第二设备发送第一地址。
其中,第一地址可以理解为第一数据写入地址。
示例性的,如图3所示,S101和S102具体可实现为:主设备和从设备之间通过AXI总线进行数据传输。当主设备向从设备写数据时,主设备先向从设备发送第一地址,主设备再向从设备发送第一数据。从设备接收第一数据,并在接收到第一数据之后,向主设备发送第一响应信号,指示接收第一数据完成。进一步的,主设备向从设备发送第一地址时可以携带相关控制伴随信号。主设备先向从设备发送第一数据时也可以携带相关控制伴随信号。
在一些实施例中,第一设备可以包括第一存储器。
S102具体可实现为:第一设备确定第一存储器的剩余容量是否满足第一条件。若是,则第一设备将第二数据写入第一存储器,并向第二设备返回第二响应信号。若否,则第一设备不将第二数据写入第一存储器,且不向第二设备返回第二响应信号。
其中,第一条件可以包括:第一存储器的剩余容量大于等于第二数据的大小;或者,第一存储器的剩余容量大于等于零。
其中,第一存储器可以为fifo存储器,fifo存储器用于缓存接收到的第二数据。
示例性的,当第一设备接收到AXI写第二数据后,如果fifo存储器的剩余容量大于等于第二数据的大小,就将第二数据写入fifo存储器,并返回第二响应信号,以指示第二数据传输成功。如果fifo存储器已经被写满,此时的第二数据将无法写入fifo存储器,就不返回响应信号,以指示数据暂时没有传输成功。
示例性的,当第一设备接收到AXI写第二数据后,如果fifo存储器的剩余容量大于等于零,就将第二数据写入fifo存储器,并返回第二响应信号,以指示第二数据传输成功。如果fifo存储器已经被写满,此时的第二数据将无法写入fifo存储器,就不返回响应信号,以指示数据暂时没有传输成功。
S103、第二设备通过AXI总线向第一设备发送第二数据。
S104、第一设备接收第二数据,并向第二设备返回第二响应信号。
示例性的,如图3所示,同上,S103和S104具体可实现为:主设备和从设备之间通过AXI总线进行数据传输。当从设备向主设备写数据时,从设备向主设备发送第二数据。主设备接收第二数据,并在接收到第二数据之后,向从设备发送第二响应信号,指示接收第二数据完成。
在一些实施例中,在执行S103之前,还包括:
第二设备通过AXI总线向第一设备发送第二地址。
其中,第二地址可以理解为第二数据写入地址。
示例性的,如图3所示,同上,S103和S104具体可实现为:主设备和从设备之间通过AXI总线进行数据传输。当从设备向主设备写数据时,从设备先向主设备发送第二地址,从设备再向主设备发送第二数据。主设备接收第二数据,并在接收到第二数据之后,向从设备发送第二响应信号,指示接收第二数据完成。进一步的,从设备向主设备发送第二地址时可以携带相关控制伴随信号。从设备向主设备发送第二数据时也可以携带相关控制伴随信号。
在一些实施例中,第二设备可以包括第二存储器;
S102具体可实现为:第二设备确定第二存储器的剩余容量是否满足第二条件。若是,则第二设备将第一数据写入第二存储器,并向第一设备返回第一响应信号。若否,则第二设备不将第一数据写入第二存储器,且不向第一设备返回第一响应信号。
其中,第二条件可以包括:第二存储器的剩余容量大于等于第一数据的大小;或者,第二存储器的剩余容量大于等于零。
其中,第二存储器可以为fifo存储器,fifo存储器用于缓存接收到的第一数据。
示例性的,当第二设备接收到AXI写第一数据后,如果fifo存储器的剩余容量大于等于第一数据的大小,就将第一数据写入fifo存储器,并返回第一响应信号,以指示第一数据传输成功。如果fifo存储器已经被写满,此时的第一数据将无法写入fifo存储器,就不返回响应信号,以指示数据暂时没有传输成功。
示例性的,当第二设备接收到AXI写第一数据后,如果fifo存储器的剩余容量大于等于零,就将第一数据写入fifo存储器,并返回第一响应信号,以指示第一数据传输成功。如果fifo存储器已经被写满,此时的第一数据将无法写入fifo存储器,就不返回响应信号,以指示数据暂时没有传输成功。
需要说明的是,上述实施例中,第一设备和第二设备均可以包括数据处理模块。该数据处理模块用于将缓存在数据接收fifo存储器中的数据取出,并处理备用,该数据处理模块可根据需求对数据进行定制化处理。
需要说明的是,本申请中的逻辑可以采用verilog代码实现。
本发明中,基于AXI总线实现两个设备间的数据通信,两个设备均可以主动向对方发送数据,而不用等待数据被读取时才发送,在数据高速传输时可有效减少了传输延迟,提高传输效率,灵活性较高,可扩展利用。
需要特别指出的是,上述基于AXI总线传输数据的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换之于基于AXI总线传输数据的方法也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在实施例之上。
基于上述目的,本发明实施例的第二个方面,提出了一种基于AXI总线传输数据的装置。图4示出的是本发明提供的基于AXI总线传输数据的系统的实施例的示意图。如图4所示,本发明实施例的基于AXI总线传输数据的系统包括:第一设备011通过AXI总线向第二设备012发送第一数据;第二设备012接收第一数据,并向第一设备011返回第一响应信号;第二设备012通过AXI总线向第一设备011发送第二数据;第一设备011接收第二数据,并向第二设备012返回第二响应信号。
在本发明的一些实施例中,第一设备011进一步配置用于:
通过AXI总线向第二设备012发送第一地址。
在本发明的一些实施例中,第二设备012进一步配置用于:
通过AXI总线向第一设备011发送第二地址。
在本发明的一些实施例中,第一设备011包括第一存储器;
第一设备011进一步配置用于:
确定第一存储器的剩余容量是否满足第一条件;
若是,则将第二数据写入第一存储器,并向第二设备012返回第二响应信号;
若否,则不将第二数据写入第一存储器,且不向第二设备012返回第二响应信号。
在本发明的一些实施例中,第一条件包括:
第一存储器的剩余容量大于等于第二数据的大小;
或者,第一存储器的剩余容量大于等于零。
在本发明的一些实施例中,第二设备012包括第二存储器;
第二设备012进一步配置用于:
确定第二存储器的剩余容量是否满足第二条件;
若是,则将第一数据写入第二存储器,并向第一设备返回第一响应信号;
若否,则不将第一数据写入第二存储器,且不向第一设备返回第一响应信号。
在本发明的一些实施例中,第二条件包括:
第二存储器的剩余容量大于等于第一数据的大小;
或者,第二存储器的剩余容量大于等于零。
本发明中,基于AXI总线实现两个设备间的数据通信,两个设备均可以主动向对方发送数据,而不用等待数据被读取时才发送,在数据高速传输时可有效减少了传输延迟,提高传输效率,灵活性较高,可扩展利用。
基于上述目的,本发明实施例的第三个方面,提出了一种计算机设备。图5示出的是本发明提供的计算机设备的实施例的示意图。如图5所示,本发明实施例的计算机设备包括如下装置:至少一个处理器021;以及存储器022,存储器022存储有可在处理器上运行的计算机指令023,指令由处理器执行时实现方法的步骤包括:第一设备通过AXI总线向第二设备发送第一数据;第二设备接收第一数据,并向第一设备返回第一响应信号;第二设备通过AXI总线向第一设备发送第二数据;第一设备接收第二数据,并向第二设备返回第二响应信号。
在本发明的一些实施例中,第一设备包括第一存储器;
第一设备接收第二数据,并向第二设备返回第二响应信号,包括:
第一设备确定第一存储器的剩余容量是否满足第一条件;
若是,则第一设备将第二数据写入第一存储器,并向第二设备返回第二响应信号;
若否,则第一设备不将第二数据写入第一存储器,且不向第二设备返回第二响应信号。
在本发明的一些实施例中,第一条件包括:
第一存储器的剩余容量大于等于第二数据的大小;
或者,第一存储器的剩余容量大于等于零。
在本发明的一些实施例中,第二设备包括第二存储器;
第二设备接收第一数据,并向第一设备返回第一响应信号,包括:
第二设备确定第二存储器的剩余容量是否满足第二条件;
若是,则第二设备将第一数据写入第二存储器,并向第一设备返回第一响应信号;
若否,则第二设备不将第一数据写入第二存储器,且不向第一设备返回第一响应信号。
在本发明的一些实施例中,第二条件包括:
第二存储器的剩余容量大于等于第一数据的大小;
或者,第二存储器的剩余容量大于等于零。
本发明中,基于AXI总线实现两个设备间的数据通信,两个设备均可以主动向对方发送数据,而不用等待数据被读取时才发送,在数据高速传输时可有效减少了传输延迟,提高传输效率,灵活性较高,可扩展利用。
本发明还提供了一种计算机可读存储介质。图6示出的是本发明提供的计算机可读存储介质的实施例的示意图。如图6所示,计算机可读存储介质031存储有被处理器执行时执行如上方法的计算机程序032。
最后需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,基于AXI总线传输数据的方法的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外,根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时,执行本发明实施例公开的方法中限定的上述功能。
此外,上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
本领域技术人员还将明白的是,结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能,但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
在一个或多个示例性设计中,功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现,则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质,该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的,该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备,或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外,任何连接都可以适当地称为计算机可读介质。例如,如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(D0L)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件,则上述同轴线缆、光纤线缆、双绞线、D0L或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的,磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘,其中磁盘通常磁性地再现数据,而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种基于AXI总线传输数据的方法,其特征在于,包括:
第一设备通过AXI总线向第二设备发送第一数据;
所述第二设备接收所述第一数据,并向所述第一设备返回第一响应信号;
所述第二设备通过AXI总线向所述第一设备发送第二数据;
所述第一设备接收所述第二数据,并向所述第二设备返回第二响应信号。
2.根据权利要求1所述的基于AXI总线传输数据的方法,其特征在于,在所述第一设备接收所述第二数据,并向所述第二设备返回第二响应信号之前,还包括:
所述第一设备通过AXI总线向所述第二设备发送第一地址。
3.根据权利要求1所述的基于AXI总线传输数据的方法,其特征在于,在所述第二设备接收所述第一数据,并向所述第一设备返回第一响应信号之前,还包括:
所述第二设备通过AXI总线向所述第一设备发送第二地址。
4.根据权利要求1所述的基于AXI总线传输数据的方法,其特征在于,所述第一设备包括第一存储器;
所述第一设备接收所述第二数据,并向所述第二设备返回第二响应信号,包括:
所述第一设备确定所述第一存储器的剩余容量是否满足第一条件;
若是,则所述第一设备将所述第二数据写入所述第一存储器,并向所述第二设备返回第二响应信号;
若否,则所述第一设备不将所述第二数据写入所述第一存储器,且不向所述第二设备返回第二响应信号。
5.根据权利要求4所述的基于AXI总线传输数据的方法,其特征在于,所述第一条件包括:
所述第一存储器的剩余容量大于等于所述第二数据的大小;
或者,所述第一存储器的剩余容量大于等于零。
6.根据权利要求1所述的基于AXI总线传输数据的方法,其特征在于,所述第二设备包括第二存储器;
所述第二设备接收所述第一数据,并向所述第一设备返回第一响应信号,包括:
所述第二设备确定所述第二存储器的剩余容量是否满足第二条件;
若是,则所述第二设备将所述第一数据写入所述第二存储器,并向所述第一设备返回第一响应信号;
若否,则所述第二设备不将所述第一数据写入所述第二存储器,且不向所述第一设备返回第一响应信号。
7.根据权利要求6所述的基于AXI总线传输数据的方法,其特征在于,所述第二条件包括:
所述第二存储器的剩余容量大于等于所述第一数据的大小;
或者,所述第二存储器的剩余容量大于等于零。
8.一种基于AXI总线传输数据的系统,其特征在于,包括:第一设备和第二设备,其中,
所述第一设备配置用于通过AXI总线向第二设备发送第一数据;
所述第二设备配置用于接收所述第一数据,并向所述第一设备返回第一响应信号;
所述第二设备配置用于通过AXI总线向所述第一设备发送第二数据;
所述第一设备配置用于接收所述第二数据,并向所述第二设备返回第二响应信号。
9.一种计算机设备,其特征在于,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机指令,所述指令由所述处理器执行时实现权利要求1-7任意一项所述方法的步骤。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1-7任意一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111271365.4A CN114153773B (zh) | 2021-10-29 | 2021-10-29 | 一种基于axi总线传输数据的方法、设备、系统及可读介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111271365.4A CN114153773B (zh) | 2021-10-29 | 2021-10-29 | 一种基于axi总线传输数据的方法、设备、系统及可读介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114153773A true CN114153773A (zh) | 2022-03-08 |
CN114153773B CN114153773B (zh) | 2024-05-07 |
Family
ID=80459100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111271365.4A Active CN114153773B (zh) | 2021-10-29 | 2021-10-29 | 一种基于axi总线传输数据的方法、设备、系统及可读介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114153773B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102693202A (zh) * | 2011-03-24 | 2012-09-26 | 三星电子株式会社 | 改善数据流量的片上系统及其操作方法 |
CN103810074A (zh) * | 2012-11-14 | 2014-05-21 | 华为技术有限公司 | 一种片上系统芯片及相应的监控方法 |
CN108475241A (zh) * | 2016-09-29 | 2018-08-31 | 华为技术有限公司 | 一种基于spi的数据传输方法及装置 |
CN112306924A (zh) * | 2020-11-26 | 2021-02-02 | 山东云海国创云计算装备产业创新中心有限公司 | 一种数据交互方法、装置、系统及可读存储介质 |
-
2021
- 2021-10-29 CN CN202111271365.4A patent/CN114153773B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102693202A (zh) * | 2011-03-24 | 2012-09-26 | 三星电子株式会社 | 改善数据流量的片上系统及其操作方法 |
CN103810074A (zh) * | 2012-11-14 | 2014-05-21 | 华为技术有限公司 | 一种片上系统芯片及相应的监控方法 |
CN108475241A (zh) * | 2016-09-29 | 2018-08-31 | 华为技术有限公司 | 一种基于spi的数据传输方法及装置 |
CN112306924A (zh) * | 2020-11-26 | 2021-02-02 | 山东云海国创云计算装备产业创新中心有限公司 | 一种数据交互方法、装置、系统及可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN114153773B (zh) | 2024-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11231864B2 (en) | Memory access technology and computer system | |
US9489328B2 (en) | System on chip and method for accessing device on bus | |
JP2010211322A (ja) | ネットワークプロセッサ、受信コントローラ、及びデータ受信処理方法 | |
CN112422485B (zh) | 一种传输控制协议的通信方法及装置 | |
CN114153773A (zh) | 一种基于axi总线传输数据的方法、设备、系统及可读介质 | |
US20220342777A1 (en) | Method for data reading and writing processing, data center, disaster recovery system and storage medium | |
CN111290476B (zh) | 一种兼容单时钟源和多时钟源服务器的拓扑装置和时钟板 | |
CN114465966B (zh) | 一种数据包重组控制系统和数据包重组方法 | |
CN117312201B (zh) | 一种数据传输方法、装置及加速器设备、主机和存储介质 | |
CN101390066B (zh) | 在地址信道上的辅助写入 | |
CN112235268B (zh) | 安全通信方法、系统及装置 | |
CN114465966A (zh) | 一种数据包重组控制系统和数据包重组方法 | |
CN116170385A (zh) | 一种网关信息转发系统及方法、设备、存储介质 | |
KR20050004157A (ko) | 다중 코히런시 단위들을 지원하는 데이터 전송 유닛 | |
CN113220620A (zh) | 一种用于数据流格式转换的系统以及数据流传输系统 | |
CN113590037A (zh) | 一种同时记录CAN协议数据与Modbus协议数据的数据记录方法 | |
CN117149127A (zh) | 双系统间的音频数据共享方法、共享系统、共享设备及可读存储介质 | |
KR20140135021A (ko) | Ldma방법을 이용한 ipc장치 | |
CN114697405A (zh) | 一种通信协议转换的控制方法、装置以及转换系统 | |
CN114741214A (zh) | 一种数据传输方法、装置及设备 | |
CN117675720A (zh) | 消息报文传输方法、装置、电子设备和存储介质 | |
CN117453582A (zh) | 数据传输方法、设备及存储介质 | |
CN111200594A (zh) | 接收数据的方法、装置、数据接收设备和存储介质 | |
WO2018218402A1 (zh) | 交通违章的图片智能上传方法及系统 | |
JP2002374310A (ja) | パケット処理装置およびパケット処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |