CN102693202A - 改善数据流量的片上系统及其操作方法 - Google Patents

改善数据流量的片上系统及其操作方法 Download PDF

Info

Publication number
CN102693202A
CN102693202A CN2012100822384A CN201210082238A CN102693202A CN 102693202 A CN102693202 A CN 102693202A CN 2012100822384 A CN2012100822384 A CN 2012100822384A CN 201210082238 A CN201210082238 A CN 201210082238A CN 102693202 A CN102693202 A CN 102693202A
Authority
CN
China
Prior art keywords
priority
bandwidth
main equipment
slave unit
soc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100822384A
Other languages
English (en)
Other versions
CN102693202B (zh
Inventor
权佑彻
尹栽根
郑法彻
姜贤俊
严濬亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102693202A publication Critical patent/CN102693202A/zh
Application granted granted Critical
Publication of CN102693202B publication Critical patent/CN102693202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/4252—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a handshaking protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种片上系统(SoC)包括：第一主设备；从设备；总线开关，其传送主设备的第一命令和从设备的第一响应；以及第一优先级控制器，其连接在第一主设备与总线开关之间。该第一优先级控制器基于第一命令和第一响应测量第一带宽和第一等待时间中的至少一个，并根据测量结果中的至少一个调整第一命令的优先级。

Description

改善数据流量的片上系统及其操作方法
相关申请的交叉引用
本申请要求于2011年3月24日提交的韩国专利申请第10-2011-0026443号的优先权，其内容通过全文引用合并于此。
技术领域
本发明构思的实施例涉及片上系统(system on chip，SoC)，更具体地，涉及用于通信网络的SoC及其操作方法，该SoC能改善网络上多个主设备(master)的数据流量(data traffic)。
背景技术
通信网络要求各种水平的服务质量(QoS)。在计算机网络以及其他分组交换电信网络领域，术语QoS指的是资源预留控制机制，而非实现的服务质量。服务质量是向不同的应用、用户或数据流提供不同的优先级，或保证数据流具有特定性能水平的能力。例如，可以保证要求的比特率、延迟、抖动、分组丢弃概率和/或误比特率。如果网络容量不够，特别是在容量是有限资源的网络中，服务质量保证是非常重要的。
通过通信网络进行传送的数据源要求分配最小带宽，或者要求数据传输根据数据特性来完成且具有所确定的等待时间(latency)。因此，当一个主设备生成导致过多流量的数据源时，整个系统的QoS都可能下降。
发明内容
一种通信网络可以在片上系统(SoC)内实现。本发明的实施例提供一种片上系统(SoC)，包括第一主设备、从设备、总线开关和连接在第一主设备和总线开关之间的第一优先级控制器，该总线开关传送第一主设备的第一命令和第一从设备的第一响应。第一优先级控制器基于第一命令和第一响应测量第一带宽和第一等待时间中的至少一个，并根据测量结果中的至少一个调整第一命令的第一优先级。
所述SoC还包括第二主设备以及连接在第二主设备与总线开关之间的第二优先级控制器，该第二主设备通过总线开关向从设备传送第二命令，并从从设备接收对第二命令的第二响应。第二优先级控制器基于第二命令和第二响应测量第二带宽和第二等待时间中的至少一个，并根据测量结果中的至少一个调整第二命令的第二优先级。
根据示例性实施例，第一优先级控制器包括带宽监视器和优先级生成器，该带宽监视器测量带宽，并且该优先级生成器通过将带宽监视器测量的第一带宽与带宽参考值进行比较来调整第一优先级。
根据另一个示例性实施例，第一优先级控制器包括等待时间监视器和优先级生成器，该等待时间监视器测量第一等待时间，并且该优先级生成器通过将等待时间监视器测量的第一等待时间与等待时间参考值进行比较来调整第一优先级。
当测量的第一带宽高于带宽参考值时，第一优先级控制器降低第一优先级。当测量的第一等待时间高于等待时间参考值时，第一优先级控制器降低第一优先级。
第一优先级控制器还包括复位时段控制器，其在每个复位时间段将第一优先级设置为默认值。
总线开关包括通过第一优先级控制器连接到第一主设备的第一从接口、连接到第二主设备的第二从接口、连接到从设备的主接口。第一从接口和第二从接口中的每一个连接到主接口，并且主接口将第一优先级与第二优先级进行比较，并根据比较结果将第一命令和第二命令之一传送到从设备。
根据示例性实施例，第二优先级控制器包括带宽监视器和优先级生成器，该带宽监视器测量第二带宽，并且该优先级生成器通过将带宽监视器测量的第二带宽与带宽参考值进行比较来调整第二优先级。当测量的第二带宽高于带宽参考值时，第二优先级控制器降低第二优先级。
根据另一个示例性实施例，第二优先级控制器包括等待时间监视器和优先级生成器，该等待时间监视器测量第二等待时间，并且该优先级生成器通过将等待时间监视器测量的第二等待时间与等待时间参考值进行比较来调整第二优先级。当测量的第二等待时间高于等待时间参考值时，第二优先级控制器降低第二优先级。
本发明的另一个示例性实施例提供一种SoC，该SoC包括主设备、从设备和总线子系统，该总线子系统传送主设备的命令和从设备对该命令的响应。总线子系统根据所述命令和所述响应测量带宽，并根据测量结果和从设备的操作状态值阻止(block)命令的传送。
总线子系统包括阻止控制器、总线开关和阻止监视器，该阻止控制器用于阻止或释放(release)命令的传送，该总线开关连接在阻止控制器和从设备之间，向从设备传送命令，并向主设备传送响应，而该阻止监视器连接在总线开关与从设备之间，向阻止控制器传送操作状态值。
阻止控制器包括测量带宽的带宽监视器和组合电路，该组合电路在测量的带宽高于带宽参考值时阻止命令的传送，或者在操作状态值高于操作状态参考值时阻止命令的传送。
在命令传送被阻止之后，当操作状态值小于操作状态参考值时，所述阻止控制器传送被阻止的命令。
操作状态值包括未决计数，并且每当接收到命令时该未决计数增大，并且每当传送了响应时该未决计数减小。
本发明的再一个示例性实施例提供一种SoC，包括从设备和第一主设备，该第一主设备通过包括第一优先级控制器和总线开关的第一通道，向从设备传送第一命令，并接收从设备对第一命令的第一响应。第一优先级控制器基于第一命令和第一响应测量带宽和等待时间中的至少一个，并根据测量结果中的至少一个调整第一命令的第一优先级。
该SoC还包括第二主设备，该第二主设备通过包括总线开关的第二通道，向从设备传送第二命令，并接收从设备对第二命令的第二响应。第二通道还包括第二优先级控制器，并且该第二优先级控制器基于第二命令和第二响应测量第二通道的带宽和等待时间中的至少一个，并且根据测量结果中的至少一个调整第二命令的第二优先级。
本发明的示例性实施例提供一种SoC的操作方法，包括：根据通过第一优先级控制器并且通过总线开关执行的第一主设备和从设备之间的握手的结果，测量第一带宽和第一等待时间中的至少一个；以及根据第一优先级控制器测量的测量结果中的至少一个，调整从第一主设备输出的命令的第一优先级。
该SoC的操作方法还包括：根据通过第二优先级控制器和总线开关执行的第二主设备和从设备之间的握手的结果，测量第二带宽和第二等待时间中的至少一个；以及根据第二优先级控制器测量的测量结果中的至少一个，调整从第二主设备输出的命令的第二优先级。
该SoC的操作方法还包括：当测量结果中的至少一个高于相应的参考值时，降低第一优先级。该SoC的操作方法还包括：在每个定期时间(复位时段)设置第一优先级作为默认值。
现在将在下文中参照示出了示例性实施例的附图更充分地描述示例性实施例。然而，示例性实施例可以以许多不同的形式来具体实现，不应被解释为局限于此出阐述的实施例。相反，提供这些示例性实施例是为了使本公开全面和完整，并向本领域技术人员充分传达示例性实施例的范围。附图中，为清楚起见，可能放大了层和区域的大小及相对大小。相同的附图标记始终指代相同的元件。
将会理解，当一个元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到所述另一元件，或者也可以存在居间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一元件时，不均在居间的元件。此处使用的词语“和/或”包括相关列出项目中的任何一个以及其中的一个或多个的所有组合，并且词语“和/或”可以缩写为“/”。
将会理解，尽管此处可能使用词语第一、第二等等来描述不同的元件，但这些元件不应受到这些词语的限制。这些词语仅仅用于将一个元件与另一个元件区分开来。例如，第一信号可以被称为第二信号，类似地，第二信号也可以被称为第一信号，这样做不会偏离本公开的教导。
此处使用的术语仅仅是为了描述特定实施例，并非意图限制示例性实施例。此处使用的单数形式“一”、“一个”意图也包括复数形式，除非上下文明确给出相反指示。还将理解，当在本说明书中使用词语“包括”和/或“包含”时，表明存在所描述的特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组合。
除非另外定义，否则此处使用的所有术语(包括技术术语和科学术语)所具有的含义与示例性实施例所属领域的普通技术人员通常理解的含义相同。还将理解，诸如通常使用的词典中定义的那些术语应该被解释为所具有的含义与它们在相关领域和/或本申请的上下文中的含义一致，而不应理想化地或过分形式化地对其进行解释，除非此处明确地如此定义。
附图说明
通过参照附图详细描述示例性实施例，示例性实施例的上述及其他特征将变得更加清楚，附图中：
图1是根据第一示例性实施例的片上系统(SoC)的框图；
图2A和图2B是图1中示出的第一从接口和第三从接口的框图；
图2C是图1中示出的第一主接口的框图；
图3是图1中示出的第一优先级控制器的框图；
图4是图示图1的SoC的操作的流程图；
图5是图3的第一优先级控制器中的信号的时序图，用于解释优先级控制器如何测量带宽；
图6是图3的第一优先级控制器中的信号的时序图，用于解释当优先级控制器执行读操作时的等待时间；
图7是图3的第一优先级控制器中的信号的时序图，用于解释当优先级控制器执行写操作时的等待时间；
图8是图1A中示出的第一主设备和第二主设备的带宽的曲线图；
图9是图1A中示出的第一主设备和第二主设备的优先级的曲线图；
图10是图示根据图1的SoC的操作、第一主设备和第二主设备的带宽变化的曲线图；
图11是根据第二示例性实施例的SoC的框图；
图12是图示图11中示出的第一阻止控制器的框图；
图13是图11的SoC的框图，用于解释第一阻止控制器、第二阻止控制器和第一阻止监视器；
图14是图11的SoC的操作的流程图；
图15是图12的第一阻止控制器中的信号的时序图，用于解释在读操作期间的未决计数；
图16是图12的第一阻止控制器中的信号的时序图，用于解释在写操作期间的未决计数；
图17是图示根据图11中图示的SoC的操作、第一主设备和第二主设备的带宽变化的曲线图；
图18是图11的SoC的操作的流程图；
图19是图示根据图11的SoC的操作、第一主设备和第二主设备的带宽变化的曲线图；
图20是包括图1或图11的SoC的计算机系统的框图；
图21是包括图1或图11的SoC的计算机系统的框图；
图22是包括图1或图11的SoC的计算机系统的框图；以及
图23是包括图1或图11的SoC的计算机系统的框图。
具体实施方式
关于应用本发明技术构思的总线子系统，将http://www.arm.com的AMBA AXI Protocol v3.0 Specification(AMBA AXI协议v3.0规范)合并于此作为参考。
根据示例性实施例的片上系统(SoC)测量特定主设备的带宽和等待时间中的至少一个，并根据至少一个测量结果调整特定主设备的命令的优先级。
参照图1A到图10详细解释本发明构思的第一SoC 10a。参照图11到图19详细解释本发明构思的第二SoC 10a。
图1是根据第一示例性实施例的片上系统(SoC)的框图。
参照图1，SoC 10a包括多个主设备20、总线子系统30和多个从设备40。
在本示例性实施例中，多个主设备20包括第一主设备20-1、第二主设备20-2、第三主设备20-3和第四主设备20-4。多个从设备40包括第一从设备40-1、第二从设备40-2、第三从设备40-3和第四从设备40-4。为了解释方便，本发明构思图示了包括四个主设备和四个从设备的SoC 10a，但是SoC 10a不局限于此。
总线子系统30包括第一优先级控制器31a、第二优先级控制器32a和总线开关33。为了解释方便，图1图示了两个优先级控制器31a和32a；然而，可以为主设备20-1到20-4中的每一个分配优先级控制器。
总线开关33包括第一从接口33-1、第二从接口33-2、第三从接口33-3、第四从接口33-4、第一主接口33-5、第二主接口33-6、第三主接口33-7和第四主接口33-8。
第一从接口33-1将连接到第一优先级控制器31a的第一主设备20-1与第一从设备40-1、第二从设备40-2、第三从设备40-3和第四从设备40-4中的每一个连接。第二从接口33-2将连接到第二优先级控制器32a的第二主设备20-2与第一从设备40-1、第二从设备40-2、第三从设备40-3和第四从设备40-4中的每一个连接。
第三从接口33-3将第三主设备20-3与第一从设备40-1、第二从设备40-2、第三从设备40-3和第四从设备40-4中的每一个连接。第四从接口33-4将第四主设备20-4与第一从设备40-1、第二从设备40-2、第三从设备40-3和第四从设备40-4中的每一个连接。将参照图2A和图2B详细解释第一从接口33-1、第二从接口33-2、第三从接口33-3和第四从接口33-4。
第一主接口33-5根据优先级(或优先级值)将第一主设备20-1、第二主设备20-2、第三主设备20-3或第四主设备20-4的命令传送到第一从设备40-1。第二主接口33-6根据优先级将第一主设备20-1、第二主设备20-2、第三主设备20-3或第四主设备20-4的命令传送到第二从设备40-2。
第三主接口33-7根据优先级将第一主设备20-1、第二主设备20-2、第三主设备20-3或第四主设备20-4的命令传送到第三从设备40-3。第四主接口33-8根据优先级将第一主设备20-1、第二主设备20-2、第三主设备20-3和第四主设备20-4的命令传送到第四从设备40-4。将参照图2C详细解释第一主接口33-5、第二主接口33-6、第三主接口33-7和第四主接口33-8。
第一主设备20-1、第二主设备20-2、第三主设备20-3和第四主设备20-4中的每一个可以被实现为微处理器(CPU)、图形处理器(GPU)或用于设计片上系统(SoC)的专用知识产权(intellectual property，IP)(ASIC)。
第一优先级控制器31a连接在第一主设备20-1和总线开关33之间。第二优先级控制器32a连接在第二主设备20-2和总线开关33之间。
总线子系统30上的数据流量的量被称为占用率。可以基于预定时间段中数据访问周期相对于总的总线周期的比来计算每个通道的占用率。
当总线子系统30的占用率高时，第一主设备20-1和第二主设备20-2中的每一个需要减少对总线开关33的使用，并且需要分别连接到优先级控制器31a和32a。根据本示例性实施例，假定在第一主设备20-1和/或第二主设备20-2中需要限制网络使用。因此，第一优先级控制器31a和第二优先级控制器32a中的每一个分别连接到第一主设备20-1和第二主设备20-2。
第一主设备20-1可以通过总线子系统30访问第一从设备40-1、第二从设备40-2、第三从设备40-3和第四从设备40-4中的任何一个。类似地，第二主设备20-2可以通过总线子系统30访问第一从设备40-1、第二从设备40-2、第三从设备40-3和第四从设备40-4中的任何一个。
可以调整连接到第一优先级控制器31a的第一主设备20-1的优先级和连接到第二优先级控制器32a的第二主设备20-2的优先级。然而，未连接到优先级控制器的第三主设备20-3和第四主设备20-4的每个的优先级固定为默认值。
在替换实施例中，第一主设备20-1可以绕过第一优先级控制器31a而连接到总线子系统30。
第一优先级控制器31a和第二优先级控制器32a中的每一个通过总线子系统30连接到第一从设备40-1、第二从设备40-2、第三从设备40-3和第四从设备40-4中的每一个。例如，第一优先级控制器31a通过总线子系统30将从第一主设备20-1输出的命令传送到第一从设备40-1、第二从设备40-2、第三从设备40-3和第四从设备40-4之一。这里，将命令传送到从设备的每个信号通路可以称为通道。
当第一从设备40-1通过第一优先级控制器31a和总线开关33接收到从第一主设备20-1输出的命令时，第一从设备40-1通过总线开关33并且通过第一优先级控制器31a将与该命令相对应的响应传送到第一主设备20-1。
第一优先级控制器31a基于从第一主设备20-1输出的命令和从第一从设备40-1传送的响应，测量与该命令相对应的带宽和等待时间中的至少一个。或者，第一优先级控制器31a基于从第一主设备20-1输出的命令和从第一从设备40-1传送的响应，测量通过其传送命令的通道的带宽和等待时间中的至少一个。第一优先级控制器31a通过使用测量的带宽和等待时间中的至少一个，调整用于所述命令的优先级。
第一从设备40-1根据调整的优先级处理从第一主设备20-1、第二主设备20-2、第三主设备20-3和第四主设备20-4传送的命令之一。例如，当从第一主设备20-1输出的命令的优先级最高时，总线开关33将从第一主设备20-1输出的命令首先传送到第一从设备40-1。将参照图2A到图2C详细解释总线开关33如何根据每个优先级处理从第一主设备20-1、第二主设备20-2、第三主设备20-3和第四主设备20-4中的每一个传送的命令。
第一优先级控制器31a可以通过调整从第一主设备20-1输出的命令的优先级，使第一主设备20-1能够独占总线子系统30，或者使第一主设备20-1的带宽不高于基准带宽。第二优先级控制器32a的每个操作与第一优先级控制器31a的操作基本上相同。将参照图3和图4详细解释第一优先级控制器31a的操作。
这里，带宽的意思是在单位时间期间传送的数据量。使用比特每秒(bitper second，bps)作为测量的带宽的单位。因而，测量在一秒内传送的数据比特的量作为带宽。等待时间意思是主设备向从设备输出命令的时间(或，时间点)与从设备响应于主设备的命令的时间(或，时间点)之间的时间间隔。将参照图5到图7详细解释基于从主设备输出的命令和从从设备输出的响应测量带宽和等待时间中的至少一个的方法。
总线子系统30支持多个主设备与多个从设备之间的同时访问。具体地说，总线子系统30可以实现为ARMTM的高级微控制器总线架构(advancedmicrocontroller bus architecture，AMBA)3或AMBA4的高级可扩展接口(Advanced eXtensible Interface，AXI)协议(下文中称为AXI协议)。
AXI协议使用读地址通道AR通道(下文中：AR通道)和读数据通道R通道(下文中：R通道)用于读操作，并且使用写地址通道AW通道(下文中：AW通道)、写数据通道W通道(下文中：W通道)和写响应通道B通道(下文中：B通道)用于写操作。每个通道都是独立的，并且不相互影响。
在读操作期间，读地址在AR通道中从主设备传送到从设备。数据在R通道中从从设备传送到主设备。在写操作期间写地址在AW通道中从主设备传送到从设备。数据在W通道中从主设备传送到从设备。写操作的完成响应在B通道中从从设备传送到主设备。在表1到表6中详细描述了每个通道和在通道之间出现的多个信号。
通过第一优先级控制器31a和总线开关33从第一主设备20-1到第一从设备40-1的通路被定义为第一通道。此外，通过第二优先级控制器32a和总线开关33从第二主设备20-2到第一从设备40-1的通路被定义为第二通道。
第一从设备40-1、第二从设备40-2、第三从设备40-3和第四从设备40-4中的每一个可以被实现为存储控制器、静态随机存取存储器(SRAM)或用于设计片上系统(SoC)的专用知识产权(IP)。
为了解释方便，图1图示了四个主设备20-1、20-2、20-3和20-4、两个优先级控制器31a和32a、总线开关33和四个从设备40-1、40-2、40-3和40-4；然而，本发明的技术构思不限制主设备的数量、优先级控制器的数量和从设备的数量。
SoC 10a可以被实现为在半导体芯片上形成的集成电路。SoC 10a也可以嵌入到像移动电话、智能电话、平板个人计算机(PC)或个人数字助理(PDA)这样的移动通信设备中。根据示例性实施例，SoC 10a可以嵌入到信息技术(IT)设备或便携式电子设备中。
图2A和图2B是图1中示出的第一从接口和第三从接口的框图。参照图1和图2A，第一从接口33-1可以被实现为译码器。第一从接口33-1根据从通过第一优先级控制器31a连接的第一主设备20-1传送的命令的地址，将该命令传送到第一主接口33-5、第二主接口33-6、第三主接口33-7和第四主接口33-8之一。此外，第二从接口33-2以与第一从接口33-1相同的配置具体实现。
参照图1和图2B，第三从接口33-3可以被实现为译码器。第三从接口33-3根据从第三主设备20-3传送的命令的地址，将该命令传送到第一主接口33-5、第二主接口33-6、第三主接口33-7和第四主接口33-8之一。此外，第四从接口33-4以与第三从接口33-3相同的配置具体实现。
图2C是图1中示出的第一主接口的框图。
参照图1和图2C，第一主接口33-5可以实现为判优器(arbiter)。第一主接口33-5将多个输入命令当中具有最高优先级的命令传送到第一从设备40-1。例如，第一主接口33-5将从第一从接口33-1、第二从接口33-2、第三从接口33-3和第四从接口33-4传送的命令当中具有最高优先级的命令传送到第一从设备40-1。此外，第二主接口33-6、第三主接口33-7和第四主接口33-8以与第一主接口33-5相同的配置具体实现。
图3是图1中示出的第一优先级控制器的框图。参照图1和图3，第一优先级控制器31a包括复位时段控制器31-1、带宽监视器31-2、等待时间监视器31-3和优先级(值)生成器31-4。
复位时段控制器31-1输出用于控制带宽监视器31-2的复位时段的控制信号RP。带宽监视器31-2使用从第一主设备20-1输出的命令和从第一从设备40-1输出的响应测量带宽。将参照图5解释用于测量带宽的方法。带宽监视器31-2在读操作期间接收读有效信号RV和读就绪信号RR以测量带宽，并且在写操作期间接收写有效信号WV和写就绪信号WR以测量带宽。表1和表2涉及了与复位时段控制器31-1相关联的所述多个信号。
表1示出了在R通道中使用的多个信号。表2示出了在W通道中使用的多个信号。
[表1]
  信号   源   描述
  RV   从设备   读有效
  RR   主设备   读就绪
[表2]
  信号   源   描述
  WV   主设备   写有效
  WR   从设备   写就绪
等待时间监视器31-3在读操作期间接收读地址有效信号ARV和读地址就绪信号ARR以测量等待时间，并且在写操作期间接收写地址有效信号AWV和写地址就绪信号AWR以测量等待时间。将参照图6和图7解释用于测量等待时间的方法。
表3和表4涉及与等待时间监视器31-3相关联的所述多个信号。表3示出了在AR通道中使用的多个信号。表4示出了在AW通道中使用的多个信号。
[表3]
  信号   源   描述
  ARV   主设备   读地址有效
  ARR   从设备   读地址就绪
[表4]
  信号   源   描述
  AWV   主设备   写地址有效
  AWR   从设备   写地址就绪
优先级生成器31-4接收带宽监视器31-2测量的带宽反馈或带宽信息(BF)以及等待时间监视器31-3测量的等待时间反馈或等待时间信息(LF)。优先级生成器31-4基于带宽信息BF和/或等待时间信息LF生成用于由第一主设备20-1请求的命令的优先级。优先级生成器31-4生成用于读命令的优先级ARQ和用于写命令的优先级AWQ。例如，当优先级ARQ或AWQ由四比特组成时，优先级ARQ或AWQ在0和15之间。
第一主接口33-5将具有高优先级的命令优先传送到第一从设备40-1。
下面参照图4的流程图详细解释图3中图示的第一优先级控制器的操作的例子。
图4是图示图1的SoC的操作的流程图。参照图1到图4，在步骤S11，第一主设备20-1通过AR通道将读地址有效信号ARV传送到第一从设备40-1。在S12，第一从设备40-1通过AR通道将读地址就绪信号ARR，即对读命令的响应，传送到第一主设备20-1。
在S11和S12第一主设备20-1和第一从设备40-1以双向方式相互发送与接收相关信号的过程是“握手”机制。握手机制是这样的过程，其中，第一主设备20-1和第一从设备40-1通过由第一主设备20-1向第一从设备40-1传送有效信号、以及由第一从设备40-1向第一主设备20-1传送就绪信号来为相互传送数据做准备。因此，当有效信号和就绪信号两者都变得有效(active)时，第一主设备20-1和第一从设备40-1之间的数据传输完成。
例如，第一主设备20-1在读操作期间将读有效信号RV传送到第一从设备40-1。第一从设备40-1将读就绪信号RR传送到第一主设备20-1。此外，第一主设备20-1在写操作期间将写有效信号WV传送到第一从设备40-1。第一从设备40-1将写就绪信号WR传送到第一主设备20-1。
第一优先级控制器31a在S13基于所述命令和响应测量带宽或等待时间中的至少一个。第一优先级控制器31a在S14监视带宽和等待时间中的至少一个，并根据监视结果调整命令的优先级。
将参照图5解释测量带宽的方法，并且将参照图6和图7解释测量等待时间的方法。
图5是图3的第一优先级控制器中的信号的时序图，用于解释优先级控制器如何测量带宽。参照图1到图5，第一优先级控制器31a同步到时钟信号ACLK的上升沿。时钟信号ACLK被传送到SoC 10a。表5涉及了时钟信号ACLK。
表5示出了在总线子系统30中用作全局时钟信号的信号。
[表5]
  信号   源   描述
  ACLK   时钟源   全局时钟信号
第一主设备20-1在时间T1通过AR通道激活读地址有效信号ARV，并将‘A’地址传送到第一从设备40-1。第一从设备40-1在时间T3通过R通道激活读就绪信号RR。
第一主设备20-1在时间T4通过R通道激活读有效信号RV。当读就绪信号RR和读有效信号RV两者都被激活时，可以在第一主设备20-1和第一从设备40-1之间传送数据D(AO)。因此，第一从设备40-1在时间T3和时间T4之间将读数据信号RD传送到第一主设备20-1。
在这种情况下，测量的带宽是在所述时间段期间传送的数据比特的数量。当假定读数据信号RD是32比特并且时钟信号ACLK的频率是100MHz时，测量的带宽是32/10-8bps。因此，测量的带宽是3.2Gbps。
图6是图3的第一优先级控制器中的信号的时序图，用于解释当优先级控制器执行读操作时的等待时间。参照图6，读操作期间的等待时间是在读地址有效信号ARV被激活的时间和读地址就绪信号ARR被激活的时间之间的时间间隔。因此，读操作期间的等待时间在T1和T2之间。当时钟信号ACLK的频率是100MHz时，测量的等待时间是10-8秒。
图7是图3的第一优先级控制器中的信号的时序图，用于解释当优先级控制器执行写入操作时的等待时间。参照图7，写操作期间的等待时间在写地址有效信号AWV被激活的时间和写地址就绪信号AWR被激活的时间之间。也就是说，写操作期间的等待时间在T1和T2之间。当时钟信号ACLK的频率是100MHz时，测量的等待时间是10-8秒。
图8是图1中示出的第一主设备和第二主设备的带宽的曲线图。参照图8，横轴表示时间，纵轴表示带宽。假定总线子系统30的最大带宽是6.4Gbps，主设备占用总线子系统30的合理带宽，即带宽参考值，被设置为3.5Gbps。在时间t1和t2之间，并且在时间t3和t4之间，第一主设备201(图8中的主设备1)的带宽超过总线子系统30的带宽参考值3.5Gbps。为此，第二主设备20-2(图8中的主设备2)的网络占用变得小于带宽参考值。当第一主设备20-1是微处理器时，第一主设备20-1可以包括内部高速缓冲存储器。当第一主设备20-1在执行第一操作之后执行与第一操作完全不同的第二操作时，第一主设备20-1清除高速缓冲存储器的所有数据，并在高速缓冲存储器中存储第二操作需要的数据。清除高速缓冲存储器的数据和在高速缓冲存储器中存储新的数据可能导致第一主设备20-1的带宽超过带宽参考值3.5Gbps。
图9是图示图1中图示的第一主设备和第二主设备的优先级的曲线图。在本示例性实施例中，第一主设备20-1被实现为微处理器，第二主设备20-1被实现为图形处理器。SoC 10a的设计者设置优先级，从而使第一主设备20-1的命令、而非第二主设备20的命令被优先执行。因此，为了使特定主设备的命令、而非其他主设备的命令被优先执行，SoC 10a的设计者将优选的特定主设备的优先级设置得较高。
参照图9，横轴表示主设备，纵轴表示其优先级。如图所示，本发明构思的优先级生成器31-4将用于第一主设备20-1到第四主设备20-4每个的优先级调整为三个预定电平(例如，“高”、“默认”和“低”)。
在图9中示出的示例设计中，第一主设备20-1的“默认”优先级是12，而第二主设备20-2的“默认”优先级是8。第一主设备20-1的优先级在为″高″时被设置为14，并且在为“低”时被设置为10。第二主设备20-2的优先级在为“高”时被设置为10，并且在为“低”时被设置为6。因此示例性SoC10a的设计者已将其设计为与第二主设备20-2的命令相比，优先处理第一主设备20-1的命令。因此，示例性SoC 10a的设计者已经设计成使第一主设备20-1的网络(例如，总线子系统30)占用高于第二主设备20-2的网络(例如，总线子系统30)占用。
图10是图示根据图1的SoC的操作、第一主设备和第二主设备的带宽变化的曲线图。参照图10，横轴表示时间，纵轴表示带宽。假定总线子系统30的最大带宽为6.4Gbps，并且第一主设备20-1、第二主设备20-2、第三主设备20-3和第四主设备20-4每个的参考带宽被设置为3.5Gbps。
如图9中所示，第一主设备20-1的默认优先级被设置为12，而第二主设备20-2的默认优先级被设置为8。因此，SoC 10a的设计者将第一主设备20-1的默认优先级设置为高于第二主设备20-2的默认优先级，从而第一主设备20-1的操作、而不是第二主设备20-2的操作，被优先处理。
参照图10，在时间t1和t2之间，并且在时间t3和t4之间，第一主设备20-1的带宽超过总线子系统30的参考带宽3.5Gbps。为此，第二主设备20-2的网络占用变得低于参考带宽。
在时间t1和t2之间，并且在时间t3和t4之间，第一优先级控制器31a将第一主设备20-1的优先级降低到10，并且第二优先级控制器32a将第二主设备20-2的优先级提高到10。因此，第一主设备20-1和第二主设备20-2每个的带宽沿黑色实心箭头移动到粗实线。
在时间t2和t3之间，第一主设备20-1的带宽不超过总线子系统30的参考带宽3.5Gbps，从而第一优先级控制器31a不操作。因此，第一主设备20-1的优先级保持默认值12，并且其带宽不变。
当特定主设备的带宽超过参考值或当特定主设备访问具有高未决计数的从设备时，根据另一个示例性实施例的SoC 10b阻止特定主设备的带宽。
将参照图11到图17详细解释根据另一个示例性实施例的SoC。图11是根据第二示例性实施例的SoC的框图。参照图11，SoC 10b包括多个主设备20、总线子系统30和多个从设备40。SoC 10b被制造成在单个半导体芯片中，所以其可以以芯片封装来具体实现。
多个主设备20以及多个从设备40与图1中的相同。
总线子系统30包括第一阻止控制器31b、第二阻止控制器32b、总线开关33、第一阻止监视器34和第二阻止监视器35。为了解释方便，图11图示了仅仅两个阻止控制器31b和32b以及两个阻止监视器34和35；然而，在替换实施例中，阻止控制器可以具体实现为在主设备20-3和20-4中的每一个与从接口33-3和33-4中的每一个之间，并且阻止监视器可以具体实现为在主接口33-7和33-8中的每一个和从设备40-3或40-4中的每一个之间。
总线开关33与图1中的相同。第二阻止控制器32b具有与图1中的第一阻止控制器31b相同的配置。将参照图12详细解释第一阻止控制器31b。
第一阻止监视器34监视第一从设备40-1的操作状态值。第二阻止监视器35监视第二从设备40-2的操作状态值。阻止监视器可以仅仅在需要监视其操作状态值的从设备中具体实现。阻止监视器可以具体实现在所有从设备中，以监视所有从设备的操作状态值。
例如，第一阻止监视器34将第一从设备40-1的操作状态值通过总线开关33传送到第一阻止控制器31b。当操作状态值大于操作状态参考值时，第一阻止控制器31b在第一主设备20-1访问第一从设备40-1时阻止该第一主设备20-1的命令。将参照图13到图14详细解释第一阻止监视器34和第二阻止监视器35每个的操作。
操作状态值包括未决计数。每当主设备输出命令时未决计数增加1，每当从设备对命令做出响应时未决计数减小1。高的未决计数意味着从设备已经接收了从多个主设备中的每一个输出的许多命令，并且表示从设备的操作状态为“忙”。
此外，低的未决计数意味着从设备已经接收了从多个主设备中的每一个输出的较少命令，并且表示从设备的操作状态为“空闲”。将参照图15和图16详细解释在读操作或写操作期间测量未决计数的方法。
图12是详细地图示图11中示出的第一阻止控制器的框图。参照图11和图12，第一阻止控制器31b包括复位时段控制器31-1、带宽监视器31-2、带宽阻止屏蔽生成器31-5、系统利用率反馈(SUF)控制器31-6和组合电路31-7。
复位时段控制器31-1和带宽监视器31-2与图3中的相同。
带宽阻止屏蔽生成器31-5从带宽监视器31-2接收带宽信息BF。带宽阻止屏蔽生成器31-5向组合电路31-7传送带宽阻止屏蔽信号BBM，该带宽阻止屏蔽信号BBM用于阻止第一主设备20-1占用的总线开关33比预定带宽，即参考带宽多。例如，当假定第一主设备20-1可以占用的总线子系统30的带宽为3.5Gbps，并且当从第一主设备20-1向第一从设备40-1输出的任何命令的带宽大于3.5Gbps时，带宽阻止屏蔽生成器31-5将带宽阻止屏蔽信号BBM传送给组合电路31-7。
SUF控制器31-6接收第一阻止监视器34生成的系统利用率反馈(SUF)。系统利用率信息反馈(SUF)包括未决计数。
当第一主设备20-1企图访问第一从设备40-1时，未决计数示出第一从设备40-1的操作状态。SUF控制器31-6将系统阻止屏蔽信号SBM传送给组合电路31-7。传送系统阻止屏蔽信号SBM是为了阻止第一主设备20-1占用大于预定带宽的总线子系统30。
例如，当第一从设备40-1的未决计数大于10时，假定第一从设备40-1处于忙状态。如果当前第一从设备40-1的未决计数是12，则第一从设备40-1的操作状态为忙状态。在这种情况下，SUF控制器31-6向组合电路31-7传送用于阻止访问第一从设备40-1的命令的系统阻止屏蔽信号SBM。
当第一主设备20-1占用大于预定带宽的总线子系统30时，或者当第一主设备20-1占用大于根据未决计数的预定带宽的总线子系统30时，组合电路31-7阻止第一主设备20-1的命令。
组合电路31-7生成用于AW通道信号和AR通道信号的多个屏蔽信号ARVM、AWVM、ARRM和AWRM，以便阻止第一主设备20-1的命令。组合电路31-7包括第一与非(NAND)门NAND1、第二与非门NAND2、第一与(AND)门AND1、第二与门AND2、第三与门AND3和第四与门AND4。
第一与非门NAND1接收来自带宽阻止屏蔽生成器31-5的带宽阻止屏蔽信号BBM和由SUF控制器31-6生成的系统阻止屏蔽信号SBM的反信号。第一与非门NAND1生成AW通道阻止屏蔽信号AWBM，并将其传送到第二与门AND2和第四与门AND4。在写操作期间，第一与非门NAND1的输出信号AWBM被用于屏蔽写地址有效信号AWV和写地址就绪信号AWR。
第二与非门NAND2接收来自带宽阻止屏蔽生成器31-5的带宽阻止屏蔽信号BBM和由SUF控制器31-6生成的系统阻止屏蔽信号SBM的反信号。第二与非门NAND2生成AR通道阻止屏蔽信号ARBM，并将其传送到第一与门AND1和第三与门AND3。在读操作期间第二与非门NAND2的输出信号ARBM被用于屏蔽读地址有效信号ARV和读地址就绪信号ARR。
第一与门AND1接收来自第一主设备20-1的读地址有效信号ARV和来自第二与非门NAND2的AR通道阻止屏蔽信号ARBM。第一与门AND1生成读地址有效屏蔽信号ARVM，并通过总线开关33将其传送到第一从设备40-1。
第二与门AND2接收来自第一主设备20-1的写地址有效信号AWV和来自第一与非门NAND1的AW通道阻止屏蔽信号AWBM。第二与门AND2生成写地址有效屏蔽信号AWVM，并通过总线开关33将其传送到第一从设备40-1。
第三与门AND3接收来自第一从设备40-1的读地址就绪信号ARR和来自第二与非门NAND2的AR通道阻止屏蔽信号ARBM。第三与门AND3生成读地址就绪屏蔽信号ARRM，并通过总线开关33将其传送到第一从设备40-1。
第四与门AND4接收来自第一从设备40-1的写地址就绪信号AWR和来自第一与非门NAND1的AW通道阻止屏蔽信号AWBM。第四与门AND4生成写地址就绪屏蔽信号AWRM，并通过总线开关33将其传送到第一从设备40-1。
当读地址有效屏蔽信号ARVM和读地址就绪屏蔽信号ARRM被激活时，在读操作期间从第一从设备40-1到第一主设备20-1的数据传输被阻止。当写地址有效屏蔽信号AWVM和写地址就绪屏蔽信号AWRM被激活时，在写操作期间从第一主设备20-1到第一从设备20-1的数据传输被阻止。
当第一主设备20-1达到占用多于预定带宽时，带宽阻止屏蔽生成器31-5生成带宽阻止屏蔽信号BBM。SUF控制器31-6根据系统利用率信息SUF生成系统阻止屏蔽信号SBM，该系统阻止屏蔽信号SBM用于阻止第一主设备20-1占用大于预定带宽的总线子系统30。
例如，当带宽阻止屏蔽信号BBM为逻辑1(逻辑高电平)时，在读操作或写操作期间第一主设备20-1的命令被阻止。此外，当系统阻止屏蔽信号SBM为逻辑0(逻辑低电平)时，在读操作或写操作期间第一主设备20-1的命令被阻止。
系统阻止屏蔽信号SBM被反转，并被输入到第一与非门NAND1且被输入到第二与非门NAND2。
当带宽阻止屏蔽信号BBM是逻辑1时，AW通道阻止屏蔽信号AWBM和AR通道阻止屏蔽信号ARBM变成逻辑0。因此，第一与门AND1、第二与门AND2、第三与门AND3和第四与门AND4的输出变成逻辑0。因此，当带宽阻止屏蔽信号BBM为逻辑1时，读地址有效屏蔽信号ARVM和读地址就绪屏蔽信号ARRM、以及写地址有效屏蔽信号AWVM和写地址就绪屏蔽信号AWRM被屏蔽。
此外，当系统阻止屏蔽信号SBM为逻辑0时，AW通道阻止屏蔽信号AWBM和AR通道阻止屏蔽信号ARBM变成逻辑0。因此，第一与门AND1、第二与门AND2、第三与门AND3和第四与门AND4的输出都变成逻辑0。因此，当系统阻止屏蔽信号SBM为逻辑0时，读地址有效屏蔽信号ARVM和读地址就绪屏蔽信号ARRM、以及写地址有效屏蔽信号AWVM和写地址就绪屏蔽信号AWRM被屏蔽。
此外，当带宽阻止屏蔽信号BBM为逻辑1并且系统阻止屏蔽信号SBM为逻辑1时，AW通道阻止屏蔽信号AWBM和AR通道阻止屏蔽信号ARBM变成逻辑1。因此，在这种情况下，读地址有效屏蔽信号ARVM和读地址就绪屏蔽信号ARRM、以及写地址有效屏蔽信号AWVM和写地址就绪屏蔽信号AWRM不被屏蔽。
下面参照图13详细解释图11中示出的第一阻止控制器31b的指定操作。
图13是图11的SoC的框图，用于解释图11中示出的第一阻止控制器31b、第二阻止控制器32b和第一阻止监视器34。参照图11到图13，当第一主设备20-1访问第一从设备40-1时，带宽阻止屏蔽生成器31-5和组合电路31-7生成第一主设备20-1的信号阻止带宽。
读地址有效屏蔽信号ARVM、写地址有效屏蔽信号AWVM、读地址就绪屏蔽信号ARRM和/或写地址就绪屏蔽信号AWRM是阻止带宽的信号。当所述信号中的每一个被激活时，第一主设备20-1和第一从设备40-1之间的数据传输停止。
第一主设备20-1到第四主设备20-4中的至少一个访问第一从设备40-1。第一阻止监视器34从第一设备测量作为系统利用率信息SUF的其未决计数。第一阻止监视器34将系统利用率信息SUF传送到第一阻止控制器31b和第二阻止控制器32b中的每一个。
总线开关33包括第一总线33a、第二总线33b、第三总线33c、第一桥33d和第二桥33e。总线开关33可以被实现为图11中图示的分层总线结构。第一桥33d调整第一总线33a与第三总线33c之间的数据宽度和时钟频率。第二桥33e调整第二总线33b与第三总线33c之间的数据宽度和时钟频率。
图14是图11的SoC的操作的流程图。将参照图14的流程图详细解释根据另一个示例性实施例的图11的SoC 10b的操作。图14是图示图11中图示的SoC的操作的流程图。参照图14，在步骤S21，第一主设备20-1通过AR通道向第一从设备40-1传送读地址有效信号ARV。在步骤S22，第一从设备40-1通过AR通道将读地址就绪信号ARR，即对读命令的响应，传送到第一主设备20-1。第一阻止监视器34将未决计数，即第一从设备40-1的操作状态值传送到第一阻止控制器31b。
在步骤S23，第一阻止控制器31b基于所述命令和所述响应测量带宽。在步骤S24，第一阻止控制器31b监视带宽和未决计数，并根据监视结果阻止第一主设备20-1的带宽。
例如，当第一主设备20-1和第二主设备20-2每个的带宽参考值是3.5Gbps时，第一阻止控制器31b和第二阻止控制器32b中的每一个阻止从第一主设备20-1和第二主设备20-2中的每一个输出的命令当中大于3.5Gbps的命令。这个步骤称为阻止带宽。因此，第一主设备20-1的带宽可以不超过3.5Gbps。当第二主设备20-2不使用总线子系统30时，可以解除对第一主设备20-1的阻止带宽步骤。
此外，第一从设备40-1、第二从设备40-2、第三从设备40-3和第四从设备40-4每个的未决计数的操作状态参考值可以被设置为10。当第一主设备20-1访问第一从设备40-1并且第一从设备40-1的未决计数大于10时，第一阻止控制器31b阻止第一主设备20-1访问第一从设备40-1。将参照图15和图16解释测量未决计数的方法。
图15是图12的第一阻断控制器中的信号的时序图，用于解释在读操作期间的未决计数。未决计数指示从设备的操作状态值。参照图15，在读操作期间每当读地址有效信号ARV和读地址就绪信号ARR被激活时未决计数增加1，并且每当读结束信号(read last signal)RL、读有效信号RV和读就绪信号RR被激活时未决计数减小1。
如果在时间T1未决计数是2，并且如果读地址有效信号ARV和读地址就绪信号ARR被激活，则未决计数增加到3。同样地，如果读地址有效信号ARV和读地址就绪信号ARR在时间T4被激活，则未决计数增加到4。然而，如果在时间T9读结束信号RL、读有效信号RV和读就绪信号RR全部被激活，则未决计数减小到3。
图16是图12的第一阻止控制器中的信号的时序图，用于解释在写操作期间的未决计数。参照图16，在写操作期间每当写地址有效信号AWV和写地址就绪信号AWR被激活时未决计数增加1。并且在写操作期间每当写响应有效信号BV和写响应就绪信号BR被激活时未决计数减小1。
如果在时间T9未决计数为1，并且如果写响应有效信号BV和写响应就绪信号BR在时间T10被激活，则未决计数减小到0。如果写地址有效信号AWV和写地址就绪信号AWR在时间T12被激活，则未决计数增加到1。如果写响应有效信号BV和写响应就绪信号BR在时间T20被激活，则未决计数减小到0。
表6涉及图16的写响应有效信号BV(BVALID)和写响应就绪信号BR(BREADY)。表6示出了在B通道中使用的多个信号。
[表6]
  信号   源   描述
  BVALID   从设备   写响应有效
  BREADY   主设备   响应就绪
图17是图示根据图11的SoC的操作、第一主设备和第二主设备的带宽变化的曲线图。参照图17，横轴表示时间，纵轴表示带宽。当假定总线子系统30的最大带宽为6.4Gbps时，第一主设备20-1、第二主设备20-2、第三主设备20-3和第四主设备20-4每个的参考带宽被设置为3.5Gbps。
在时间t1和t2之间，并且在时间t3和t4之间，第一主设备20-1的带宽超过总线子系统30的参考带宽3.5Gbps。因此，第一阻止控制器31b在时间t1和t2之间和时间t3和t4之间阻止第一主设备20-1的带宽。在时间t1与t2之间和时间t3与t4之间，第二主设备20-1的带宽将沿黑色实心箭头的方向移动到粗实线。
在时间t2与t3之间，第一主设备20-1的带宽不超过总线子系统30的参考带宽3.5Gbps，从而第一阻止控制器31b不操作。因此，第二主设备20-2占用的带宽不变化。
当因为特定主设备的带宽超过参考值而阻止带宽时，当从设备的未决计数较低时，根据第二示例性实施例的SoC 10b释放阻止的带宽。将参照图18和19详细解释根据第二示例性实施例的SoC 10b。
图18是根据另一个示例性实施例的图11的SoC操作的流程图。参照图11、图12和图18，在S31，第一主设备20-1通过AR通道向第一从设备40-1传送读地址有效信号ARV。在S32，第一从设备40-1通过AR通道将读地址就绪信号ARR，即对读命令的响应，传送到第一主设备20-1。第一阻止监视器34将第一从设备40-1的操作状态值，即未决计数，通过总线开关33传送到第一阻止控制器31b。
在S33，第一阻止控制器31b基于所述命令和所述响应测量带宽。在步骤S34，第一阻止控制器31b监视带宽和未决计数，并且根据监视结果阻止(或限制)第一主设备20-1的带宽。在步骤S35，当由于第一主设备20-1的带宽超过带宽参考值而阻止或限制带宽时，当第一从设备40-1的未决计数低于参考值，即操作状态参考值时，第一阻止控制器31b释放阻止的带宽。
例如，当第一主设备20-1、第二主设备20-2、第三主设备20-3和第四主设备20-4每个的带宽参考值是3.5Gbps时，第一阻止控制器31b和第二阻止控制器32b中的每一个阻止从第一主设备20-1和第二主设备20-2输出的命令当中大于3.5Gbps的命令。
此外，当第一从设备40-1、第二从设备40-2、第三从设备40-3和第四从设备40-4每个的未决计数的参考值被设置为10时，当第一主设备20-1访问第一从设备40-1时，如果第一从设备40-1的未决计数大于10，则第一阻止控制器31b阻止第一主设备20-1访问第一从设备40-1。
即使第一主设备20-1的带宽超过3.5Gbps，当第一从设备40-1的未决计数小于10时，第一阻止控制器31b仍允许带宽被阻止的第一主设备20-1再次占用总线子系统30。
图19是图示根据图11的SoC的操作、第一主设备和第二主设备的带宽变化的曲线图。参照图19，横轴表示时间，纵轴表示带宽。当假定总线子系统30的最大带宽为6.4Gbps时，第一主设备20-1、第二主设备20-2、第三主设备20-3和第四主设备20-4每个的参考带宽被设置为3.5Gbps。
在时间t1和t2之间，第一主设备20-1的带宽超过总线子系统30的参考带宽3.5Gbps。因此，第一阻止控制器31b在时间t1和t2之间阻止第一主设备20-1的带宽。在时间t3和t4之间，第一主设备20-1的带宽超过总线子系统30的参考带宽3.5Gbps。
然而，当第一从设备40-1的未决计数是0时，在时间t3和t4之间，第一阻止控制器31b允许本应因超过参考带宽阻止其带宽的第一主设备20-1占用总线子系统30。
图20是包括图1或图11中图示的SoC的计算机系统的框图。参照图20，计算机系统200包括图1的SoC 10a或图11的SoC 10b，加上天线201、射频(RF)收发器203、输入设备205和显示器207。
RF收发器203可以通过天线201传送或接收射频信号。例如，RF收发器203可以将通过天线201接收的射频信号转换成可以在SoC 10a或10b中处理的信号。
因此，SoC 10a或10b可以处理从RF收发器203输出的信号并将经处理的信号传送到显示器207。此外，RF收发器203可以将从SoC 10a或10b输出的信号转换成射频信号，并将转换后的射频信号通过天线201输出到外部设备。
输入设备205是这样的设备：其可以使用户与之交互，随后可以传送用于控制SoC 10a或10b的操作的控制信号或传送将被SoC 10a或10b处理的数据，并且可以被实现为诸如触摸板和计算机鼠标、键区或键盘的指示设备。
图21是包括图1或图11的SoC的计算机系统的另一个示例性实施例。参照图21，包括图1的SoC 10a或图11的SoC 10b的计算机系统300可以被实现为个人计算机(PC)、网络服务器、平板PC、上网本、电子书、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
计算机系统300包括SoC 10a或10b、存储器设备301、控制存储器设备301的数据处理操作的存储控制器302、显示器303和输入设备304。
SoC 10a或10b可以根据经输入设备304输入的数据，通过显示器303显示存储在存储器设备301中的数据。例如，输入设备304可以实现为诸如触摸垫或计算机鼠标、键区或键盘的指示设备。SoC 10a或10b可以控制计算机系统300的总体操作和存储控制器302的操作。
可以控制存储器设备301的操作的存储控制器302可以在SoC 10a或10b的一部分中具体实现，或者可以在与SoC 10a或10b分离的芯片中具体实现。
图22是包括图1或图11的SoC的计算机系统的再一个示例性实施例。参照图22，包括图1的SoC 10a或图11的SoC 10b的计算机系统400可以具体实现为图像处理设备，例如数码相机或配备有数码相机的移动电话，或智能电话。
计算机系统400包括SoC 10a或10b、存储器设备401和控制存储器设备401的数据处理操作，例如写操作或读操作的存储控制器402。此外，计算机系统400还包括图像传感器403和显示器404。计算机系统400的图像传感器403将光学图像转换成数字信号，并且转换后的数字信号被传送到SoC10a或10b或者存储控制器402。根据SoC 10a或10b的控制，转换后的数字信号可以通过显示器404显示，或者可以通过存储控制器402存储到存储器设备401中。
此外，根据SoC 10a或10b的控制或存储控制器402的控制，通过显示器403显示在存储器设备401中存储的数据。根据示例性实施例控制存储器设备401的操作的存储控制器402可以在SoC 10a或10b的一部分中具体实现，或者可以实现为与SoC 10a或10b分离的芯片。
图23是包括图1或图11的SoC的计算机系统的再一个示例性实施例。参照图23，计算机系统500可以在例如固态驱动器(SSD)的数据处理设备中具体实现。存储系统500可以包括多个储存器件501、可以控制多个储存器件501每个的数据处理操作的存储控制器502、例如DRAM的易失性存储器件503以及SoC 10a或10b，该SoC 10a或10b控制将在存储控制器502与主机504之间传送或接收的数据存储在易失性存储器件503中。
当特定主设备生成导致过多流量的数据源时，本发明的SoC降低特定主设备的优先级或阻止该数据源。
尽管已经参照示例性实施例具体示出和描述了示例性实施例，但本领域普通技术人员将会理解，可以对示例性实施例进行形式和细节上的各种改变而不脱离权利要求限定的示例性实施例的精神和范围。

Claims (21)

1.一种片上系统(SoC)，包括：
第一主设备，其具有第一带宽；
第一从设备；
总线开关，其被配置成传送第一主设备的第一命令以及传送第一从设备的第一响应，其中，所述第一响应对应于所述第一命令并且具有第一等待时间；以及
第一优先级控制器，其连接在第一主设备与总线开关之间，其中，该第一优先级控制器基于第一命令和第一响应测量第一带宽和第一等待时间中的至少一个，并且根据测量结果中的至少一个调整第一命令的第一优先级。
2.如权利要求1所述的SoC，还包括：
第二主设备，其具有第二带宽，通过总线开关向第一从设备传送第二命令以及从第一从设备接收对第二命令的第二响应，其中，该第二响应对应于该第二命令并且具有第二等待时间；以及
第二优先级控制器，其连接在第二主设备与总线开关之间，其中，该第二优先级控制器测量第二带宽和第二等待时间中的至少一个，并根据测量结果中的至少一个调整第二命令的第二优先级。
3.如权利要求1所述的SoC，其中，所述第一优先级控制器包括：
带宽监视器，其测量第一带宽；以及
优先级生成器，其通过将带宽监视器测量的第一带宽与带宽参考值进行比较来调整优先级。
4.如权利要求1所述的SoC，其中，所述第一优先级控制器包括：
等待时间监视器，其测量第一等待时间；以及
优先级生成器，其通过将等待时间监视器测量的第一等待时间与等待时间参考值进行比较来调整第一优先级。
5.如权利要求3所述的SoC，其中，当测量的第一带宽高于带宽参考值时，第一优先级控制器降低第一优先级。
6.如权利要求4所述的SoC，其中，当测量的第一等待时间高于等待时间参考值时，第一优先级控制器降低第一优先级。
7.如权利要求3或4所述的SoC，其中所述第一优先级控制器还包括复位时段控制器，其在每个复位时间段将第一优先级设置为默认值。
8.如权利要求2所述的SoC，其中，所述总线开关包括：
第一从接口，其通过第一优先级控制器连接到第一主设备；
第二从接口，其连接到第二主设备；以及
第一主接口，其连接到第一从设备，
其中，该第一从接口和第二从接口中的每一个连接到第一主接口，并且该第一主接口将第一优先级与第二优先级进行比较，并根据比较结果将第一命令和第二命令之一传送到从设备。
9.如权利要求2所述的SoC，其中，所述第二优先级控制器包括：
带宽监视器，其测量第二带宽；以及
优先级生成器，其通过将带宽监视器测量的第二带宽与带宽参考值进行比较来调整第二优先级，
其中，当测量的第二带宽高于带宽参考值时，第二优先级控制器降低第二优先级。
10.如权利要求2所述的SoC，其中，所述第二优先级控制器包括：
等待时间监视器，其测量第二等待时间；以及
优先级生成器，其通过将等待时间监视器测量的第二等待时间与等待时间参考值进行比较来调整第二优先级，
其中，当测量的第二等待时间高于等待时间参考值时，第二优先级控制器降低第二优先级。
11.一种片上系统(SoC)，包括：
主设备，其具有第一带宽；
从设备；以及
总线子系统，其传送主设备的命令和从设备对该命令的响应，
其中，该总线子系统基于所述命令和所述响应测量第一带宽，并且其中该总线子系统基于第一带宽测量结果和从设备的操作状态值阻止所述命令的传送。
12.如权利要求11所述的SoC，其中，所述总线子系统包括：
阻止控制器，其阻止或释放命令的传送；
总线开关，其连接在阻止控制器和从设备之间，被配置成将命令传送到从设备以及将响应传送到主设备；以及
阻止监视器，其连接在总线开关与从设备之间，并且被配置成将操作状态值传送到阻止控制器。
13.如权利要求12所述的SoC，其中，所述阻止控制器包括：
带宽监视器，其测量第一带宽；以及
组合电路，其被配置成，如果测量的第一带宽高于带宽参考值则阻止所述命令的传送，以及当操作状态值高于操作状态参考值时阻止所述命令的传送。
14.如权利要求13所述的SoC，其中，在命令的传送被阻止之后，当操作状态值小于操作状态参考值时，所述阻止控制器传送被阻止的命令。
15.如权利要求11所述的SoC，其中，所述操作状态值包括从设备的未决计数，并且
其中，每当从设备接收到命令时该未决计数增大，并且每当从设备传送响应时该未决计数减小。
16.一种片上系统(SoC)，包括：
从设备；以及
第一主设备，其具有第一带宽，通过第一通道向从设备传送第一命令以及接收从设备对该第一命令的第一响应，该第一响应具有第一等待时间，其中，该第一通道包括第一优先级控制器和总线开关，
其中，该第一优先级控制器基于第一命令和第一响应测量第一带宽和第一等待时间中的至少一个，并且根据至少一个测量结果调整第一命令的第一优先级。
17.如权利要求16所述的SoC，还包括第二主设备，其通过包括总线开关的第二通道，将第二命令传送到从设备，以及接收从设备对该第二命令的第二响应，
其中，该第二通道还包括第二优先级控制器，
其中，该第二优先级控制器基于第二命令和第二响应测量第二通道的带宽和等待时间中的至少一个，并且根据测量结果中的至少一个调整第二命令的第二优先级。
18.一种片上系统(SoC)的操作方法，包括：
测量通过检测第一主设备与从设备之间的握手结果而测得的第一带宽和第一等待时间中的至少一个，其中，所述握手通过第一优先级控制器且通过总线开关来执行；以及
根据第一带宽测量结果或第一等待时间测量结果调整从第一主设备输出的命令的第一优先级。
19.如权利要求18所述的操作方法，还包括：
测量通过检测第二主设备与从设备之间的握手结果而测得的第二带宽和第二等待时间中的至少一个，其中，所述握手通过第二优先级控制器和总线开关来执行；以及
根据测量结果之一调整从第二主设备输出的命令的第二优先级。
20.如权利要求18所述的操作方法，还包括：当测量结果中的至少一个高于至少一个相应的参考值时，降低第一优先级。
21.如权利要求18所述的操作方法，还包括，在每个复位时段，将第一优先级设置为默认值。
CN201210082238.4A 2011-03-24 2012-03-26 改善数据流量的片上系统及其操作方法 Active CN102693202B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110026443A KR101855399B1 (ko) 2011-03-24 2011-03-24 데이터 트래픽을 개선한 ＳｏＣ 및 이의 동작 방법
KR10-2011-0026443 2011-03-24

Publications (2)

Publication Number Publication Date
CN102693202A true CN102693202A (zh) 2012-09-26
CN102693202B CN102693202B (zh) 2016-08-10

Family

ID=46858664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210082238.4A Active CN102693202B (zh) 2011-03-24 2012-03-26 改善数据流量的片上系统及其操作方法

Country Status (3)

Country Link
US (1) US8943249B2 (zh)
KR (1) KR101855399B1 (zh)
CN (1) CN102693202B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104885070A (zh) * 2013-01-17 2015-09-02 英特尔公司 控制片上系统(SoC)中的带宽分配
CN105144129A (zh) * 2013-03-06 2015-12-09 萨基姆防卫安全 用于片上系统的带宽控制方法
CN105190532A (zh) * 2013-03-13 2015-12-23 高通股份有限公司 用于关注点元数据检索的数据提供者的分级编排
CN107085561A (zh) * 2016-02-04 2017-08-22 三星电子株式会社 半导体设备及其操作方法
CN107111585A (zh) * 2014-12-19 2017-08-29 亚马逊技术股份有限公司 包括多个计算子系统的片上系统
CN108199864A (zh) * 2017-12-06 2018-06-22 中国航空工业集团公司西安航空计算技术研究所 一种基于PCIe事务层数据传输的带宽分配方法
CN110059486A (zh) * 2017-12-08 2019-07-26 奥特润株式会社 多主机防冲突系统及多主机防冲突方法
TWI668574B (zh) * 2016-10-18 2019-08-11 美商美國亞德諾半導體公司 服務品質序數修正之計算裝置、系統單晶片及方法
CN111095220A (zh) * 2017-08-09 2020-05-01 赛灵思公司 自适应服务质量控制电路
CN112306924A (zh) * 2020-11-26 2021-02-02 山东云海国创云计算装备产业创新中心有限公司 一种数据交互方法、装置、系统及可读存储介质
CN112367236A (zh) * 2021-01-12 2021-02-12 南京芯驰半导体科技有限公司 Lin总线的数据调度方法及系统
CN112860622A (zh) * 2021-02-08 2021-05-28 山东云海国创云计算装备产业创新中心有限公司 一种处理系统以及一种片上系统
CN113515477A (zh) * 2020-04-09 2021-10-19 珠海全志科技股份有限公司 一种总线网络中优先级动态调整方法、装置和存储介质
CN114153773A (zh) * 2021-10-29 2022-03-08 山东云海国创云计算装备产业创新中心有限公司 一种基于axi总线传输数据的方法、设备、系统及可读介质

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101842245B1 (ko) 2011-07-25 2018-03-26 삼성전자주식회사 시스템 온 칩 버스 장치 및 그에 따른 루트 클럭 게이팅 방법
US9449359B2 (en) * 2012-09-13 2016-09-20 Ati Technologies Ulc Rendering settings in a multi-graphics processing unit system
ITMI20121800A1 (it) * 2012-10-24 2014-04-25 St Microelectronics Srl Dispositivo e relativo metodo per la scrittura/lettura di un registro di memoria condiviso da una pluralità di periferiche.
JP6175794B2 (ja) * 2013-02-19 2017-08-09 株式会社リコー データ処理装置およびデータ処理方法
KR20150106224A (ko) * 2014-03-11 2015-09-21 삼성전자주식회사 시스템-온-칩 및 그의 부하 불균형 검출 방법
US10353747B2 (en) 2015-07-13 2019-07-16 Futurewei Technologies, Inc. Shared memory controller and method of using same
KR102440948B1 (ko) 2016-02-11 2022-09-05 삼성전자주식회사 반도체 장치 및 반도체 장치의 동작 방법
KR101910619B1 (ko) * 2016-12-02 2018-10-25 (주)로뎀기술 시스템 칩 설계를 위한 효율적인 온칩버스 구조
TWI647570B (zh) * 2017-06-16 2019-01-11 緯穎科技服務股份有限公司 資料傳輸裝置及其方法
US11113223B1 (en) * 2018-04-03 2021-09-07 Xilinx, Inc. Dual mode interconnect
US11196678B2 (en) * 2018-10-25 2021-12-07 Tesla, Inc. QOS manager for system on a chip communications
US11144235B1 (en) 2019-08-07 2021-10-12 Xlnx, Inc. System and method for evaluating memory system performance
US12039169B2 (en) * 2022-04-07 2024-07-16 Apple Inc. Bandwidth-aware fabric traffic shaping

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427352A (zh) * 2001-12-18 2003-07-02 佳能株式会社 总线使用请求的调整方法及其系统
US7769936B2 (en) * 2007-03-22 2010-08-03 Arm Limited Data processing apparatus and method for arbitrating between messages routed over a communication channel
GB2473505A (en) * 2009-09-15 2011-03-16 Advanced Risc Mach Ltd A data processing apparatus and method for setting dynamic priority levels for transactions according to latency feedback

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961341B1 (en) 1996-07-02 2005-11-01 Microsoft Corporation Adaptive bandwidth throttling for network services
US6839767B1 (en) 2000-03-02 2005-01-04 Nortel Networks Limited Admission control for aggregate data flows based on a threshold adjusted according to the frequency of traffic congestion notification
US6912574B2 (en) 2002-05-29 2005-06-28 Dhc, Llc System and process for allocating flow capacity in a network
US20050071471A1 (en) 2003-09-30 2005-03-31 International Business Machines Corporation Automatic bandwidth control for file servers with a variable priority client base
FR2961048B1 (fr) * 2010-06-03 2013-04-26 Arteris Inc Reseau sur puce avec caracteristiques de qualite-de-service
US8307138B2 (en) * 2010-07-12 2012-11-06 Arm Limited Apparatus and method for controlling issuing of transaction requests
JP5617429B2 (ja) * 2010-08-19 2014-11-05 ソニー株式会社 バスシステムおよびバスシステムと接続機器とを接続するブリッジ回路
KR101841173B1 (ko) * 2010-12-17 2018-03-23 삼성전자주식회사 리오더 버퍼를 이용한 메모리 인터리빙 장치 및 그 메모리 인터리빙 방법
US8649286B2 (en) * 2011-01-18 2014-02-11 Apple Inc. Quality of service (QoS)-related fabric control
KR101949382B1 (ko) * 2012-04-04 2019-02-18 삼성전자주식회사 서비스 품질의 향상을 위한 시스템 온 칩 및 시스템 온 칩의 제어 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427352A (zh) * 2001-12-18 2003-07-02 佳能株式会社 总线使用请求的调整方法及其系统
US7769936B2 (en) * 2007-03-22 2010-08-03 Arm Limited Data processing apparatus and method for arbitrating between messages routed over a communication channel
GB2473505A (en) * 2009-09-15 2011-03-16 Advanced Risc Mach Ltd A data processing apparatus and method for setting dynamic priority levels for transactions according to latency feedback

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104885070B (zh) * 2013-01-17 2018-07-17 英特尔公司 控制片上系统(SoC)中的带宽分配
CN104885070A (zh) * 2013-01-17 2015-09-02 英特尔公司 控制片上系统(SoC)中的带宽分配
CN105144129A (zh) * 2013-03-06 2015-12-09 萨基姆防卫安全 用于片上系统的带宽控制方法
CN105144129B (zh) * 2013-03-06 2016-12-14 萨基姆防卫安全 用于片上系统的带宽控制方法、设备及系统
CN105190532A (zh) * 2013-03-13 2015-12-23 高通股份有限公司 用于关注点元数据检索的数据提供者的分级编排
US10523585B2 (en) 2014-12-19 2019-12-31 Amazon Technologies, Inc. System on a chip comprising multiple compute sub-systems
CN107111585A (zh) * 2014-12-19 2017-08-29 亚马逊技术股份有限公司 包括多个计算子系统的片上系统
CN107085561B (zh) * 2016-02-04 2022-01-18 三星电子株式会社 半导体设备及其操作方法
CN107085561A (zh) * 2016-02-04 2017-08-22 三星电子株式会社 半导体设备及其操作方法
TWI668574B (zh) * 2016-10-18 2019-08-11 美商美國亞德諾半導體公司 服務品質序數修正之計算裝置、系統單晶片及方法
CN111095220B (zh) * 2017-08-09 2023-09-26 赛灵思公司 在服务于存储事务时的服务质量控制方法和系统
CN111095220A (zh) * 2017-08-09 2020-05-01 赛灵思公司 自适应服务质量控制电路
CN108199864A (zh) * 2017-12-06 2018-06-22 中国航空工业集团公司西安航空计算技术研究所 一种基于PCIe事务层数据传输的带宽分配方法
CN110059486B (zh) * 2017-12-08 2023-04-11 现代摩比斯株式会社 多主机防冲突系统及多主机防冲突方法
CN110059486A (zh) * 2017-12-08 2019-07-26 奥特润株式会社 多主机防冲突系统及多主机防冲突方法
CN113515477A (zh) * 2020-04-09 2021-10-19 珠海全志科技股份有限公司 一种总线网络中优先级动态调整方法、装置和存储介质
CN113515477B (zh) * 2020-04-09 2024-05-03 珠海全志科技股份有限公司 一种总线网络中优先级动态调整方法、装置和存储介质
CN112306924A (zh) * 2020-11-26 2021-02-02 山东云海国创云计算装备产业创新中心有限公司 一种数据交互方法、装置、系统及可读存储介质
CN112367236A (zh) * 2021-01-12 2021-02-12 南京芯驰半导体科技有限公司 Lin总线的数据调度方法及系统
CN112860622A (zh) * 2021-02-08 2021-05-28 山东云海国创云计算装备产业创新中心有限公司 一种处理系统以及一种片上系统
CN114153773A (zh) * 2021-10-29 2022-03-08 山东云海国创云计算装备产业创新中心有限公司 一种基于axi总线传输数据的方法、设备、系统及可读介质
CN114153773B (zh) * 2021-10-29 2024-05-07 山东云海国创云计算装备产业创新中心有限公司 一种基于axi总线传输数据的方法、设备、系统及可读介质

Also Published As

Publication number Publication date
KR101855399B1 (ko) 2018-05-09
CN102693202B (zh) 2016-08-10
US20120246368A1 (en) 2012-09-27
KR20120109051A (ko) 2012-10-08
US8943249B2 (en) 2015-01-27

Similar Documents

Publication Publication Date Title
CN102693202A (zh) 改善数据流量的片上系统及其操作方法
US10110499B2 (en) QoS in a system with end-to-end flow control and QoS aware buffer allocation
US9405718B2 (en) Leveraging an enumeration and/or configuration mechanism of one interconnect protocol for a different interconnect protocol
US8359420B2 (en) External memory based FIFO apparatus
US7624221B1 (en) Control device for data stream optimizations in a link interface
KR101682980B1 (ko) 시스템 온 칩에서의 대역폭 할당의 제어
US11966345B2 (en) Network credit return mechanisms
CN102347902B (zh) 发送间隔调整方法、装置和网络设备
US11985078B2 (en) Packet arbitration for buffered packets in a network device
CN103353851A (zh) 一种管理任务的方法和设备
US11789885B2 (en) Ordered delivery of data packets based on type of path information in each packet
US11588745B2 (en) Early credit return for credit-based flow control
US11658922B2 (en) Optional path ordering in packet-based network
WO2022046285A1 (en) Method of demand scrubbing by placing corrected data in memory-side cache
US8527684B2 (en) Closed loop dynamic interconnect bus allocation method and architecture for a multi layer SoC
Zhou et al. Optimization design of high-speed data acquisition system based on DMA double cache mechanism
CN116583823A (zh) 使用长向量仲裁的异步管线合并
US20180165240A1 (en) Interconnect network supporting multiple consistency mechanisms, multiple protocols, and multiple switching mechanisms
Chen et al. A design of high-speed image acquisition card based on PCI EXPRESS
US11455262B2 (en) Reducing latency for memory operations in a memory controller
US20170126427A1 (en) Motor controller attaining both low latency and high throughput data communications
US11750522B2 (en) System and method for reducing congestion in a network
US20220121394A1 (en) Identifying memory hotspots
US20220129395A1 (en) System for Improving Input / Output Performance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant