CN101390066B - 在地址信道上的辅助写入 - Google Patents

Abstract

本发明揭示一种处理系统和用于在总线上在处理系统中通信的方法。所述处理系统包括接收装置、具有第一、第二和第三信道的总线以及发送装置，所述发送装置经配置以在所述第一信道上寻址所述接收装置且在所述第二信道上读取来自所述接收装置的有效负载，所述发送装置进一步经配置以在所述第一与第三信道之间选择以将有效负载写入到所述接收装置。

Description

在地址信道上的辅助写入

相关申请案

本专利申请案主张2006年2月24日申请的题为“在地址信道上的辅助写入(AuxiliaryWrites OverAddress Channel)”的第60/776,517号临时申请案的优先权，且所述临时申请案转让给本发明的受让人且在此以引用的方式明确地并入本文中。

技术领域

本发明大体上涉及处理系统，且更具体地说，涉及用于在总线的地址信道上执行辅助写入的系统和技术。

背景技术

大多数现代处理系统的核心是称作总线的互连。总线在系统中的各种处理实体之间移动信息。现今，大多数总线结构是相当标准化的。这些标准化总线结构通常具有独立且单独的读取、写入和地址信道。

此类型的总线结构经常在具有存储器所支持的一个或一个以上通用处理器的处理系统中找到。在这些系统中，存储器提供保持处理器执行其功能所需要的程序和数据的存储媒体。处理器可通过将地址放置在地址信道上且发送适当的读取/写入控制信号来向存储器进行读取或写入。视读取/写入控制的状态而定，处理器在写入信道上向存储器进行写入或者在读取信道上从存储器进行读取。在这些类型以及许多其它类型的处理系统中，需要减少写入等待时间且增加写入带宽。

发明内容

本发明揭示一种处理系统的一个方面。所述处理系统包括接收装置、具有第一、第二和第三信道的总线以及发送装置，所述发送装置经配置以在所述第一信道上寻址所述接收装置且在所述第二信道上读取来自所述接收装置的有效负载，所述发送装置进一步经配置以在所述第一与第三信道之间选择以将有效负载写入到所述接收装置。

本发明揭示一种处理系统的另一方面。所述处理系统包括接收装置、具有第一、第二和第三信道的总线、用于在第一信道上寻址接收装置的装置、用于在第二信道上读取来自接收装置的有效负载的装置，以及用于在第一与第三信道之间选择以将有效负载写入到接收装置的装置。

本发明揭示一种在总线上在发送装置与一个或一个以上接收装置之间通信的方法的一方面。所述总线包括第一、第二和第三信道。所述方法包括在第一信道上寻址接收装置、在第二信道上读取来自接收装置的有效负载，以及在第一与第三信道之间选择以将有效负载写入到接收装置。

本发明揭示一种总线主控装置的一方面。所述总线主控装置包括处理器和总线接口，所述总线接口经配置以将所述处理器介接到具有第一、第二和第三信道的总线，所述总线接口进一步经配置以在第一信道上寻址从动装置(slave)，在第二信道上接收来自从动装置的有效负载，且在第一与第三信道之间选择以将有效负载发送到从动装置。

本发明揭示一种总线主控装置的另一方面。所述总线主控装置包括处理器和用于将处理器介接到具有第一、第二和第三信道的总线的装置，所述用于将处理器介接到总线的装置包含用于在第一信道上寻址从动装置的装置、用于在第二信道上接收来自从动装置的有效负载的装置，以及用于在第一与第三信道之间选择以将有效负载发送到从动装置的装置。

本发明揭示一种从动装置的一方面。所述从动装置包括存储器和总线接口，所述总线接口经配置以将存储器介接到具有第一、第二和第三信道的总线，所述总线接口经配置以接收存储器地址和，在第二信道上来自总线主控装置的，且在第三信道上将有效负载发送到总线主控装置。

本发明揭示一种从动装置的另一方面。所述从动装置包括存储器和用于将存储器介接到具有第一、第二和第三信道的总线的装置，所述用于将存储器介接到总线的装置包含用于在第一信道上接收来自总线主控装置的存储器地址和第一有效负载的装置、用于在第二信道上接收来自总线主控装置的第二有效负载的装置，以及用于在第三信道上将有效负载发送到总线主控装置的装置。

应了解，所属领域的技术人员从以下具体实施方式中将容易了解本发明的其它实施例，在具体实施方式中通过说明的方式来展示和描述本发明的各种实施例。如将了解，本发明能够具有其它和不同的实施例，且其若干细节能够在各种其它方面进行修改，所有这些均不脱离本发明的精神和范围。因此，附图和具体实施方式将被看作是实质上说明性而非限制性的。

附图说明

在附图中通过实例而非通过限制的方式来说明本发明的各方面，其中：

图1是说明处理系统中的两个装置在总线上通信的实例的简化框图；

图2是展示在图1的处理系统中的总线的地址和写入信道上流动的信息的说明，其中地址信道提供用于地址和有效负载的一般媒体；

图3是展示在图1的处理系统中的总线上的三个写入操作的时序图；

图4是说明在处理系统中发送装置与两个接收装置通信的简化框图；

图5是展示在图4的处理系统中的总线的地址和写入信道上流动的信息的说明；

图6是说明处理系统中的两个装置在4信道总线上通信的实例的简化框图；

图7是展示图6的处理系统中的总线上的三个写入操作的时序图；

图8是说明在处理系统中发送装置与三个接收装置通信的简化框图；以及

图9是展示在图8的处理系统中的总线的读取和写入地址信道以及写入信道上流动的信息的说明。

具体实施方式

下文结合附图陈述的具体实施方式希望用作本发明的各种实施例的描述，且并不希望代表其中可实践本发明的仅有实施例。具体实施方式包括用于提供对本发明的全面理解的特定细节。然而，所属领域的技术人员将显而易见，本发明可在没有这些特定细节的情况下进行实践。在一些实例中，以框图形式来展示众所周知的结构和组件以免模糊本发明的概念。

图1是说明处理系统中的两个装置在总线上通信的实例的简化框图。处理系统100可以是协作以执行一个或一个以上处理功能的硬件装置的集合。处理系统100的典型应用包括(但不限于)台式计算机、膝上型计算机、服务器、蜂窝式电话、个人数字助理(PDA)、游戏控制台、寻呼机、调制解调器、音频设备、医疗装置、汽车、视频设备、工业设备，或者能够处理、检索和存储信息的任何其它机器或装置。

由在总线106上与接收装置104通信的发送装置102来展示处理系统100。总线106包括三个信道：地址信道106a、写入信道106b和读取信道106c。“信道”经定义为用以在两个装置之间运载信息的一组电导体，且其具有。地址信道是32位宽，且写入和读取信道每一者为64位宽。通常，总线互连(未图示)将用以在总线106上在发送装置102与接收装置104之间建立点对点通信路径。或者，总线106可为专用总线、共享总线或任何其它类型的适当总线结构。

发送装置102可为任何类型的总线主控装置。在此实例中，发送装置102包括处理器108和总线接口110。处理器108可为通用处理器(例如微处理器)、专用处理器(例如数字信号处理器(DSP))、专用集成电路(ASIC)、直接存储器存取(DMA)控制器、桥接器、可编程逻辑组件或需要存取总线106的任何其它实体。总线接口110用以驱动地址和写入信道106a、106b，以及提供适当的控制信号。总线接口110还用作读取信道106c的接收器。

接收装置104可以是任何类型的从动装置。接收装置104可为临时存储器(例如，SDRAM、DRAM或RAM)或长期存储装置(例如闪存、ROM存储器、EPROM存储器、EEPROM存储器、CD-ROM、DVD、磁盘、可重写光盘等等)。或者，接收装置104可为桥接器或能够检索和存储信息的任何其它装置。在此实例中，接收装置104包括总线接口112和存储器114。总线接口112用以驱动读取信道106c和适当的控制信号。总线接口112还用作地址和写入信道106a、106b的接收器。存储器114可为能够随机存取(即，读取和写入)内容的任何装置。

在此总线结构中，发送装置102可向接收装置104进行读取或写入。当发送装置102执行写入操作时，其使用适当的控制信号在地址信道106a上将地址发送到接收装置104。可在地址信道106a或写入信道106b中的任一者上发送有效负载。“有效负载”指代与特定读取或写入操作(且在此状况下是写入操作)相关联的数据。当发送装置执行读取操作时，其使用适当的控制信号在地址信道106a上将地址发送到接收装置104。作为响应，接收装置104发送

现将参看图2来描述三个写入操作的实例。图2是展示在地址和写入信道上流动的信息的说明。在此实例中，发送装置起始32字节写入操作继之以两个8字节写入操作。

参看图2，在第一时钟循环202上，发送装置通过使用适当的控制信号在地址信道106a上将4字节地址A1发送到接收装置来起始32字节写入操作。在同一时钟循环202期间，发送装置还在写入信道106b上将第一有效负载的第一8字节W1(1)发送到接收装置。

发送装置通过使用适当的控制信号在地址信道106a上在完成第一写入操作之前将4字节地址A2发送到接收装置而在第二时钟循环204期间起始下一写入操作。发送装置通过在写入信道106b上将第二8字节W1(2)发送到接收装置而在同一时钟循环期间继续传输第一有效负载。

发送装置接着使用接下来两个时钟循环206和208在地址信道106a上将第二有效负载发送到接收装置，而同时完成在写入信道106b上的第一有效负载的传输。具体来说，在第三时钟循环206中，发送装置在地址信道106a上将第二有效负载的第一4字节W2(1)发送到接收装置，且在写入信道106b上将第一有效负载的第三8字节W1(3)发送到接收装置。在第四时钟循环208上，发送装置在地址信道106a上将第二有效负载的最后4字节W2(2)发送到接收装置，且在写入信道106b上将第一有效负载的最后8字节W1(4)发送到接收装置。

发送装置通过使用适当的控制信号在地址信道106a上将4字节地址A3发送到接收装置来起始第五时钟循环210上的第三写入操作。在相同时钟循环210期间，发送装置还在写入信道106b上将第三有效负载W3发送到接收装置。

两个控制信号可添加到地址信道106a以产生支持地址和有效负载两者的传输的媒体。第一控制信号(称作“地址/数据”信号)用以指示在地址信道106a上传输的信息是地址还是有效负载。在此实例中，当地址/数据信号被断言时，在地址信道106a上传输地址。相反，当地址/数据信号被取消断言时，在地址信道106a上传输有效负载。第二控制信号(称作“传送属性”)当在地址信道106a上传输地址时使用。当传输地址时，“传送属性”信号用以指示用于所述地址的有效负载将在地址信道106a上还是在写入信道106b上传输。

现将参看图3描述说明可如何使用这些控制信号的实例。在下文表1中展示用于地址和写入信道106a、106b的总线协议。此总线协议用以说明处理系统的发明性方面，同时应了解此类发明性方面可与其它总线协议一起使用。所属领域的技术人员将容易能够在本文所描述的总线结构的实际实施方案中改变此协议和/或将信号添加到此协议。

表1

图3是展示用于上文结合图2所描述的相同三个写入操作的控制信令的时序图。系统时钟306可用以使发送装置与接收装置之间的通信同步。系统时钟306用五个时钟循环来展示，其中每一时钟循环依序编号。

可在第一时钟循环301期间由发送装置在地址信道106a上起始写入操作。此操作可通过…而实现。同时，发送装置断言A有效、地址/数据和传送属性信号312、313、314。经断言A有效信号312指示有效信息正在地址信道106a上传输，经断言地址/数据信号313指示信息是地址A1，且经断言传送属性信号314指示用于地址A1的有效负载将在写入信道106b上传输。发送装置还对读取/写入信号316解除断言以请求写入操作。有效负载大小318信号可用以指示有效负载的大小，其在此状况中是32字节。

在相同第一时钟循环301期间，发送装置使用写入媒体320来传输第一有效负载的第一8字节W1(1)。发送装置还断言W有效信号324以指示有效信息正在写入信道106b上传输。

在第一时钟循环301结束时，发送装置检查经断言的地址传送确认信号310以确认地址A1在地址信道106a上到接收装置的成功传递。发送装置还检查经断言的写入传送确认信号322以确认第一有效负载的第一8字节W1(1)在写入信道106b上到接收装置的成功传递。

在第二时钟循环302上，发送装置在第一写入操作完成之前传输地址A2用于在32位地址媒体308上的第二写入操作。发送装置断言A有效信号312以指示有效信息正在地址信道106a上传输。发送装置还断言地址/数据信号313以指示信息是地址A2。传送属性314被解除断言以指示用于地址A2的有效负载将在地址信道106a上传输。发送装置还对读取/写入信号316解除断言以请求写入操作。有效负载大小318信号可用以指示有效负载的大小，其在此状况下是8字节。

在相同第二时钟循环302期间，发送装置使用写入媒体320来发送第一有效负载的第二8字节W1(2)。发送装置还断言W有效信号324以指示有效信息正在写入信道106b上传输。

在第二时钟循环302结束时，发送装置检查经断言的地址传送确认信号310以确认地址A2在地址信道106a上到接收装置的成功传递。发送装置还检查经断言的写入传送确认信号322以确认第一有效负载的第二8字节W1(2)在写入信道106b上到接收装置的成功传递。

在第三时钟循环303上，发送装置在32位地址媒体308上传输第二有效负载的第一4字节W2(1)。发送装置断言A有效信号312以指示有效信息正在地址信道106a上传输，且对地址/数据信号313解除断言以指示信息是有效负载的一部分。在此时钟循环期间可忽略传送属性信号314、读取/写入信号316和有效负载大小信号318的状态。在图3中，这些信号的状态保持不变，但可被设置为任何状态。

在相同第三时钟循环303期间，发送装置使用写入媒体320来发送第一有效负载的第三8字节W1(3)。发送装置还断言W有效信号324来指示有效信息正在写入信道106b上传输。

在第三时钟循环303结束时，发送装置检查经断言的地址传送确认信号310以确认第二有效负载的第一4字节W2(1)在地址信道106a上到接收装置的成功传递。发送装置还检查经断言的写入传送确认信号322以确认第一有效负载的第三8字节W1(3)在写入信道106b上到接收装置的成功传递。

在第四时钟循环304上，发送装置在32位地址媒体308上传输第二有效负载的最终4字节W2(2)。发送装置断言A有效信号312以指示有效信息正在地址信道106a上传输，且对地址/数据信号313解除断言以指示信息是有效负载的一部分。在有效负载任期期间可忽略传送属性信号314、读取/写入信号316和有效负载大小318信号的状态。

在相同第四时钟循环304期间，发送装置使用写入媒体320来发送第一有效负载的最终8字节W1(4)。发送装置继续断言W有效信号324以指示有效信息正在写入信道106b上传输。

在第四时钟循环304结束时，发送装置检查经断言的地址传送确认信号310以确认第二有效负载的最终4字节W2(2)在地址信道106a上到接收装置的成功传递。发送装置还检查经断言的写入传送确认信号322以确认第一有效负载的最终8字节W1(4)在写入信道106b上到接收装置的成功传递。

在第五时钟循环305上，发送装置在32位地址媒体308上传输用于第三写入操作的地址A3。发送装置断言A有效信号312以指示有效信息正在地址信道106a上传输。发送装置还断言地址/数据信息313以指示在地址信道106a上传输的信息是地址A3。发送装置还断言传送属性信号314以指示用于地址A3的有效负载将在写入信道106b上传输。读取/写入信号316保持解除断言以请求写入操作。有效负载大小318信号可用以指示有效负载的大小，其在此状况下是8字节。

在相同第五时钟循环305期间，发送装置使用写入媒体320来发送有效负载W3。发送装置还断言W有效信号324来指示有效信息正在写入信道106b上传输。

在第五时钟循环305结束时，发送装置检查经断言的地址传送确认信号310以确认地址A3在地址信道106a上到接收装置的成功传递。发送装置还检查经断言的写入传送确认信号322以确认第三有效负载W3在写入信道106b上到接收装置的成功传递。

图4是说明在处理系统400中发送装置402经由总线互连416与两个接收装置404a、404b通信的简化框图。在此实例中，发送装置402可使用32位地址信道406a作为用于将地址和有效负载传输到总线互连416的媒体来同时向接收装置404a、404b两者进行写入。总线互连416可接着使用32位地址信道406a₁、406a₂来寻址接收装置404a、404b，且使用64位写入信道406b₁、406b₂来传输有效负载。在总线互连416需要对一个或两个接收装置404a、404b执行多个写入操作的情况下，地址信道406a₁、406a₂也可用作用以传输地址和有效负载两者的媒体。

现将参看图5来描述实例。图5是展示在地址和写入信道上流动的信息的说明。在此实例中，总线互连416将提供允许来自发送装置402的每一传输在相同时钟循环内到达接收装置404a、404b中的一者的点对点连接。然而，实际上，总线互连416可以是具有缓冲的时钟控制装置(参看图4)。

参看图5，发送装置起始32字节写入操作继之以8字节写入操作。在第一时钟循环502上，发送装置通过使用适当的控制信号在地址信道406a上将地址A1发送到总线互连来起始32字节写入操作。在相同时钟循环502期间，发送装置还在写入信道406b上将第一有效负载的第一8字节W1(1)发送到总线互连。总线互连在第一接收装置的地址信道406a₁上将地址A1传输到第一接收装置404a，且在第一接收装置的写入信道406b₁上将第一有效负载的第一8字节W1(1)传输到第一接收装置404a。

在第二时钟循环504上，发送装置通过使用适当的控制信号在地址信道406a上将地址A2发送到总线互连来起始下一写入操作。在相同时钟循环504期间，发送装置还在写入信道406b上将第一有效负载的第二8字节W1(2)发送到总线互连。总线互连416在第二接收装置的地址信道406a₂上将地址A2传输到第二接收装置404b，且在第一接收装置的写入信道406b₁上将第一有效负载的第二8字节W1(2)传输到第一接收装置404a。

在第三和第四时钟循环506、508上，发送装置在写入信道406b、406b₁上经由总线互连将第一有效负载的剩余部分W1(3)、W1(4)发送到第一接收装置404a。在相同第三和第四时钟循环506、508期间，发送装置在地址信道406a上将第二有效负载W2(1)、W2(2)传输到总线互连。第二有效负载W2(1)、W2(2)(仅8字节)可在第三和第四时钟循环506、508中在第二接收装置的写入信道406b₂上的一半字节通路上由总线互连传输到第二接收装置。或者，总线互连可在第四时钟循环508期间在第二接收装置的64位写入信道406b₂上传输整个有效负载，如图所示。

图6是说明处理系统600中的两个装置在4信道总线上通信的实例的简化框图。单独且独立的地址信道经提供用于读取和写入信道中的每一者。在此实例中，每一信道是32位宽，但其在实践中视特定应用和整体设计约束而定可为任何宽度。在4信道总线上的写入操作可以先前结合3信道总线描述的相同方式来执行。即，发送装置602在写入地址信道606a上传输地址，且在写入地址信道606a和写入信道606b两者上传输有效负载。两个总线结构之间的差异在于执行读取操作的方式。通过在读取地址信道606d上将地址发送到接收装置604来执行4信道总线上的读取操作。作为响应，接收装置604在读取信道606c上将有效负载发送到发送装置602。

现将参看图7描述实例。在下文表2中列出用于地址和写入信道606a、606b、606d的总线协议。此总线协议用以说明处理系统的发明性方面，同时应了解此类发明性方面可与其它总线协议一起使用。所属领域的技术人员将容易能够在本文所描述的总线结构的实际实施方案中改变此协议和/或将信号添加到此协议。

表2

在下文表3中展示用于写入地址信道上的传送确认信号的协议。

表3

图7是展示用于16字节写入操作继之以12字节写入操作且接着4字节写入操作的控制信令的时序图。系统时钟706可用以使发送装置与接收装置之间的通信同步。用四个时钟循环来展示系统时钟706，其中每一时钟循环依序编号。

在第一时钟循环701期间可由发送装置在地址信道606a上起始写入操作。此操作可通过在32位写入地址媒体708上传输用于第一写入操作的地址A1来实现。在相同时钟循环701期间，发送装置断言写入A有效信号712以指示有效信息正在写入地址信道606a上传输。发送装置还断言写入地址/数据信号713以指示信息是地址A1。发送装置还将传送属性信号714设置为“000”，以指示用于地址A1的有效负载将在写入信道606b上传输。有效负载大小718信号可用以指示有效负载的大小，其在此状况下是16字节。

在相同第一时钟循环701期间，发送装置使用写入媒体720以传输第一有效负载的第一4字节W1(1)。发送装置还断言W有效信号724以指示有效信息正在写入信道606b上传输。

在第一时钟循环701结束时，发送装置检查经断言的写入地址传送确认信号710以确认地址A1在地址信道606a上到接收装置的成功传递。发送装置还检查经断言的写入传送确认信号722以确认第一有效负载的第一4字节W1(1)在写入信道606b上到接收装置的成功传递。

在第二时钟循环702上，发送装置在第一写入操作完成之前在32位地址媒体708上传输用于第二写入操作的地址A2。发送装置断言写入A有效信号712以。发送装置还断言地址/数据信号713以指示信息是地址A2。发送装置将传送属性信号714设置为“010”以指示用于地址A2的有效负载将在读取地址信道606d上传输。有效负载大小718信号可用以指示有效负载的大小，其在此状况下为12字节。

在相同第二时钟循环702期间，发送装置使用写入媒体720来传输第一有效负载的第二4字节W1(2)，且断言W有效信号724以指示有效信息正在写入信道606b上传输。发送装置使用读取地址媒体730来发送第二有效负载的第一4字节W2(1)，且断言读取A有效信号728以指示有效信息正在读取地址信道606d上传输。发送装置对读取地址/数据信号729解除断言以指示在读取地址信道606d上传输的信息是有效负载数据。

在第二时钟循环702结束时，发送装置检查经断言的写入地址传送确认信号710以确认地址A2在地址信道606a上成功传递到接收装置。发送装置还检查经断言的写入传送确认和读取地址传送确认信号722、726，以确认在写入和读取地址信道606b、606d上成功传递有效负载数据。

在第三时钟循环703上，发送装置断言写入A有效信号712以指示有效信息正在写入地址信道606a上传输。发送装置还断言地址/数据信号713以指示信息是地址A3。发送装置将传送属性信号714设置为“001”以指示地址A3的有效负载将在写入地址信道606a上传输。有效负载大小718信号可用以指示有效负载的大小，其在此状况下为4字节。

在相同第三时钟循环703期间，发送装置使用写入媒体720传输第一有效负载的第三4字节W1(3)，且断言W有效信号724以指示有效信息正在写入信道606b上传输。发送装置使用读取地址媒体730发送第二有效负载的第二4字节W2(2)，且断言读取A有效信号728以指示有效信息正在读取地址信道606d上传输。发送装置对读取地址/数据信号729解除断言以指示在读取地址信道606d上传输的信息是有效负载数据。

在第三时钟循环703结束时，发送装置检查经断言的写入地址传送确认信号710以确认地址A3在地址信道606a上成功传递到接收装置。发送装置还检查经断言的写入传送确认和读取地址传送确认信号722、726，以确认在写入和读取地址信道606b、606d上成功传递有效负载数据。

在第四时钟循环704上，发送装置使用写入媒体720以发送第一有效负载的最终4字节W1(4)，且使用读取地址媒体730以发送第二有效负载的最终4字节W2(3)。发送装置断言W有效和读取A有效信号724、728以指示有效信息正在写入和读取地址信道606b、606d上传输。发送装置对读取地址/数据信号729解除断言以指示正在读取地址信道606d上传输的信息是有效负载数据。

发送装置使用写入地址媒体708以发送第三有效负载W3，且断言写入A有效信号712以指示有效信息正在写入地址信道606a上发送。发送装置对地址/数据信号713解除断言以指示在写入地址信道606a上传输的信息是有效负载数据。可忽略传送属性信号714和有效负载大小718信号的状态。

图8是说明在处理系统800中发送装置802经由总线互连816与三个接收装置804a-804c通信的简化框图。在此实例中，发送装置802可使用读取和写入地址信道806d、806a作为用于传输地址和有效负载的媒体来同时向所有三个接收装置804a-804c进行写入。总线互连816可接着使用写入地址信道806a₁、806a₂、806a₃来寻址接收装置804a、804b、804c，且使用写入信道806b₁、806b₂、806b₃来传输有效负载。在总线互连816需要对一个或一个以上接收装置804a、804b、804c执行多个写入操作的状况下，读取和写入地址信道806d₁、806d₂、806d₃、806a₁、806a₂、806a₃也可用作用以传输地址和有效负载两者的一般媒体。

现将参看图9来描述...的实例。图9是展示在地址和写入信道上流动的信息的说明。在此实例中，总线互连816将提供点对点连接，其允许来自发送装置802的每一传输在相同时钟循环中到达接收装置804a、804b、804c中的一者。然而，在实践中，总线互连816可以是具有缓冲的时钟控制装置(参看图8)。

参看图9，在第一时钟循环902上，发送装置通过使用适当的控制信号在地址信道806a上将地址A1发送到总线互连来起始16字节写入操作。在相同时钟循环902期间，发送装置还在写入信道806b上将第一有效负载的第一4字节W1(1)发送到总线互连。总线互连在第一接收装置的地址信道806a₁上将地址A1传输到第一接收装置804a，且在第一接收装置的写入信道806b₁上将第一有效负载的第一4字节W1(1)传输到第一接收装置804a。

在第二时钟循环904中，发送装置通过使用适当的控制信号在地址信道806a上将地址A2发送到总线互连来起始下一写入操作。在相同的时钟循环904期间，发送装置还在写入信道806b上将第一有效负载的第二4字节W1(2)发送到总线互连，且在读取地址信道806d上将第二有效负载的第一4字节W2(1)发送到总线互连。总线互连816在第二接收装置的地址信道806a₂上将地址A2传输到第二接收装置804b，在第一接收装置的写入信道806b₁上将第一有效负载的第二4字节W1(2)传输到第一接收装置804a，且在第二接收装置的写入信道806b₂上将第二有效负载的第一4字节W2(1)传输到第二接收装置804b。

在第三时钟循环906上，发送装置通过适当的控制信号在地址信道806a上将地址A3发送到总线互连来起始下一写入操作。同时，发送装置还在写入信道806b上将第一有效负载的第三4字节W1(3)发送到总线互连，且在读取地址信道806d上将第二有效负载的第二4字节W2(2)发送到总线互连。总线互连816在第三接收装置的地址信道806a₃上将地址A3传输到第三接收装置804c，在第一接收装置的写入信道806b₁上，且在第二接收装置的写入信道806b₂上将第二有效负载的第二4字节W2(2)传输到第二接收装置804b。

在第四时钟循环908上，发送装置在写入信道806b上将第一有效负载的最终4字节W1(4)发送到总线互连，在读取地址信道806d上将第二有效负载的最终4字节W2(3)发送到总线互连，且在写入地址信道806a上将第三有效负载W3发送到总线互连。总线互连816在第一接收装置的写入信道806b₁上将第一有效负载的最终4字节W1(4)传输到第一接收装置804a，在第二接收装置的写入信道806b₂上将第二有效负载的最终4字节W2(3)传输到第二接收装置804b，且在第三接收装置的写入信道806b₃上将第三有效负载W3传输到第三接收装置804c。

结合本文所揭示的实施例而描述的各种说明性逻辑区块、模块和电路可由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代实施例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可被实施为计算组件的组合，例如DSP与微处理器的组合、多个微处理器、一个或一个以上微处理器结合DSP核心，或任何其它此类配置。

结合本文所揭示的实施例而描述的方法或算法可直接以硬件、由处理器执行的软件模块、或两者的组合来实施。软件模块可驻存在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移除磁盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。存储媒体可耦合到处理器，使得处理器可从存储媒体读取信息并向存储媒体写入信息。存储媒体可驻存在ASIC中。ASIC可驻存在发送和/或接收组件中，或其它地方。在替代实施例中，处理器和存储媒体可作为离散组件驻存在发送和/或接收组件中，或其它地方。

提供对所揭示实施例的先前描述以使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将易于了解对这些实施例的各种修改，且本文所定义的一般原理可在不脱离本发明的精神或范围的情况下适用于其它实施例。因此，本发明并不希望限于本文所展示的实施例，而是应被赋予与本文所揭示的原理和新颖特征一致的最广泛范围。

Claims (31)

1.一种处理系统，其包含：

接收装置；

总线，其具有第一信道、第二信道和第三信道；以及

发送装置，其经配置以：

在所述第一信道上寻址所述接收装置；

在所述第二信道上自所述接收装置进行读取；

在所述第一信道和所述第三信道之间进行选择，以将第一有效负载写入数据写入到所述接收装置；

其中，所述发送装置还用于在所述第一信道上将第二有效负载写入数据写入到所述接收装置的第一地址，且同时在所述第三信道上将所述第一有效负载写入数据写入到所述接收装置的第二地址，

其中，将控制信号提供到所述接收装置，以指示所述第一信道当前正用以寻址所述接收装置还是将所述第二有效负载写入数据写入到所述接收装置。

2.根据权利要求1所述的处理系统，其进一步包含第二接收装置，其中，所述发送装置进一步经配置以在所述第一信道上将所述第二有效负载写入数据写入到所述接收装置，且在所述第三信道上将所述第一有效负载写入数据写入到所述第二接收装置。

3.根据权利要求1所述的处理系统，其中所述总线进一步包含第四信道，所述发送装置进一步经配置以在所述第一信道上寻址所述接收装置以用于写入操作，且在所述第四信道上寻址所述接收装置以用于读取操作，其中，所述发送装置进一步经配置以在所述第一信道、所述第三信道和所述第四信道之间选择以将所述第一有效负载写入数据写入到所述接收装置。

4.根据权利要求3所述的处理系统，其中，所述发送装置进一步经配置以在所述第一信道、所述第三信道和所述第四信道中的一者上将所述第一有效负载写入数据写入到所述接收装置的第一地址，且在所述第一信道、所述第三信道和所述第四信道中的另一者上将所述第二有效负载写入数据写入到所述接收装置的第二地址。

5.根据权利要求3所述的处理系统，其中，所述发送装置进一步经配置以在所述第一信道上将所述第二有效负载写入数据写入到所述接收装置的第一地址，在所述第三信道上将所述第一有效负载写入数据写入到所述接收装置的第二地址，且在所述第四信道上将第三有效负载写入数据写入到所述接收装置的第三地址。

6.根据权利要求3所述的处理系统，其进一步包含第二接收装置，其中，所述发送装置进一步经配置以在所述第一信道、所述第三信道和所述第四信道中的一者上将所述第一有效负载写入数据写入到所述接收装置，且在所述第一信道、所述第三信道和所述第四信道中的另一者上将所述第二有效负载写入数据写入到所述第二接收装置。

7.根据权利要求3所述的处理系统，其进一步包含第二和第三接收装置，其中，所述发送装置进一步经配置以在所述第一信道上将所述第二有效负载写入数据写入到所述接收装置，在所述第三信道上将所述第一有效负载写入数据写入到所述第二接收装置，且在所述第四信道上将第三有效负载写入数据写入到所述第三接收装置。

8.根据权利要求1所述的处理系统，其中所述发送装置进一步经配置以在寻址所述接收装置的同时将控制信号提供到所述接收装置，所述控制信号指示用于所述地址的有效负载将在所述第一还是第三信道上写入到所述接收装置。

9.根据权利要求1所述的处理系统，其中，对所述第一有效负载写入数据的写入以及对所述第二有效负载写入数据的写入是在第一时钟循环期间完成的。

10.一种在总线上在发送装置与一个或一个以上接收装置之间通信的设备，所述总线包括第一信道、第二信道和第三信道，其包含：

用于在所述第一信道上寻址所述接收装置的装置；

用于在所述第二信道上自所述接收装置进行读取的装置；

用于在所述第一信道和所述第三信道之间进行选择，以将第一有效负载写入数据写入到所述接收装置的装置；

用于在所述第一信道上将第二有效负载写入数据写入到所述接收装置的第一地址，且同时在所述第三信道上将所述第一有效负载写入数据写入到所述接收装置的第二地址的装置，

其中，将控制信号提供到所述接收装置，以指示所述第一信道当前正用以寻址所述接收装置还是将所述第二有效负载写入数据写入到所述接收装置。

11.一种在总线上在发送装置与一个或一个以上接收装置之间通信的方法，所述总线包含第一信道、第二信道和第三信道，所述方法包含：

在所述第一信道上寻址接收装置，

在所述第二信道上自所述接收装置进行读取；

在所述第一信道和所述第三信道之间进行选择，以将第一有效负载写入数据写入到所述接收装置；以及

在所述第一信道上将第二有效负载写入数据写入到所述接收装置的第一地址，且同时在所述第三信道上将所述第一有效负载写入数据写入到所述接收装置的第二地址，

其中，将控制信号提供到所述接收装置，以指示所述第一信道当前正用以寻址所述接收装置还是将所述第二有效负载写入数据写入到所述接收装置。

12.根据权利要求11所述的方法，其进一步包含：

在所述第一信道上将所述第二有效负载写入数据写入到所述接收装置，以及在所述第三信道上将所述第一有效负载写入数据写入到第二接收装置。

13.根据权利要求11所述的方法，其中所述总线进一步包含第四信道，且其中在所述第一信道上寻址所述接收装置以用于写入操作，所述方法进一步包含在所述第四信道上寻址所述接收装置以用于读取操作，其中，所述方法还包括在所述第一信道、所述第三信道与所述第四信道之间进行选择以将所述第一有效负载写入数据写入到所述接收装置。

14.根据权利要求13所述的方法，其进一步包含：

在所述第一信道、所述第三信道和所述第四信道中的一者上将所述第一有效负载写入数据写入到所述接收装置的第一地址，以及在所述第一信道、所述第三信道和所述第四信道中的另一者上将所述第二有效负载写入数据写入到所述接收装置的第二地址。

15.根据权利要求13所述的方法，其进一步包含：

在所述第一信道上将所述第二有效负载写入数据写入到所述接收装置的第一地址，以及在所述第三信道上将所述第一有效负载写入数据写入到所述接收装置的第二地址，以及在所述第四信道上将第三有效负载写入数据写入到所述接收装置的第三地址。

16.根据权利要求13所述的方法，其进一步包含：

在所述第一信道、所述第三信道和所述第四信道中的一者上将所述第一有效负载写入数据写入到所述接收装置，以及在所述第一信道、所述第三信道和所述第四信道中的另一者上将所述第二有效负载写入数据写入到第二接收装置。

17.根据权利要求13所述的方法，其进一步包含：

在所述第一信道上将所述第二有效负载写入数据写入到所述接收装置，在所述第三信道上将所述第一有效负载写入数据写入到第二接收装置，以及在所述第四信道上将第三有效负载写入数据写入到第三接收装置。

18.根据权利要求11所述的方法，其进一步包含在寻址所述接收装置的同时将控制信号提供到所述接收装置，所述控制信号指示用于所述地址的有效负载将在所述第一还是第三信道上写入到所述接收装置。

19.一种用于通过总线传送有效负载数据的方法，所述总线包括第一信道、第二信道和第三信道，所述方法包含：

在所述第一信道上寻址从动装置；

在所述第二信道上从所述从动装置进行接收；

在所述第一信道和所述第三信道之间进行选择，以将第一有效负载写入数据发送到所述从动装置；

在所述第一信道上将第二有效负载写入数据发送到所述从动装置的第一地址，且同时在所述第三信道上将所述第一有效负载写入数据发送到所述从动装置的第二地址，

其中，将控制信号提供给所述从动装置，以指示所述第一信道当前正用以寻址所述从动装置还是将所述第二有效负载写入数据写入到所述从动装置。

20.根据权利要求19所述的方法，其中，还包括在所述第一信道上将所述第二有效负载写入数据发送到所述从动装置，且所述第三信道上将所述第一有效负载写入数据发送到第二从动装置。

21.根据权利要求19所述的方法，其中所述总线进一步包含第四信道，所述方法还包括在所述第一信道上寻址所述从动装置以用于写入操作，且在所述第四信道上寻址所述从动装置以用于读取操作，且其中，所述方法还包括在所述第一信道、所述第三信道与所述第四信道之间进行选择以将所述第一有效负载写入数据发往所述从动装置。

22.根据权利要求21所述的方法，其中，所述方法还包括在所述第一信道、所述第三信道和所述第四信道中的一者上将所述第一有效负载写入数据发送到所述从动装置的第一地址，且在所述第一信道、所述第三信道和所述第四信道中的另一者上将所述第二有效负载写入数据发送到所述从动装置的第二地址。

23.根据权利要求21所述的方法，其中，所述方法还包括在所述第一信道上将所述第二有效负载写入数据发送到所述从动装置的第一地址，在所述第三信道上将所述第一有效负载写入数据发送到所述从动装置的第二地址，且在所述第四信道上将第三有效负载写入数据发送到所述从动装置的第三地址。

24.根据权利要求21所述的方法，其中，所述方法还包括在所述第一信道、所述第三和所述第四信道中的一者上将所述第一有效负载写入数据发送到所述从动装置，且在所述第一信道、所述第三信道和所述第四信道中的另一者上将所述第二有效负载写入数据发送到第二从动装置。

25.根据权利要求21所述的方法，所述方法还包括在所述第一信道上将所述第二有效负载写入数据发送到所述从动装置，在所述第三信道上将所述第一有效负载写入数据发送到第二从动装置，且在所述第四信道上将第三有效负载写入数据发送到第三从动装置。

26.根据权利要求19所述的方法，所述方法还包括在寻址所述从动装置的同时将控制信号提供到所述从动装置，所述控制信号指示用于所述地址的有效负载将在所述第一还是第三信道上发送到所述从动装置。

27.根据权利要求19所述的方法，所述方法还包括在接口到所述总线的存储器被寻址时从所述总线主控装置接收控制信号，所述控制信号指示用于所述地址的有效负载是将在所述第一还是第三信道上接收。

28.一种用于通过总线传送有效负载数据的总线主控装置，所述总线包括第一信道、第二信道和第三信道，所述总线主控装置包含：

用于在所述第一信道上寻址从动装置的装置；

用于在所述第二信道上从所述从动装置进行接收的装置；

用于在所述第一信道和所述第三信道之间进行选择以将第一有效负载写入数据发送到所述从动装置的装置；以及

用于在所述第一信道上将第二有效负载写入数据发送到所述从动装置的第一地址，且同时在所述第三信道上将所述第一有效负载写入数据发送到所述从动装置的第二地址的装置，

其中，将控制信号提供给所述从动装置，以指示所述第一信道当前正用以寻址所述从动装置还是将所述第二有效负载写入数据写入到所述从动装置。

29.一种用于通过总线传送有效负载数据的方法，所述总线包括第一信道、第二信道和第三信道，所述方法包含：

将存储器接口至所述总线的所述第一信道、所述第二信道和所述第三信道；

在所述第一信道上接收存储器地址；

在所述第一信道上从总线主控装置接收第二有效负载写入数据，并同时在所述第三信道上从所述总线主控装置接收第一有效负载写入数据；

在所述第二信道上将有效负载发送到所述总线主控装置，

接收来自所述总线主控装置的控制信号，以指示所述第一信道当前正用以寻址所述存储器还是接收所述第二有效负载写入数据。

30.根据权利要求29所述的方法，其中所述总线进一步包含第四信道，其中所述存储器进一步经配置以由所述总线主控装置在所述第一信道上寻址以用于写入操作且在所述第四信道上寻址以用于读取操作，所述方法还包括在所述第四信道上接收来自所述总线主控装置的第三有效负载写入数据。

31.一种用于通过总线传送有效负载数据的设备，所述总线包括第一信道、第二信道和第三信道，所述设备包含：

用于将存储器接口至所述总线的所述第一信道、所述第二信道和所述第三信道的装置；

用于在所述第一信道上接收存储器地址的装置；

用于在所述第一信道上从总线主控装置接收第二有效负载写入数据，并同时在所述第二信道上从所述总线主控装置接收第一有效负载写入数据的装置；

用于在所述第二信道上将有效负载发送到所述总线主控装置的装置，

其中，从所述总线主控装置接收控制信号，以指示所述第一信道当前正用以寻址所述存储器还是接收所述第二有效负载写入数据。