JP2011524038A - 複数のプロセスからメモリ領域へのアクセスを制御する方法、及び、本方法を実現するためのメッセージメモリを備えた通信モジュール - Google Patents
複数のプロセスからメモリ領域へのアクセスを制御する方法、及び、本方法を実現するためのメッセージメモリを備えた通信モジュール Download PDFInfo
- Publication number
- JP2011524038A JP2011524038A JP2011508844A JP2011508844A JP2011524038A JP 2011524038 A JP2011524038 A JP 2011524038A JP 2011508844 A JP2011508844 A JP 2011508844A JP 2011508844 A JP2011508844 A JP 2011508844A JP 2011524038 A JP2011524038 A JP 2011524038A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address bus
- data packet
- access
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 190
- 238000004891 communication Methods 0.000 title claims description 44
- 238000012986 modification Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 7
- 238000007726 management method Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 3
- 238000013523 data management Methods 0.000 description 2
- 230000001010 compromised effect Effects 0.000 description 1
- 238000013497 data interchange Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
- Communication Control (AREA)
Abstract
【選択図】図3
Description
Claims (17)
- 複数のプロセス(2)からメモリ(1)の領域へのアクセスを制御する方法において、
前記プロセス(2)の第1プロセス(#1)は、前記プロセス(2)の他のプロセス(#2)が前記メモリ(1)へのアクセスに用いるアドレスバス(3)の一部を制御し、
前記第1プロセス(#1)は、前記アドレスバス(3)の前記一部の制御により、前記他のプロセス(#2)がどのメモリ領域にアクセスするかということに影響を与えることを特徴とする方法。 - 前記第1プロセス(#1)は、制御レジスタ(4)を介して前記アドレスバス(3)の一部を制御することを特徴とする、請求項1に記載の方法。
- 前記メモリ(1)は、前記プロセス(#1、#2)が同時にアクセスするデュアルポートRAMとして構成されることを特徴とする、請求項1又は2に記載の方法。
- 前記メモリ(1)は、前記プロセス(#1、#2)が交互に、特に時分割多重方式によりアクセスするシングルポートRAMとして構成されることを特徴とする、請求項1又は2に記載の方法。
- 前記メモリ(1)には、同じ大きさのデータパケット、特にn∈|Nの場合に2nメモリワードのデータパケットが格納されることを特徴とする、請求項1〜4のいずれか1項に記載の方法。
- 前記メモリ(1)には、任意の大きさのデータパケットが格納され、前記データパケットのそれぞれは、特にn∈|Nの場合に2nメモリワードのヘッダ部と、可変的な大きさの主要部とに分けられ、前記ヘッダ部は、異なるデータパケット間で同じ大きさであることを特徴とする、請求項1〜4のいずれか1項に記載の方法。
- 前記メモリ(1)には、少なくとも2つのバージョンとして、データパケットが格納されることを特徴とする、請求項1〜6のいずれか1項に記載の方法。
- 前記メモリ(1)には、前記メモリ(1)にアクセス可能なプロセス(2)の数のバージョンとして、データパケットが格納されることを特徴とする、請求項7に記載の方法。
- 前記第1プロセス(#1)は、前記メモリ(1)の全ての領域にアクセス可能であり、前記他のプロセス(#2)が前記メモリ(1)へのアクセスに用いるアドレスバス信号(5)が修正され、修正されていない前記アドレスバス信号(5)は、前記メモリ(1)に格納された特定のデータパケット(10)、又は前記メモリ(1)に格納された特定のデータパケット(10)のヘッダ部を示し、修正された前記アドレスバス信号(5)は、特定のバージョン(11)の、前記データパケット(10)又は前記データパケット(10)の前記ヘッダ部を示すことを特徴とする、請求項7又は8に記載の方法。
- 前記修正されていないアドレスバス信号は、特定数のアドレスビットを含み、前記第1プロセス(#1)は、前記アドレスバス信号(5)の前記修正のために、前記修正されていないアドレスバス信号(5)に少なくとも1つの追加的なアドレスビットを追加し、前記追加的なアドレスビットによって、前記格納された異なるバージョン(11)の前記データパケット(10)又は前記データパケット(10)の前記ヘッダ部が区別されることを特徴とする、請求項9に記載の方法。
- 前記第2プロセス(#2)は、前記メモリ(1)に格納された2m個までのデータパケット、又は前記メモリ(1)に格納された2m個までのデータパケットのヘッダ部にアクセスし、前記修正されていないアドレスバス信号(5)は、m+nビットを含み、前記修正されたアドレスバス信号(5)は、m+n+kビットを含むことを特徴とする、請求項10に記載の方法。
- 前記メモリ(1)に格納されたデータパケット毎、又は前記メモリ(1)に格納されたデータパケットのヘッダ部毎に、制御レジスタ(4)が設けられることを特徴とする、請求項2〜11のいずれか1項に記載の方法。
- 前記制御レジスタ(4)は、2段式に構成され、前記第1プロセス(#1)は、常時、前記制御レジスタ(4)の第1段(6)に書き込むことが可能であることを特徴とする、請求項12に記載の方法。
- 前記第2プロセス(#2)が必要に応じて前記制御レジスタ(4)の第2段(7)をロックすることで、前記制御レジスタ(4)の前記第1段(6)の内容を前記第2段(7)へ複写することが防止されることを特徴とする、請求項13に記載の方法。
- 前記第2段(7)のロックが解除されている場合に、前記制御レジスタ(4)の前記第1段(6)の内容が、前記制御レジスタ(7)の第2段(7)へ複写されることを特徴とする、請求項13又は14に記載の方法。
- 前記制御レジスタ(4)の第2段(7)の内容が、前記アドレスバス信号(5)に挿入されることを特徴とする、請求項13〜15のいずれか1項に記載の方法。
- 通信システム(33)の加入者(32)の、通信媒体(30)に接続された通信モジュール(31)であって、前記通信モジュール(31)は、前記通信媒体(30)を介して受信又は送信されるメッセージを一時的に格納するためのメッセージメモリ(1)を有する、前記通信モジュール(31)において、
前記通信モジュール(31)は、前記メッセージメモリ(1)の領域への、前記通信媒体(30)を介したアクセスと、加入者プロセッサ(34)からのアクセスとを、請求項1〜16のいずれか1項に記載の方法により制御するための手段を有することを特徴とする通信モジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008001739.6A DE102008001739B4 (de) | 2008-05-14 | 2008-05-14 | Verfahren zum Steuern eines Zugriffs auf Bereiche eines Speichers aus mehreren Prozessen heraus und Kommunikations-Modul mit einem Nachrichten-Speicher zur Realisierung des Verfahrens |
DE102008001739.6 | 2008-05-14 | ||
PCT/EP2009/052652 WO2009138260A1 (de) | 2008-05-14 | 2009-03-06 | Verfahren zum steuern eines zugriffs auf bereiche eines speichers aus mehreren prozessen heraus und kommunikations-modul mit einem nachrichten-speicher zur realisierung des verfahrens |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011524038A true JP2011524038A (ja) | 2011-08-25 |
JP5497743B2 JP5497743B2 (ja) | 2014-05-21 |
Family
ID=40636111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011508844A Active JP5497743B2 (ja) | 2008-05-14 | 2009-03-06 | 複数のプロセスからメモリ領域へのアクセスを制御する方法、及び、本方法を実現するためのメッセージメモリを備えた通信モジュール |
Country Status (7)
Country | Link |
---|---|
US (1) | US8447952B2 (ja) |
EP (1) | EP2283402B1 (ja) |
JP (1) | JP5497743B2 (ja) |
KR (1) | KR101560015B1 (ja) |
CN (1) | CN102027424B (ja) |
DE (1) | DE102008001739B4 (ja) |
WO (1) | WO2009138260A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104537119B (zh) * | 2015-01-26 | 2018-01-16 | 浪潮天元通信信息系统有限公司 | 一种缓存数据的更新方法、数据使用端和系统 |
US11392317B2 (en) * | 2017-05-31 | 2022-07-19 | Fmad Engineering Kabushiki Gaisha | High speed data packet flow processing |
US11036438B2 (en) | 2017-05-31 | 2021-06-15 | Fmad Engineering Kabushiki Gaisha | Efficient storage architecture for high speed packet capture |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63223859A (ja) * | 1987-03-12 | 1988-09-19 | Matsushita Electric Ind Co Ltd | アドレス変換装置 |
JPH07319827A (ja) * | 1993-06-10 | 1995-12-08 | Ricoh Co Ltd | 共有メモリ制御方式および共有メモリ制御装置 |
US5530838A (en) * | 1993-06-10 | 1996-06-25 | Ricoh Company, Ltd. | Method and apparatus for controlling access to memory which is common to plural, priority-ordered central processing units and which is indirectly accessible via a transfer control unit |
DE19529718A1 (de) * | 1995-08-11 | 1997-02-13 | Siemens Ag | Auf einer Baugruppe angeordnete Pufferschaltung |
JPH09198362A (ja) * | 1996-01-23 | 1997-07-31 | Canon Inc | アドレス変換方法及び装置及びマルチプロセッサシステム及びその制御方法 |
DE102005048584A1 (de) * | 2005-07-21 | 2007-01-25 | Robert Bosch Gmbh | FlexRay-Kommunikationsbaustein, FlexRay-Kommunikationscontroller und Verfahren zur Botschaftsübertragung zwischen einer FlexRay-Kommunikationsverbindung und einem FlexRay-Teilnehmer |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6138204A (en) * | 1997-12-17 | 2000-10-24 | Motorola, Inc. | Multi bus access memory |
US20010049742A1 (en) * | 2000-05-31 | 2001-12-06 | Steely Simon C. | Low order channel flow control for an interleaved multiblock resource |
JP2004520671A (ja) * | 2001-01-30 | 2004-07-08 | メンコール インク. | 複合コンテントアドレッサブルメモリ |
JP2006195867A (ja) | 2005-01-17 | 2006-07-27 | Matsushita Electric Ind Co Ltd | バス調停方法及び半導体装置 |
US7882295B2 (en) * | 2008-12-15 | 2011-02-01 | Nvidia Corporation | Non-system bus width data transfer executable at a non-aligned system bus address |
-
2008
- 2008-05-14 DE DE102008001739.6A patent/DE102008001739B4/de active Active
-
2009
- 2009-03-06 CN CN200980117123.0A patent/CN102027424B/zh active Active
- 2009-03-06 WO PCT/EP2009/052652 patent/WO2009138260A1/de active Application Filing
- 2009-03-06 JP JP2011508844A patent/JP5497743B2/ja active Active
- 2009-03-06 US US12/736,825 patent/US8447952B2/en active Active
- 2009-03-06 EP EP09745593.5A patent/EP2283402B1/de active Active
- 2009-03-06 KR KR1020107025375A patent/KR101560015B1/ko active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63223859A (ja) * | 1987-03-12 | 1988-09-19 | Matsushita Electric Ind Co Ltd | アドレス変換装置 |
JPH07319827A (ja) * | 1993-06-10 | 1995-12-08 | Ricoh Co Ltd | 共有メモリ制御方式および共有メモリ制御装置 |
US5530838A (en) * | 1993-06-10 | 1996-06-25 | Ricoh Company, Ltd. | Method and apparatus for controlling access to memory which is common to plural, priority-ordered central processing units and which is indirectly accessible via a transfer control unit |
DE19529718A1 (de) * | 1995-08-11 | 1997-02-13 | Siemens Ag | Auf einer Baugruppe angeordnete Pufferschaltung |
JPH11510930A (ja) * | 1995-08-11 | 1999-09-21 | シーメンス アクチエンゲゼルシヤフト | モジュールの上に配置されるバッファ回路 |
JPH09198362A (ja) * | 1996-01-23 | 1997-07-31 | Canon Inc | アドレス変換方法及び装置及びマルチプロセッサシステム及びその制御方法 |
DE102005048584A1 (de) * | 2005-07-21 | 2007-01-25 | Robert Bosch Gmbh | FlexRay-Kommunikationsbaustein, FlexRay-Kommunikationscontroller und Verfahren zur Botschaftsübertragung zwischen einer FlexRay-Kommunikationsverbindung und einem FlexRay-Teilnehmer |
Also Published As
Publication number | Publication date |
---|---|
DE102008001739A1 (de) | 2009-11-19 |
CN102027424A (zh) | 2011-04-20 |
JP5497743B2 (ja) | 2014-05-21 |
US20110145491A1 (en) | 2011-06-16 |
US8447952B2 (en) | 2013-05-21 |
KR101560015B1 (ko) | 2015-10-13 |
CN102027424B (zh) | 2014-11-26 |
KR20110014988A (ko) | 2011-02-14 |
EP2283402A1 (de) | 2011-02-16 |
DE102008001739B4 (de) | 2016-08-18 |
EP2283402B1 (de) | 2014-09-17 |
WO2009138260A1 (de) | 2009-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101028898B1 (ko) | 플렉스레이 통신 장치 | |
US7907469B2 (en) | Multi-port memory device for buffering between hosts and non-volatile memory devices | |
KR100800989B1 (ko) | 중재 패킷 프로토콜을 구비한 메모리 중재 시스템 및 방법 | |
KR100272072B1 (ko) | 동기형 다이나믹 램들을 활용한 고성능, 고대역폭 메모리 버스구조체 | |
US7246191B2 (en) | Method and apparatus for memory interface | |
JP4571671B2 (ja) | 通信モジュールのメッセージメモリのデータへアクセスする方法および装置 | |
JP2000267987A (ja) | ダイレクト・メモリ・アクセス制御 | |
US20070022209A1 (en) | Processing of data frames exchanged over a communication controller in a time-triggered system | |
JP4903801B2 (ja) | FlexRay通信モジュールとFlexRay加入者装置とを繋ぐ加入者インタフェース、およびFlexRay通信モジュールとFlexRay加入者装置とを繋ぐ加入者インタフェースを経由するメッセージの伝送方法 | |
US20020184453A1 (en) | Data bus system including posted reads and writes | |
JP2008310832A (ja) | 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法 | |
JPH11167480A (ja) | バッファメモリ装置 | |
US7035956B2 (en) | Transmission control circuit, reception control circuit, communications control circuit, and communications control unit | |
JP5497743B2 (ja) | 複数のプロセスからメモリ領域へのアクセスを制御する方法、及び、本方法を実現するためのメッセージメモリを備えた通信モジュール | |
US6088744A (en) | Multiport data buffer having multi level caching wherein each data port has a FIFO buffer coupled thereto | |
WO2019000456A1 (zh) | 传输数据掩码的方法、内存控制器、内存芯片和计算机系统 | |
US6378032B1 (en) | Bank conflict avoidance in multi-bank DRAMS with shared sense amplifiers | |
KR101485081B1 (ko) | 간접 액세스가능 메모리를 구비한 컨트롤러 | |
US20030093594A1 (en) | Apparatus and method for controlling block signal flow in a multi digital signal processor configuration from a shared peripheral direct memory controller to high level data link controller | |
US9430379B1 (en) | Dynamic random access memory controller | |
KR100950356B1 (ko) | 다중 코히런시 단위들을 지원하는 데이터 전송 유닛 | |
JP2546743B2 (ja) | 音声およびデータのためのパケット/高速パケット交換機 | |
US20060129742A1 (en) | Direct-memory access for content addressable memory | |
JPH05334232A (ja) | Dma転送制御装置 | |
KR20220132333A (ko) | PCIe 인터페이스 장치 및 그 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121225 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140110 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5497743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |