CN114141794A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN114141794A
CN114141794A CN202111488539.2A CN202111488539A CN114141794A CN 114141794 A CN114141794 A CN 114141794A CN 202111488539 A CN202111488539 A CN 202111488539A CN 114141794 A CN114141794 A CN 114141794A
Authority
CN
China
Prior art keywords
auxiliary transistor
line
display panel
auxiliary
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111488539.2A
Other languages
English (en)
Inventor
孙远
王超
刘广辉
刘立旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202111488539.2A priority Critical patent/CN114141794A/zh
Priority to US17/596,870 priority patent/US20230178564A1/en
Priority to PCT/CN2021/138433 priority patent/WO2023102980A1/zh
Publication of CN114141794A publication Critical patent/CN114141794A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种显示面板及显示装置,该显示面板包括有源层、栅极层以及金属层,通过在第二扫描线中扫描信号的脉冲上升沿到来时强制拉低第一扫描线中扫描信号的电位,能够缩短显示区中各扫描信号的电位下降时间;同时,在显示面板的厚度方向上构建控制走线与电位传输线至少部分重叠,能够尽可能地增加开口率。

Description

显示面板及显示装置
技术领域
本申请涉及显示技术领域,具体涉及一种显示面板及显示装置。
背景技术
随着显示技术的发展,刷新频率已经越来越成为衡量显示效果的重要指标之一。高刷新频率屏幕能够带来更加流畅的视觉体验,降低人眼的疲劳,并且随着各类应用软件对高刷新频率屏幕的适配,消费者也能够从高刷新频率屏幕获得更佳的观感和娱乐体验。传统显示设备的刷新频率一般为60Hz,近年来随着技术的发展,相继出现了90Hz、120Hz、150Hz甚至更高刷新频率的显示设备,从面板设计角度来讲,实现更高的刷新频率会受到器件性能、驱动能力、充电率等因素影响,例如在逐行扫描过程中,上一行扫描信号的下降沿或者上升沿会因其行负载导致关闭或者开启延迟,当逐行扫描的速度更快时,会发生充电异常导致的显示串扰。
因此,有必要提出一种显示面板,在其显示区中使得扫描信号的下降沿或者上升沿所用时间更短,同时能够获得尽可能高的开口率。
需要注意的是,上述关于背景技术的介绍仅仅是为了便于清楚、完整地理解本申请的技术方案。因此,不能仅仅由于其出现在本申请的背景技术中,而认为上述所涉及到的技术方案为本领域所属技术人员所公知。
发明内容
本申请提供一种显示面板及显示装置,以缓解显示区中扫描信号的电位跳变过程所用时间较长及开口率较低的技术问题。
第一方面,本申请提供一种显示面板,其包括有源层、栅极层以及金属层,有源层包括辅助晶体管的源极连接区和辅助晶体管的漏极连接区;栅极层包括控制走线/电位传输线中的一个、辅助晶体管的栅极、第一扫描线以及第二扫描线,第一扫描线、第二扫描线沿第一方向依次排列,控制走线的一端与第一扫描线电性连接,第二扫描线与辅助晶体管的栅极电性连接;金属层包括控制走线/电位传输线中的另一个、辅助晶体管的源极以及辅助晶体管的漏极,辅助晶体管的源极与辅助晶体管的源极连接区、控制走线的另一端电性连接,辅助晶体管的漏极与电位传输线、辅助晶体管的漏极连接区电性连接;其中,在显示面板的厚度方向上,电位传输线与控制走线至少部分重叠。
在其中一些实施方式中,金属层还包括第一数据线和第二数据线,第一数据线、第二数据线沿第二方向依次排列;在第二方向上,电位传输线与控制线位于第一数据线与第二数据线之间,且靠近第二数据线。
在其中一些实施方式中,有源层还包括辅助晶体管的沟道区,辅助晶体管的沟道区位于辅助晶体管的源极连接区和辅助晶体管的漏极连接区之间,且辅助晶体管的源极连接区、辅助晶体管的沟道区以及辅助晶体管的漏极连接区依次沿第一方向排列。
在其中一些实施方式中,电位传输线包括第一主干部,控制走线包括第二主干部,第二主干部与金属层上的投影与第一主干部重叠;且第二数据线的延伸方向与第一主干部的延伸方向或者第二主干部的延伸方向相同。
在其中一些实施方式中,在第二方向上,第一主干部至第二数据线之间的距离为1.2微米至2.8微米。
在其中一些实施方式中,电位传输线还包括第一绕线部,控制走线还包括第二绕线部,第二绕线部在金属层上的投影与第一绕线部重叠;且辅助晶体管的漏极连接区在金属层上的投影至第一绕线部的距离小于辅助晶体管的漏极连接区于金属层上的投影至第一主干部的距离。
在其中一些实施方式中,第二扫描线包括第三主干部和第三绕线部,第三绕线部包括依次首尾相接的第一直线部、第二直线部以及第三直线部,第二直线部的延伸方向与第三主干部的延伸方向相互平行,第三主干部、第一直线部或者第三直线部、第二直线部沿第一方向依次排列且在第一方向上的投影互不重叠;第二直线部与有源层上的投影与辅助晶体管的源极连接区在第一方向上的距离小于第一距离,第一距离为第三主干部在第一方向上的宽度与第二距离之和,第二距离为第二直线部与第三主干部在第一方向上的距离。
在其中一些实施方式中,有源层还包括写入晶体管的半导体结构,在显示面板的厚度方向上,第一数据线于有源层上的投影与半导体结构的一部分重叠且电性连接;半导体结构的另一部分在金属层上的投影位于第一数据线与第二数据线之间;其中,写入晶体管用于控制数据信号写入至对应的像素中。
在其中一些实施方式中,显示面板还包括栅极驱动电路,栅极驱动电路设置于显示面板的至少一侧;与栅极驱动电路的距离越大,辅助晶体管的分布密度相同或者逐渐增大;其中,分布密度为单位面积内辅助晶体管的数量。
第二方面,本申请提供一种显示装置,其包括上述至少一个实施方式中的显示面板;其中,第一扫描线用于传输第一扫描信号,第二扫描线用于传输第二扫描信号;同一帧中,第一扫描信号的脉冲早于或者晚于第二扫描信号的脉冲。
本申请提供的显示面板及显示装置,通过电性连接控制走线的一端与第一扫描线,电性连接第二扫描线与辅助晶体管的栅极,电性连接辅助晶体管的源极与辅助晶体管的源极连接区、控制走线的另一端,以及电性连接辅助晶体管的漏极与电位传输线、辅助晶体管的漏极连接区,可以在第二扫描线中扫描信号的脉冲上升沿到来时强制拉低第一扫描线中扫描信号的电位,能够缩短显示区中各扫描信号的电位下降时间,或者,也可以在第二扫描线中扫描信号的脉冲下降沿到来时强制拉高第一扫描线中扫描信号的电位,能够缩短显示区中各扫描信号的电位上升时间;同时,分别构造控制走线/电位传输线中的一个于栅极层、控制走线/电位传输线中的另一个于金属层中,且在显示面板的厚度方向上构建控制走线与电位传输线至少部分重叠,可以以较少的空间完成控制走线、电位传输线以及辅助晶体管这些新增结构的版图布局,能够尽可能地增加开口率。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的显示面板的电性原理示意图。
图2为本申请实施例提供的辅助单元的分布示意图。
图3为本申请实施例提供的辅助晶体管、控制走线以及电位传输线的截面结构示意图。
图4为本申请实施例提供的显示面板的版图设计示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
有鉴于传统技术方案中显示区内扫描信号的下降沿或者上升沿所用时间较长的不足,本实施例提供了一种显示面板,请参阅图1至图4,如图1所示,该显示面板可以分为显示区AA和非显示区NA,在非显示区NA中构造有第N级栅极驱动单元11、第N+1级栅极驱动单元12、第N+2级栅极驱动单元13等多个级联的栅极驱动单元,以构成显示面板所需的栅极驱动电路,该栅极驱动电路可以构造于显示区AA两侧中的至少一个非显示区NA中,例如,可以构造第N级栅极驱动单元11、第N+2级栅极驱动单元13等于左侧的非显示区NA中,构造第N+1级栅极驱动单元12等于右侧的非显示区NA中。与各栅极驱动单元的输出端电性连接的多条扫描线延伸至显示区AA中,这些扫描线沿第一方向DR1依次排列,例如,用于传输第N级扫描信号G(N)的第N条扫描线GL1、用于传输第N+1级扫描信号G(N+1)的第N+1条扫描线GL2以及用于传输第N+2级扫描信号G(N+2)的第N+2条扫描线GL3,其中,第N级扫描信号G(N)的下降沿可以与第N+1级扫描信号G(N+1)的上升沿位于同一时刻或者相差不多。
其中,第N条扫描线GL1中的第N级扫描信号G(N)的流动方向自左而右,第N+1条扫描线GL2中的第N+1级扫描信号G(N+1)的流动方向自右而左,第N+2条扫描线GL3中的第N+2级扫描信号G(N+2)的流动方向自左而右,依次类推,各扫描信号的流动方向总是自对应扫描线的输入端至其输出端。
在显示区AA中设置有至少一个辅助单元21,每个辅助单元21可以包括一个或者多个辅助晶体管T1,辅助晶体管T1的源极或者漏极中的一个可以与用于传输低电位信号VGL的电位传输线VGLL电性连接,辅助晶体管T1的源极或者漏极中的另一个可以与控制走线CTRL的一端电性连接,控制走线CTRL的另一端可以与第N条扫描线GL1电性连接,辅助晶体管T1的栅极可以与第N+1条扫描线GL2电性连接,N可以为正整数,随着N的改变,辅助晶体管T1可以分布于显示区AA的不同位置处,以缩短显示区AA中各扫描信号的电位下降时间或者电位上升时间。
可以理解的是,增加了辅助单元21之后,可以有效减少或者缩短扫描信号自高电位下降至低电位所需要的时间或者扫描信号自低电位上升至高电位所需要的时间,响应于第N+1级扫描信号G(N+1)、第N+2级扫描信号G(N+2)、第N+3级扫描信号或者第N+4级扫描信号中一个的上升沿到来,通过辅助单元21可以快速且强制地拉低第N级扫描信号G(N)的电位至预定的低电位,或者,响应于第N+1级扫描信号G(N+1)、第N+2级扫描信号G(N+2)、第N+3级扫描信号或者第N+4级扫描信号中一个的下降沿到来,通过辅助单元21可以快速且强制地拉高第N级扫描信号G(N)的电位至预定的高电位,能够显著改善数据信号的串扰现象。
例如,当显示面板中传输的扫描信号具有正向脉冲时,辅助晶体管T1可以为N沟道型薄膜晶体管,电位传输线可以用于传输低电位信号,第一扫描线若为第N条扫描线GL1,第二扫描线可以为第N+1条扫描线GL2、第N+2条扫描线GL3或者第N+3条扫描线中的一个,此时,响应于第N+1级扫描信号G(N+1)、第N+2级扫描信号G(N+2)、第N+3级扫描信号或者第N+4级扫描信号中一个的上升沿到来,通过辅助单元21可以快速且强制地拉低第N级扫描信号G(N)的电位至预定的低电位;当显示面板中传输的扫描信号具有负向脉冲时,辅助晶体管T1可以为P沟道型薄膜晶体管,电位传输线可以用于传输高电位信号,第一扫描线若为第N条扫描线GL1,第二扫描线可以为第N+1条扫描线GL2、第N+2条扫描线GL3或者第N+3条扫描线中的一个,此时,响应于第N+1级扫描信号G(N+1)、第N+2级扫描信号G(N+2)、第N+3级扫描信号或者第N+4级扫描信号中一个的下降沿到来,通过辅助单元21可以快速且强制地拉高第N级扫描信号G(N)的电位至预定的高电位,如此可以缩短各扫描信号的下降沿或者上升沿所用的时间,能够显著改善数据信号的串扰现象。
如图2所示,该显示面板可以配置有多行的像素22,每条扫描线可以与对应一行像素电性连接,每行像素可以分为多个分区20,每个分区20中像素20的数量可以相等,例如,一行像素的数量可以为2560,每个分区20中像素20的数量可以为256,每行像素可以分为10个分区20,也就是说,分区20的数量可以随着每行像素的数量的增加而增加。
同一行像素中每个分区20中的辅助单元21的数量可以为零个、一个或者多个。
具体地,位于同一行的每个分区20中辅助单元21的数量可以但不限于相同,具体地,如图2所示的第一行,每个分区20中辅助单元21的数量均相等,例如,可以为3个辅助单元21,或者4个辅助单元21等等。显示面板可以包括栅极驱动电路,每个栅极驱动电路可以包括多个级联的栅极驱动单元,栅极驱动单元的输出端即各扫描线的输入端作为对应的扫描信号源的话,也可以随着与对应的扫描信号源的距离的增加,依次逐渐增大各分区20中辅助晶体管的分布密度,即在同一行像素中,辅助晶体管的分布密度形成梯级排布,可以从小到大,或者也可以从大到小,以便不同位置处扫描信号的电位下降至低电位的波形或者所需时间相同或者相似。例如,若横向有2560个像素22,则横向分10个分区20,首行栅极信号从左边给入,则奇数行随与对应的扫描信号源的距离的增加,辅助单元21的密度也增加,其辅助单元21的数量可以分别为1,2,……,10个/分区;对应地,偶数行中辅助单元21的数量可以分别为10,9,8,……,1/分区。
其中,显示面板可以分为显示区和位于该显示区两侧的第一边框区、第二边框区,栅极驱动电路可以设置于第一边框区和/或第二边框区。
具体地,如图2所示的第二行或者第三行,例如,栅极驱动电路可以设置于第一边框区或者第二边框区。如图2所示的第二行,当栅极驱动电路设置于第一边框区即左侧边框区时,扫描信号的流向为图2中第二行的箭头所示自左而右,此时,随着分区20至栅极驱动电路的距离增加,每个分区20中辅助单元21的数量即辅助单元21的密度也在增加,例如,从左至右的第一个分区20中可以设置一个辅助单元21,第二个分区20中可以设置两个辅助单元21,第三个分区20中可以设置三个辅助单元21,依次类推。如图2所示的第三行,当栅极驱动电路设置于第二边框区即右侧边框区时,扫描信号的流向为图2中第三行的箭头所示自右而左,此时,随着分区20至栅极驱动电路的距离增加,每个分区20中辅助单元21的数量即辅助单元21的密度也在增加,例如,从右至左的第一个分区20中可以设置一个辅助单元21,第二个分区20中可以设置两个辅助单元21,第三个分区20中可以设置三个辅助单元21,依次类推。
又例如,一个栅极驱动电路可以同时设置于第一边框区和第二边框区。其中,栅极驱动电路中奇数级的栅极驱动单元可以设置于第一边框区,辅助单元21可以采用如前所述的图2中第二行的分布方案;栅极驱动电路中偶数级的栅极驱动单元可以设置于第二边框区,辅助单元21可以采用如前所述的图2中第三行的分布方案。
又例如,显示面板可以包括两个栅极驱动电路,一个栅极驱动电路设置于第一边框区,另一个栅极驱动电路设置于第二边框区,且同一扫描线均与两个栅极驱动电路的对应输出端电性连接,这样每条扫描线中扫描信号的流动方向如图2第四行箭头所示自两端流向中间,这样越靠近显示面板的中央区域,辅助单元21的密度或者辅助晶体管的分布密度也越大,例如,自左而右的第一个分区20可以设置一个辅助单元21,第二个分区20可以设置两个辅助单元21,依次类推至当前行的中间一个分区20;自右而左的第一个分区20可以设置一个辅助单元21,第二个分区20可以设置两个辅助单元21,依次类推至当前行的中间一个分区20。
如图3所示,该显示面板在其厚度方向DR3上可以包括依次叠置的基板BP1、有源层POLY1、栅极绝缘层GI1、栅极层GE1、绝缘层JY1以及金属层SD1。
其中,有源层POLY1可以包括辅助晶体管的源极连接区T1S、辅助晶体管的沟道区T1Z以及辅助晶体管的漏极连接区T1D。
栅极层GE1可以包括辅助晶体管的栅极T1G和控制走线CTRL。
金属层SD1可以包括电位传输线VGLL、辅助晶体管的源极T1SS、辅助晶体管的漏极T1DD以及数据线,控制走线CTRL可以与辅助晶体管的源极T1SS电性连接,电位传输线VGLL可以与辅助晶体管的漏极T1DD电性连接。其中,在厚度方向DR3上,电位传输线VGLL在金属层SD1上的投影可以与控制走线CTRL部分重叠或者完全重叠。
如图4所示,在该显示面板中,第一扫描线、第二扫描线沿第一方向DR1依次排列,控制走线CTRL的一端与第一扫描线电性连接,第二扫描线与辅助晶体管T1的栅极T1G电性连接;金属层SD1包括辅助晶体管T1的源极、辅助晶体管T1的漏极以及电位传输线VGLL,辅助晶体管T1的源极与辅助晶体管T1的源极连接区T1S、控制走线CTRL的另一端电性连接,辅助晶体管T1的漏极与电位传输线VGLL、辅助晶体管T1的漏极连接区T1D电性连接;其中,在显示面板的厚度方向DR3上,电位传输线VGLL于栅极层GE1上的投影与控制走线CTRL至少部分重叠。
可以理解的是,在本实施例中,分别构造控制走线CTRL于栅极层GE1、电位传输线VGLL于金属层SD1中,且在显示面板的厚度方向DR3上构建控制走线CTRL与电位传输线VGLL至少部分重叠,可以以较少的空间完成控制走线CTRL、电位传输线VGLL以及辅助晶体管T1这些新增结构的版图布局,能够尽可能地增加显示面板的开口率。
第一扫描线可以为前一条扫描线,例如第N条扫描线GL1,第二扫描线可以为后一条扫描线,例如第N+1条扫描线GL2。
在其中一个实施例中,第一数据线DL1、第二数据线DL2沿第二方向DR2依次排列;在第二方向DR2上,电位传输线VGLL位于第一数据线DL1与第二数据线DL2之间,且靠近第二数据线DL2。可以理解的是,在本实施例中,构造电位传输线VGLL、控制走线CTRL于第一数据线DL1与第二数据线DL2之间,且靠近第二数据线DL2,可以实现更为紧凑的版图设计。
在其中一个实施例中,构造辅助晶体管T1的沟道区T1Z位于辅助晶体管T1的源极连接区T1S和辅助晶体管T1的漏极连接区T1D之间,且辅助晶体管T1的源极连接区T1S、辅助晶体管T1的沟道区T1Z以及辅助晶体管T1的漏极连接区T1D依次沿第一方向DR1排列,可以竖向构造辅助晶体管T1,能够节省显示面板的横向空间,以便与写入晶体管同时构造于两条数据线之间。
在其中一个实施例中,电位传输线VGLL包括第一主干部VG1,控制走线CTRL包括第二主干部CR1,第二主干部CR1与金属层SD1上的投影与第一主干部VG1重叠;且第二数据线DL2的延伸方向与第一主干部VG1的延伸方向或者第二主干部CR1的延伸方向相同。可以理解的是,如此电位传输线VGLL和/或控制走线CTRL可以随第二数据线DL2同步延伸或者平行延伸,以减少黑色矩阵的覆盖面积,提高开口率。
在其中一个实施例中,在第二方向DR2上,第一主干部VG1至第二数据线DL2之间的距离d1为1.2微米至2.8微米,可以理解的是,如此可以进一步减少黑色矩阵的覆盖面积,获得更高的开口率。优选地,第一主干部VG1至第二数据线DL2之间的距离d1还可以为2.2微米,如此不仅可以得到一个较佳的开口率,同时,还可以避免或者降低电位传输线VGLL、控制走线CTRL以及第二数据线DL2之间因距离导致的电性耦合而造成的不良影响。
其中,第二主干部CR1至第二数据线DL2之间的距离可以与第一主干部VG1至第二数据线DL2之间的距离相同。
在其中一个实施例中,电位传输线VGLL还包括第一绕线部VG1,控制走线CTRL还包括第二绕线部CR2,第二绕线部CR2于金属层SD1上的投影与第一绕线部VG1重叠;且辅助晶体管T1的漏极连接区T1D于金属层SD1上的投影至第一绕线部VG2的距离小于辅助晶体管T1的漏极连接区T1D于金属层SD1上的投影至第一主干部VG1的距离。可以理解的是,如此可以构造第一绕线部VG2的突出方向朝向辅助晶体管T1的漏极连接区T1D,既可以缩短辅助晶体管T1的漏极连接区T1D与第一绕线部VG2之间的走线距离,又便于第二数据线DL2上设置对应的过孔,该过孔的面积可以大于第二数据线DL2在第一方向DR1上的宽度。
在其中一个实施例中,第二扫描线即第N+1条扫描线GL2包括第三主干部GL21和第三绕线部GL22,第三绕线部GL22可以包括依次首尾相接的第一直线部221、第二直线部222以及第三直线部223,第二直线部222的延伸方向与第三主干部GL21的延伸方向相互平行,第三主干部GL21、第一直线部221或者第三直线部223、第二直线部222沿第一方向DR1依次排列且在第一方向DR1上的投影互不重叠;第二直线部222与有源层POLY1上的投影与辅助晶体管T1的源极连接区T1S在第一方向DR1上的距离小于第一距离,第一距离为第三主干部GL21在第一方向DR1上的宽度与第二距离之和,第二距离为第二直线部222与第三主干部GL21在第一方向DR1上的距离。
可以理解的是,在本实施例中,第二扫描线的绕线设置,可以为辅助晶体管T1的源极连接区T1S腾出空间,为辅助晶体管T1在有源层POLY1中实现更为紧凑的布局空间,以增加开口率。
在其中一个实施例中,有源层POLY1还包括写入晶体管的半导体结构30,在显示面板的厚度方向DR3上,第一数据线DL1于有源层POLY1上的投影与半导体结构30的一部分重叠且电性连接;半导体结构30的另一部分在金属层SD1上的投影位于第一数据线DL1与第二数据线DL2之间;其中,写入晶体管用于控制数据信号写入至对应的像素中。
可以理解的是,在本实施例中,在并不改变写入晶体管的原有布局的情况下,可以构造辅助晶体管T1于第一数据线DL1与第二数据线DL2之间,能够实现更为紧凑的版图设计。
在其中一个实施例中,本实施例提供一种显示装置,其包括上述至少一个实施例中的显示面板;其中,第一扫描线用于传输第一扫描信号,第二扫描线用于传输第二扫描信号;同一帧中,第一扫描信号的脉冲早于第二扫描信号的脉冲。
可以理解的是,本实施例提供的显示装置,同样可以通过电性连接控制走线的一端与第一扫描线,电性连接第二扫描线与辅助晶体管的栅极,电性连接辅助晶体管的源极与辅助晶体管的源极连接区、控制走线的另一端,以及电性连接辅助晶体管的漏极与电位传输线、辅助晶体管的漏极连接区,可以在第二扫描线中扫描信号的脉冲上升沿到来时强制拉低第一扫描线中扫描信号的电位,能够缩短显示区中各扫描信号的电位下降时间;同时,分别构造控制走线于栅极层、电位传输线于金属层中,且在显示面板的厚度方向上构建控制走线与电位传输线至少部分重叠,可以以较少的空间完成控制走线、电位传输线以及辅助晶体管这些新增结构的版图布局,能够尽可能地增加开口率。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的显示面板及显示装置进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种显示面板,其特征在于,包括:
有源层,所述有源层包括辅助晶体管的源极连接区和所述辅助晶体管的漏极连接区;
栅极层,所述栅极层包括控制走线/电位传输线中的一个、所述辅助晶体管的栅极、第一扫描线以及第二扫描线,所述第一扫描线、所述第二扫描线沿第一方向依次排列,所述控制走线的一端与所述第一扫描线电性连接,所述第二扫描线与所述辅助晶体管的栅极电性连接;以及
金属层,所述金属层包括所述控制走线/电位传输线中的另一个、所述辅助晶体管的源极以及所述辅助晶体管的漏极,所述辅助晶体管的源极与所述辅助晶体管的源极连接区、所述控制走线的另一端电性连接,所述辅助晶体管的漏极与所述电位传输线、所述辅助晶体管的漏极连接区电性连接;
其中,在所述显示面板的厚度方向上,所述电位传输线与所述控制走线至少部分重叠。
2.根据权利要求1所述的显示面板,其特征在于,所述金属层还包括第一数据线和第二数据线,所述第一数据线、所述第二数据线沿第二方向依次排列;在所述第二方向上,所述电位传输线位于所述第一数据线与所述第二数据线之间,且靠近所述第二数据线。
3.根据权利要求2所述的显示面板,其特征在于,所述有源层还包括所述辅助晶体管的沟道区,所述辅助晶体管的沟道区位于所述辅助晶体管的源极连接区和所述辅助晶体管的漏极连接区之间,且所述辅助晶体管的源极连接区、所述辅助晶体管的沟道区以及所述辅助晶体管的漏极连接区依次沿所述第一方向排列。
4.根据权利要求3所述的显示面板,其特征在于,所述电位传输线包括第一主干部,所述控制走线包括第二主干部,所述第二主干部与所述金属层上的投影与所述第一主干部重叠;且所述第二数据线的延伸方向与所述第一主干部的延伸方向或者所述第二主干部的延伸方向相同。
5.根据权利要求4所述的显示面板,其特征在于,在所述第二方向上,所述第一主干部至所述第二数据线之间的距离为1.2微米至2.8微米。
6.根据权利要求4所述的显示面板,其特征在于,所述电位传输线还包括第一绕线部,所述控制走线还包括第二绕线部,所述第二绕线部于所述金属层上的投影与所述第一绕线部重叠;且所述辅助晶体管的漏极连接区于所述金属层上的投影至所述第一绕线部的距离小于所述辅助晶体管的漏极连接区于所述金属层上的投影至所述第一主干部的距离。
7.根据权利要求1所述的显示面板,其特征在于,所述第二扫描线包括第三主干部和第三绕线部,所述第三绕线部包括依次首尾相接的第一直线部、第二直线部以及第三直线部,所述第二直线部的延伸方向与所述第三主干部的延伸方向相互平行,所述第三主干部、所述第一直线部或者所述第三直线部、所述第二直线部沿所述第一方向依次排列且在所述第一方向上的投影互不重叠;
所述第二直线部与所述有源层上的投影与所述辅助晶体管的源极连接区在所述第一方向上的距离小于第一距离,所述第一距离为所述第三主干部在所述第一方向上的宽度与第二距离之和,所述第二距离为所述第二直线部与所述第三主干部在所述第一方向上的距离。
8.根据权利要求2所述的显示面板,其特征在于,所述有源层还包括写入晶体管的半导体结构,在所述显示面板的厚度方向上,所述第一数据线于所述有源层上的投影与所述半导体结构的一部分重叠且电性连接;所述半导体结构的另一部分在所述金属层上的投影位于所述第一数据线与所述第二数据线之间;其中,所述写入晶体管用于控制数据信号写入至对应的像素中。
9.根据权利要求1至8任一项所述的显示面板,其特征在于,所述显示面板还包括栅极驱动电路,所述栅极驱动电路设置于所述显示面板的至少一侧;与所述栅极驱动电路的距离越大,所述辅助晶体管的分布密度相同或者逐渐增大;其中,所述分布密度为单位面积内所述辅助晶体管的数量。
10.一种显示装置,其特征在于,包括如权利要求1至9任一项所述的显示面板;其中,所述第一扫描线用于传输第一扫描信号,所述第二扫描线用于传输第二扫描信号;同一帧中,所述第一扫描信号的脉冲早于所述第二扫描信号的脉冲。
CN202111488539.2A 2021-12-08 2021-12-08 显示面板及显示装置 Pending CN114141794A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111488539.2A CN114141794A (zh) 2021-12-08 2021-12-08 显示面板及显示装置
US17/596,870 US20230178564A1 (en) 2021-12-08 2021-12-15 Display panel and display device
PCT/CN2021/138433 WO2023102980A1 (zh) 2021-12-08 2021-12-15 显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111488539.2A CN114141794A (zh) 2021-12-08 2021-12-08 显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN114141794A true CN114141794A (zh) 2022-03-04

Family

ID=80384656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111488539.2A Pending CN114141794A (zh) 2021-12-08 2021-12-08 显示面板及显示装置

Country Status (2)

Country Link
CN (1) CN114141794A (zh)
WO (1) WO2023102980A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024031760A1 (zh) * 2022-08-12 2024-02-15 武汉华星光电技术有限公司 显示面板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101424838A (zh) * 2007-11-02 2009-05-06 上海广电Nec液晶显示器有限公司 双向控制栅极扫描线的液晶显示装置
CN102636926A (zh) * 2011-11-02 2012-08-15 深圳市华星光电技术有限公司 液晶显示面板及其制造方法
KR102555509B1 (ko) * 2015-09-22 2023-07-17 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
CN105372894B (zh) * 2015-12-24 2018-09-14 上海天马微电子有限公司 一种阵列基板及液晶显示装置
CN109524445B (zh) * 2018-12-20 2020-11-03 武汉天马微电子有限公司 一种显示面板及显示装置
CN109904214B (zh) * 2019-03-29 2021-01-29 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
CN111785221A (zh) * 2019-04-04 2020-10-16 咸阳彩虹光电科技有限公司 一种像素电路及显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024031760A1 (zh) * 2022-08-12 2024-02-15 武汉华星光电技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
WO2023102980A1 (zh) 2023-06-15

Similar Documents

Publication Publication Date Title
CN100397446C (zh) 脉冲输出电路、移位寄存器和显示器件
CN110136652B (zh) 一种goa电路及阵列基板
JP6332953B2 (ja) アレイ基板およびその駆動制御方法並びに表示装置
CN105372894B (zh) 一种阵列基板及液晶显示装置
US20040080480A1 (en) Liquid crystal display device
US11580895B1 (en) Display panel and display device
JP2017076115A (ja) 表示パネル
CN102629053A (zh) 阵列基板及显示装置
WO2021056771A1 (zh) 一种阵列基板、显示面板
CN112634807A (zh) 栅极驱动电路、阵列基板和显示面板
CN111710310A (zh) 多路分配电路、阵列基板、显示面板和装置及驱动方法
CN111243441A (zh) 显示面板及其驱动方法、显示装置
WO2024031760A1 (zh) 显示面板及显示装置
CN114141794A (zh) 显示面板及显示装置
CN115576444A (zh) 触控显示面板
CN115035873A (zh) 显示面板和显示装置
WO2024131410A1 (zh) 显示面板及显示装置
WO2023004934A1 (zh) 显示面板
CN113658540A (zh) 显示面板及显示装置
CN112309263A (zh) 一种显示屏驱动结构及其驱动方法
CN108735139B (zh) 一种阵列基板及其驱动方法、显示面板、显示装置
US20230178564A1 (en) Display panel and display device
CN106249496B (zh) 像素单元、像素驱动电路及驱动方法
WO2020151050A1 (zh) Goa电路以及液晶显示装置
WO2023097742A1 (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination