CN114127728A - 检查装置、检查程序和检查方法 - Google Patents
检查装置、检查程序和检查方法 Download PDFInfo
- Publication number
- CN114127728A CN114127728A CN201980098423.2A CN201980098423A CN114127728A CN 114127728 A CN114127728 A CN 114127728A CN 201980098423 A CN201980098423 A CN 201980098423A CN 114127728 A CN114127728 A CN 114127728A
- Authority
- CN
- China
- Prior art keywords
- information
- design
- model information
- inspection
- pieces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Factory Administration (AREA)
- Debugging And Monitoring (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
设计管理装置(100)具有转换部(12)和检查部(13)。转换部(12)生成对在工程链的机械设计的工艺中生成的设计信息(303)的格式进行转换后的模型信息(403)、以及对在工程链的控制设计的工艺中生成的设计信息(305)的格式进行转换后的模型信息(405)。检查部(13)使用将模型信息(403)和模型信息(405)对应起来的整体基准信息(22)将模型信息(403)和模型信息(405)对应起来,检查对应起来的模型信息(403)与模型信息(405)的匹配性。
Description
技术领域
本发明涉及关于格式不同的多个设计信息来检查匹配性的检查装置。
背景技术
在开发工厂自动化系统的工程链中,存在产品设计、工序设计、机械设计、电气设计和控制设计这样的设计的各工艺。在工程链中,多个设计者在各工艺中使用与作业内容对应的专用工具生成设计信息。设计者通过前工艺中生成的设计信息的确认以及与前工艺的设计者之间的调整,确保要生成的设计信息的匹配性。但是,由于其他工艺的理解不足或与前工艺的设计者之间的调整不足,在确保设计信息的匹配性时花费工时。
关于该花费工时的情况,公开有一种匹配性检查装置,该匹配性检查装置检查作为产品的形状数据的产品CAD(Computer Aided Design:计算机辅助设计)数据和对产品中使用的多个部件的信息进行管理的部件管理数据之间的匹配性(专利文献1)。
现有技术文献
专利文献
专利文献1:日本特开2005-242674号公报
发明内容
发明要解决的课题
但是,专利文献1公开的装置的目的在于,调查根据产品CAD数据生成的设计信息是否与当前的部件管理数据具有匹配性,没有公开检查在各工艺中生成的设计信息彼此的匹配性的技术。
本发明的目的在于,提供关于在工程链的各工艺中生成的格式不同的多个设计信息来检查彼此的匹配性的匹配性检查装置。
用于解决课题的手段
本发明的检查装置具有:转换部,其将在工程链的多个工艺的各工艺中生成的多个设计信息的格式转换成能够在所述设计信息彼此之间进行比较的格式,按照每个所述设计信息生成表示格式转换后的所述设计信息的模型信息;以及检查部,其使用将所述多个设计信息对应起来的信息即整体基准信息将多个模型信息对应起来,检查对应起来的所述模型信息彼此的匹配性。
发明效果
本发明的匹配性检查装置具有转换部和检查部,因此,能够关于在工程链的各工艺中生成的格式不同的多个设计信息来检查彼此的匹配性。
附图说明
图1是实施方式1的图,是示出设计管理装置100的功能结构的图。
图2是实施方式1的图,是示出工程链200的概要的图。
图3是实施方式1的图,是示出生产螺栓的生产线的概要的图。
图4是实施方式1的图,是示出设计管理装置100的硬件结构的图。
图5是实施方式1的图,是示出设计管理装置100的动作的流程图。
图6是实施方式1的图,是设计管理装置100的动作的顺序。
图7是实施方式1的图,是示出整体基准信息22的图。
图8是实施方式1的图,是示出检查部13对匹配性的检查结果的图。
图9是实施方式1的图,是示出使用内部基准信息23的匹配性的检查结果的图。
图10是实施方式1的图,是示出设计管理装置100的功能由硬件实现的结构的图。
具体实施方式
下面,使用附图对本发明的实施方式进行说明。另外,在各图中,对相同或相当的部分标注相同标号。在实施方式的说明中,适当省略或简化相同或相当的部分的说明。
实施方式1
参照图1~图10对实施方式1的设计管理装置100进行说明。设计管理装置100是检查装置。
图1示出设计管理装置100的功能结构。设计管理装置100是检查装置。设计管理装置100具有输入部11、转换部12和检查部13。输入部11接收工程链的各工艺的设计信息。转换部12根据转换规则21使设计信息模型化,将其转换成模型信息。转换规则21、设计信息和模型信息在动作的说明中在后面叙述。检查部13根据整体基准信息22和内部基准信息23检查模型信息之间的匹配性。
存储装置20存储转换规则21、整体基准信息22、内部基准信息23和模型信息。
设计管理装置100利用整体基准信息22将在工程链的各工艺中生成的设计信息彼此对应起来,由此,自动检查设计信息与设计信息之间的匹配性。
图2示出工程链200的概要。工程链200具有产品设计201、工序设计202、机械设计203、电气设计204、控制设计205、...这样的多个工艺。在各工艺中生成设计信息。图2所示的工程链200涉及生产螺栓的生产线的设计。
图3示出生产螺栓的生产线的概要。螺栓的生产线具有螺钉切削加工机、在线检查装置、输送机械、研磨机和检查装置。在线检查装置具有不良工件排出功能。图3所示的生产线利用图2的工程链200来设计。在图2的工程链200中,示出在机械设计203中生成设计信息303、在电气设计204中生成设计信息304、在控制设计205中生成设计信息305的状态。
在实施方式1的设计管理装置100中,转换部12将在工程链的多个工艺的各工艺中生成的多个设计信息的格式转换成能够在设计信息彼此之间进行比较的格式,按照每个设计信息生成表示格式转换后的设计信息的模型信息。转换部12通过使用规定有格式转换规则的转换规则21,将多个设计信息的格式转换成彼此能够进行比较的格式。设计信息的格式转换后的信息是模型信息。如果参照图2具体说明,则转换部12按照转换规则21对设计信息303的格式进行转换,根据设计信息303生成模型信息403,按照转换规则21对设计信息304的格式进行转换,根据设计信息304生成模型信息404,按照转换规则21对设计信息305的格式进行转换,根据设计信息305生成模型信息405。
在图2中,示出检查部13检查模型信息403与模型信息405的匹配性的状态。在模型信息403中示出内部数据1和内部数据2,但是,内部数据在后面叙述。
***结构的说明***
图4示出设计管理装置100的硬件结构。参照图4对设计管理装置100的硬件结构进行说明。
设计管理装置100是计算机。将接口记作IF。设计管理装置100具有处理器110。设计管理装置100除了具有处理器110以外,还具有主存储装置120、辅助存储装置130、输入IF140、输出IF150、通信IF160和显示装置170这样的其他硬件。处理器110经由信号线180而与其他硬件连接,对其他硬件进行控制。
设计管理装置100具有输入部11、转换部12和检查部13作为功能要素。输入部11、转换部12和检查部13的功能由检查程序101来实现。
处理器110是执行检查程序101的装置。检查程序101存储于辅助存储装置130。检查程序101是实现输入部11、转换部12和检查部13的功能的程序。处理器110是进行运算处理的IC(Integrated Circuit:集成电路)。处理器110的具体例是CPU(Central ProcessingUnit:中央处理单元)、DSP(Digital Signal Processor:数字信号处理器)、GPU(GraphicsProcessing Unit:图形处理单元)。
主存储装置120是存储装置。主存储装置120的具体例是SRAM(Static RandomAccess Memory:静态随机存取存储器)、DRAM(Dynamic Random Access Memory:动态随机存取存储器)。主存储装置120保持处理器110的运算结果。
辅助存储装置130是非易失性地保管数据的存储装置。辅助存储装置130的具体例是HDD(Hard Disk Drive:硬盘驱动器)。此外,辅助存储装置130也可以是SD(注册商标)(Secure Digital:安全数字)存储卡、NAND闪存、软盘、光盘、高密度盘、蓝光(注册商标)盘、DVD(Digital Versatile Disk:数字多功能盘)这样的移动记录介质。
辅助存储装置130实现图1的存储装置20。
输入IF140是从各装置输入数据的端口。输入部11经由输入IF140取得数据。输出IF150是连接有各种设备且通过处理器110向各种设备输出数据的端口。在图4中,在输出IF150连接有显示装置170。通信IF160是用于供处理器110与其他装置进行通信的通信端口。
处理器110将检查程序101从辅助存储装置130载入到主存储装置120,从主存储装置120读出并执行检查程序101。在主存储装置120中不仅存储有检查程序101,还存储有OS(Operating System:操作系统)。处理器110一边执行OS,一边执行检查程序101。设计管理装置100也可以具有代替处理器110的多个处理器。这些多个处理器分担执行检查程序101。各个处理器是与处理器110同样地执行检查程序101的装置。由检查程序101利用、处理或输出的数据、信息、信号值和变量值存储于主存储装置120、辅助存储装置130或处理器110内的寄存器或高速缓冲存储器。
检查程序101是使计算机执行将输入部11、转换部12和检查部13的“部”改写成“处理”、“顺序”或“工序”的各处理、各顺序或各工序的程序。
此外,检查方法是作为计算机的设计管理装置100执行检查程序101而实现的方法。检查程序101可以存储于计算机能读取的记录介质来提供,也可以作为程序产品来提供30。
***动作的说明***
图5是示出设计管理装置100的动作的流程图。图5的各步骤中所示的带括弧的功能要素表示动作主体。
图6是设计管理装置100的动作的顺序。参照图5、图6对设计管理装置100的动作进行说明。作为检查装置的设计管理装置100的动作顺序相当于检查方法。实现设计管理装置100的动作的程序相当于检查程序101。
<步骤S11>
在取得整体基准信息22的步骤S11中,向输入部11输入已经生成的整体基准信息22。输入部11取得整体基准信息22,将其保管于存储装置20。
<整体基准信息22>
图7示出整体基准信息22。整体基准信息22是用于将在工程链的各工艺中生成的多个设计信息彼此对应起来的信息。整体基准信息22能够将设计信息彼此对应起来即可,可以记述任意的信息。将设计信息彼此对应起来是整体基准信息22的作用。后述的模型信息是根据设计信息生成的,因此,如果使用整体基准信息22,则能够将模型信息彼此对应起来。
在整体基准信息22中,按照每个功能对设计对象的线进行分割并分层地表现。具体而言,在整体基准信息22记载有切削加工功能、螺钉切削加工功能、不良工件排出功能、外观检查功能和工件排出功能。整体基准信息22对应于图3的螺栓的生产线。
此外,在整体基准信息22中,设计信息被分类成硬件和软件这2种。下面,将硬件记作H/W,将软件记作S/W。
在图7的整体基准信息22中,前提在于各功能独立,因此,H/W和S/W的参照目的地分别不同。但是,在功能之间具有关联的情况下,可以在多个功能之间记述相同的参照目的地,也可以在一个功能中记述多个参照目的地。另外,关于设计信息的分类,除了H/W、S/W以外,还能够追加任意的分类。
<步骤S12>
在取得设计信息的步骤S12中,向输入部11输入在工程链的各工艺中生成的各设计信息。在实施方式1的步骤S12中,假设输入图2的机械设计203的设计信息303和图2的控制设计205的设计信息305。输入的设计信息的格式可以是生成设计信息的工具固有格式。输入的设计信息的格式也可以是xml(Extensible Markup Language:可延伸标记语言)这样的一般使用的格式。输入的设计信息的格式可以是在相同的工具之间共通的格式,例如如果是CAD的情况,则可以是IGES(Initial Graphics Exchange Specification:初始图形交换规范)这样的共通格式。
<步骤S13>
在使设计信息模型化的步骤S13中,转换部12使用转换规则21将设计信息转换成模型信息。转换规则21记载有对设计信息进行格式转换的规则。具体而言如下所述。转换部12使用转换规则21将设计信息303格式转换成模型信息403,根据设计信息303生成模型信息403。同样,转换部12使用转换规则21将设计信息305格式转换成模型信息405,根据设计信息305生成模型信息405。转换部12将模型信息403和模型信息405保管于存储装置20。
<步骤S14>
在步骤S14中,检查模型信息彼此的匹配性的检查部13使用整体基准信息22将多个模型信息对应起来,检查对应起来的模型信息彼此的匹配性。具体而言,检查部13使用整体基准信息22和内部基准信息23,实施模型信息403与模型信息405是否匹配的匹配性检查。内部基准信息23是关于表示模型信息的内部可能包含的数据的内部数据记载有内部数据彼此的对应关系的信息。模型信息403、模型信息405、整体基准信息22和内部基准信息23存储于存储装置20。另外,优选使用内部基准信息23,但是,检查部13也可以不使用内部基准信息23而仅使用整体基准信息22检查模型信息403与模型信息405的匹配性。
图8示出检查部13对模型信息403与模型信息405的匹配性的检查结果。图8示出不使用内部基准信息23的情况。在图8中,通过检查部13检查模型信息403中包含的“单元结构信息和输入输出信息”与模型信息405中包含的“单元结构信息和输入输出信息”的匹配性。
在图8中,通过作为整体基准信息22所示的功能之一的切削加工功能220,将被分类为H/W的切削加工装置即模型信息403和被分类为S/W的切削加工逻辑即模型信息405对应起来。箭头22a和箭头22b表示模型信息403和模型信息403经由整体基准信息22对应起来。
另外,在步骤S12中向设计管理装置100输入设计信息303、305,根据设计信息303、305生成模型信息403、405。但是,检查部13在生成了模型信息403、405的时点,不知道模型信息403和模型信息405是否对应。在步骤S14中,检查部13使用整体基准信息22对模型信息403和模型信息405进行核对,由此,检查部13得知模型信息403和模型信息405是否对应。
检查部13判断为切削加工装置即模型信息403和切削加工逻辑即模型信息405均关于由虚线包围的基础单元是相同的结构。由此,检查部13判断为模型信息403和模型信息405关于基础单元具有匹配性。
检查部13通过使用关于表示模型信息中包含的数据的内部数据记载有内部数据彼此的对应关系的内部基准信息23,将模型信息中包含的内部数据彼此对应起来。检查部13检查表示内部数据彼此对应起来的模型信息的第1模型信息和表示使用整体基准信息22而与第1模型信息对应起来的模型信息的第2模型信息是否匹配。下面具体进行说明。以下的模型信息403a是内部数据彼此对应起来的第1模型信息,模型信息405a是第2模型信息。
图9示出使用内部基准信息23时的检查部13对匹配性的检查结果。在图9中,示出通过检查部13利用整体基准信息22将模型信息403a和模型信息405a对应起来的状态。模型信息403a是切削加工装置的信息,模型信息405a是切削加工装置I/O(Input Output:输入输出)。模型信息403a是根据机械设计203的设计信息进行格式转换后的模型信息,模型信息405a是根据控制设计205的设计信息进行格式转换后的模型信息。模型信息403a和模型信息405a通过整体基准信息22的“H/W:<切削加工装置>”和“I/O:<切削加工装置I/O>”对应起来。进而,模型信息403a通过内部基准信息23,如箭头25所示,将作为内部数据的“Switch01”与作为内部数据的“X0:运转准备”对应起来。
如箭头26所示,作为内部数据的“Lamp02”与作为内部数据的“Y0:投入受理”对应起来。箭头25所示的关系作为“X0:运转准备(I)Switch01”而存在于模型信息405a。另一方面,模型信息403a中箭头26所示的关系不存在于模型信息405a。在模型信息405a中,“Lamp01”与“Y0:投入受理”对应起来。即,在模型信息403a中是“Lamp02”,在模型信息405a中是“Lamp01”,灯的名称不同。
通过使用内部基准信息23,检查部13得知模型信息403a的箭头26所示的内部数据彼此的对应关系。由此,在模型信息403a中,“Lamp02”对应于“Y0:投入受理”,在模型信息405a中,“Lamp01”对应于“Y0:投入受理”,因此,检查部13能够判断为与“Y0:投入受理”对应的灯的名称不匹配。通过使用内部基准信息23,能够进行更加详细的匹配性判定。
<步骤S15>
步骤S15是输出匹配性的检查结果的步骤。如步骤S14所述,检查部13在检查具有多个内部数据作为多个要素的模型信息403a与具有多个内部数据作为多个要素的模型信息405a的匹配性时,判断模型信息403a具有的要素与模型信息405a具有的要素是否匹配。模型信息403a是一个模型信息,模型信息405a是另一个模型信息。检查部13在判断为模型信息403a具有的要素与模型信息405a具有的要素匹配的情况下,输出判断为不匹配的要素。具体而言,如果是图9的例子,则检查部13经由输出IF150在显示装置170显示模型信息403a的“Y0:投入受理:Lamp02”和模型信息405a的“Y0:投入受理:Lamp01”作为要素。
***实施方式1的效果***
在本实施方式1的设计管理装置100中,可得到以下的效果。
(1)根据设计管理装置100,在生成设计信息的工具不同的情况下,并且,即使是不同的工艺彼此的设计信息,也能够确认设计信息彼此的匹配性。
(2)检查部13输出不匹配的要素,因此,在检查部13检测到违反匹配性的情况下,能够确认设计信息具有的要素中的违反匹配性的要素。
(3)能够同时确认多个设计信息之间的匹配性,因此,在工程链中的任意步骤发生了设计变更的情况下,通过将变更后的设计信息输入到设计管理装置100,能够确认受到影响的设计信息。
(4)在设计管理装置100的导入前后,设计者生成设计信息的作业不变,因此,还能够防止设计者的工时增加。
<硬件结构的补充>
在图4的设计管理装置100中,设计管理装置100的功能由软件实现,但是,设计管理装置100的功能也可以由硬件实现。
图10示出设计管理装置100的功能由硬件实现的结构。图10的电子电路90是实现设计管理装置100的输入部11、转换部12和检查部13的功能的专用的电子电路。电子电路90与信号线91连接。具体而言,电子电路90是单一电路、复合电路、程序化的处理器、并行程序化的处理器、逻辑IC、GA、ASIC或FPGA。GA是Gate Array(门阵列)的简称。ASIC是Application Specific Integrated Circuit(专用集成电路)的简称。FPGA是Field-Programmable Gate Array(现场可编程门阵列)的简称。设计管理装置100的结构要素的功能可以由1个电子电路实现,也可以分散于多个电子电路来实现。此外,也可以是,设计管理装置100的结构要素的一部分功能由电子电路实现,其余功能由软件实现。
处理器110和电子电路90分别被称作处理线路。在设计管理装置100中,输入部11、转换部12和检查部13的功能也可以由处理线路来实现。
以上说明了实施方式1,但是,也可以部分地实施实施方式。或者,也可以组合实施实施方式1中的2个以上的部分。另外,本发明不限于实施方式1,能够根据需要进行各种变更。
标号说明
11:输入部;12:转换部;13:检查部;20:存储装置;21:转换规则;22:整体基准信息;22a、22b:箭头;23:内部基准信息;25、26:箭头;100:设计管理装置;101:检查程序;110:处理器;120:主存储装置;130:辅助存储装置;140:输入IF;150:输出IF;160:通信IF;200:工程链;201:产品设计;202:工序设计;203:机械设计;204:电气设计;205:控制设计;220:切削加工功能;303、304、305:设计信息;403、404、405:模型信息。
Claims (6)
1.一种检查装置,该检查装置具有:
转换部,其将在工程链的多个工艺的各工艺中生成的多个设计信息的格式转换成能够在所述设计信息彼此之间进行比较的格式,按照每个所述设计信息生成表示格式转换后的所述设计信息的模型信息;以及
检查部,其使用将所述多个设计信息对应起来的信息即整体基准信息将多个模型信息对应起来,检查对应起来的所述模型信息彼此的匹配性。
2.根据权利要求1所述的检查装置,其中,
所述转换部通过使用格式转换的转换规则,将所述多个设计信息的格式转换成能够相互比较的格式。
3.根据权利要求1或2所述的检查装置,其中,
所述检查部通过使用关于表示所述模型信息的内部包含的数据的内部数据记载有所述内部数据彼此的对应关系的内部基准信息,将所述模型信息的内部包含的所述内部数据彼此对应起来,
所述检查部检查表示所述内部数据彼此对应起来的所述模型信息的第1模型信息与表示使用所述整体基准信息而与所述第1模型信息对应起来的所述模型信息的第2模型信息是否匹配。
4.根据权利要求1~3中的任意一项所述的检查装置,其中,
所述检查部在检查具有多个要素的一个模型信息与具有多个要素的另一个模型信息的匹配性时,判断所述一个模型信息具有的要素与所述另一个模型信息具有的要素是否匹配,在判断为所述一个模型信息具有的要素与所述另一个模型信息具有的要素匹配的情况下,输出判断为不匹配的要素。
5.一种检查程序,该检查程序使计算机执行以下处理:
转换处理,将在工程链的多个工艺的各工艺中生成的多个设计信息的格式转换成能够在所述设计信息彼此之间进行比较的格式,按照每个所述设计信息生成表示格式转换后的所述设计信息的模型信息;以及
检查处理,使用将所述多个设计信息对应起来的信息即整体基准信息将多个模型信息对应起来,检查对应起来的所述模型信息彼此的匹配性。
6.一种检查方法,其中,
计算机将在工程链的多个工艺的各工艺中生成的多个设计信息的格式转换成能够在所述设计信息彼此之间进行比较的格式,
所述计算机按照每个所述设计信息生成表示格式转换后的所述设计信息的模型信息,
所述计算机使用将所述多个设计信息对应起来的信息即整体基准信息将多个模型信息对应起来,由此检查对应起来的所述模型信息彼此的匹配性。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/029177 WO2021014634A1 (ja) | 2019-07-25 | 2019-07-25 | 検査装置、検査プログラム及び検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114127728A true CN114127728A (zh) | 2022-03-01 |
Family
ID=74192555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980098423.2A Pending CN114127728A (zh) | 2019-07-25 | 2019-07-25 | 检查装置、检查程序和检查方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11797738B2 (zh) |
JP (1) | JP7038918B2 (zh) |
KR (1) | KR20220011211A (zh) |
CN (1) | CN114127728A (zh) |
DE (1) | DE112019007483T5 (zh) |
TW (1) | TW202105231A (zh) |
WO (1) | WO2021014634A1 (zh) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003099570A (ja) | 2001-09-21 | 2003-04-04 | Fujitsu Ltd | デジタル文書審議装置およびデジタル文書審議方法 |
US20040064803A1 (en) | 2002-09-27 | 2004-04-01 | Graves David A. | Validation system and method |
JP2005242674A (ja) | 2004-02-26 | 2005-09-08 | Toyota Motor Corp | 整合性検査装置 |
JP4608627B2 (ja) | 2004-03-25 | 2011-01-12 | 強 山本 | 統合的製品設計支援システム |
JP2004241002A (ja) | 2004-05-28 | 2004-08-26 | Tpics Systems:Kk | 部品表管理プログラムおよび部品表管理プログラム |
EP1628248A1 (en) * | 2004-08-20 | 2006-02-22 | Sap Ag | Modelling a bill of materials for a configurable product in a managed supply chain. |
EP1628251A1 (en) * | 2004-08-20 | 2006-02-22 | Sap Ag | Product availability check at a predetermined time. |
JP4655636B2 (ja) | 2005-01-19 | 2011-03-23 | 富士通株式会社 | Cad統合管理システム及びプログラム |
JP2007179264A (ja) | 2005-12-27 | 2007-07-12 | Canon Inc | データ変換装置、データ変換方法、及び制御プログラム |
JP2011186812A (ja) | 2010-03-09 | 2011-09-22 | Mitsubishi Electric Corp | 文書及び図面間の整合性確認支援装置、整合性確認支援プログラム及び、整合性確認支援プログラムを記録した記録媒体 |
-
2019
- 2019-07-25 KR KR1020227001045A patent/KR20220011211A/ko not_active Application Discontinuation
- 2019-07-25 WO PCT/JP2019/029177 patent/WO2021014634A1/ja active Application Filing
- 2019-07-25 JP JP2021534504A patent/JP7038918B2/ja active Active
- 2019-07-25 DE DE112019007483.0T patent/DE112019007483T5/de active Pending
- 2019-07-25 CN CN201980098423.2A patent/CN114127728A/zh active Pending
- 2019-12-30 TW TW108148402A patent/TW202105231A/zh unknown
-
2021
- 2021-12-03 US US17/542,039 patent/US11797738B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11797738B2 (en) | 2023-10-24 |
US20220092243A1 (en) | 2022-03-24 |
WO2021014634A1 (ja) | 2021-01-28 |
DE112019007483T5 (de) | 2022-03-10 |
TW202105231A (zh) | 2021-02-01 |
JP7038918B2 (ja) | 2022-03-18 |
JPWO2021014634A1 (ja) | 2021-11-04 |
KR20220011211A (ko) | 2022-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7444612B2 (en) | Apparatus, method and program for supporting designing of integrated circuit using a common format | |
JP2002149730A (ja) | 回路設計装置,回路設計方法及びタイミング配分装置 | |
US9489481B2 (en) | Layout design method and system | |
US8281269B2 (en) | Method of semiconductor integrated circuit device and program | |
JP4955484B2 (ja) | 回路設計装置、回路設計方法、及び、回路設計プログラム | |
US20230153512A1 (en) | Electrical circuit design inspection system and method | |
CN114127728A (zh) | 检查装置、检查程序和检查方法 | |
Pollitt et al. | Faster LRAT Checking Than Solving with CaDiCaL | |
GB2603402A (en) | Systems and methods for assembling and developing an soc efficiently using templates and designer input data | |
US8782587B2 (en) | Systems and methods for generating a higher level description of a circuit design based on connectivity strengths | |
CN114556238A (zh) | 用于在云计算环境中生成资产信息的数字表示的方法和系统 | |
JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
US8751988B1 (en) | Computer-implemented methods and systems for automatic generation of layout versus schematic (LVS) rule files and regression test data suites | |
US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
US20070277142A1 (en) | LSI design supporting apparatus and LSI design supporting program used for designing and manufacturing LSI | |
CN105512381A (zh) | 时钟延迟验证方法 | |
CN111400994A (zh) | 网表形式验证方法、装置、计算机设备及存储介质 | |
US11657205B2 (en) | Construction, modeling, and mapping of multi-output cells | |
CN114021259A (zh) | 管系专业模型的质量管控方法、系统、介质及终端 | |
US20050050486A1 (en) | Systems and methods utilizing fast analysis information during detailed analysis of a circuit design | |
CN114021257A (zh) | 基于模型的外舾装质量管控方法、系统、设备及存储介质 | |
CA3169383A1 (en) | System and method for describing a component in a computer-aided design (cad) environment | |
CN118153509A (zh) | 一种实现fpga的布局布线的方法及装置 | |
JPH09251483A (ja) | セルライブラリ作成方法 | |
JP6193674B2 (ja) | 変換回路設計装置、変換回路設計プログラムおよび変換回路設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |