KR20220011211A

KR20220011211A - 검사 장치, 기록 매체에 저장된 검사 프로그램 및 검사 방법

Info

Publication number: KR20220011211A
Application number: KR1020227001045A
Authority: KR
Inventors: 유야 오타케; 사토시 노구치
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2019-07-25
Filing date: 2019-07-25
Publication date: 2022-01-27
Also published as: CN114127728A; US11797738B2; US20220092243A1; WO2021014634A1; DE112019007483T5; TW202105231A; JP7038918B2; JPWO2021014634A1

Abstract

설계 관리 장치(100)는 변환부(12)와 검사부(13)를 구비하고 있다. 변환부(12)는, 엔지니어링 체인의 기계 설계의 프로세스에서 작성된 설계 정보(303)의 서식을 변환한 모델 정보(403)와, 엔지니어링 체인의 제어 설계의 프로세스에서 작성된 설계 정보(305)의 서식을 변환한 모델 정보(405)를 생성한다. 검사부(13)는, 모델 정보(403)와 모델 정보(405)를 대응 짓는 전체 레퍼런스 정보(22)를 이용하여, 모델 정보(403)와 모델 정보(405)를 대응 짓고, 대응 지은 모델 정보(403)와 모델 정보(405)의 정합성을 검사한다.

Description

검사 장치, 검사 프로그램 및 검사 방법

이 발명은, 포맷이 다른 복수의 설계 정보에 관하여, 정합성을 검사하는 검사 장치에 관한 것이다

공장 자동화 시스템을 개발하는 엔지니어링 체인에는, 제품 설계, 공정 설계, 기계 설계, 전기 설계 및 제어 설계와 같은, 설계의 각 프로세스가 있다. 엔지니어링 체인에서는, 많은 설계자가, 각 프로세스에 있어서, 작업 내용에 따른 전용의 툴을 사용하여 설계 정보를 작성한다. 설계자는, 전(前) 프로세스에서 작성된 설계 정보의 확인 및 전 프로세스의 설계자와의 조정에 의해, 작성하는 설계 정보의 정합성을 유지한다. 그러나, 다른 프로세스의 이해 부족 혹은 전 프로세스의 설계자와의 조정 부족에 의해, 설계 정보의 정합성 확보에, 공수(工數)가 부과된다.

이 공수가 부과되는 것에 관하여, 제품의 형상 데이터인 제품 CAD(Computer Aided　Design) 데이터와, 제품에 사용되는 복수의 부품의 정보를 관리하는 부품 관리 데이터의 정합성을 검사하는 정합성 검사 장치의 개시가 있다(특허 문헌 1).

[특허 문헌 1] 일본 특개 2005－242674호 공보

그러나, 특허 문헌 1에 개시되어 있는 장치는, 제품 CAD 데이터로부터 작성된 설계 정보가, 현재의 부품 관리 데이터와 정합성을 갖는지를 조사하는 것이 목적이며, 각 프로세스에서 작성된 설계 정보끼리의 정합성을 검사하는 기술의 개시는 없다.

본 발명은, 엔지니어링 체인의 각 프로세스에서 작성된 포맷이 다른 복수의 설계 정보에 관하여, 서로의 정합성을 검사하는 정합성 검사 장치의 제공을 목적으로 한다.

이 발명의 검사 장치는,

엔지니어링 체인의 복수의 프로세스의 각 프로세스에서 작성되는 복수의 설계 정보의 서식을 상기 설계 정보끼리 비교가 가능한 서식으로 변환하고, 서식이 변환된 상기 설계 정보를 나타내는 모델 정보를 상기 설계 정보마다 생성하는 변환부와,

상기 복수의 설계 정보를 대응 짓는 정보인 전체 레퍼런스 정보를 이용하여 복수의 모델 정보를 대응 짓고, 대응 지은 상기 모델 정보끼리의 정합성을 검사하는 검사부

를 구비한다.

본 발명의 정합성 검사 장치는 변환부와 검사부를 구비하므로, 엔지니어링 체인의 각 프로세스에서 작성된 포맷이 다른 복수의 설계 정보에 관하여, 서로의 정합성을 검사할 수가 있다.

도 1은 실시의 형태 1의 도면으로, 설계 관리 장치(100)의 기능 구성을 나타내는 도면.
도 2는 실시의 형태 1의 도면으로, 엔지니어링 체인(200)의 개요를 나타내는 도면.
도 3은 실시의 형태 1의 도면으로, 볼트를 생산하는 생산 라인의 개요를 나타내는 도면.
도 4는 실시의 형태 1의 도면으로, 설계 관리 장치(100)의 하드웨어 구성을 나타내는 도면.
도 5는 실시의 형태 1의 도면으로, 설계 관리 장치(100)의 동작을 나타내는 흐름도.
도 6은 실시의 형태 1의 도면으로, 설계 관리 장치(100)의 동작의 시퀀스.
도 7은 실시의 형태 1의 도면으로, 전체 레퍼런스 정보(22)를 나타내는 도면.
도 8은 실시의 형태 1의 도면으로, 검사부(13)에 의한 정합성의 검사 결과를 나타내는 도면.
도 9는 실시의 형태 1의 도면으로, 내부 레퍼런스 정보(23)를 사용하는 정합성의 검사 결과를 나타내는 도면.
도 10은 실시의 형태 1의 도면으로, 설계 관리 장치(100)의 기능이 하드웨어로 실현되는 구성을 나타내는 도면.

이하, 본 발명의 실시의 형태에 대해, 도면을 이용하여 설명한다. 또한, 각 도면 중, 동일 또는 상당하는 부분에는, 동일 부호를 부여하고 있다. 실시의 형태의 설명에 있어서, 동일 또는 상당하는 부분에 대해서는, 설명을 적의(適宜) 생략 또는 간략화한다.

실시의 형태 1.

도 1 내지 도 10을 참조하여, 실시의 형태 1의 설계 관리 장치(100)를 설명한다. 설계 관리 장치(100)는 검사 장치이다.

도 1은, 설계 관리 장치(100)의 기능 구성을 나타내고 있다. 설계 관리 장치(100)는 검사 장치이다. 설계 관리 장치(100)는, 입력부(11), 변환부(12), 검사부(13)를 구비하고 있다. 입력부(11)는, 엔지니어링 체인의 각 프로세스의 설계 정보를 수취한다. 변환부(12)는, 변환 룰(21)에 근거하여 설계 정보를 모델화하고, 모델 정보로 변환한다. 변환 룰(21), 설계 정보 및 모델 정보는, 동작의 설명에서 후술한다. 검사부(13)는, 전체 레퍼런스 정보(22), 내부 레퍼런스 정보(23)에 근거하여, 모델 정보 간의 정합성을 검사한다.

기억 장치(20)는, 변환 룰(21), 전체 레퍼런스 정보(22), 내부 레퍼런스 정보(23), 모델 정보를 저장하고 있다.

설계 관리 장치(100)는, 엔지니어링 체인의 각 프로세스에서 작성된 설계 정보끼리를, 전체 레퍼런스 정보(22)로 대응 짓는 것으로, 설계 정보와 설계 정보 간의 정합성을 자동으로 검사한다.

도 2는, 엔지니어링 체인(200)의 개요를 나타낸다. 엔지니어링 체인(200)은, 제품 설계(201), 공정 설계(202), 기계 설계(203), 전기 설계(204), 제어 설계(205), … 와 같은 복수의 프로세스를 가진다. 각 프로세스에서는, 설계 정보가 작성된다. 도 2에 나타내는 엔지니어링 체인(200)은, 볼트를 생산하는 생산 라인의 설계에 관한 것으로 한다.

도 3은, 볼트를 생산하는 생산 라인의 개요를 나타낸다. 볼트의 생산 라인은, 나사 절삭 가공기, 인 라인 검사 장치, 반송기, 연마기, 검사 장치를 가진다. 인 라인 검사 장치는, 불량 워크 배출 기능을 가진다. 도 3에 나타내는 바와 같은 생산 라인은, 도 2의 엔지니어링 체인(200)에 의해 설계된다. 도 2의 엔지니어링 체인(200)에서는, 기계 설계(203)에서는 설계 정보(303)가 작성되고, 전기 설계(204)에서는 설계 정보(304)가 작성되고, 제어 설계(205)에서는 설계 정보(305)가 작성되는 상태를 나타내고 있다.

실시의 형태 1의 설계 관리 장치(100)에서는, 변환부(12)는, 엔지니어링 체인의 복수의 프로세스의 각 프로세스에서 작성되는 복수의 설계 정보의 서식을 설계 정보끼리 비교가 가능한 서식으로 변환하고, 서식이 변환된 설계 정보를 나타내는 모델 정보를 설계 정보마다 생성한다. 변환부(12)는, 서식 변환의 룰이 규정되어 있는 변환 룰(21)을 이용하는 것에 의해, 복수의 설계 정보의 서식을, 서로 비교가 가능한 서식으로 변환한다. 설계 정보의 서식이 변환된 정보가 모델 정보이다. 도 2를 참조하여 구체적으로 설명하면, 변환부(12)는, 설계 정보(303)의 서식을 변환 룰(21)에 따라 변환하여 설계 정보(303)로부터 모델 정보(403)를 생성하고, 설계 정보(304)의 서식을 변환 룰(21)에 따라 변환하여 설계 정보(304)로부터 모델 정보(404)를 생성하고, 설계 정보(305)의 서식을 변환 룰(21)에 따라 변환하여 설계 정보(305)로부터 모델 정보(405)를 생성한다.

도 2에서는, 검사부(13)가, 모델 정보(403)와 모델 정보(405)의 정합성을 검사하는 상태를 나타내고 있다. 모델 정보(403)에는 내부 데이터(1) 및 내부 데이터(2)를 나타내고 있지만, 내부 데이터는 후술한다.

***구성의 설명***

도 4는, 설계 관리 장치(100)의 하드웨어 구성을 나타낸다. 도 4를 참조하여 설계 관리 장치(100)의 하드웨어 구성을 설명한다.

설계 관리 장치(100)는, 컴퓨터이다. 인터페이스를 IF라고 표기한다. 설계 관리 장치(100)는, 프로세서(110)를 구비한다. 설계 관리 장치(100)는, 프로세서(110) 외에, 주 기억 장치(120), 보조 기억 장치(130), 입력 IF(140), 출력 IF(150), 통신 IF(160) 및 표시 장치(170)와 같은, 다른 하드웨어를 구비한다. 프로세서(110)는, 신호선(180)을 통하여, 다른 하드웨어와 접속되고, 다른 하드웨어를 제어한다.

설계 관리 장치(100)는, 기능 요소로서, 입력부(11), 변환부(12) 및 검사부(13)를 구비한다. 입력부(11), 변환부(12) 및 검사부(13)의 기능은, 검사 프로그램(101)에 의해 실현된다.

프로세서(110)는, 검사 프로그램(101)을 실행하는 장치이다. 검사 프로그램(101)은, 보조 기억 장치(130)에 저장되어 있다. 검사 프로그램(101)은, 입력부(11), 변환부(12) 및 검사부(13)의 기능을 실현하는 프로그램이다. 프로세서(110)는, 연산 처리를 행하는 IC(Integrated　Circuit)이다. 프로세서(110)의 구체적인 예는, CPU(Central　Processing　Unit), DSP(Digital　Signal　Processor), GPU(Graphics　Processing　Unit)이다.

주 기억 장치(120)는 기억 장치이다. 주 기억 장치(120)의 구체적인 예는, SRAM(Static　Random　Access　Memory), DRAM(Dynamic　Random　Access　Memory)이다. 주 기억 장치(120)는, 프로세서(110)의 연산 결과를 유지한다.

보조 기억 장치(130)는, 데이터를 불휘발적으로 보관하는 기억 장치이다. 보조 기억 장치(130)의 구체적인 예는, HDD(Hard　Disk　Driｖe)이다. 또, 보조 기억 장치(130)는, SD(등록 상표)(Secure　Digital) 메모리 카드, NAND 플래시, 플렉서블 디스크, 광 디스크, 콤팩트 디스크, 블루 레이(등록 상표) 디스크, DVD(Digital Versatile　Disk)와 같은 이동 가능 기록 매체이어도 좋다.

보조 기억 장치(130)는, 도 1의 기억 장치(20)를 실현한다.

입력 IF(140)는, 각 장치로부터 데이터가 입력되는 포트이다. 입력부(11)는, 입력 IF(140)를 통하여 데이터를 취득한다. 출력 IF(150)는, 각종 기기가 접속되고, 각종 기기에 프로세서(110)에 의해 데이터가 출력되는 포트이다. 도 4에서는, 출력 IF(150)에는, 표시 장치(170)가 접속되어 있다. 통신 IF(160)는 프로세서(110)가 다른 장치와 통신하기 위한 통신 포트이다.

프로세서(110)는 보조 기억 장치(130)로부터 검사 프로그램(101)을 주 기억 장치(120)에 로드하고, 주 기억 장치(120)로부터 검사 프로그램(101)을 읽어 들여 실행한다. 주 기억 장치(120)에는, 검사 프로그램(101)뿐만이 아니라, OS(Operating　System)도 기억되어 있다. 프로세서(110)는, OS를 실행하면서, 검사 프로그램(101)을 실행한다. 설계 관리 장치(100)는, 프로세서(110)를 대체하는 복수의 프로세서를 구비하고 있어도 좋다. 이들 복수의 프로세서는, 검사 프로그램(101)의 실행을 분담한다. 각각의 프로세서는, 프로세서(110)와 마찬가지로, 검사 프로그램(101)을 실행하는 장치이다. 검사 프로그램(101)에 의해 이용, 처리 또는 출력되는 데이터, 정보, 신호값 및 변수값은, 주 기억 장치(120), 보조 기억 장치(130), 또는, 프로세서(110) 내의 레지스터 혹은 캐시 기억 장치에 기억된다.

검사 프로그램(101)은, 입력부(11), 변환부(12) 및 검사부(13)의 「부」를, 「처리」, 「순서」혹은 「공정」으로 바꿔 읽은 각 처리, 각 순서 혹은 각 공정을 컴퓨터로 하여금 실행하게 하는 프로그램이다.

또, 검사 방법은, 컴퓨터인 설계 관리 장치(100)가 검사 프로그램(101)을 실행하는 것에 의해 행해지는 방법이다. 검사 프로그램(101)은, 컴퓨터 판독 가능한 기록 매체에 저장되어 제공되어도 좋고, 프로그램 프로덕트로서 제공(30)되어도 좋다.

***동작의 설명***

도 5는, 설계 관리 장치(100)의 동작을 나타내는 흐름도이다. 도 5의 각 스텝에서 나타내는 괄호 내에 쓰여진 기능 요소는 동작 주체를 나타낸다.

도 6은, 설계 관리 장치(100)의 동작의 시퀀스이다. 도 5, 도 6을 참조하여, 설계 관리 장치(100)의 동작을 설명한다. 검사 장치인 설계 관리 장치(100)의 동작 순서는, 검사 방법에 상당한다. 설계 관리 장치(100)의 동작을 실현하는 프로그램은, 검사 프로그램(101)에 상당한다.

＜스텝 S11＞

전체 레퍼런스 정보(22)를 취득하는 스텝 S11에서는, 입력부(11)에, 이미 작성되어 있는 전체 레퍼런스 정보(22)가 입력된다. 입력부(11)는, 전체 레퍼런스 정보(22)를 취득하고, 기억 장치(20)에 보관한다.

＜전체 레퍼런스 정보(22)＞

도 7은, 전체 레퍼런스 정보(22)를 나타낸다. 전체 레퍼런스 정보(22)는, 엔지니어링 체인의 각 프로세스에서 작성된 복수의 설계 정보끼리를 대응 짓기 위한 정보이다. 전체 레퍼런스 정보(22)는, 설계 정보끼리를 대응 지을 수가 있으면, 어떠한 정보가 기술되어 있어도 좋다. 설계 정보끼리를 대응 짓는 것이 전체 레퍼런스 정보(22)의 역할이다. 후술하는 모델 정보는 설계 정보를 근거로 작성되므로, 전체 레퍼런스 정보(22)를 사용하면, 모델 정보끼리를 대응 지을 수가 있다.

전체 레퍼런스 정보(22)에서는, 설계 대상의 라인을 기능마다 분할하여 계층적으로 표현하고 있다. 구체적으로는, 전체 레퍼런스 정보(22)에는, 절삭 가공 기능, 나사 커팅(cutting) 가공 기능, 불량 워크 배출 기능, 외관 검사 기능 및 워크 배출 기능이 기재되어 있다. 전체 레퍼런스 정보(22)는, 도 3의 볼트의 생산 라인에 대응한다.

또, 전체 레퍼런스 정보(22)에서는, 설계 정보가 하드웨어와 소프트웨어의 2 종류로 분류되어 있다. 이하에서는 하드웨어를 H/W로 표기하고, 소프트웨어를 S/W로 표기한다.

도 7의 전체 레퍼런스 정보(22)에서는, 각 기능이 독립해 있는 것을 전제로 했기 때문에, H/W와 S/W의 참조처는 각각 다르다. 그러나, 기능 간에 관련이 있는 경우는 복수의 기능 간에 같은 참조처를 기술해도 좋고, 하나의 기능에 복수의 참조처를 기술해도 좋다. 또한, 설계 정보의 분류는, H/W, S/W 이외에 임의의 분류를 추가하는 것도 가능하다.

＜스텝 S12＞

설계 정보를 취득하는 스텝 S12에서는, 입력부(11)에, 엔지니어링 체인의 각 프로세스에서 작성된 각 설계 정보가 입력된다. 실시의 형태 1의 스텝 S12에서는, 도 2의 기계 설계(203)의 설계 정보(303)와, 도 2의 제어 설계(205)의 설계 정보(305)가 입력되는 것으로 한다. 입력되는 설계 정보의 포맷은, 설계 정보를 작성하는 툴 고유 포맷이면 좋다. 입력되는 설계 정보의 포맷은, xml(Extensible Markup Language)와 같은 일반적으로 사용되고 있는 포맷이라도 좋다. 입력되는 설계 정보의 포맷은, 같은 툴 간에 공통적인 포맷, 예를 들면 CAD의 경우이면, IGES(Initial　Graphics　Exchange　Specification)와 같은 공통 포맷이어도 좋다.

＜스텝 S13＞

설계 정보를 모델화하는 스텝 S13에서는, 변환부(12)가 변환 룰(21)을 이용하여, 설계 정보를 모델 정보로 변환한다. 변환 룰(21)은, 설계 정보를 서식 변환하는 룰이 기재되어 있다. 구체적으로는 이하와 같다. 변환부(12)가, 변환 룰(21)을 사용하여, 설계 정보(303)를 모델 정보(403)로 포맷 변환하고, 설계 정보(303)로부터 모델 정보(403)를 생성한다. 마찬가지로, 변환부(12)가, 변환 룰(21)을 사용하여, 설계 정보(305)를 모델 정보(405)로 포맷 변환하고, 설계 정보(305)로부터 모델 정보(405)를 생성한다. 변환부(12)는, 모델 정보(403) 및 모델 정보(405)를, 기억 장치(20)에 보관한다.

＜스텝 S14＞

스텝 S14에서는, 모델 정보끼리의 정합성을 검사하는 검사부(13)는, 전체 레퍼런스 정보(22)를 이용하여 복수의 모델 정보를 대응 짓고, 대응 지은 모델 정보끼리의 정합성을 검사한다. 구체적으로는, 검사부(13)가, 전체 레퍼런스 정보(22) 및 내부 레퍼런스 정보(23)를 사용하여, 모델 정보(403)와 모델 정보(405)가 정합하는지 어떤지의 정합성 검사를 실시한다. 내부 레퍼런스 정보(23)란, 모델 정보의 내부에 포함될 가능성이 있는 데이터를 나타내는 내부 데이터에 대해, 내부 데이터끼리의 대응 관계가 기재된 정보이다. 모델 정보(403), 모델 정보(405), 전체 레퍼런스 정보(22) 및 내부 레퍼런스 정보(23)는, 기억 장치(20)에 저장되어 있다. 또한, 내부 레퍼런스 정보(23)를 사용하는 것이 바람직하지만, 검사부(13)는, 내부 레퍼런스 정보(23)를 사용하지 않고, 전체 레퍼런스 정보(22)만을 사용하여 모델 정보(403)와 모델 정보(405)의 정합성을 검사하는 것도 가능하다.

도 8은, 검사부(13)에 의한 모델 정보(403)와 모델 정보(405)의 정합성의 검사 결과를 나타낸다. 도 8은 내부 레퍼런스 정보(23)를 사용하지 않는 경우를 나타낸다. 도 8에서는, 검사부(13)에 의해, 모델 정보(403)에 포함되는 「유닛 구성 정보 및 입출력 정보」와, 모델 정보(405)에 포함되는 「유닛 구성 정보 및 입출력 정보」의, 정합성이 검사되고 있다.

도 8에서는, 전체 레퍼런스 정보(22)에 나타내는 기능 중 1개인 절삭 가공 기능(220)에 의해, H/W로 분류된 절삭 가공 장치인 모델 정보(403)와, S/W로 분류된 절삭 가공 로직인 모델 정보(405)가 대응 지어져 있다. 화살표(22a) 및 화살표(22b)는, 모델 정보(403)와 모델 정보(403)가, 전체 레퍼런스 정보(22)를 통하여, 대응 지어져 있는 것을 나타낸다.

또한, 스텝 S12에서 설계 관리 장치(100)에 설계 정보(303), (305)가 입력되고 있고, 모델 정보(403), (405)는, 설계 정보(303), (305)로부터 생성되고 있다. 그러나, 검사부(13)는, 모델 정보(403), (405)가 생성된 시점에서는, 모델 정보(403)와 모델 정보(405)가 대응 지어지는지 어떤지를 모르고 있다. 스텝 S14에서 검사부(13)가 전체 레퍼런스 정보(22)를 이용하여 모델 정보(403)와 모델 정보(405)를 대조하는 것으로, 검사부(13)는, 모델 정보(403)와 모델 정보(405)가 대응 지어지는지 어떤지를 안다.

검사부(13)는, 절삭 가공 장치인 모델 정보(403)와, 절삭 가공 로직인 모델 정보(405)는, 모두, 파선으로 둘러싸는 베이스 유닛에 관하여, 동일한 구성이라고 판단한다. 따라서 검사부(13)는, 모델 정보(403)와 모델 정보(405)는, 베이스 유닛에 관하여 정합성을 가진다고 판단한다.

검사부(13)는, 모델 정보에 포함되는 데이터를 나타내는 내부 데이터에 대해 내부 데이터끼리의 대응 관계가 기재된 내부 레퍼런스 정보(23)를 이용하는 것에 의해, 모델 정보에 포함되는 내부 데이터끼리를 대응 짓는다. 검사부(13)는, 내부 데이터끼리가 대응 지어진 모델 정보를 나타내는 제 1 모델 정보와, 전체 레퍼런스 정보(22)를 이용하여 제 1 모델 정보에 대응 지어진 모델 정보를 나타내는 제 2 모델 정보가, 정합하는지 어떤지를 검사한다. 이하에 구체적으로 설명한다. 이하의 모델 정보(403a)는, 내부 데이터끼리가 대응 지어진 제 1 모델 정보이며, 모델 정보(405a)는, 제 2 모델 정보이다.

도 9는, 내부 레퍼런스 정보(23)를 사용할 때의, 검사부(13)에 의한 정합성의 검사 결과를 나타낸다. 도 9에서는 모델 정보(403a)와, 모델 정보(405a)가, 검사부(13)에 의해, 전체 레퍼런스 정보(22)에서 대응 지어져 있는 상태를 나타낸다. 모델 정보(403a)는 절삭 가공 장치의 정보이며, 모델 정보(405a)는 절삭 가공 장치 I/O(Input　Output)이다. 모델 정보(403a)는 기계 설계(203)의 설계 정보로부터 서식 변환된 모델 정보이며, 모델 정보(405a)는 제어 설계(205)의 설계 정보로부터 서식 변환된 모델 정보이다. 모델 정보(403a)와 모델 정보(405a)는, 전체 레퍼런스 정보(22)의 「H/W：＜절삭 가공 장치＞」와「I/O：＜절삭 가공 장치 I/O＞」에 의해, 대응 지어져 있다. 또한, 모델 정보(403a)는, 내부 레퍼런스 정보(23)에 의해, 화살표(25)가 나타내는 바와 같이, 내부 데이터인 「Switch01」이, 내부 데이터인 「X0：운전 준비」에 대응 지어져 있다.

화살표(26)가 나타내는 바와 같이, 내부 데이터인 「Lamp02」가, 내부 데이터인 「Y0：투입 접수」에 대응 지어져 있다. 화살표(25)가 나타내는 관계는, 모델 정보(405a)에 「X0：운전 준비(I) Switch01」로서 존재한다. 한편, 모델 정보(403a)에서 화살표(26)가 나타내는 관계는, 모델 정보(405a)에는 존재하지 않는다. 모델 정보(405a)에서는, 「Lamp01」이 「Y0：투입 접수」에 대응 지어져 있다. 즉 모델 정보(403a)에서는 「Lamp02」이며, 모델 정보(405a)에서는 「Lamp01」이며, 램프의 명칭이 다르다.

내부 레퍼런스 정보(23)를 사용하는 것으로, 검사부(13)는, 모델 정보(403a)의 화살표(26)가 나타내는 내부 데이터끼리의 대응 관계를 알 수 있다. 따라서, 검사부(13)는, 모델 정보(403a)에서는 「Y0：투입 접수」에 「Lamp02」가 대응하고, 모델 정보(405a)에서는 「Y0：투입 접수」에 「Lamp01」이 대응하기 때문에, 「Y0：투입 접수」에 대응하는 램프의 명칭이 부정합이라고 판단할 수 있다. 내부 레퍼런스 정보(23)를 사용하는 것으로, 보다 상세한 정합성의 판정이 가능해진다.

＜스텝 S15＞

스텝 S15는, 정합성의 검사 결과를 출력하는 스텝이다. 스텝 S14에서 서술한 바와 같이, 검사부(13)는, 복수의 요소로서 복수의 내부 데이터를 갖는 모델 정보(403a)와, 복수의 요소로서 복수의 내부 데이터를 갖는 모델 정보(405a)의 정합성을 검사할 때에, 모델 정보(403a)가 갖는 요소와 모델 정보(405a)가 갖는 요소가 정합하는지를 판단한다. 모델 정보(403a)는 한쪽의 모델 정보이며, 모델 정보(405a)는 다른 쪽의 모델 정보이다. 검사부(13)는, 모델 정보(403a)가 갖는 요소와 모델 정보(405a)가 갖는 요소가 정합하지 아는다고 판단한 경우에는, 정합하지 않는다고 판단한 요소를 출력한다. 구체적으로는, 도 9의 예이면, 검사부(13)는, 요소로서, 모델 정보(403a)의 「Y0：투입 접수：Lamp02」와, 모델 정보(405a)의 「Y0：투입 접수：Lamp01」를, 출력 IF(150)를 통하여, 표시 장치(170)에 표시한다.

***실시의 형태 1의 효과***

본 실시의 형태 1의 설계 관리 장치(100)에서는, 이하의 효과가 얻어진다.

(1) 설계 관리 장치(100)에 의하면, 설계 정보를 생성하는 툴이 다른 경우에도, 또, 다른 프로세스끼리의 설계 정보이어도, 설계 정보끼리의 정합성을 확인할 수가 있다.

(2) 검사부(13)는, 부정합의 요소를 출력하므로, 검사부(13)가 정합성 위반을 검출한 경우, 설계 정보가 갖는 요소 중 정합성 위반인 요소를 확인할 수 있다.

(3) 동시에 복수의 설계 정보 간의 정합성을 확인할 수 있기 때문에, 엔지니어링 체인에 있어서의 어느 스텝에 설계 변경이 발생한 경우, 변경 후의 설계 정보를 설계 관리 장치(100)에 입력하는 것으로, 영향을 받는 설계 정보를 확인할 수가 있다.

(4) 설계 관리 장치(100)의 도입 전후에서, 설계자가 설계 정보를 작성하는 작업은 변함없기 때문에, 설계자의 공수의 증가를 막는 것도 가능하다.

＜하드웨어 구성의 보충＞

도 4의 설계 관리 장치(100)에서는, 설계 관리 장치(100)의 기능이 소프트웨어로 실현되지만, 설계 관리 장치(100)의 기능이 하드웨어로 실현되어도 좋다.

도 10은, 설계 관리 장치(100)의 기능이 하드웨어로 실현되는 구성을 나타낸다. 도 10의 전자 회로(90)는, 설계 관리 장치(100)의, 입력부(11), 변환부(12) 및 검사부(13)의 기능을 실현하는 전용의 전자 회로이다. 전자 회로(90)는, 신호선(91)에 접속하고 있다. 전자 회로(90)는, 구체적으로는, 단일 회로, 복합 회로, 프로그램화한 프로세서, 병렬 프로그램화한 프로세서, 로직 IC, GA, ASIC, 또는, FPGA이다. GA는, Gate　Array의 약어이다. ASIC는, Application　Specific　Integrated　Circuit의 약어이다. FPGA는, Field－Programmable　Gate　Array의 약어이다. 설계 관리 장치(100)의 구성 요소의 기능은, 1개의 전자 회로로 실현되어도 좋고, 복수의 전자 회로에 분산하여 실현되어도 좋다. 또, 설계 관리 장치(100)의 구성 요소의 일부의 기능이 전자 회로로 실현되고, 나머지의 기능이 소프트웨어로 실현되어도 좋다.

프로세서(110)와 전자 회로(90)의 각각은, 프로세싱 서키트리라고도 불린다. 설계 관리 장치(100)에 있어서, 입력부(11), 변환부(12) 및 검사부(13)의 기능이 프로세싱 서키트리에 의해 실현되어도 좋다.

이상, 실시의 형태 1에 대해 설명했지만, 실시의 형태를 부분적으로 실시해도 상관없다. 혹은, 실시의 형태 1 중, 2개 이상을 부분적으로 조합하여 실시해도 상관없다. 또한, 본 발명은, 실시의 형태 1에 한정되는 것은 아니고, 필요에 따라서 여러 가지의 변경이 가능하다.

11　입력부, 12 변환부, 13 검사부, 20 기억 장치, 21 변환 룰, 22 전체 레퍼런스 정보, 22a, 22b　화살표, 23 내부 레퍼런스 정보, 25, 26 화살표, 100 설계 관리 장치, 101 검사 프로그램, 110 프로세서, 120 주 기억 장치, 130 보조 기억 장치, 140 입력 IF, 150 출력 IF, 160 통신 IF, 200 엔지니어링 체인, 201 제품 설계, 202 공정 설계, 203 기계 설계, 204 전기 설계, 205 제어 설계, 220 절삭 가공 기능, 303, 304, 305 설계 정보, 403, 404, 405 모델 정보.

Claims

엔지니어링 체인의 복수의 프로세스의 각 프로세스에서 작성되는 복수의 설계 정보의 서식을 상기 설계 정보끼리 비교가 가능한 서식으로 변환하고, 서식이 변환된 상기 설계 정보를 나타내는 모델 정보를 상기 설계 정보마다 생성하는 변환부와,
상기 복수의 설계 정보를 대응 짓는 정보인 전체 레퍼런스 정보를 이용하여 복수의 모델 정보를 대응 짓고, 대응 지은 상기 모델 정보끼리의 정합성을 검사하는 검사부
를 구비하는 검사 장치.
제 1 항에 있어서,
상기 변환부는,
서식 변환의 변환 룰을 이용하는 것에 의해, 상기 복수의 설계 정보의 서식을, 서로 비교가 가능한 서식으로 변환하는 검사 장치.
제 1 항 또는 제 2 항에 있어서,
상기 검사부는,
상기 모델 정보의 내부에 포함되는 데이터를 나타내는 내부 데이터에 대해 상기 내부 데이터끼리의 대응 관계가 기재된 내부 레퍼런스 정보를 이용하는 것에 의해, 상기 모델 정보의 내부에 포함되는 상기 내부 데이터끼리를 대응 짓고,
상기 내부 데이터끼리가 대응 지어진 상기 모델 정보를 나타내는 제 1 모델 정보와, 상기 전체 레퍼런스 정보를 이용하여 상기 제 1 모델 정보에 대응 지어진 상기 모델 정보를 나타내는 제 2 모델 정보가, 정합하는지 어떤지를 검사하는 검사 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 검사부는,
복수의 요소를 갖는 한쪽의 모델 정보와, 복수의 요소를 갖는 다른 쪽의 모델 정보의 정합성을 검사할 때에, 상기 한쪽의 모델 정보가 갖는 요소와 상기 다른 쪽의 모델 정보가 갖는 요소가 정합하는지를 판단하고, 상기 한쪽의 모델 정보가 갖는 요소와 상기 다른 쪽의 모델 정보가 갖는 요소가 정합하지 아는다고 판단한 경우에는, 정합하지 않는다고 판단한 요소를 출력하는 검사 장치.
컴퓨터로 하여금,
엔지니어링 체인의 복수의 프로세스의 각 프로세스에서 작성되는 복수의 설계 정보의 서식을 상기 설계 정보끼리 비교가 가능한 서식으로 변환하고, 서식이 변환된 상기 설계 정보를 나타내는 모델 정보를 상기 설계 정보마다 생성하는 변환 처리와,
상기 복수의 설계 정보를 대응 짓는 정보인 전체 레퍼런스 정보를 이용하여 복수의 모델 정보를 대응 짓고, 대응 지은 상기 모델 정보끼리의 정합성을 검사하는 검사 처리
를 실행하게 하는 검사 프로그램.
컴퓨터가,
엔지니어링 체인의 복수의 프로세스의 각 프로세스에서 작성되는 복수의 설계 정보의 서식을 상기 설계 정보끼리 비교가 가능한 서식으로 변환하고,
서식이 변환된 상기 설계 정보를 나타내는 모델 정보를 상기 설계 정보마다 생성하고,
상기 복수의 설계 정보를 대응 짓는 정보인 전체 레퍼런스 정보를 이용하여 복수의 모델 정보를 대응 짓는 것에 의해, 대응 지은 상기 모델 정보끼리의 정합성을 검사하는 검사 방법.