CN114122076A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN114122076A
CN114122076A CN202110996237.XA CN202110996237A CN114122076A CN 114122076 A CN114122076 A CN 114122076A CN 202110996237 A CN202110996237 A CN 202110996237A CN 114122076 A CN114122076 A CN 114122076A
Authority
CN
China
Prior art keywords
thin film
film transistor
display device
display area
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110996237.XA
Other languages
English (en)
Inventor
金美海
金京花
安俊勇
吴暻焕
玄采翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114122076A publication Critical patent/CN114122076A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示设备。所述显示设备包括：基底，包括第一区域、第二区域、围绕第一区域和第二区域的第一非显示区域以及围绕第一非显示区域的轮廓的至少一部分的显示区域；多个虚设像素，在第一非显示区域处，并且不发光；多条发射控制线，连接到多个虚设像素中的至少一个虚设像素；以及多条电源线，用于将驱动电压分别供应到多个虚设像素。多条电源线中的一条电源线电连接到多条发射控制线中的一条发射控制线，并且多条电源线中的一条电源线连接到多个虚设像素中的一个虚设像素。

Description

显示设备
本申请要求于2020年8月28日在韩国知识产权局提交的第10-2020-0109467号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用被包含于此。
技术领域
一个或更多个实施例的方面涉及一种设备，更具体地，涉及一种显示设备。
背景技术
移动电子设备被广泛使用。近来，移动电子设备不仅已被广泛用作小型化的电子设备(例如诸如移动电话)，而且还被用作平板个人计算机(PC)。
为了支持各种功能，移动电子设备包括向用户提供诸如图像的视觉信息的显示单元。近来，因为用于驱动显示单元的部件已经小型化，所以电子设备的显示单元的比例已经逐渐增大，并且可以相对于平坦状态弯曲角度(例如，预定角度)的结构正在开发中。
在该背景技术部分中公开的上述信息是为了增强对本公开的背景技术的理解，因此，它可以包含不构成现有技术的信息。
发明内容
本公开的一个或更多个实施例涉及一种显示面板和包括显示面板的设备，显示面板包括一个或更多个区域，在一个或更多个区域中，相机、传感器等可以布置在显示区域内，以增加可以与显示单元(例如，显示器或显示装置)组合或相关的功能的数量。
然而，本公开的方面和特征不限于此，并且附加的方面和特征可以在下面的描述中部分地阐述，并且部分地可以从描述中清楚，或者可以通过实践本公开的呈现的实施例中的一个或更多个来习得。
根据一个或更多个实施例，一种显示设备包括：基底，包括第一区域、第二区域、围绕第一区域和第二区域的第一非显示区域以及围绕第一非显示区域的轮廓的至少一部分的显示区域；多个虚设像素，在第一非显示区域处，并且被构造为不发光；多条发射控制线，连接到多个虚设像素中的至少一个虚设像素；以及多条电源线，被构造为将驱动电压分别供应到多个虚设像素。多条电源线中的一条电源线电连接到多条发射控制线中的一条发射控制线，并且多条电源线中的一条电源线连接到多个虚设像素中的一个虚设像素。
在实施例中，多个虚设像素中的至少一个虚设像素可以在第一区域与第二区域之间。
在实施例中，多条发射控制线和多条电源线可以在彼此不同的层处，并且可以通过接触孔彼此连接。
在实施例中，多条发射控制线可以包括在平面图中与多条电源线叠置的突起，突起连接到多条电源线。
在实施例中，多条电源线可以通过接触孔连接到突起。
在实施例中，多个虚设像素中的每个虚设像素可以包括开关薄膜晶体管，并且开关薄膜晶体管的至少一部分可以是断开的。
在实施例中，显示设备还可以包括被构造为将数据信号分别传输到多个虚设像素的多条数据线。多个虚设像素中的每个虚设像素可以包括开关薄膜晶体管，并且多条数据线可以与开关薄膜晶体管电绝缘。
在实施例中，显示设备还可以包括多个像素，多个像素中的每个像素包括：像素电路，包括至少一个晶体管；以及显示元件，连接到像素电路。多个虚设像素中的每个虚设像素可以包括辅助像素电路，辅助像素电路包括至少一个虚设晶体管。
在实施例中，显示设备还可以包括在像素电路上的像素限定层，像素限定层具有与多个像素中的每个像素对应的开口。像素限定层可以包括与多个虚设像素对应的平坦的顶表面。
在实施例中，显示设备还可以包括与第一区域和第二区域中的至少一个对应的电子元件。
在实施例中，第一区域的尺寸可以不同于第二区域的尺寸。
在实施例中，显示设备还可以包括在围绕显示区域的轮廓的至少一部分的第二非显示区域处的第一驱动器电路和第二驱动器电路，并且第一驱动器电路和第二驱动器电路可以彼此面对。
在实施例中，基底可以包括长边和短边，并且第一驱动器电路和第二驱动器电路可以在沿着基底的长边的方向上定位。
根据一个或更多个实施例，一种显示设备包括：基底，包括第一区域、第二区域、围绕第一区域和第二区域的第一非显示区域以及围绕第一非显示区域的轮廓的至少一部分的显示区域；多个虚设像素，在第一非显示区域处，并且被构造为不发光，多个虚设像素中的每个虚设像素包括操作控制薄膜晶体管；第一驱动器电路和第二驱动器电路，在围绕显示区域的轮廓的至少一部分的第二非显示区域处，第一驱动器电路和第二驱动器电路彼此面对；以及驱动器电力线，在第二非显示区域处，并且被构造为将电力施加到第一驱动器电路和第二驱动器电路中的至少一个。多个虚设像素中的每个虚设像素的操作控制薄膜晶体管连接到驱动器电力线。
在实施例中，多个虚设像素中的至少一个虚设像素可以在第一区域与第二区域之间。
在实施例中，驱动器电力线和发射控制线可以在彼此不同的层处定位。
在实施例中，发射控制线可以电连接到驱动器电力线。
在实施例中，多个虚设像素中的每个虚设像素还可以包括开关薄膜晶体管，并且开关薄膜晶体管的至少一部分可以是断开的。
在实施例中，显示设备还可以包括被构造为将数据信号分别传输到多个虚设像素的多条数据线，多个虚设像素中的每个虚设像素还可以包括开关薄膜晶体管，并且多条数据线可以与开关薄膜晶体管电绝缘。
在实施例中，显示设备还可以包括多个像素，多个像素中的每个像素包括：像素电路，包括至少一个晶体管；以及显示元件，连接到像素电路。多个虚设像素中的每个虚设像素可以包括辅助像素电路，辅助像素电路包括至少一个虚设晶体管。
在实施例中，显示设备还可以包括在像素电路上的像素限定层，像素限定层具有与多个像素之中的像素对应的开口。像素限定层可以包括与多个虚设像素对应的平坦的顶表面。
在实施例中，显示设备还可以包括与第一区域和第二区域中的至少一个对应的电子元件。
在实施例中，基底可以包括长边和短边，并且第一驱动器电路和第二驱动器电路可以在沿着基底的长边的方向上定位。
根据一个或更多个实施例，一种显示设备包括：基底，包括第一区域、第二区域、围绕第一区域和第二区域的第一非显示区域以及围绕第一非显示区域的轮廓的至少一部分的显示区域；多个虚设像素，在第一非显示区域处，并且被构造为不发光，多个虚设像素中的每个虚设像素包括开关薄膜晶体管；第一驱动器电路和第二驱动器电路，在围绕显示区域的轮廓的至少一部分的第二非显示区域处，第一驱动器电路和第二驱动器电路彼此面对；以及多条数据线，被构造为将数据信号分别传输到多个虚设像素。多个虚设像素中的每个虚设像素的开关薄膜晶体管与多条数据线绝缘。
根据下面的示例实施例的详细描述、附图和权利要求，本公开的这些和/或其它方面以及特征将变得清楚并且更容易理解。
附图说明
根据以下参照附图对说明性、非限制性示例实施例的详细描述，将更清楚地理解本公开的上述和其它方面以及特征，在附图中：
图1是根据实施例的显示设备的透视图；
图2A至图2C是根据一个或更多个实施例的显示设备的剖视图；
图3A至图3C是根据一个或更多个实施例的显示设备的剖视图；
图4是根据实施例的显示面板的一部分的平面图；
图5A至图5B是显示面板的与图4的区域III对应的部分的平面图；
图6A至图6D是根据一个或更多个实施例的像素和虚设像素的剖视图；
图6E至图6F是根据一个或更多个实施例的像素的剖视图；
图7A至图7B是根据一个或更多个实施例的像素的等效电路图；
图8是根据实施例的像素电路的平面布置图；
图9是根据实施例的辅助像素的等效电路图；
图10是根据实施例的图9中所示的辅助像素电路的平面图；
图11是根据实施例的沿着图10的线C-C'截取的剖视图；
图12A是根据另一实施例的辅助像素电路的一部分的平面布置图；
图12B是根据实施例的沿着图12A的线E-E'截取的剖视图；
图13A是根据另一实施例的辅助像素电路的一部分的平面布置图；
图13B是根据实施例的沿着图13A的线E-E'截取的剖视图；
图14是根据另一实施例的辅助像素的等效电路图；
图15是根据实施例的图14中所示的辅助像素电路的平面布置图；
图16是根据另一实施例的辅助像素电路的平面布置图；
图17是根据另一实施例的辅助像素电路的平面布置图；
图18是根据另一实施例的辅助像素的等效电路图；以及
图19是根据另一实施例的辅助像素的等效电路图。
具体实施方式
在下文中，将参照附图更详细地描述示例实施例，其中，同样的附图标记始终表示同样的元件。然而，本公开可以以各种不同的形式实施，并且不应被解释为仅限于这里所示的实施例。相反，这些实施例是作为示例提供的，使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达本公开的方面和特征。因此，可以不描述对于本领域普通技术人员为了完全理解本公开的方面和特征而言不是必需的工艺、元件和技术。除非另有注释，否则同样的附图标记贯穿附图和书面描述表示同样的元件，因此，可以不重复其描述。
在附图中，为了清楚，可以夸大并且/或者简化元件、层和区域的相对尺寸。为了易于解释，这里可以使用诸如“在……下面”、“在……下方”、“下”、“在……下”、“在……上方”、“上”等的空间相对术语，以描述如附图中所示的一个元件或特征与另一元件(另一些元件)或特征(另一些特征)的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语意图涵盖装置在使用中或在操作中的不同方位。例如，如果附图中的装置被翻转，那么被描述为“在”其它元件或特征“下方”或“下面”或“下”的元件随后将被定位“在”其它元件或特征“上方”。因此，示例术语“在……下方”和“在……下”可以涵盖上方和下方两种方位。装置可以另外定位(例如，旋转90度或者处于其它方位)，并且应相应地解释这里使用的空间相对描述语。
在下面的示例中，x轴(或X轴)、y轴(或Y轴)和z轴(或Z轴)不限于直角坐标系的三个轴，并且可以在更广泛的意义上解释。例如，x轴、y轴和z轴可以表示彼此垂直或基本垂直的方向，或者可以表示彼此不垂直的不同方向。
将理解的是，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或者“结合到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或者直接结合到另一元件或层，或者可以存在一个或更多个中间元件或层。此外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，它可以是两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个中间元件或层。
这里使用的术语是为了描述特定实施例的目的，并且不意图限制本公开。如这里使用的，除非上下文另有明确指示，否则单数形式“一个(种/者)”也意图包括复数形式。还将理解的是，术语“包括”、“包含”、“具有”和/或其变型用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或者添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如这里使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。诸如“……中的至少一个”的表述在一列元件之后时，修饰整列元件，而不修饰该列中的个别元件。例如，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部或其变型。
如这里使用的，术语“基本”、“约”和类似术语用作近似术语而不用作程度术语，并且意图解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。此外，“可以”的使用在描述本公开的实施例时表示“本公开的一个或更多个实施例”。如这里使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。此外，术语“示例性”意图表示示例或说明。
当可以不同地实现实施例时，可以与描述的顺序不同地执行某些工艺顺序。例如，可以同时或基本同时执行或者可以以与描述的顺序相反的顺序执行两个连续描述的工艺。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在常用词典中定义的术语)应被解释为具有与其在相关领域和/或本说明书的上下文中的含义一致的含义，并且不应以理想化或过于形式化的意义来解释，除非这里明确地如此定义。
图1是根据实施例的显示设备1的透视图。
参照图1，显示设备1包括显示区域DA和非显示区域NDA。显示区域DA可以用于发光，而非显示区域NDA可以用于不发光。
显示设备1可以在显示区域DA处(例如，中或上)显示图像。显示设备1可以包括任何合适的显示器，例如诸如液晶显示器、电泳显示器、有机发光显示器、无机发光显示器、量子点发光显示器、场发射显示器、表面传导电子发射显示器、等离子体显示器和/或阴极射线显示器。
在下文中，尽管更详细地描述了有机发光显示设备作为根据实施例的显示设备1的示例，但是本公开不限于此。在其它实施例中，可以使用各种合适种类的显示设备。
显示设备1包括第一区域R1和第二区域R2。如下面参照图2A更详细地描述的，第一区域R1和第二区域R2是其中布置有一个或更多个电子元件的位置(例如，区域)。第一区域R1和第二区域R2可以被理解为从电子元件输出到外部或者从外部朝向电子元件行进的光和/或声音可以穿过的开口区域或透射区域。尽管图1示出了第一区域R1和第二区域R2对应于两个开口区域或透射区域，但是本公开不限于此，并且可以设置三个或更多个开口区域或透射区域。
第一区域R1和第二区域R2可以彼此相同或基本相同，或者可以彼此不同。作为示例，第一区域R1和第二区域R2可以均具有圆形形状，圆形形状具有彼此相同或基本相同的尺寸。在另一实施例中，第一区域R1可以具有椭圆形形状，而第二区域R2可以具有圆形形状。在另一实施例中，第一区域R1可以具有多边形形状，而第二区域R2可以具有椭圆形形状。然而，第一区域R1和第二区域R2的形状和/或尺寸不限于这些示例，并且第一区域R1和第二区域R2可以具有彼此相同或不同的各种合适的形状。在下文中，为了便于描述，可以主要更详细地描述第一区域R1和第二区域R2具有彼此相同或基本相同的尺寸的圆形形状的情况作为示例。
在实施例中，在光穿过第一区域R1和第二区域R2的情况下，第一区域R1和第二区域R2的透光率可以为50％或更大，例如诸如70％或更大、75％或更大、80％或更大或者85％或更大。
非显示区域NDA可以包括第一非显示区域NDA1和第二非显示区域NDA2。第一非显示区域NDA1可以围绕第一区域R1和第二区域R2(例如，在第一区域R1和第二区域R2的外周周围)，第二非显示区域NDA2可以围绕显示区域DA(例如，在显示区域DA的外周周围)。第一非显示区域NDA1可以完全围绕第一区域R1和第二区域R2(例如，完全在第一区域R1和第二区域R2的外周周围)。显示区域DA可以围绕第一非显示区域NDA1的轮廓的至少一部分(例如，在第一非显示区域NDA1的轮廓的至少一部分的外周周围)。作为示例，在实施例中，显示区域DA可以完全围绕第一非显示区域NDA1的轮廓(例如，完全在第一非显示区域NDA1的轮廓的外周周围)。在这种情况下，显示区域DA可以围绕第一非显示区域NDA1的至少三个表面(例如，至少三侧)(例如，在第一非显示区域NDA1的至少三个表面(例如，至少三侧)的外周周围)。在另一实施例中，显示区域DA可以围绕第一非显示区域NDA1的轮廓的仅一部分(例如，在第一非显示区域NDA1的轮廓的仅一部分的外周周围)。在实施例中，在图1中，显示区域DA可以围绕第一非显示区域NDA1的轮廓的底部、横向表面(例如，横向侧)和顶部中的至少两个。在这种情况下，第一非显示区域NDA1可以通过其底部、横向表面(例如，横向侧)和顶部中的一个或两个连接到第二非显示区域NDA2。作为示例，在显示区域DA围绕第一非显示区域NDA1的轮廓的底部和横向表面(例如，横向侧)(例如，在第一非显示区域NDA1的轮廓的底部和横向表面(例如，横向侧)的外周周围)的情况下，第一非显示区域NDA1的轮廓的顶部和横向表面(例如，横向侧)中的一个可以连接到第二非显示区域NDA2。作为另一示例，在显示区域DA围绕第一非显示区域NDA1的轮廓的底部和两个横向表面(例如，两个横向侧)(例如，在第一非显示区域NDA1的轮廓的底部和两个横向表面(例如，两个横向侧)的外周周围)的情况下，第一非显示区域NDA1的轮廓的顶部可以连接到第二非显示区域NDA2。
第二非显示区域NDA2可以围绕显示区域DA的轮廓的至少一部分(例如，在显示区域DA的轮廓的至少一部分的外周周围)。作为示例，在实施例中，第二非显示区域NDA2可以完全围绕显示区域DA的轮廓(例如，完全在显示区域DA的轮廓的外周周围)。在这种情况下，显示区域DA可以布置在第二非显示区域NDA2内。在另一实施例中，第二非显示区域NDA2可以围绕显示区域DA的轮廓的仅一部分(例如，在显示区域DA的轮廓的仅一部分的外周周围)。在这种情况下，第二非显示区域NDA2可以仅布置在显示区域DA的轮廓的一部分处(例如，中或上)。在下文中，为了便于描述，作为示例，可以主要更详细地描述显示区域DA完全围绕第一非显示区域NDA1的轮廓(例如，完全在第一非显示区域NDA1的轮廓的外周周围)并且第二非显示区域NDA2完全围绕显示区域DA的轮廓(例如，完全在显示区域DA的轮廓的外周周围)的情况。
尽管图1示出了第一区域R1和第二区域R2布置在显示区域DA的右上部处(例如，中或上)，但是本公开不限于此。在其它实施例中，第一区域R1和第二区域R2的位置可以根据需要或期望而进行各种修改。
图2A至图2C是根据一个或更多个实施例的显示设备1的剖视图。例如，图2A至图2C是沿着图1的线II-II'截取的剖视图。
参照图2A，显示设备1可以包括显示面板10、第一电子元件20和第二电子元件30。显示面板10可以包括显示元件(例如，OLED)。第一电子元件20和第二电子元件30可以与显示面板10的第一区域R1和第二区域R2分别对应。在一些实施例中，各种合适的元件(例如诸如输入感测构件(例如，输入感测层)、抗反射构件(例如，抗反射层)和透明窗)可以进一步布置在显示面板10上。在这种情况下，输入感测构件可以感测触摸输入，并且抗反射构件可以包括偏振器、延迟器、一个或更多个滤色器和/或黑矩阵。
显示面板10可以包括基底100、封装基底400A和密封构件450。封装基底400A可以用作面对基底100的封装构件，并且密封构件450可以在基底100与封装基底400A之间。
基底100可以包括玻璃或聚合物树脂。聚合物树脂可以包括例如聚醚砜(PES)、聚丙烯酸酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯、聚酰亚胺(PI)、聚碳酸酯(PC)和/或乙酸丙酸纤维素(CAP)。包括聚合物树脂的基底100可以是柔性的、可卷曲的和/或可弯曲的。基底100可以具有包括包含聚合物树脂的层和无机层的多层结构。封装基底400A可以包括玻璃或聚合物树脂。
薄膜晶体管TFT、作为显示元件的有机发光二极管OLED和各种信号线SGL可以布置在基底100的显示区域DA处(例如，中或上)。有机发光二极管OLED可以连接到薄膜晶体管TFT。信号线SGL和虚设薄膜晶体管TFT'可以布置在基底100的第一非显示区域NDA1处(例如，中或上)。
信号线SGL可以将预设信号(例如，数据信号、扫描信号等)提供到在第一区域R1和第二区域R2周围在y方向上彼此间隔开的显示元件(例如，OLED)。
显示面板10可以包括与第一区域R1和第二区域R2分别对应的通孔。作为示例，基底100和封装基底400A可以分别包括通孔100H和400AH。可以去除在基底100与封装基底400A之间的绝缘层IL或元件的与第一区域R1和第二区域R2对应的部分。
尽管图2A示出了密封构件450布置在第一区域R1和第二区域R2中的每个的两个相对侧处(例如，中或上)，但是可以理解的是，在从垂直于或基本垂直于基底100的主表面的方向的视图中(例如，在平面图中)，密封构件450完全围绕第一区域R1和第二区域R2中的每个(例如，完全在其外周周围)。
第一电子元件20和第二电子元件30可以分别布置在第一区域R1和第二区域R2处(例如，中或上)。第一电子元件20和第二电子元件30中的每个可以是使用光或声音的电子元件。作为示例，电子元件可以包括例如诸如发射并且/或者接收光的红外传感器的传感器、接收光以捕获图像的相机、输出并感测光或声音以测量距离或者识别指纹的传感器、输出光的小灯、输出声音的扬声器等。使用光的电子传感器可以使用各种合适的波长带中的光，包括例如可见光、红外光和/或紫外光。
在显示面板10包括与如图2A中所示的第一区域R1和第二区域R2对应的通孔的情况下，可以更有效地利用从第一电子元件20和第二电子元件30输出和/或由第一电子元件20和第二电子元件30接收的光或声音。
与如图2A中所示的包括与第一区域R1和第二区域R2对应的通孔的显示面板10不同，在一些实施例中，显示面板10的一些元件可以不包括通孔。作为示例，如图2B中所示，封装基底400A可以包括与第一区域R1和第二区域R2对应的通孔400AH，但是基底100可以不包括通孔100H。作为另一示例，如图2C中所示，在一些实施例中，基底100和封装基底400A两者可以不包括与第一区域R1和第二区域R2对应的通孔(例如，100H和400AH)。尽管如图2B和图2C中所示基底100可以不包括通孔100H，但可以通过去除在基底100与封装基底400A之间的绝缘层IL或元件的与第一区域R1和第二区域R2对应的部分来确保用于第一电子元件20和第二电子元件30的透光率。在显示设备1包括图2B和图2C中所示的显示面板10的情况下，被构造为使用光的电子元件可以用作第一电子元件20和第二电子元件30。
图3A至图3C是根据一个或更多个实施例的显示设备1的剖视图。例如，图3A至图3C是沿着图1的线II-II'截取的剖视图。
参照图3A，类似于上面参照图2A描述的显示设备1，图3A的显示设备1可以包括显示面板10、第一电子元件20和第二电子元件30。显示面板10包括显示元件(例如，OLED)，并且第一电子元件20和第二电子元件30可以与显示面板10的第一区域R1和第二区域R2分别对应。此外，在一些实施例中，显示设备1还可以包括均布置在显示面板10上的输入感测构件(例如，输入感测层)、抗反射构件(例如，抗反射层)和窗。输入感测构件可以感测触摸输入。
与上面参照图2A描述的包括作为封装构件的封装基底400A和密封构件450的显示面板10不同，图3A的根据本实施例的显示面板10可以包括薄膜封装层400B。在这种情况下，可以进一步改善显示面板10的柔性。在下文中，为了便于描述，主要描述图2A的实施例与图3A的实施例之间的差异，并且可以不重复其冗余描述。
薄膜封装层400B可以包括至少一个无机封装层和至少一个有机封装层。例如，图3A示出了第一无机封装层410和第二无机封装层430以及在第一无机封装层410与第二无机封装层430之间的有机封装层420。
第一无机封装层410和第二无机封装层430可以包括选自氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅之中的至少一种无机绝缘材料。有机封装层420可以包括聚合物类材料。聚合物类材料可以包括例如丙烯酰类树脂、环氧类树脂、聚酰亚胺和/或聚乙烯。
显示面板10可以包括与第一区域R1和第二区域R2对应的通孔。作为示例，基底100和薄膜封装层400B可以包括与第一区域R1和第二区域R2分别对应的通孔100H和通孔400BH。如上所述，使用光或声音的第一电子元件20和第二电子元件30可以布置在第一区域R1和第二区域R2处(例如，中或上)。
与如图3A中所示的包括与第一区域R1和第二区域R2对应的通孔的显示面板10不同，在一些实施例中，显示面板10的元件中的一些可以不包括通孔。例如，如图3B中所示，薄膜封装层400B可以包括与第一区域R1和第二区域R2对应的通孔400BH，但是基底100可以不包括通孔100H。作为另一示例，如图3C中所示，在一些实施例中，基底100和薄膜封装层400B两者可以不包括与第一区域R1和第二区域R2对应的通孔(例如，100H和400BH)。尽管如图3B和图3C中所示基底100可以不包括通孔100H，但是可以通过去除在基底100与薄膜封装层400B之间的绝缘层IL或元件的与第一区域R1和第二区域R2对应的部分来确保用于第一电子元件20和第二电子元件30的透光率。
如图3A和图3B中所示，在薄膜封装层400B包括通孔400BH的情况下，至少一个无机封装层和至少一个有机封装层中的每个可以包括与通孔400BH对应的孔。在这种情况下，有机封装层(例如，420)的孔可以形成为比无机封装层(例如，410和430)的孔大，因此，第一无机封装层410和第二无机封装层430在第一区域R1和第二区域R2周围可以彼此接触(例如，可以彼此直接接触)。
如图3C中所示，在薄膜封装层400B不包括通孔(例如，400BH)的情况下，至少一个无机封装层和至少一个有机封装层可以均覆盖第一区域R1和第二区域R2。在这种情况下，可以去除基底100与薄膜封装层400B之间的绝缘层IL的一部分。尽管图3C示出了绝缘层IL的与第一区域R1和第二区域R2对应的部分被完全去除，但是在一些实施例中具有多层结构的绝缘层IL的一部分可以被部分地去除(例如，绝缘层IL的仅一些层可以被去除)。
图4是根据实施例的显示面板10的平面图，图5A和图5B是显示面板10的与图4的区域III对应的部分的平面图。
参照图4至图5B，显示面板10包括布置在显示区域DA处(例如，中或上)的多个像素P。像素P中的每个可以包括显示元件，例如诸如有机发光二极管OLED。像素P之中的像素P可以从对应的有机发光二极管OLED发射例如红光、绿光、蓝光或白光。如在本说明书中使用的，像素P可以被理解为发射红光、绿光、蓝光或白光的像素。可以通过用上面参照图2A至图3C描述的封装构件(例如，封装基底400A或薄膜封装层400B)覆盖显示区域DA来保护显示区域DA免受外部空气、湿气等影响。
第一非显示区域NDA1同步(例如，同时)围绕第一区域R1和第二区域R2(例如，同步(例如，同时)在第一区域R1和第二区域R2的外周周围)。第一非显示区域NDA1可以是其处(例如，中或上)不显示图像的区域。将信号提供到第一区域R1和第二区域R2周围的像素P的信号线可以布置在第一非显示区域NDA1处(例如，中或上)。此外，不发光的虚设像素Pd可以布置在第一非显示区域NDA1处(例如，中或上)。
第一驱动电路单元(例如，第一驱动器电路)110、第二驱动电路单元(例如，第二驱动器电路)120、端子单元(例如，端子电路、端子区域或垫(pad，又被称为“焊盘”)区域)140、第一电源线160和第二电源线170可以布置在第二非显示区域NDA2处(例如，中或上)。第一驱动电路单元110和第二驱动电路单元120可以向像素P和虚设像素Pd提供扫描信号和发射控制信号。
第一驱动电路单元110可以通过对应的扫描线SL向与其连接的每个像素P提供扫描信号。第一驱动电路单元110可以通过对应的发射控制线EL向与其连接的每个像素P提供发射控制信号。第二驱动电路单元120可以平行于或基本平行于第一驱动电路单元110布置，且显示区域DA在它们之间。布置在显示区域DA处(例如，中或上)的像素P中的一些像素P可以电连接到第一驱动电路单元110，并且像素P中的其它像素P(例如，其余像素P或剩余像素P)可以电连接到第二驱动电路单元120。
第一驱动电路单元110可以通过驱动器电力线VGHL连接到第二驱动电路单元120。驱动器电力线VGHL可以设置为多个，并且驱动器电力线VGHL中的每条可以传输栅极驱动高电压、栅极驱动低电压、起始信号等。栅极驱动高电压和栅极驱动低电压可以是用于驱动第一驱动电路单元110和第二驱动电路单元120的电压。第一驱动电路单元110通过驱动器电力线VGHL连接到第二驱动电路单元120，因此，可以减小显示设备1的亮度偏差。
端子单元140可以布置在基底100的侧上(例如，一侧上)。端子单元140可以被暴露，并且可以通过不被绝缘层覆盖而电连接到印刷电路板PCB。印刷电路板PCB的端子PCB-P可以电连接到显示面板10的端子单元140。印刷电路板PCB将控制器的信号或者电力传输到显示面板10。由控制器生成的控制信号可以通过印刷电路板PCB传输到第一驱动电路单元110和第二驱动电路单元120。控制器可以分别通过第一连接线161和第二连接线171将驱动电压ELVDD和共电压ELVSS(例如，见图7A和图7B)提供到第一电源线160和第二电源线170。
驱动电压ELVDD可以通过连接到第一电源线160的驱动电压线PL提供到每个像素P，并且共电压ELVSS可以提供到像素P的连接到第二电源线170的对电极。第二电源线170可以具有带有一个开口侧的环形形状，并且可以部分地围绕显示区域DA(例如，部分地在显示区域DA的外周周围)。
数据驱动电路150电连接到数据线DL。数据驱动电路150的数据信号可以通过对应的连接线151和对应的数据线DL提供到每个像素P。连接线151可以连接到端子单元140，数据线DL可以连接到连接线151。尽管图4示出了数据驱动电路150布置在印刷电路板PCB上，但是本公开不限于此，并且数据驱动电路150可以布置在基底100上。作为示例，数据驱动电路150可以布置在端子单元140与第一电源线160之间。
第一电源线160可以连接到第一连接线161，并且可以从连接到端子单元140的控制器接收驱动电压ELVDD。第一电源线160可以布置为与可以沿着第一方向(例如，X轴方向)布置的所有像素列对应，并且可以将驱动电压ELVDD传输到像素列中的每个。
在本实施例中，在第一非显示区域NDA1的左侧处(例如，中或上)的扫描线SL可以与在第一非显示区域NDA1的右侧处(例如，中或上)的扫描线SL间隔开，且第一非显示区域NDA1在它们之间。在另一实施例中，在第一非显示区域NDA1的左侧处(例如，中或上)的扫描线SL和在第一非显示区域NDA1的右侧处(例如，中或上)的扫描线SL可以穿过第一非显示区域NDA1。在这种情况下，在第一非显示区域NDA1的左侧处(例如，中或上)的扫描线SL连接到在第一非显示区域NDA1的右侧处(例如，中或上)的扫描线SL的连接部可以布置在第一非显示区域NDA1处(例如，中或上)。扫描线SL的连接部可以绕过第一区域R1和第二区域R2(例如，可以在第一区域R1和第二区域R2周围延伸)。在下文中，为了便于说明，主要更详细地描述在第一非显示区域NDA1的左侧处(例如，中或上)的扫描线SL连接到在第一非显示区域NDA1的右侧处(例如，中或上)的扫描线SL的情况。
在第一非显示区域NDA1的左侧处(例如，中或上)的第一发射控制线ELa可以与在第一非显示区域NDA1的右侧处(例如，中或上)的第二发射控制线ELb间隔开，且第一非显示区域NDA1在它们之间。
扫描线SL和第一发射控制线ELa可以连接到第一驱动电路单元110，并且可以在第一方向(例如，(+)X轴方向)上延伸。扫描线SL和第二发射控制线ELb可以连接到第二驱动电路单元120，并且可以在与第一方向相反的方向(例如，(-)X轴方向)上延伸。在这种情况下，扫描线SL可以与第一非显示区域NDA1交叉。更详细地，扫描线SL可以通过绕过第一区域R1和第二区域R2(例如，通过在第一区域R1和第二区域R2周围延伸)而不与第一区域R1和第二区域R2叠置。另一方面，第一发射控制线ELa和第二发射控制线ELb可以在第一非显示区域NDA1处(例如，中或上)彼此断开。在这种情况下，第三发射控制线ELc可以布置在第一非显示区域NDA1处(例如，中或上)。第三发射控制线ELc可以布置在虚设像素Pd处(例如，中或上)，并且可以与第一非显示区域NDA1外部的其它线断开。
第一驱动电路单元110和第二驱动电路单元120可以布置在基底100的长边处(例如，中或上)。在另一实施例中，第一驱动电路单元110和第二驱动电路单元120可以在基底100的短边处(例如，中或上)彼此面对。在下文中，为了便于描述，主要更详细地描述第一驱动电路单元110和第二驱动电路单元120中的每个布置在基底100的对应的长边处(例如，中或上)的情况。
第一驱动电路单元110和第二驱动电路单元120可以包括扫描驱动器和发射控制驱动器。扫描驱动器可以生成扫描信号，发射控制驱动器可以生成发射控制信号。
第一驱动电路单元110和第二驱动电路单元120可以连接到驱动器电力线VGHL，以接收驱动电力。在这种情况下，驱动器电力线VGHL可以连接到第一驱动电路单元110和第二驱动电路单元120，或者可以布置在第一驱动电路单元110与基底100的长边之间以及第二驱动电路单元120与基底100的长边之间，并且连接到第一驱动电路单元110和第二驱动电路单元120。
图5A和图5B是显示面板10的与图4的区域III对应的部分的放大平面图。
参照图5A和图5B，第一区域R1和第二区域R2沿着第一方向(例如，X轴方向)布置。第一非显示区域NDA1围绕第一区域R1和第二区域R2(例如，在第一区域R1和第二区域R2的外周周围)，并且显示区域DA围绕第一非显示区域NDA1(例如，在第一非显示区域NDA1的外周周围)。
多个像素P布置在显示区域DA处(例如，中或上)，并且多个虚设像素Pd布置在第一非显示区域NDA1处(例如，中或上)。多条信号线可以将多个像素P电连接到多个虚设像素Pd。例如，如图5A中所示，在第一方向(例如，X轴方向)上延伸的扫描线SL可以将显示区域DA处(例如，中或上)的像素P连接到第一非显示区域NDA1处(例如，中或上)的虚设像素Pd，并且数据线DLa和DLb可以在与第一方向交叉的第二方向(例如，Y轴方向)上将像素P连接到虚设像素Pd。
扫描线SL中的一些可以在第一方向(例如，X轴方向)上延伸，以将信号提供到在第一非显示区域NDA1的左侧和右侧处(例如，中或上)的像素P，并将信号提供到在第一非显示区域NDA1处(例如，中或上)的虚设像素Pd，并且可以在第一非显示区域NDA1处(例如，中或上)绕过第一区域R1和第二区域R2的边缘(例如，可以在第一区域R1和第二区域R2的边缘周围延伸)。在第一非显示区域NDA1处(例如，中或上)，远离第一区域R1和第二区域R2布置的一些扫描线SLb或不穿过第一非显示区域NDA1的扫描线SL可以以直线或基本上直线延伸。
数据线DLa和DLb之中的一些数据线DLa可以在第二方向(例如，Y轴方向)上延伸，以将信号提供到在第一非显示区域NDA1的顶侧和底侧处(例如，中或上)的像素P，并且可以在第一非显示区域NDA1处(例如，中或上)绕过第一区域R1和第二区域R2的边缘(例如，可以在第一区域R1和第二区域R2的边缘周围延伸)。在第一非显示区域NDA1处(例如，中或上)，数据线DLa和DLb之中的布置在第一区域R1与第二区域R2之间的一些数据线DLb或不穿过第一非显示区域NDA1的数据线DL可以以直线或基本上直线延伸。
作为示例，在第一区域R1和第二区域R2设置为圆形形状的情况下，更靠近第一区域R1和第二区域R2的信号线可以弯曲，以沿着第一区域R1和第二区域R2的边缘具有更大的曲率，而远离第一区域R1和第二区域R2布置的信号线可以以直线形状延伸。
发射控制线ELa、ELb和ELc可以在第一方向上延伸，并且可以包括连接到在显示区域DA处(例如，中或上)的像素P的第一发射控制线ELa和第二发射控制线ELb。此外，发射控制线ELa、ELb和ELc可以包括连接到布置在第一非显示区域NDA1处(例如，中或上)的虚设像素Pd中的至少一个的第三发射控制线ELc。在这种情况下，第三发射控制线ELc可以不连接到第一发射控制线ELa和第二发射控制线ELb。
在本实施例中，布置在第一非显示区域NDA1处(例如，中或上)的虚设像素Pd可以被构造为即使在虚设像素Pd通过信号线接收到电信号时也不发光。
在本实施例中，可以设置虚设像素Pd，以确保图案密度的均匀性和电负载的均匀性。当虚设像素Pd未布置在第一非显示区域NDA1处(例如，中或上)并且用于连接显示区域DA处(例如，中或上)的像素P的信号线SL、DLa、DLb、ELa和ELb布置在第一非显示区域NDA1处(例如，中或上)时，第一非显示区域NDA1的图案密度会减小，因此，会在蚀刻工艺期间不均匀地形成图案。
此外，当虚设像素Pd未布置在第一非显示区域NDA1处(例如，中或上)时，形成在第一非显示区域NDA1中和在第一非显示区域NDA1周围的寄生电容或负载会与形成在显示区域DA的中心部分中的寄生电容或负载不同。因此，会发生不均匀的亮度。
在本实施例中，第一非显示区域NDA1可以包括具有与像素P的像素电路PC的结构相同或基本相同的结构的辅助像素电路PC'，使得电信号施加到辅助像素电路PC'，因此，可以同步(例如，同时)确保图案密度均匀性和电负载均匀性。
如图5A中所示，虚设像素Pd可以在第一非显示区域NDA1处(例如，中或上)布置在第一区域R1与第二区域R2之间。然而，本公开不限于此。
作为示例，如图5B中所示，虚设像素Pd可以围绕第一区域R1和/或第二区域R2(例如，在第一区域R1和/或第二区域R2的外周周围)。换言之，虚设像素Pd可以布置在与第一区域R1的左侧、顶侧和底侧上的显示区域DA相邻(例如，邻近)的区域以及第一区域R1与第二区域R2之间的区域处(例如，中或上)。此外，虚设像素Pd可以布置在与第二区域R2的右侧、顶侧和底侧上的显示区域DA相邻(例如，邻近)的区域处(例如，中或上)。
当虚设像素Pd布置为围绕第一区域R1和/或第二区域R2(例如，在第一区域R1和/或第二区域R2的外周周围)时，虚设像素Pd可以布置在像素P与第一区域R1之间和/或像素P与第二区域R2之间。因此，虚设像素Pd可以保护显示区域DA处(例如，中或上)的像素P免受可能在第一区域R1和/或第二区域R2周围发生的静电放电影响。换言之，在第一区域R1和/或第二区域R2周围发生静电放电的情况下，虚设像素Pd可以用作缓冲器，因此，由于静电放电而导致的高电压不会传输到像素P。
图6A至图6D是根据一个或更多个实施例的像素P和虚设像素Pd的剖视图。
参照图6A，像素P可以包括像素电路PC和作为显示元件的有机发光二极管OLED。像素电路PC可以包括至少一个薄膜晶体管TFT。虚设像素Pd可以包括辅助像素电路PC'，辅助像素电路PC'包括至少一个虚设薄膜晶体管TFT'。在实施例中，像素电路PC和辅助像素电路PC'可以具有彼此相同或基本相同的结构。
因为显示元件的在虚设像素Pd处的部分被去除或者省略，所以虚设像素Pd可以被构造为即使在电信号施加到辅助像素电路PC'时也不发光。
在本实施例中，与像素P相比，虚设像素Pd通过不包括有机发光二极管OLED的像素电极310来实现不发光。然而，本公开不限于此。例如，在一些实施例中，对电极330可以不布置在定位有虚设像素Pd的区域处(例如，中或上)。因此，如本领域普通技术人员将理解的是，可以进行各种合适的修改。
尽管图6A示出了像素电路PC和辅助像素电路PC'的薄膜晶体管TFT和TFT'中的每者设置为一个，但是本公开不限于此。例如，薄膜晶体管TFT和TFT'中的每者可以设置为多个。作为示例，可以为像素电路PC和辅助像素电路PC'中的每个设置两个至七个薄膜晶体管TFT和TFT'。因此，如本领域普通技术人员将理解的是，可以进行各种合适的修改。
在下文中，以像素P和虚设像素Pd的堆叠顺序来更详细地描述像素P和虚设像素Pd的结构。
基底100可以包括玻璃材料、陶瓷材料、金属材料或者柔性和/或可弯曲材料。在基底100是柔性的和/或可弯曲的的情况下，基底100可以包括聚合物树脂，例如诸如聚醚砜(PES)、聚丙烯酸酯、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯、聚酰亚胺(PI)、聚碳酸酯(PC)和/或乙酸丙酸纤维素(CAP)。基底100可以具有包括上述材料中的一种或更多种的单层结构或者多层结构。在基底100具有多层结构的情况下，基底100还可以包括无机层。在实施例中，基底100可以具有有机材料/无机材料/有机材料的结构。
缓冲层111可以布置在基底100上，以减少或者阻挡外来物质、湿气和/或外部空气从基底100下方渗透。缓冲层111可以在基底100上提供平坦或基本平坦的表面。缓冲层111可以包括无机材料(例如诸如氧化物或氮化物)、有机材料或有机/无机复合材料。缓冲层111可以具有单层结构或无机材料和有机材料的多层结构。
在一些实施例中，阻挡层可以进一步布置在基底100与缓冲层111之间。阻挡层可以防止或者减少杂质从基底100等渗透到半导体层A和A'中。阻挡层可以包括无机材料(例如诸如氧化物或氮化物)、有机材料或有机/无机复合材料。阻挡层可以具有单层结构或无机材料和有机材料的多层结构。
半导体层A和A'可以布置在缓冲层111上。半导体层A和A'可以包括非晶硅或多晶硅。在另一实施例中，半导体层A和A'可以包括氧化物，氧化物包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)中的至少一种。在实施例中，半导体层A和A'可以包括氧化Zn基材料，例如诸如氧化Zn、氧化In-Zn和/或氧化Ga-In-Zn。在另一实施例中，半导体层A和A'可以包括在ZnO中包含金属(例如诸如铟(In)、镓(Ga)和/或锡(Sn))的In-Ga-Zn-O(IGZO)、In-Sn-Zn-O(ITZO)或In-Ga-Sn-Zn-O(IGTZO)半导体。半导体层A和A'可以包括沟道区、源区和漏区。源区和漏区可以分别在沟道区的两个相对侧处(例如，中或上)。半导体层A和A'可以包括单层结构或多层结构。
栅电极G和G'布置在半导体层A和A'之上，使得栅电极G和G'与半导体层A和A'至少部分地叠置，且第一栅极绝缘层112在它们之间。栅电极G和G'可以包括钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种，并且可以具有单层结构或多层结构。作为示例，栅电极G和G'可以包括单个Mo层。
第一栅极绝缘层112可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。氧化锌(ZnOx)可以是ZnO和/或ZnO2。
第二栅极绝缘层113可以覆盖栅电极G和G'。第二栅极绝缘层113可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。氧化锌(ZnOx)可以是ZnO和/或ZnO2。
存储电容器Cst和Cst'的第一存储电容器板CE1和CE1'可以分别与薄膜晶体管TFT和TFT'叠置。作为示例，薄膜晶体管TFT和TFT'的栅电极G和G'可以分别用作存储电容器Cst和Cst'的第一存储电容器板CE1和CE1'。
存储电容器Cst和Cst'的第二存储电容器板CE2和CE2'分别与存储电容器Cst和Cst'的第一存储电容器板CE1和CE1'叠置，且第二栅极绝缘层113在它们之间。在这种情况下，第二栅极绝缘层113可以用作存储电容器Cst和Cst'的介电层。第二存储电容器板CE2和CE2'可以包括包含钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料。第二存储电容器板CE2和CE2'可以具有包括上述材料中的一种或更多种的单层结构或多层结构。作为示例，第二存储电容器板CE2和CE2'可以包括单个Mo层或Mo/Al/Mo的多层。
尽管附图示出了存储电容器Cst和Cst'与薄膜晶体管TFT和TFT'叠置，但是本公开不限于此。例如，在一些实施例中，存储电容器Cst和Cst'可以不与薄膜晶体管TFT和TFT'叠置。因此，如本领域普通技术人员将理解的是，可以进行各种合适的修改。
层间绝缘层115可以设置为覆盖存储电容器Cst和Cst'的第二存储电容器板CE2和CE2'。层间绝缘层115可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。氧化锌(ZnOx)可以是ZnO和/或ZnO2。
源电极S和S'以及漏电极D和D'可以布置在层间绝缘层115上。源电极S和S'以及漏电极D和D'可以包括包含钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料。源电极S和S'以及漏电极D和D'可以具有包括上述材料中的一种或更多种的单层结构或者多层结构。作为示例，源电极S和S'以及漏电极D和D'可以具有Ti/Al/Ti的多层结构。
平坦化层可以布置在源电极S和S'以及漏电极D和D'上。在这种情况下，可以设置至少一个平坦化层。在下文中，为了便于描述，更详细地描述其中平坦化层包括第一平坦化层117和第二平坦化层118的实施例。
布置了第一平坦化层117和第二平坦化层118。有机发光二极管OLED可以布置在第二平坦化层118的像素区域上。在一些实施例中，可以省略第二平坦化层118。
第一平坦化层117和第二平坦化层118可以具有平坦或基本平坦的顶表面，使得像素电极310可以形成为平坦或基本平坦的。第一平坦化层117和第二平坦化层118可以包括包含有机材料层的单层结构或多层结构。第一平坦化层117和第二平坦化层118可以包括通用聚合物(例如诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其混合物。第一平坦化层117和第二平坦化层118可以包括无机材料。第一平坦化层117和第二平坦化层118可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。氧化锌(ZnOx)可以是ZnO和/或ZnO2。在第一平坦化层117和第二平坦化层118包括无机材料的情况下，可以根据情况按需要或期望来执行化学平坦化抛光。第一平坦化层117可以包括有机材料和无机材料两者。
在基底100的显示区域DA处(例如，中或上)，有机发光二极管OLED布置在第二平坦化层118上。有机发光二极管OLED包括像素电极310、中间层320和对电极330。中间层320包括有机发射层。
第一平坦化层117和第二平坦化层118可以包括过孔。过孔暴露薄膜晶体管TFT的源电极S和漏电极D中的一个。像素电极310通过经由过孔接触源电极S和漏电极D中的一个来电连接到薄膜晶体管TFT。
像素电极310可以是透明电极或半透明电极或者反射电极。在实施例中，像素电极310可以包括反射层以及在反射层上的透明电极层或半透明电极层。反射层可以包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr和其化合物中的至少一种。透明电极层或半透明电极层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的至少一种。在实施例中，像素电极310可以具有ITO/Ag/ITO的堆叠结构。
像素限定层119可以布置在第二平坦化层118上。像素限定层119可以通过在显示区域DA处(例如，中或上)包括与每个像素电极310对应的开口OP来限定像素P的发射区域。开口OP暴露像素电极310的至少中心部分。此外，像素限定层119可以通过增大像素电极310的边缘与在像素电极310之上的对电极330之间的距离来防止或者基本防止在像素电极310的边缘处发生电弧等。可以通过使用有机绝缘材料(例如诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、HMDSO和/或酚醛树脂)通过旋涂等来形成像素限定层119。
像素P(或者换言之，像素P的发射区域)可以通过像素限定层119的开口OP限定。换言之，像素P的边缘可以表示像素限定层119的开口OP的边缘。此外，像素限定层119的开口OP的边缘可以表示像素电极310被开口OP暴露的边界。
有机发光二极管OLED的中间层320可以包括有机发射层321、第一公共层322和第二公共层323。第一公共层322和第二公共层323布置在有机发射层321下和上。
有机发射层321可以包括包含发射红光、绿光、蓝光或白光的荧光材料或者磷光材料的有机材料。有机发射层321可以包括低分子量有机材料或聚合物有机材料。
第一公共层322可以包括空穴注入层(HIL)和/或空穴传输层(HTL)。第二公共层323可以包括电子传输层(ETL)和/或电子注入层(EIL)。
中间层320可以布置为与多个像素电极310中的每个对应。然而，本公开不限于此。中间层320可以包括在多个像素电极310之上设置为一体的层，例如诸如第一公共层322和/或第二公共层323。因此，如本领域普通技术人员将理解的是，可以进行各种合适的修改。然而，本公开不限于此，并且可以省略第一公共层322和/或第二公共层323。
对电极330可以是透明电极或反射电极。在实施例中，对电极330可以是透明电极或半透明电极，并且可以包括包含Li、Ca、LiF、Al、Ag、Mg和/或其化合物的具有逸出功的金属薄膜，或者具有例如LiF/Ca或LiF/Al的多层结构的材料。此外，包括ITO、IZO、ZnO或In2O3的透明导电氧化物(TCO)层可以进一步布置在金属薄膜上。对电极330布置为遍及显示区域DA和第一非显示区域NDA1，并且布置在中间层320和像素限定层119上。对电极330可以遍及多个有机发光二极管OLED形成为一体，以对应于多个像素电极310。
在像素电极310设置为反射电极并且对电极330设置为透明电极的情况下，从中间层320发射的光朝向对电极330发射，因此显示设备1可以是顶发射显示设备。在像素电极310是透明电极或半透明电极并且对电极330是反射电极的情况下，从中间层320发射的光朝向基底100发射，因此显示设备1可以是底发射显示设备。然而，本公开不限于此。例如，根据一些实施例的显示设备1可以是在朝向顶部和底部的两个方向上发射光的双发射显示设备。
与像素P不同，布置在基底100的第一非显示区域NDA1处(例如，中或上)的虚设像素Pd不包括像素电极。像素限定层119可以不包括与虚设像素Pd对应的开口。换言之，像素限定层119可以具有与虚设像素Pd对应的平坦或基本平坦的顶表面。这是因为像素限定层119包括有机材料，并且可以通过曝光和硬化形成，因此不会促进图案密度的不均匀。
在虚设像素Pd的区域处(例如，中或上)，中间层320可以布置在像素限定层119上。即使布置了中间层320，虚设像素Pd也不包括像素电极，因此，在虚设像素Pd处不发生来自中间层320的光发射。
与布置在像素P的区域处(例如，中或上)的中间层320的有机发射层321、第一公共层322和第二公共层323相似，尽管图6A示出了中间层320的有机发射层321、第一公共层322和第二公共层323中的全部布置在虚设像素Pd的区域处(例如，中或上)，但是本公开不限于此。
例如，如图6B中所示，有机发射层321、第一公共层322和第二公共层323可以布置在像素P的区域处(例如，中或上)。相比之下，中间层320的仅第一公共层322和第二公共层323可以布置在虚设像素Pd的区域处(例如，中或上)而没有有机发射层321。在这种情况下，在虚设像素Pd的区域处(例如，中或上)，第一公共层322可以接触(例如，可以直接接触)第二公共层323。
作为另一示例，如图6C中所示，中间层320可以布置在像素P的区域处(例如，中或上)，而中间层320可以不布置在虚设像素Pd的区域处(例如，中或上)。在这种情况下，在虚设像素Pd的区域处(例如，中或上)，对电极330可以接触(例如，可以直接接触)像素限定层119的顶表面。因此，如本领域普通技术人员将理解的是，可以进行各种合适的修改。
尽管图6A至图6C示出了对电极330公共地布置为使得对电极330也布置在虚设像素Pd的区域处(例如，中或上)，但是本公开不限于此。作为示例，如图6D中所示，对电极330可以不布置为与虚设像素Pd对应。在这种情况下，如图6D中所示，导电层310'以及中间层320的有机发射层321、第一公共层322和第二公共层323可以布置在虚设像素Pd处(例如，中或上)。导电层310'可以布置在与像素电极310的层相同的层处(例如，中或上)，并且可以包括与像素电极310的材料相同或基本相同的材料。然而，本公开不限于此。例如，在一些实施例中，可以从虚设像素Pd的区域中省略导电层310'、有机发射层321、第一公共层322和第二公共层323中的至少一个。
因为可以通过开口掩模遍及整个显示面板10形成对电极330，所以在形成对电极330的工艺中可以期望对电极330布置为与像素P和虚设像素Pd对应。
盖层340可以布置在对电极330上。盖层340具有比对电极330的折射率低的折射率。盖层340可以通过降低从包括有机发射层321的中间层320生成的光被全反射并因此而不发射到外部的比率来改善光效率。
作为示例，盖层340可以包括有机材料，诸如聚(3,4-乙撑二氧噻吩)(PEDOT)、4,4'-双[N-(3-甲基苯基)-N-苯基氨基]联苯(TPD)、4,4',4”-三[(3-甲基苯基)苯基氨基]三苯胺(m-MTDATA)、1,3,5-三[N,N-双(2-甲基苯基)-氨基]-苯(o-MTDAB)、1,3,5-三[N,N-双(3-甲基苯基)-氨基]-苯(m-MTDAT)、1,3,5-三[N,N-双(4-甲基苯基)-氨基]-苯(p-MTDAB)、4,4'-双[N,N-双(3-甲基苯基)-氨基]-二苯基甲烷(BPPM)、4,4'-二咔唑基-1,1'-联苯(CBP)、4,4',4”-三(N-咔唑基)三苯胺(TCTA)、2,2',2”-(1,3,5-苯甲三基)三-[1-苯基-1H-苯并咪唑](TPBI)和/或3-(4-联苯基)-4-苯基-5-叔丁基苯基-1,2,4-三唑(TAZ)。
此外，盖层340可以包括无机材料，例如诸如氧化锌、氧化钛、氧化锆、氮化硅、氧化铌、氧化钽、氧化锡、氧化镍、氮化铟和/或氮化镓。盖层340的材料不限于此，并且可以包括各种合适的材料。
在一些实施例中，覆盖层可以布置在盖层340上。覆盖层保护有机发光二极管OLED免受在使用等离子体等的后续工艺期间可能发生的损坏。例如，覆盖层可以包括氟化锂(LiF)。
图6E和图6F是根据一个或更多个实施例的像素P的剖视图。
参照图6E，像素P可以包括多个平坦化层。例如，如图6E中所示，在多个平坦化层包括第一平坦化层117和第二平坦化层118的情况下，连接金属CM可以布置在第一平坦化层117与第二平坦化层118之间。连接金属CM可以将有机发光二极管OLED的像素电极310连接到薄膜晶体管TFT。
参照图6F，在多个平坦化层包括第一平坦化层117、第二平坦化层118和第三平坦化层116的情况下，连接金属可以设置为多个。在这种情况下，多个连接金属可以包括第一连接金属CM和第二连接金属CM'。第一连接金属CM可以在第三平坦化层116与第一平坦化层117之间，第二连接金属CM'可以在第一平坦化层117与第二平坦化层118之间。在这种情况下，第一连接金属CM可以将薄膜晶体管TFT连接到第二连接金属CM'，并且第二连接金属CM'可以将第一连接金属CM连接到像素电极310。
图7A和图7B是根据一个或更多个实施例的显示面板10的像素P的等效电路图。
参照图7A，每个像素P包括像素电路PC和连接到像素电路PC的有机发光二极管OLED。像素电路PC可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2和存储电容器Cst。
开关薄膜晶体管T2连接到扫描线SL和数据线DL，并且根据从扫描线SL输入的开关电压将从数据线DL输入的数据电压传输到驱动薄膜晶体管T1。存储电容器Cst连接到开关薄膜晶体管T2和驱动电压线PL，并且存储与从开关薄膜晶体管T2传输的电压和通过驱动电压线PL供应的驱动电压ELVDD之间的差对应的电压。
驱动薄膜晶体管T1连接到驱动电压线PL和存储电容器Cst，并且可以根据存储在存储电容器Cst中的电压来控制从驱动电压线PL流过有机发光二极管OLED的驱动电流。有机发光二极管OLED可以根据驱动电流来发射具有期望亮度(例如，预定亮度或预设亮度)的光。有机发光二极管OLED的对电极(例如，阴极)可以接收共电压ELVSS。
尽管图7A示出了像素电路PC包括两个薄膜晶体管和一个存储电容器，但是本公开不限于此。薄膜晶体管的数量和存储电容器的数量可以根据像素电路PC的设计而进行各种修改。
参照图7B，像素电路PC可以包括多个薄膜晶体管和存储电容器Cst。薄膜晶体管和存储电容器Cst可以连接到信号线(或者换言之，连接到扫描线SL、前一扫描线SIL、发射控制线EL和数据线DL)、初始化电压线VL和驱动电压线PL。
尽管图7B示出了每个像素P连接到信号线(或者换言之，连接到扫描线SL、前一扫描线SIL、发射控制线EL和数据线DL)、初始化电压线VL和驱动电压线PL，但是本公开不限于此。在另一实施例中，信号线(例如，扫描线SL、前一扫描线SIL、发射控制线EL和/或数据线DL)、初始化电压线VL和驱动电压线PL中的至少一条可以被相邻的像素P共享(例如，被邻近的像素P共享)。
多个薄膜晶体管可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7。
信号线包括扫描线SL、前一扫描线SIL、发射控制线EL和数据线DL。扫描线SL将扫描信号Sn传输到开关薄膜晶体管T2和补偿薄膜晶体管T3。前一扫描线SIL将前一扫描信号Sn-1传输到第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7。发射控制线EL将发射控制信号En传输到操作控制薄膜晶体管T5和发射控制薄膜晶体管T6。数据线DL与扫描线SL交叉，并且传输数据信号Dm。驱动电压线PL将驱动电压ELVDD传输到驱动薄膜晶体管T1，并且初始化电压线VL传输使驱动薄膜晶体管T1和有机发光二极管OLED的像素电极初始化的初始化电压Vint。
驱动薄膜晶体管T1的驱动栅电极G1连接到存储电容器Cst的第一存储电容器板CE1。驱动薄膜晶体管T1的驱动源电极S1通过操作控制薄膜晶体管T5连接到驱动电压线PL。驱动薄膜晶体管T1的驱动漏电极D1通过发射控制薄膜晶体管T6电连接到有机发光二极管OLED的像素电极。驱动薄膜晶体管T1根据开关薄膜晶体管T2的开关操作来接收数据信号Dm，并且将驱动电流IOLED供应到有机发光二极管OLED。
开关薄膜晶体管T2的开关栅电极G2连接到扫描线SL，开关薄膜晶体管T2的开关源电极S2连接到数据线DL。开关薄膜晶体管T2的开关漏电极D2连接到驱动薄膜晶体管T1的驱动源电极S1，并且通过操作控制薄膜晶体管T5连接到驱动电压线PL。开关薄膜晶体管T2根据通过扫描线SL传输的扫描信号Sn而导通，并且执行开关操作，以将通过数据线DL传输的数据信号Dm传输到驱动薄膜晶体管T1的驱动源电极S1。
补偿薄膜晶体管T3的补偿栅电极G3连接到扫描线SL。补偿薄膜晶体管T3的补偿源电极S3连接到驱动薄膜晶体管T1的驱动漏电极D1，并且通过发射控制薄膜晶体管T6连接到有机发光二极管OLED的像素电极。补偿薄膜晶体管T3的补偿漏电极D3连接到存储电容器Cst的第一存储电容器板CE1、第一初始化薄膜晶体管T4的第一初始化漏电极D4和驱动薄膜晶体管T1的驱动栅电极G1。补偿薄膜晶体管T3根据通过扫描线SL传输的扫描信号Sn而导通，并且通过将驱动薄膜晶体管T1的驱动栅电极G1电连接到驱动漏电极D1来二极管连接驱动薄膜晶体管T1。
第一初始化薄膜晶体管T4的第一初始化栅电极G4连接到前一扫描线SIL。第一初始化薄膜晶体管T4的第一初始化源电极S4连接到第二初始化薄膜晶体管T7的第二初始化漏电极D7并连接到初始化电压线VL。第一初始化薄膜晶体管T4的第一初始化漏电极D4连接到存储电容器Cst的第一存储电容器板CE1、补偿薄膜晶体管T3的补偿漏电极D3和驱动薄膜晶体管T1的驱动栅电极G1。第一初始化薄膜晶体管T4根据通过前一扫描线SIL传输的前一扫描信号Sn-1而导通，并且通过将初始化电压Vint传输到驱动薄膜晶体管T1的驱动栅电极G1来执行使驱动薄膜晶体管T1的驱动栅电极G1的电压初始化的初始化操作。
操作控制薄膜晶体管T5的操作控制栅电极G5连接到发射控制线EL，操作控制薄膜晶体管T5的操作控制源电极S5连接到驱动电压线PL。操作控制薄膜晶体管T5的操作控制漏电极D5连接到驱动薄膜晶体管T1的驱动源电极S1并连接到开关薄膜晶体管T2的开关漏电极D2。
发射控制薄膜晶体管T6的发射控制栅电极G6连接到发射控制线EL。发射控制薄膜晶体管T6的发射控制源电极S6连接到驱动薄膜晶体管T1的驱动漏电极D1并连接到补偿薄膜晶体管T3的补偿源电极S3。发射控制薄膜晶体管T6的发射控制漏电极D6电连接到第二初始化薄膜晶体管T7的第二初始化源电极S7并连接到有机发光二极管OLED的像素电极。
操作控制薄膜晶体管T5和发射控制薄膜晶体管T6根据通过发射控制线EL传输的发射控制信号En而同步(例如，同时)导通。当操作控制薄膜晶体管T5和发射控制薄膜晶体管T6导通时，驱动电压ELVDD传输到有机发光二极管OLED，并且驱动电流IOLED流过有机发光二极管OLED。
第二初始化薄膜晶体管T7的第二初始化栅电极G7连接到前一扫描线SIL。第二初始化薄膜晶体管T7的第二初始化源电极S7连接到发射控制薄膜晶体管T6的发射控制漏电极D6，并且连接到有机发光二极管OLED的像素电极。第二初始化薄膜晶体管T7的第二初始化漏电极D7连接到第一初始化薄膜晶体管T4的第一初始化源电极S4并连接到初始化电压线VL。第二初始化薄膜晶体管T7根据通过前一扫描线SIL传输的前一扫描信号Sn-1而导通，以使有机发光二极管OLED的像素电极初始化。
尽管图7B示出了第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7连接到前一扫描线SIL的情况，但是本公开不限于此。例如，在另一实施例中，第一初始化薄膜晶体管T4可以连接到前一扫描线SIL并且根据前一扫描信号Sn-1驱动，而第二初始化薄膜晶体管T7可以连接到单独的信号线(例如，后一扫描线)并且根据通过单独的信号线(例如，后一扫描线)传输的信号驱动。
存储电容器Cst的第二存储电容器板CE2连接到驱动电压线PL，有机发光二极管OLED的对电极连接到共电压ELVSS。因此，有机发光二极管OLED可以通过从驱动薄膜晶体管T1接收驱动电流IOLED并发光来显示图像。
尽管图7B示出了补偿薄膜晶体管T3和第一初始化薄膜晶体管T4均具有双栅电极，但是本公开不限于此，并且在一些实施例中，补偿薄膜晶体管T3和第一初始化薄膜晶体管T4中的至少一者(或者两者)可以包括一个栅电极。
图7A和图7B中所示的像素P的像素电路PC可应用于虚设像素Pd的辅助像素电路PC'。换言之，虚设像素Pd的辅助像素电路PC'可以具有与图7A或图7B中所示的像素电路PC的电路结构相同或基本相同的电路结构，因此，可以不重复其冗余描述。
图8是根据实施例的像素电路PC的平面布置图。
参照图8，驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7沿着半导体层1130布置。半导体层1130布置在其上形成有包括无机绝缘材料的缓冲层111的基底100之上。
半导体层1130的部分区域对应于驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层。换言之，驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层彼此连接，并且弯曲为各种合适的形状。
半导体层1130包括沟道区、源区和漏区，源区和漏区分别在沟道区的两个相对侧上。源区和漏区可以被分别理解为对应的薄膜晶体管的源电极和漏电极。在下文中，源区和漏区分别由源电极和漏电极表示。
驱动薄膜晶体管T1包括驱动栅电极G1、驱动源电极S1和驱动漏电极D1。驱动栅电极G1可以与驱动沟道区叠置，并且驱动源电极S1和驱动漏电极D1可以分别在驱动沟道区的两个相对侧处(例如，中或上)。与驱动栅电极G1叠置的驱动沟道区可以通过具有弯曲形状(例如诸如欧米伽(omega)形状)而在窄空间内(例如，在窄空间内部)形成长沟道长度。在驱动沟道区的长度长的情况下，栅极电压的驱动范围变宽，并且可以更精细地控制从有机发光二极管OLED发射的光的灰度(例如，灰度级)，因此可以改善显示质量。
开关薄膜晶体管T2包括开关栅电极G2、开关源电极S2和开关漏电极D2。开关栅电极G2可以与开关沟道区叠置，开关源电极S2和开关漏电极D2可以分别在开关沟道区的两个相对侧处(例如，中或上)。开关漏电极D2可以连接到驱动源电极S1。
补偿薄膜晶体管T3可以是双薄膜晶体管，并且可以包括补偿栅电极G3、补偿源电极S3和补偿漏电极D3。补偿栅电极G3可以与两个补偿沟道区叠置，补偿源电极S3和补偿漏电极D3可以分别在补偿沟道区的两个相对侧处(例如，中或上)。补偿薄膜晶体管T3可以通过下面更详细地描述的节点连接线1174连接到驱动薄膜晶体管T1的栅电极G1。
第一初始化薄膜晶体管T4可以是双薄膜晶体管，并且可以包括第一初始化栅电极G4、第一初始化源电极S4和第一初始化漏电极D4。第一初始化栅电极G4可以与两个第一初始化沟道区叠置，第一初始化源电极S4和第一初始化漏电极D4可以分别在第一初始化沟道区的两个相对侧处(例如，中或上)。
操作控制薄膜晶体管T5包括操作控制栅电极G5、操作控制源电极S5和操作控制漏电极D5。操作控制栅电极G5可以与操作控制沟道区叠置，操作控制源电极S5和操作控制漏电极D5可以分别在操作控制沟道区的两个相对侧处(例如，中或上)。操作控制漏电极D5可以连接到驱动源电极S1。
发射控制薄膜晶体管T6可以包括发射控制栅电极G6、发射控制源电极S6和发射控制漏电极D6。发射控制栅电极G6可以与发射控制沟道区叠置，发射控制源电极S6和发射控制漏电极D6可以分别在发射控制沟道区的两个相对侧处(例如，中或上)。发射控制源电极S6可以连接到驱动漏电极D1。
第二初始化薄膜晶体管T7可以包括第二初始化栅电极G7、第二初始化源电极S7和第二初始化漏电极D7。第二初始化栅电极G7可以与第二初始化沟道区叠置，第二初始化源电极S7和第二初始化漏电极D7可以分别在第二初始化沟道区的两个相对侧处(例如，中或上)。
上述薄膜晶体管可以连接到信号线(或者换言之，扫描线SL、前一扫描线SIL、发射控制线EL和数据线DL)、初始化电压线VL和驱动电压线PL。
扫描线SL、前一扫描线SIL、发射控制线EL和驱动栅电极G1可以布置在半导体层1130之上，且(多个)绝缘层在它们之间。
扫描线SL可以在第一方向上延伸。扫描线SL的区域可以对应于开关栅电极G2和补偿栅电极G3。作为示例，扫描线SL的与开关薄膜晶体管T2和补偿薄膜晶体管T3的沟道区叠置的区域可以分别为开关栅电极G2和补偿栅电极G3。
前一扫描线SIL可以在第一方向上延伸，并且可以分别对应于第一初始化栅电极G4和第二初始化栅电极G7。作为示例，前一扫描线SIL的与第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7的沟道区叠置的区域可以分别为第一初始化栅电极G4和第二初始化栅电极G7。
发射控制线EL可以在第一方向上延伸。发射控制线EL的区域可以分别对应于操作控制栅电极G5和发射控制栅电极G6。作为示例，发射控制线EL的与操作控制薄膜晶体管T5和发射控制薄膜晶体管T6的沟道区叠置的区域可以分别为操作控制栅电极G5和发射控制栅电极G6。
驱动栅电极G1是浮置电极，并且可以连接到节点连接线1174和补偿薄膜晶体管T3。
电极电压线HL可以布置在扫描线SL、前一扫描线SIL、发射控制线EL和驱动栅电极G1之上，且(多个)绝缘层在它们之间。
电极电压线HL可以在第一方向上延伸，以与数据线DL和驱动电压线PL交叉。电极电压线HL的一部分可以覆盖驱动栅电极G1的至少一部分，并且可以与驱动栅电极G1协同构成存储电容器Cst。作为示例，驱动栅电极G1用作存储电容器Cst的第一存储电容器板CE1，电极电压线HL的一部分可以用作存储电容器Cst的第二存储电容器板CE2。
存储电容器Cst的第二存储电容器板CE2电连接到驱动电压线PL。例如，电极电压线HL可以通过接触孔CNT连接到布置在电极电压线HL之上的驱动电压线PL。因此，电极电压线HL可以具有与驱动电压线PL的电压电平相同或基本相同的电压电平(例如，恒定或基本恒定的电压)。作为示例，电极电压线HL可以具有约+5V的恒定或基本恒定的电压。电极电压线HL可以被理解为横向驱动电压线。
驱动电压线PL在第二方向上延伸，而电连接到驱动电压线PL的电极电压线HL在与第二方向交叉的第一方向上延伸，因此，多条驱动电压线PL和电极电压线HL在显示区域DA处(例如，中或上)可以构成(例如，可以形成)网格结构。
在本实施例中，电极电压线HL可以布置在与驱动电压线PL的层不同的层处(例如，中或上)，并且电极电压线HL的电阻(例如，预定电阻或特定电阻)可以比驱动电压线PL的电阻(例如，预定电阻或特定电阻)大。
数据线DL、驱动电压线PL、初始化连接线1173和节点连接线1174可以布置在电极电压线HL之上，且(多个)绝缘层在它们之间。
数据线DL可以在第二方向上延伸，并且可以通过接触孔1154连接到开关薄膜晶体管T2的开关源电极S2。数据线DL的一部分可以被理解为开关源电极S2。
驱动电压线PL在第二方向上延伸，并且通过如上所述的接触孔CNT连接到电极电压线HL。此外，驱动电压线PL可以通过接触孔1155连接到操作控制薄膜晶体管T5。驱动电压线PL可以通过接触孔1155连接到操作控制源电极S5。
初始化连接线1173的一端通过接触孔1152连接到第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7，而初始化连接线1173的另一端(例如，相对端)可以通过接触孔1151连接到初始化电压线VL。
节点连接线1174的一端可以通过接触孔1156连接到补偿漏电极D3，而节点连接线1174的另一端(例如，相对端)可以通过接触孔1157连接到驱动栅电极G1。
初始化电压线VL可以布置在数据线DL、驱动电压线PL、初始化连接线1173和节点连接线1174之上。
初始化电压线VL在第一方向上延伸。初始化电压线VL可以通过初始化连接线1173连接到第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7。初始化电压线VL可以具有恒定或基本恒定的电压(例如，-2V等)。
初始化电压线VL可以布置在与第二存储电容器板CE2的层(或者换言之，与电极电压线HL的层)相同的层处(例如，中或上)。初始化电压线VL可以包括与第二存储电容器板CE2的材料相同或基本相同的材料。有机发光二极管OLED的像素电极可以在显示区域DA处(例如，中或上)连接到发射控制薄膜晶体管T6。像素电极可以通过接触孔1163连接到连接金属1175，并且连接金属1175可以通过接触孔1153连接到发射控制漏电极D6。
图9是根据实施例的辅助像素Pd的等效电路图。图10是图9中所示的辅助像素电路PC'的平面图。图11是沿着图10的线C-C'截取的剖视图。
参照图9和图10，辅助像素电路PC'可以与参照图8描述的像素电路PC几乎相同(例如，可以与参照图8描述的像素电路PC基本相同或相似)。因此，与图8中所示的像素电路PC的附图标记相同的附图标记用于表示图9和图10中的相同或基本相同的元件，并且可以不重复其冗余描述。
第三发射控制线ELc和驱动电压线PL可以布置在彼此不同的层处(例如，中或上)。作为示例，第三发射控制线ELc可以布置在第一栅极绝缘层112、第二栅极绝缘层113和/或层间绝缘层115上，并且驱动电压线PL可以布置在层间绝缘层115、第一平坦化层117、第二平坦化层118或像素限定层119上。在这种情况下，因为平坦化层包括多个平坦化层，所以驱动电压线PL可以布置在多个平坦化层之间。在下文中，为了便于描述，主要更详细地描述第三发射控制线ELc布置在第一栅极绝缘层112上并且驱动电压线PL布置在层间绝缘层115上的情况。
辅助像素电路PC'的第三发射控制线ELc可以通过接触孔CNT1连接到驱动电压线PL。在实施例中，如图11中所示，第三发射控制线ELc可以布置在第一栅极绝缘层112上，并且驱动电压线PL可以布置在层间绝缘层115上。在这种情况下，接触孔CNT1可以形成在层间绝缘层115和第二栅极绝缘层113中(例如，可以形成为穿透层间绝缘层115和第二栅极绝缘层113)，以将驱动电压线PL连接到第三发射控制线ELc。
在如上所述地形成第三发射控制线ELc和驱动电压线PL的情况下，驱动电压ELVDD可以通过第三发射控制线ELc施加。在这种情况下，因为连接到第三发射控制线ELc的操作控制薄膜晶体管T5截止，所以不会有由于第三发射控制线ELc和另一布线的布置而发生的寄生电容的影响。在这种情况下，操作控制薄膜晶体管T5可以是P型晶体管。
换言之，在本示例中，操作控制薄膜晶体管T5可以始终保持或者基本保持截止状态，以防止(例如，停止)辅助像素电路PC'的操作。可以防止异常信号通过将辅助像素电路PC'连接到像素电路PC的数据线DL、扫描线SL等传输到像素电路PC。
在辅助像素电路PC'具有与图7B和图8中所示的像素电路PC的像素电路结构相同或基本相同的像素电路结构的情况下，第三发射控制线ELc会发生不期望的信号。作为示例，当诸如电压等的信号由于与第三发射控制线ELc不同的布线(例如诸如外部静电放电等)而施加到第三发射控制线ELc时，操作控制薄膜晶体管T5会导通。由于操作控制薄膜晶体管T5的操作，来自辅助像素电路PC'外部的不期望的信号会根据其它薄膜晶体管的操作而传输到第一非显示区域NDA1外部的像素电路PC。在这种情况下，所述信号会与实际施加到像素电路PC的信号混合而导致像素电路PC的故障。因此，像素电路PC会或者不会根据实际施加的信号而发光，会相反地操作，或者会发射与对应于实际施加的信号的颜色不同的颜色的光。
因此，根据本公开的实施例，辅助像素电路PC'的操作控制薄膜晶体管T5可以始终截止。
因此，在显示设备1包括第一非显示区域NDA1的情况下，即使信号可能通过布置在第一非显示区域NDA1处(例如，中或上)的虚设像素Pd传输到像素P，也可以防止或者基本防止信号在每个驱动电路中变化。
此外，显示设备1可以预先防止或者基本防止故障信号，由于第三发射控制线ELc和另一条线(或布线)的布置而从第三发射控制线ELc发生所述故障信号。
图12A是根据另一实施例的辅助像素电路PC'的一部分的平面布置图。图12B是沿着图12A的线E-E'截取的剖视图。
参照图12A和图12B，驱动电压线PL和辅助像素电路PC'的第三发射控制线ELc可以在图8中所示的像素电路PC的布置有接触孔1155的部分处(例如，中或上)彼此连接。
在这种情况下，辅助像素电路PC'的操作控制薄膜晶体管T5的操作控制源电极S5可以不与驱动电压线PL叠置，并且操作控制薄膜晶体管T5的操作控制源电极S5可以电连接到驱动电压线PL。在另一实施例中，辅助像素电路PC'的操作控制薄膜晶体管T5的操作控制源电极S5可以与驱动电压线PL至少部分地叠置，但是可以不与下面更详细地描述的突起ELc-1叠置。在另一实施例中，例如，如图12A和图12B中所示，辅助像素电路PC'的操作控制薄膜晶体管T5的操作控制源电极S5、驱动电压线PL和下面更详细地描述的突起ELc-1可以至少部分地彼此叠置。在这种情况下，辅助像素电路PC'的操作控制薄膜晶体管T5的操作控制源电极S5、驱动电压线PL和突起ELc-1可以布置在不同的层处(例如，中或上)，以彼此间隔开。在下文中，为了便于描述，主要更详细地描述辅助像素电路PC'的操作控制薄膜晶体管T5的操作控制源电极S5、驱动电压线PL和下面更详细地描述的突起ELc-1至少部分地彼此叠置的情况。
辅助像素电路PC'的操作控制薄膜晶体管T5的操作控制源电极S5可以布置在缓冲层111上。突起ELc-1可以布置在第一栅极绝缘层112上。驱动电压线PL可以布置在层间绝缘层115上。辅助像素电路PC'的操作控制薄膜晶体管T5的操作控制源电极S5可以通过第一栅极绝缘层112与突起ELc-1间隔开。突起ELc-1可以通过第二栅极绝缘层113和层间绝缘层115与驱动电压线PL间隔开。突起ELc-1、驱动电压线PL和操作控制薄膜晶体管T5的操作控制源电极S5可以通过接触孔CNT1彼此连接。
第三发射控制线ELc可以包括突起ELc-1。突起ELc-1可以从第三发射控制线ELc的外表面突出，以与第三发射控制线ELc的长度方向形成角度(例如，预定角度或预设角度)。突起ELc-1可以在平面图(例如，从垂直于或者基本垂直于其顶表面的方向的视图)中与驱动电压线PL和操作控制薄膜晶体管T5的操作控制源电极S5至少部分地叠置。
突起ELc-1可以通过接触孔CNT1连接到驱动电压线PL。在这种情况下，如图12B中所示，接触孔CNT1可以穿过(例如，可以穿透)布置在突起ELc-1与操作控制薄膜晶体管T5的操作控制源电极S5之间的各个层。在这种情况下，接触孔CNT1可以穿过突起ELc-1。
如上所述，在驱动电压线PL连接到第三发射控制线ELc的情况下，当驱动电压ELVDD施加到辅助像素电路PC'的操作控制薄膜晶体管T5时，操作控制薄膜晶体管T5可以截止。
此外，在本实施例中，不仅操作控制薄膜晶体管T5截止，而且操作控制薄膜晶体管T5还连接到驱动电压线PL，因此，可以阻断或者基本阻断可能发生的故障信号从第三发射控制线ELc到数据线DL的传输。
因此，在显示设备1包括第一非显示区域NDA1的情况下，每个驱动电路单元可以防止或者基本防止通过布置在第一非显示区域NDA1处(例如，中或上)的虚设像素Pd传输到像素P的信号变化。
图13A是根据另一实施例的辅助像素电路PC'的一部分的平面布置图。图13B是沿着图13A的线E-E'截取的剖视图。
参照图13A和图13B，辅助像素电路PC'的驱动电压线PL可以在布置有图8中所示的像素电路PC的接触孔1155的部分处(例如，中或上)连接到第三发射控制线ELc。
如图13A和图13B中所示，辅助像素电路PC'的操作控制薄膜晶体管T5的操作控制源电极S5、驱动电压线PL和下面更详细地描述的突起ELc-1可以至少部分地彼此叠置。在这种情况下，辅助像素电路PC'的操作控制薄膜晶体管T5的操作控制源电极S5、驱动电压线PL和突起ELc-1可以布置在不同的层处(例如，中或上)，以彼此间隔开。
在这种情况下，辅助像素电路PC'的操作控制薄膜晶体管T5的操作控制源电极S5可以布置在缓冲层111上。突起ELc-1可以布置在第一栅极绝缘层112上。驱动电压线PL可以布置在层间绝缘层115上。在这种情况下，辅助像素电路PC'的操作控制薄膜晶体管T5的操作控制源电极S5可以通过第一栅极绝缘层112与突起ELc-1间隔开。突起ELc-1可以通过第二栅极绝缘层113和层间绝缘层115与驱动电压线PL间隔开。突起ELc-1、操作控制薄膜晶体管T5的操作控制源电极S5和驱动电压线PL可以通过接触孔CNT1彼此连接。
第三发射控制线ELc可以包括突起ELc-1。突起ELc-1可以从第三发射控制线ELc的外表面突出，以与第三发射控制线ELc的长度方向形成角度(例如，预定角度或预设角度)。突起ELc-1可以在平面图中与驱动电压线PL至少部分地叠置。
操作控制薄膜晶体管T5的操作控制源电极S5可以部分地弯曲，并且操作控制薄膜晶体管T5的操作控制源电极S5的弯曲部分可以布置在驱动电压线PL和突起ELc-1的底表面下(例如，下面)。
突起ELc-1可以通过接触孔CNT1连接到驱动电压线PL和操作控制薄膜晶体管T5的操作控制源电极S5。在这种情况下，如图13B中所示，接触孔CNT1可以穿过布置在突起ELc-1与驱动电压线PL之间的各个层以及布置在驱动电压线PL与操作控制薄膜晶体管T5的操作控制源电极S5之间的层。在这种情况下，接触孔CNT1可以布置在突起ELc-1和操作控制薄膜晶体管T5的操作控制源电极S5的顶表面上。
如上所述，在驱动电压线PL连接到第三发射控制线ELc的情况下，当驱动电压ELVDD施加到辅助像素电路PC'的操作控制薄膜晶体管T5时，操作控制薄膜晶体管T5可以截止。
此外，在本实施例中，不仅操作控制薄膜晶体管T5截止，而且操作控制薄膜晶体管T5还连接到驱动电压线PL，因此，可以阻断或者基本阻断可能发生的故障信号从第三发射控制线ELc到数据线DL的传输。
因此，在显示设备1包括第一非显示区域NDA1的情况下，每个驱动电路单元可以防止或者基本防止通过布置在第一非显示区域NDA1处(例如，中或上)的虚设像素Pd传输到像素P的信号变化。
此外，显示设备1可以预先防止或者基本防止故障信号，由于第三发射控制线ELc和另一条线(或布线)的布置而从第三发射控制线ELc发生所述故障信号。
图14是根据另一实施例的辅助像素Pd的等效电路图。图15是图14中所示的辅助像素电路PC'的平面布置图。
参照图14和图15，辅助像素电路PC'可以使数据线DL与开关薄膜晶体管T2电绝缘(例如，见图14和图15中的CU)。在实施例中，数据线DL可以不连接到开关薄膜晶体管T2的开关源电极S2。在这种情况下，可以省略图8中所示的像素电路PC的接触孔1154。
数据线DL可以将多个辅助像素电路PC'中的一些连接到多个像素电路PC中的一些。换言之，数据线DL可以通过在基底100的长边延伸的方向上延伸(例如，通过在第二方向上延伸)而穿过显示区域DA和第一非显示区域NDA1。
在这种情况下，即使当从第三发射控制线ELc发生故障信号时，故障信号也不会传输到数据线DL。
更详细地，在从第三发射控制线ELc发生信号的情况下，即使当每个晶体管操作时，数据线DL也不会连接到辅助像素电路PC'的开关薄膜晶体管T2，因此，信号不会根据开关薄膜晶体管T2的操作传输到数据线DL。在这种情况下，通过数据线DL传输的信号(例如，数据信号)不会被干扰。
因此，在显示设备1包括第一非显示区域NDA1的情况下，可以防止或者基本防止通过布置在第一非显示区域NDA1处(例如，中或上)的虚设像素Pd传输到像素P的信号在每个驱动电路中变化。
此外，显示设备1可以预先防止或者基本防止故障信号，由于第三发射控制线ELc和另一条线(或布线)的布置而从第三发射控制线ELc发生所述故障信号。
图16是根据另一实施例的辅助像素电路PC'的平面布置图。
参照图16，与图10中所示的辅助像素电路PC'相似，辅助像素电路PC'可以将第三发射控制线ELc连接到驱动电压线PL。此外，与图15中所示的辅助像素电路PC'相似，开关薄膜晶体管T2的开关源电极S2可以与数据线DL电绝缘。
在这种情况下，驱动电压ELVDD施加到第三发射控制线ELc，因此，操作控制薄膜晶体管T5可以截止。此外，因为开关源电极S2不连接到数据线DL，所以即使操作控制薄膜晶体管T5操作，也可以防止或基本防止可能从虚设像素Pd发生的信号通过开关源电极S2传输到数据线DL。
因此，在显示设备1包括第一非显示区域NDA1的情况下，可以防止或者基本防止可能通过布置在第一非显示区域NDA1处(例如，中或上)的虚设像素Pd传输到像素P的信号在每个驱动电路中变化。
此外，显示设备1可以预先防止或者基本防止故障信号，由于第三发射控制线ELc和另一条线(或布线)的布置而从第三发射控制线ELc发生所述故障信号。
本公开不限于此。如图12A和图12B中所示，第三发射控制线ELc可以连接到驱动电压线PL。
在这种情况下，驱动电压线PL不连接到操作控制薄膜晶体管T5，因此，从第三发射控制线ELc发生的故障信号不会传输到数据线DL。
图17是根据另一实施例的辅助像素电路PC'的平面布置图。
参照图17，辅助像素电路PC'可以类似于图8中所示的像素电路PC。在这种情况下，开关薄膜晶体管T2可以包括彼此间隔开且彼此电绝缘的多个开关源电极S2-1和S2-2(例如，见图17中的CU-1)。作为示例，开关薄膜晶体管T2可以包括第一开关源电极S2-1和第二开关源电极S2-2。在这种情况下，第一开关源电极S2-1可以连接到驱动薄膜晶体管T1，并且通过操作控制薄膜晶体管T5连接到驱动电压线PL。第二开关源电极S2-2可以与第一开关源电极S2-1间隔开，与第一开关源电极S2-1电绝缘，并且通过接触孔1154连接到数据线DL。
在这种情况下，如参照图14和图15描述的，可以防止或者基本防止可能从第三发射控制线ELc发生的信号传输到数据线DL。
因此，在显示设备1包括第一非显示区域NDA1的情况下，可以防止或者基本防止可能通过布置在第一非显示区域NDA1处(例如，中或上)的虚设像素Pd传输到像素P的信号在每个驱动电路中变化。
此外，显示设备1可以预先防止或基本防止故障信号，故障信号由于第三发射控制线ELc和另一条线(或布线)的布置而从第三发射控制线ELc发生。
尽管图17示出了开关薄膜晶体管T2的开关源电极S2-1和S2-2具有断开的形状，但是本公开不限于此。例如，开关漏电极D2、驱动漏电极D1、驱动源电极S1、操作控制漏电极D5和操作控制源电极S5中的至少一个可以具有与图17中所示的开关源电极S2-1和S2-2相同或基本相同(或相似)的断开形状。
图18是根据另一实施例的辅助像素Pd的等效电路图。
参照图18，辅助像素电路PC'可以具有与图8中所示的像素电路PC的构造相同或基本相同的构造。在这种情况下，可以分开形成第三发射控制线ELc和驱动器电力线VGHL，然后可以将第三发射控制线ELc连接到驱动器电力线VGHL。换言之，第三发射控制线ELc和驱动器电力线VGHL可以布置在彼此相同的层处(例如，中或上)以彼此间隔开，并且可以通过单独的接触孔等彼此连接。在另一实施例中，第三发射控制线ELc和驱动器电力线VGHL可以布置在彼此不同的层处(例如，中或上)以彼此间隔开，并且第三发射控制线ELc与驱动器电力线VGHL之间的层可以通过单独的接触孔彼此连接。作为示例，驱动器电力线VGHL可以布置在与图12B或图13B中所示的驱动电压线PL的层相同的层处(例如，中或上)，并且驱动器电力线VGHL可以连接到第三发射控制线ELc。在另一实施例中，第三发射控制线ELc和驱动器电力线VGHL可以布置在彼此相同的层处(例如，中或上)，并且可以设置为一体。在下文中，为了便于描述，可以主要更详细地描述第三发射控制线ELc和驱动器电力线VGHL布置在彼此相同的层处(例如，中或上)并且设置为一体的情况。
在显示设备1的剖视图中，驱动器电力线VGHL可以布置在与驱动电压线PL的层不同的层处(例如，中或上)。作为示例，驱动器电力线VGHL可以布置在图12B和图13B中所示的缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一平坦化层117和第二平坦化层118中的一个上。在实施例中，在显示设备1的剖视图中，驱动器电力线VGHL可以布置在与驱动电压线PL的层相同的层处(例如，中或上)。在下文中，为了便于描述，可以更详细地主要描述驱动器电力线VGHL和驱动电压线PL布置在彼此不同的层处(例如，中或上)的情况。在这种情况下，驱动器电力线VGHL可以布置在与上述第三发射控制线ELc的层相同的层处(例如，中或上)。
驱动器电力线VGHL可以不连接到驱动电压线PL，并且可以连接到操作控制薄膜晶体管T5。在这种情况下，通过驱动器电力线VGHL施加发射控制电压VGH，并且因为发射控制电压VGH可以具有高电压，所以操作控制薄膜晶体管T5可以截止。
因此，辅助像素电路PC'不会生成单独的信号，因此外部像素电路不会通过数据线DL发生故障。
此外，在这种情况下，驱动器电力线VGHL可以具有与如图10或图12A中所示的第三发射控制线ELc的形状相同或基本相同的形状。在这种情况下，当驱动器电力线VGHL布置在与第三发射控制线ELc的层相同的层处(例如，中或上)时，驱动器电力线VGHL可以通过接触孔连接到驱动电压线PL。另一方面，在驱动器电力线VGHL布置在与驱动电压线PL的层相同的层处(例如，中或上)的情况下，驱动器电力线VGHL和驱动电压线PL可以彼此部分地叠置，或者可以在平行于或基本平行于基底的一个表面的方向上形成接触孔以将彼此间隔开的驱动器电力线VGHL和驱动电压线PL彼此连接。
如上所述，操作控制薄膜晶体管T5不仅可以通过驱动器电力线VGHL接收发射控制电压VGH，而且还可以接收驱动电压EVLDD，因此可以始终保持或者基本保持截止状态。
因此，在显示设备1中，辅助像素电路PC'不会生成单独的信号，因此外部像素电路不会通过数据线DL发生故障。
图19是根据另一实施例的辅助像素Pd的等效电路图。
参照图19，辅助像素电路PC'可以与图18中所示的辅助像素电路PC'相同或基本相同(或类似)，但是图19的辅助像素电路PC'中的数据线DL可以与开关薄膜晶体管T2电绝缘。在这种情况下，因为开关薄膜晶体管T2与数据线DL绝缘的方法与参照图17描述的方法相同或基本相同(或类似)，所以可以不重复其冗余描述。
驱动器电力线VGHL可以连接到辅助像素电路PC'的第三发射控制线ELc。在这种情况下，因为第三发射控制线ELc连接到驱动器电力线VGHL的方法与参照图18描述的方法相同或基本相同(或类似)，所以可以不重复其冗余描述。
因此，在显示设备1中，辅助像素电路PC'不生成单独的信号，因此，外部像素电路不会通过数据线DL发生故障。
本公开的一个或更多个实施例可以防止或者基本防止像素电路由于辅助像素电路的故障而发生故障。
尽管已经描述了一些示例实施例，但是本领域技术人员将容易理解的是，在不脱离本公开的精神和范围的情况下，可以在示例实施例中进行各种修改。将理解的是，除非另有描述，否则每个实施例内的特征或方面的描述通常应被认为可以用于其它实施例中的其它类似特征或方面。因此，如对本领域普通技术人员将清楚的是，除非另有具体指示，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，应当理解的是，前述内容是各种示例实施例的说明，并且不应被解释为限于这里公开的特定示例实施例，并且对公开的示例实施例以及其它示例实施的各种修改意图包括在如所附权利要求及其等同物中限定的本公开的精神和范围内。

Claims (24)

1.一种显示设备，所述显示设备包括：
基底，包括：第一区域；第二区域；第一非显示区域，围绕所述第一区域和所述第二区域；以及显示区域，围绕所述第一非显示区域的轮廓的至少一部分；
多个虚设像素，在所述第一非显示区域处，并且被构造为不发光；
多条发射控制线，连接到所述多个虚设像素中的至少一个虚设像素；以及
多条电源线，被构造为将驱动电压分别供应到所述多个虚设像素，
其中，所述多条电源线中的一条电源线电连接到所述多条发射控制线中的一条发射控制线，并且所述多条电源线中的一条电源线连接到所述多个虚设像素中的一个虚设像素。
2.根据权利要求1所述的显示设备，其中，所述多个虚设像素中的至少一个虚设像素在所述第一区域与所述第二区域之间。
3.根据权利要求1所述的显示设备，其中，所述多条发射控制线和所述多条电源线在彼此不同的层处，并且通过接触孔彼此连接。
4.根据权利要求1所述的显示设备，其中，所述多条发射控制线包括在平面图中与所述多条电源线叠置的突起，所述突起连接到所述多条电源线。
5.根据权利要求4所述的显示设备，其中，所述多条电源线通过接触孔连接到所述突起。
6.根据权利要求1所述的显示设备，其中，所述多个虚设像素中的每个虚设像素包括开关薄膜晶体管，并且
其中，所述开关薄膜晶体管的至少一部分是断开的。
7.根据权利要求1所述的显示设备，所述显示设备还包括被构造为将数据信号分别传输到所述多个虚设像素的多条数据线，
其中，所述多个虚设像素中的每个虚设像素包括开关薄膜晶体管，并且
其中，所述多条数据线与所述开关薄膜晶体管电绝缘。
8.根据权利要求1所述的显示设备，所述显示设备还包括多个像素，所述多个像素中的每个像素包括：
像素电路，包括至少一个晶体管；以及
显示元件，连接到所述像素电路，
其中，所述多个虚设像素中的每个虚设像素包括辅助像素电路，所述辅助像素电路包括至少一个虚设晶体管。
9.根据权利要求8所述的显示设备，所述显示设备还包括在所述像素电路上的像素限定层，所述像素限定层具有与所述多个像素中的每个像素对应的开口，
其中，所述像素限定层包括与所述多个虚设像素对应的平坦的顶表面。
10.根据权利要求1所述的显示设备，所述显示设备还包括与所述第一区域和所述第二区域中的至少一个对应的电子元件。
11.根据权利要求1所述的显示设备，其中，所述第一区域的尺寸不同于所述第二区域的尺寸。
12.根据权利要求1所述的显示设备，所述显示设备还包括在围绕所述显示区域的轮廓的至少一部分的第二非显示区域处的第一驱动器电路和第二驱动器电路，
其中，所述第一驱动器电路和所述第二驱动器电路彼此面对。
13.根据权利要求12所述的显示设备，其中，所述基底包括长边和短边，并且所述第一驱动器电路和所述第二驱动器电路在沿着所述基底的所述长边的方向上定位。
14.一种显示设备，所述显示设备包括：
基底，包括：第一区域；第二区域；第一非显示区域，围绕所述第一区域和所述第二区域；以及显示区域，围绕所述第一非显示区域的轮廓的至少一部分；
多个虚设像素，在所述第一非显示区域处，并且被构造为不发光，所述多个虚设像素中的每个虚设像素包括操作控制薄膜晶体管；
第一驱动器电路和第二驱动器电路，在围绕所述显示区域的轮廓的至少一部分的第二非显示区域处，所述第一驱动器电路和所述第二驱动器电路彼此面对；以及
驱动器电力线，在所述第二非显示区域处，并且被构造为将电力施加到所述第一驱动器电路和所述第二驱动器电路中的至少一个，
其中，所述多个虚设像素中的每个虚设像素的所述操作控制薄膜晶体管连接到所述驱动器电力线。
15.根据权利要求14所述的显示设备，其中，所述多个虚设像素中的至少一个虚设像素在所述第一区域与所述第二区域之间。
16.根据权利要求14所述的显示设备，其中，所述驱动器电力线和发射控制线在彼此不同的层处定位。
17.根据权利要求16所述的显示设备，其中，所述发射控制线电连接到所述驱动器电力线。
18.根据权利要求14所述的显示设备，其中，所述多个虚设像素中的每个虚设像素还包括开关薄膜晶体管，并且
其中，所述开关薄膜晶体管的至少一部分是断开的。
19.根据权利要求14所述的显示设备，所述显示设备还包括被构造为将数据信号分别传输到所述多个虚设像素的多条数据线，
其中，所述多个虚设像素中的每个虚设像素还包括开关薄膜晶体管，并且
其中，所述多条数据线与所述开关薄膜晶体管电绝缘。
20.根据权利要求14所述的显示设备，所述显示设备还包括多个像素，所述多个像素中的每个像素包括：
像素电路，包括至少一个晶体管；以及
显示元件，连接到所述像素电路，
其中，所述多个虚设像素中的每个虚设像素包括辅助像素电路，所述辅助像素电路包括至少一个虚设晶体管。
21.根据权利要求20所述的显示设备，所述显示设备还包括在所述像素电路上的像素限定层，所述像素限定层具有与所述多个像素之中的像素对应的开口，
其中，所述像素限定层包括与所述多个虚设像素对应的平坦的顶表面。
22.根据权利要求14所述的显示设备，所述显示设备还包括与所述第一区域和所述第二区域中的至少一个对应的电子元件。
23.根据权利要求14所述的显示设备，其中，所述基底包括长边和短边，并且所述第一驱动器电路和所述第二驱动器电路在沿着所述基底的所述长边的方向上定位。
24.一种显示设备，所述显示设备包括：
基底，包括：第一区域；第二区域；第一非显示区域，围绕所述第一区域和所述第二区域；以及显示区域，围绕所述第一非显示区域的轮廓的至少一部分；
多个虚设像素，在所述第一非显示区域处，并且被构造为不发光，所述多个虚设像素中的每个虚设像素包括开关薄膜晶体管；
第一驱动器电路和第二驱动器电路，在围绕所述显示区域的轮廓的至少一部分的第二非显示区域处，所述第一驱动器电路和所述第二驱动器电路彼此面对；以及
多条数据线，被构造为将数据信号分别传输到所述多个虚设像素，
其中，所述多个虚设像素中的每个虚设像素的所述开关薄膜晶体管与所述多条数据线绝缘。
CN202110996237.XA 2020-08-28 2021-08-27 显示设备 Pending CN114122076A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200109467A KR20220030380A (ko) 2020-08-28 2020-08-28 표시 장치
KR10-2020-0109467 2020-08-28

Publications (1)

Publication Number Publication Date
CN114122076A true CN114122076A (zh) 2022-03-01

Family

ID=80359073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110996237.XA Pending CN114122076A (zh) 2020-08-28 2021-08-27 显示设备

Country Status (3)

Country Link
US (1) US20220069033A1 (zh)
KR (1) KR20220030380A (zh)
CN (1) CN114122076A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592955B1 (ko) * 2016-06-17 2023-10-24 삼성디스플레이 주식회사 표시 패널, 및 이를 포함하는 전자 기기
KR102450621B1 (ko) * 2017-10-12 2022-10-06 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20220030380A (ko) 2022-03-11
US20220069033A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US11282900B2 (en) Display device with dummy pixels in a non-display area
CN111261043B (zh) 显示面板
CN110880524A (zh) 显示装置
US10825886B2 (en) Display panel
CN112750864A (zh) 显示设备
CN112530992A (zh) 显示装置
US11950460B2 (en) Display device
CN112635519A (zh) 显示装置
CN112750869A (zh) 显示面板及包括该显示面板的显示装置
CN112992980A (zh) 显示装置
CN114122076A (zh) 显示设备
CN112447809A (zh) 显示装置
CN111383601A (zh) 显示面板
KR20210080710A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US11651734B2 (en) Display panel and display apparatus including the same
KR20230172084A (ko) 표시장치
CN114078921A (zh) 显示设备
CN115955864A (zh) 显示设备
CN112490267A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination