CN114121130A - 完成因电力丢失中断的存储器修复操作 - Google Patents
完成因电力丢失中断的存储器修复操作 Download PDFInfo
- Publication number
- CN114121130A CN114121130A CN202110986050.1A CN202110986050A CN114121130A CN 114121130 A CN114121130 A CN 114121130A CN 202110986050 A CN202110986050 A CN 202110986050A CN 114121130 A CN114121130 A CN 114121130A
- Authority
- CN
- China
- Prior art keywords
- memory
- repair
- information
- memory device
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2094—Redundant storage or storage space
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本申请涉及完成因电力丢失中断的存储器修复操作。可接收进行存储器装置的存储器修复的命令。可基于所述命令起始所述存储器装置的存储器修复过程。所述存储器修复过程可包含编程所述存储器装置的熔丝元件。可将与所起始的存储器修复过程相关联的信息存储在非易失性存储器中。所述存储器修复过程可能因电力中断而中断。在所述存储器装置的加电期间,可基于所存储信息来确定所述存储器修复过程在所述加电之前起始且未完成。可基于所述确定继续所述存储器装置的所述存储器修复过程。在完成所述存储器修复过程后,就可清除所述所存储信息。
Description
交叉引用
本专利申请要求2020年8月27日由威尔逊(Wilson)等人申请的标题为“完成因电力丢失中断的存储器修复操作(COMPLETING MEMORY REPAIR OPERATIONS INTERRUPTED BYPOWER LOSS)”的美国专利申请第17/005,027号的优先权,所述申请转让给本受让人且明确地以全文引用的方式并入本文中。
技术领域
技术领域涉及完成因电力丢失中断的存储器修复操作。
背景技术
下文大体上涉及存储器的一或多个系统,且更具体来说,涉及用于完成因电力丢失中断的存储器修复操作的系统和方法。
存储器装置广泛用于将信息存储在如计算机、无线通信装置、相机、数字显示器和其类似物的各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。举例来说,二进制存储器单元可编程到两个所支持状态中的一个,通常由逻辑1或逻辑0标示。在一些实例中,单个存储器单元可支持多于两个状态,可存储其中的任一个。为了存取所存储信息,装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息,装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM的非易失性存储器即使在不存在外部电源的情况下仍可维持其所存储逻辑状态很长一段时间。例如DRAM的易失性存储器装置在与外部电源断开连接时可能丢失其所存储状态。FeRAM可能够实现类似于易失性存储器的密度,但可具有非易失性属性,这是因为使用铁电电容器作为存储装置。
发明内容
描述一种方法。所述方法可包含接收进行存储器装置的存储器修复的命令;基于所述命令起始所述存储器装置的存储器修复过程;将与所起始的存储器修复过程相关联的信息存储在非易失性存储器中;在所述存储器装置的加电期间且基于所存储信息,确定所述存储器装置的所述存储器修复过程在所述加电之前起始且未完成;和至少部分地基于所述确定所述存储器修复过程在所述加电之前起始且未完成,继续所述存储器装置的所述存储器修复过程。所述存储器修复过程可包含编程所述存储器装置的多个熔丝元件。
描述一种存储器装置。所述存储器装置可包含:存储器阵列,其布置成行和列;多个熔丝元件;非易失性存储器;和控制器,其与所述存储器装置耦合。所述控制器可以可操作以使得所述存储器装置:接收进行所述存储器装置的存储器修复的命令;起始所述存储器装置的存储器修复过程;将与所起始的存储器修复过程相关联的信息存储在所述非易失性存储器中;在所述存储器装置的加电期间且基于所存储信息,确定所述存储器装置的所述存储器修复过程在所述加电之前起始且未完成;和至少部分地基于确定所述存储器修复过程在所述加电之前起始且未完成,继续所述存储器装置的所述存储器修复过程。所述存储器修复过程可包含编程所述多个熔丝元件。
描述另一方法。所述方法可包含:在存储器装置的加电时从非易失性存储器获得修复信息;至少部分地基于所述修复信息确定存储器修复过程在所述加电之前起始且未完成;至少部分地基于所述确定所述存储器修复过程在所述加电之前起始且未完成,编程多个熔丝元件中的一或多个;在所述编程所述多个熔丝元件中的所述一或多个之后,将所述修复信息与所述存储器装置的所述多个熔丝元件的逻辑状态相比较;和至少部分地基于所述修复信息与所述多个熔丝元件的所述逻辑状态的所述比较,确定所述多个熔丝元件的所述逻辑状态对应于所述修复信息。
附图说明
图1说明根据如本文中所公开的实例的支持完成因电力丢失中断的存储器修复操作的系统的实例。
图2说明根据如本文中所公开的实例的支持完成因电力丢失中断的存储器修复操作的存储器裸片的实例。
图3说明根据如本文中所公开的实例的支持完成因电力丢失中断的存储器修复操作的系统的实例。
图4展示说明根据如本文中所公开的实例的支持完成因电力丢失中断的存储器修复操作的方法的实例的流程图。
图5展示根据如本文中所公开的实例的支持完成因电力丢失中断的存储器修复操作的存储器系统的框图。
图6和7展示说明根据如本文中所公开的实例的支持完成因电力丢失中断的存储器修复操作的方法的流程图。
具体实施方式
存储器单元可能在将存储器裸片放置到存储器装置(例如,芯片封装)中之后产生缺陷。为了考虑这些缺陷,一些存储器装置可包含可用于在存储器修复操作中替换(例如,“修复”)有缺陷的存储器单元的替换存储器单元,这一过程可称为封装后修复(PPR)。在PPR中,当在存储器单元中发生缺陷时,可停用有缺陷的存储器单元,且可启用对应替换存储器单元来替换有缺陷的存储器单元。在一些情况下,PPR可用替换行替换存储器单元的行。在本申请中,“存储器修复操作”和“PPR”可互换地使用。
一些系统可通过贡献存储器单元的少量行(配置成在封装后修复(例如,“替换”)存储器单元的有缺陷的行)来提供PPR。这些替换行可称为“冗余行”。
在存储器行的启用和停用期间,可例如归因于存储器装置的电力运转中断或硬复位而发生对存储器装置的电力中断。如果在PPR期间发生电力中断(例如,在PPR起始之后且在PPR已完成之前),那么替换行可能变得不可用。在所述情况下,有缺陷的行和替换行两者都可能为不可用的。
描述允许在电力中断之后继续存储器装置的存储器修复(例如,PPR)的系统、装置和技术。在电力恢复之后,存储器装置可确定存储器修复在电力丢失之前起始但未完成。为了实现此,存储器装置可在存储器修复的起始时将修复信息存储到非易失性存储器。当电力恢复时,存储器装置可通过从非易失性存储器读取修复信息而确定存储器修复起始且未完成。这可允许即使在电力中断之后也完成存储器修复。
初始地在如参考图1至2所描述的系统和裸片的上下文中描述本公开的特征。在如参考图3至4所描述的系统和流程图的上下文中描述本公开的特征。本公开的这些和其它特征由如参考图5至7所描述的与完成因电力丢失中断的存储器修复操作相关的设备图和流程图进一步说明且参考所述设备图和流程图进行描述。
图1说明根据如本文中所公开的实例的支持完成因电力丢失中断的存储器修复操作的系统100的实例。系统100可包含主机装置105、存储器装置110,和耦合主机装置105与存储器装置110的多个信道115。系统100可包含一或多个存储器装置110,但一或多个存储器装置110的方面可在单个存储器装置(例如,存储器装置110)的上下文中进行描述。
系统100可包含电子装置的部分,如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统。举例来说,系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器或其类似物的方面。存储器装置110可为可操作以存储系统100的一或多个其它组件的数据的系统的组件。
系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器来执行如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器、芯片上系统(SoC)或某一其它固定或便携式电子装置内的过程的装置内的处理器或其它电路系统的实例,以及其它实例。在一些实例中,主机装置105可指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中,外部存储器控制器120可称为主机或主机装置105。在一些实例中,主机装置可起始存储器修复操作,例如PPR操作。举例来说,主机装置可确定存储器阵列(例如,存储器阵列170-a)的一或多个存储器单元(例如,存储器单元的一或多个行)是有缺陷的。因此,主机装置可请求存储器装置110开始存储器修复操作。举例来说,主机装置可将“进入PPR”命令传输到存储器装置110,这可使得存储器装置110停止普通操作(例如,普通存取操作)。另外或替代地,主机装置可将“ACT命令”(例如,激活命令)传输到存储器装置,其可起始如本文中所描述的存储器修复操作(例如,PPR操作)。
存储器装置110可为可操作以提供可供系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中,存储器装置110可以可配置成与至少一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的传信可以可操作以支持以下中的一或多个:用以调制信号的调制方案、用于传达信号的各种引脚配置、用于主机装置105与存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟传信和同步、定时惯例或其它因素。
存储器装置110可以可操作以存储主机装置105的组件的数据。在一些实例中,存储器装置110可充当主机装置105的从属型装置(例如,响应于且执行由主机装置105通过外部存储器控制器120提供的命令)。这种命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。
主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或如一或多个外围组件或一或多个输入/输出控制器等其它组件中的一或多个。主机装置的组件可使用总线135彼此耦合。
处理器125可以可操作以针对系统100的至少部分或主机装置105的至少部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或另一可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或这些组件的组合。在这种实例中,处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或SoC的实例,以及其它实例。在一些实例中,外部存储器控制器120可由处理器125实施或为处理器125的一部分。
BIOS组件130可为包含操作为固件的BIOS的软件组件,其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储在只读存储器(ROM)、快闪存储器或另一非易失性存储器中的一或多个中的程序或软件。
系统100的组件可由通用或专用电路系统组成,所述通用或专用电路系统设计成执行其功能。这可包含配置成执行本文中所描述的功能的各种电路元件,例如导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。存储器装置110可包含一或多个存储器阵列,所述一或多个存储器阵列包含多个冗余行(例如,如参考图3所描述的冗余行325-a、325-b和325-n)和与存储器阵列(例如,如参考图3所描述的熔丝阵列330)耦合的熔丝阵列。存储器装置110还可包含修复信息集(例如,如参考图3所描述的修复信息集360)。在一些实例中,存储器装置110可包含熔丝逻辑电路(例如,如参考图3所描述的熔丝逻辑电路345),所述熔丝逻辑电路配置成执行如本文中所描述的存储器修复操作的一或多个方面。
存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如,存储器芯片)以支持用于数据存储的所要容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如,本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N),和存储器阵列170(例如,存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元集合(例如,一或多个网格、一或多个组、一或多个平铺块、一或多个区段),其中每一存储器单元可操作以存储至少一个位的数据。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或多裸片封装,或多芯片存储器或多芯片封装。在一些实例中,存储器阵列170可包含配置成用于存储器修复的存储器单元的多个冗余行(例如,冗余行325-a、325-b和325-n)。冗余行可各自对应于存储元件(例如,熔丝或反熔丝组)的组(行),且冗余行可充当有缺陷的原始行(例如,存储器阵列170的有缺陷的行)的“替换”行。应注意,每当在本文中使用“存储元件”或“熔丝”时,应理解,可使用熔丝或反熔丝或其它单次可编程存储元件,且在一些情况下,可使用非易失性但可重新编程的存储元件。
装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够进行各种操作且可以可操作以接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息的硬件、固件或指令。装置存储器控制器155可以可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中,装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。
在一些实例中,存储器装置110可从主机装置105接收数据或命令或两者。举例来说,存储器装置110可接收指示存储器装置110将存储主机装置105的数据的写入命令或指示存储器装置110将把存储在存储器裸片160中的数据提供到主机装置105的读取命令。
本地存储器控制器165(例如,对于存储器裸片160来说是本地的)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中,本地存储器控制器165可以可操作以与装置存储器控制器155通信(例如,接收或传输数据或命令或两者)。在一些实例中,存储器装置110可不包含装置存储器控制器155,且本地存储器控制器165或外部存储器控制器120可进行本文中所描述的各种功能。因此,本地存储器控制器165可以可操作以与装置存储器控制器155、与其它本地存储器控制器165,或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或两者中可包含的组件的实例可包含用于(例如,从外部存储器控制器120)接收信号的接收器、用于传输信号(例如,到外部存储器控制器120)的传输器、用于解码或解调接收到的信号的解码器、用于编码或调制待传输信号的编码器,或可操作用于支持装置存储器控制器155或本地存储器控制器165或两者的所描述的操作的各种其它电路或控制器。
在一些实例中,本地存储器控制器165可促进存储器修复操作,例如PPR操作。举例来说,本地存储器控制器165可接收对应于(例如,存储器阵列170的)存储器单元的有缺陷的行的行地址。在一些实例中,可从主机装置105接收行地址。本地存储器控制器165接着可确定将使用的存储元件的组、设定修复旗标,且将修复旗标和接收到的行地址存储在非易失性存储器中。本地存储器控制器165接着可开始将接收到的行地址存储在存储元件的组中。在电力中断之后,本地存储器控制器165可从非易失性存储器获得修复旗标、行地址和存储元件的组的识别,且通过修复旗标确定将行地址存储在存储元件的识别出的组中起始且未完成。本地存储器控制器165可继续将行地址存储在存储元件的组中,确定是否成功地完成存储,且相应地更新非易失性存储器中的修复旗标。此外,在一些情况下,如本地存储器控制器165或装置存储器控制器155的存储器控制器可进行本文中以其它方式归于如参考图3所描述的熔丝逻辑电路345的一或多个操作或功能。
外部存储器控制器120可以可操作以实现系统100或主机装置105的组件(例如,处理器125)与存储器装置110之间的信息、数据或命令中的一或多个的通信。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中,外部存储器控制器120或系统100或主机装置105的另一组件或本文中所描述的其功能可由处理器125实施。举例来说,外部存储器控制器120可为由处理器125或系统100或主机装置105的另一组件实施的硬件、固件或软件或其某一组合。虽然将外部存储器控制器120描绘为在存储器装置110外部,但在一些实例中,外部存储器控制器120或本文中所描述的其功能可由存储器装置110的一或多个组件(例如,装置存储器控制器155、本地存储器控制器165)实施,或反之亦然。
主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可以可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间携载信息的传输介质的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输介质(例如,导体)。信号路径可为可操作以携载信号的导电路径的实例。举例来说,信道115可包含第一端子,所述第一端子包含主机装置105处的一或多个引脚或衬垫和存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例,且引脚可以可操作以充当信道的部分。
信道115(和相关联信号路径和端子)可专用于传达一或多种类型的信息。举例来说,信道115可包含一或多个命令和地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192,或其组合。在一些实例中,传信可使用单数据速率(SDR)传信或双数据速率(DDR)传信经由信道115传达。在SDR传信中,信号的一个调制符号(例如,信号电平)可针对每一时钟循环(例如,在时钟信号的上升或下降沿上)记录。在DDR传信中,信号的两个调制符号(例如,信号电平)可针对每一时钟循环(例如,在时钟信号的上升沿和下降沿两者上)记录。
图2说明根据如本文中所公开的实例的支持完成因电力丢失中断的存储器修复操作的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些实例中,存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205,所述一或多个存储器单元205可各自可编程成存储不同逻辑状态(例如,编程成两个或更多个可能状态的集合中的一个)。举例来说,存储器单元205可以可操作以一次存储一个位的信息(例如,逻辑0或逻辑1)。在一些实例中,存储器单元205(例如,多层级存储器单元)可以可操作以一次存储多于一个位的信息(例如,逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中,存储器单元205可布置成阵列,如参考图1所描述的存储器阵列170。
存储器单元205可存储表示电容器中的可编程状态的状态(例如,极化状态或介电电荷)。在FeRAM架构中,存储器单元205可包含电容器240,所述电容器240包含铁电材料以存储表示可编程状态的电荷和/或极化。存储器单元205可包含如电容器240的逻辑存储组件和开关组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与开关组件245耦合,且电容器240的第二节点可与板线220耦合。开关组件245可为选择性地建立或取消建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。
存储器裸片200可包含布置成如网格状图案的图案的存取线(例如,字线210、数字线215和板线220)。存取线可为与存储器单元205耦合的导电线,且可用于对存储器单元205进行存取操作。在一些实例中,字线210可称为行线。在一些实例中,数字线215可称为列线或位线。对存取线、行线、列线、字线、数字线、位线或板线或其类似物的引用可互换,而不损失理解或操作。存储器单元205可定位于字线210、数字线215和/或板线220的相交点处。
可通过激活或选择如字线210、数字线215和/或板线220的存取线对存储器单元205进行如读取和写入的操作。通过偏置字线210、数字线215和板线220(例如,将电压施加到字线210、数字线215或板线220),可在其相交点处存取单个存储器单元205。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。
可通过行解码器225、列解码器230和板驱动器235控制对存储器单元205的存取。举例来说,行解码器225可从本地存储器控制器265接收行地址且基于接收到的行地址激活字线210。列解码器230可从本地存储器控制器265接收列地址且可基于接收到的列地址激活数字线215。板驱动器235可从本地存储器控制器265接收板地址且基于接收到的板地址激活板线220。呈二维或三维配置的字线210和数字线215的相交点可称为存储器单元205的地址。
在一些实例中,一或多个存储器单元(例如,存储器单元205)可能在操作过程期间变得有缺陷。为了修复有缺陷的存储器单元205(或包含有缺陷的存储器单元205的行),可识别行的地址。在一些实例中,包含有缺陷的存储器单元205的行的地址可由本地存储器控制器265识别且传达到主机装置105或可由主机装置105识别。在一些实例中,有缺陷的行的行地址(包含有缺陷的存储器单元的行)可存储到与冗余行相关联的存储元件的组(行),以便修复包含有缺陷的存储器单元205的行。通过将与有缺陷的存储器单元205相关联的行地址存储到存储元件的组,可替代地对存储器单元的替换冗余行进行一次有缺陷的存储器单元和包含所述存储器单元的行的后续存取操作。
选择或取消选择存储器单元205可通过激活或解除激活开关组件245实现。电容器240可使用开关组件245与数字线215成电子连通。举例来说,当解除激活开关组件245时,电容器240可与数字线215隔离,且当激活开关组件245时,电容器240可与数字线215耦合。在一些情况下,开关组件245为晶体管且可通过将电压施加到晶体管栅极来控制其操作,其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下,开关组件245可为p型晶体管或n型晶体管。字线210可与开关组件245的栅极成电子连通,且可基于施加到字线210的电压来激活/解除激活开关组件245。
字线210可为与存储器单元205成电子连通的用于对存储器单元205进行存取操作的导电线。在一些架构中,字线210可与存储器单元205的开关组件245的栅极成电子连通,且可以可操作以控制存储器单元的开关组件245。在一些架构中,字线210可与存储器单元205的电容器的节点成电子连通,且存储器单元205可不包含开关组件。
数字线215可为将存储器单元205与感测组件250连接的导电线。在一些架构中,存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说,字线210和存储器单元205的开关组件245可以可操作以选择性地耦合和/或隔离存储器单元205的电容器240与数字线215。在一些架构中,存储器单元205可与数字线215成电子连通(例如,恒定)。
板线220可为与存储器单元205成电子连通的用于对存储器单元205进行存取操作的导电线。板线220可与电容器240的节点(例如,单元底部)成电子连通。板线220可与数字线215协作以在存储器单元205的存取操作期间偏置电容器240。
感测组件250可确定存储在存储器单元205的电容器240上的状态(例如,极化状态或电荷)且基于检测到的状态确定存储器单元205的逻辑状态。感测组件250可包含一或多个感测放大器以放大由存储器单元205的信号输出。感测组件250可将跨数字线215从存储器单元205接收到的信号与参考255(例如,参考电压)相比较。存储器单元205的检测到的逻辑状态可提供为感测组件250的输出(例如,到输入/输出260),且可向包含存储器裸片200的存储器装置110的另一组件指示检测到的逻辑状态。
本地存储器控制器265可通过各种组件(例如,行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可为参考图1所描述的本地存储器控制器165的实例。在一些实例中,行解码器225、列解码器230和板驱动器235和感测组件250中的一或多个可与本地存储器控制器265位于同一地点。本地存储器控制器265可以可操作以从一或多个不同存储器控制器(例如,与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个,将命令或数据(或两者)转译成可由存储器裸片200使用的信息,对存储器裸片200进行一或多个操作,且基于进行一或多个操作将数据从存储器裸片200传达到主机装置105。本地存储器控制器265可产生行信号和列地址信号以激活目标字线210、目标数字线215和目标板线220。本地存储器控制器265还可产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说,本文中所论述的所施加电压或电流的幅度、形状或持续时间可变化,且对于在操作存储器裸片200时所论述的各种操作来说可能不同。
在一些实例中,本地存储器控制器265可促进如本文中所描述的存储器修复操作。举例来说,本地存储器控制器265可接收对应于存储器单元(例如,包含存储器单元205)的有缺陷的行的行地址。在一些实例中,可从主机装置105接收行地址。本地存储器控制器265接着可确定将使用的存储元件的组、设定修复旗标,且将修复旗标和接收到的行地址存储在非易失性存储器中。本地存储器控制器265可开始将接收到的行地址存储在存储元件的组中。在电力中断之后,本地存储器控制器265可从非易失性存储器获得修复旗标、行地址和存储元件的组的识别,且通过修复旗标确定将行地址存储在存储元件的识别出的组中起始且未完成。本地存储器控制器265可继续将行地址存储在存储元件的组中,确定是否成功地完成存储,且相应地更新非易失性存储器中的修复旗标。
本地存储器控制器265可以可操作以对存储器裸片200的一或多个存储器单元205进行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等等。在一些实例中,可响应于各种存取命令(例如,来自主机装置105)由本地存储器控制器265进行存取操作或以其它方式由本地存储器控制器265协调存取操作。本地存储器控制器265可以可操作以进行这里未列出的其它存取操作或与存储器裸片200的操作相关的不与存取存储器单元205直接相关的其它操作。
本地存储器控制器265可以可操作以对存储器裸片200的一或多个存储器单元205进行写入操作(例如,编程操作)。在写入操作期间,存储器裸片200的存储器单元205可编程成存储所要逻辑状态。本地存储器控制器265可识别目标存储器单元205,将对所述目标存储器单元205进行写入操作。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215和目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215和目标板线220(例如,将电压施加到字线210、数字线215或板线220),以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将特定信号(例如,写入脉冲)施加到数字线215,以将特定状态(例如,电荷)存储在存储器单元205的电容器240中。用作写入操作的部分的脉冲可在一持续时间内包含一或多个电压电平。如本文中所描述,可利用存储器单元的冗余行来修复(例如,来“替换”)存储器单元的有缺陷的行(例如,包含存储器单元205的行)。通过将存储器单元的有缺陷的行的地址存储到存储元件的组,可对与存储元件的组相关联的存储器单元的冗余行而不是对有缺陷的行进行存取操作。因此,在一些实例中,本文中所描述的存储器修复操作可利用存储器单元的冗余行(例如,如参考图3所描述的冗余行325-a)。
本地存储器控制器265可以可操作以对存储器裸片200的一或多个存储器单元205进行读取操作(例如,感测操作)。在读取操作期间,可确定存储在存储器裸片200的存储器单元205中的逻辑状态。本地存储器控制器265可识别目标存储器单元205,将对所述目标存储器单元205进行读取操作。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215和目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215和目标板线220(例如,将电压施加到字线210、数字线215或板线220),以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号传送到感测组件250。感测组件250可放大信号。本地存储器控制器265可激活感测组件250(例如,锁存感测组件)且从而将从存储器单元205接收到的信号与参考255相比较。基于所述比较,感测组件250可确定存储在存储器单元205上的逻辑状态。如本文中所描述,可利用存储器单元的冗余行来修复(例如,来“替换”)存储器单元的有缺陷的行(例如,包含存储器单元205的行)。通过将存储器单元的有缺陷的行的地址存储到存储元件的组,可对与存储元件的组相关联的存储器单元的冗余行而不是对有缺陷的行进行存取操作。因此,在一些实例中,本文中所描述的存储器修复操作可利用存储器单元的冗余行(例如,如参考图3所描述的冗余行325-a)。
图3说明根据如本文中所公开的实例的支持完成因电力丢失中断的存储器修复操作的系统300的实例。系统300可为如参考图1所描述的系统100的一或多个方面的实例。系统300可包含存储器装置305,所述存储器装置305可包含与本地存储器控制器340和熔丝逻辑电路345耦合的存储器组310。在一些实例中,存储器装置305可与主机装置350耦合。如图3中所展示,存储器组310可包含彼此耦合的存储器阵列315、熔丝阵列330和修复信息集合360。此外,如上文所指示,每当在本文中使用存储元件或“熔丝”时,应理解,可使用熔丝或反熔丝或其它单次可编程存储元件,且在一些情况下,可使用非易失性但可重新编程的存储元件。在一些情况下,存储元件或熔丝可为自加载或自动加载的。也就是说,存储元件可能不需要感测放大器或存取操作来确定逻辑状态;其可在加电时读取/锁存。在一些实例中,系统300的组件可操作以进行如本文中所描述的因电力中断而中断的存储器修复操作(例如,PPR)。
存储器阵列315可包含多个数据行320(其也可称为原始行或原始数据行)。在一些实例中,每一个别数据行320可为连接到单个字线(例如,如参考图2所描述的字线210)的存储器单元的行,且可包含多个存储器单元(例如,如参考图2所描述的多个存储器单元205)。每一数据行320可与用于数据存储的特定地址(行地址)相关联。举例来说,每一数据行320可能已初始地指派(例如,在产生期间)将在存取操作中(例如,在正常或非PPR操作模式期间)使用的地址。因此,可使用相应数据行320的特定行地址从所述相应数据行320的每一存储器单元读取数据且将数据写入到所述每一存储器单元。
存储器组310还可包含多个冗余行325。举例来说,冗余行325-a可表示第一冗余行,冗余行325-b可表示第二冗余行,且冗余行325-n可表示存储器阵列315的第N冗余行(例如,第96冗余行)。虽然冗余行325说明为与数据行320位于同一地点(例如,在存储器阵列315中),但在一些实例中,冗余行325中的一或多个可与数据行320实体地分离(例如,位于单独阵列中或单独衬底上)。
如本文中所描述,一或多个数据行320可能变得有缺陷。因此,冗余行325可用以响应于重新映射与有缺陷的数据行320相关联的地址(通过将重新映射的地址存储在对应于(例如,映射到)冗余行325的熔丝组335中)而选择性地存储数据。举例来说,第一数据行320可识别为有缺陷的,且其地址可重新映射(例如,使用熔丝逻辑电路345和熔丝阵列330)到冗余行325,使得以前与有缺陷的数据行320相关联的数据可存储到冗余行325且经由冗余行325存取(例如,从冗余行325读取或写入到冗余行325)。换句话说,在数据行320变得有缺陷的情况下,冗余行325可用于修复(例如,“替换”)数据行320。
熔丝阵列330可包含多个熔丝组335。举例来说,熔丝组335-a可表示第一熔丝组,熔丝组335-b可表示第二熔丝组,且熔丝组335-n可表示存储器组310的第N熔丝组(例如,第96熔丝组)。在一些情况下,如本文所使用,熔丝组335可统称为存储元件。在一些实例中,每一熔丝组335可包含一或多个熔丝。在一些情况下,每一熔丝可为单次可编程存储元件。虽然为简单起见展示一个熔丝阵列330,但应理解,存储器装置305可包含任何数目个熔丝阵列330和任何数目个熔丝组335。还应理解,熔丝组335可跨任何数目个熔丝阵列330分布。
虽然熔丝组335说明为位于存储器组310内且与存储器阵列315耦合,但在一些实例中,熔丝组335可与存储器组310实体地分离且可经由一或多个组件(例如,本地存储器控制器340或如总线的数据路径)与存储器阵列315间接通信。
在一些实例中,熔丝阵列330可与存储器阵列315耦合,使得熔丝组335可映射与有缺陷的数据行320相关联的地址。换句话说,数据行320中的一或多个可变得有缺陷,且一或多个冗余行325(例如,冗余行325-a)可用于修复(例如,“替换”)有缺陷的数据行320,其中熔丝组335可将与有缺陷的数据行320相关联的地址映射到对应冗余行325。
在一些情况下,因为个别熔丝组335可将与有缺陷的数据行320相关联的地址映射到对应冗余行325,所以可存在熔丝组335与冗余行325之间的1:1关系。可发生熔丝搜索操作以识别仍然可用于存储器修复(例如,PPR)操作的一或多个熔丝组335。因此,当个别数据行320变得有缺陷时,识别为可用的熔丝组335可存储有缺陷的数据行320的地址,这可使得在后续存取操作中存取对应冗余行325(例如,与存取有缺陷的数据行320相反)。
在一些实例中,熔丝组335中的每一存储元件可为熔丝或反熔丝。熔丝和反熔丝两者可为单次可编程装置——意味着每一熔丝组335可能够单次存储有缺陷的行地址。熔丝可基于通过熔丝的导电路径是否已(例如,归因于穿过熔丝的电流超出预定义电平)破损来存储位。相反,例如,反熔丝可基于导电路径是否已(例如,归因于跨越反熔丝的电压超出预定义电平)通过反熔丝形成来存储位。在一些情况下,存储元件可为自加载或自动加载的。也就是说,存储元件可能不需要感测放大器或存取操作来确定逻辑状态;其可在加电时读取/锁存。无论存储元件是否包括熔丝或反熔丝或某一其它类型的存储元件(单次可编程或以其它方式),存储元件的集合或行(如熔丝组335)都可配置成存储与有缺陷的数据行320相关联的行地址,这可允许在后续存取操作期间存取对应冗余行325。
存储器组310可包含修复信息集合360。修复信息集合360可包含对应于可在进行中的存储器修复(例如,PPR)操作的信息。在一些实例中,修复信息集合360可存储在非易失性存储器中。在一些实例中,存储器组310可包括易失性存储器和非易失性存储器,且修复信息集合360可存储在非易失性存储器中。在一些实例中,存储器组310可包括存储器单元,其各自可用作易失性和非易失性存储器(例如,FeRAM),且修复信息集合360可存储在正用作非易失性存储器的存储器单元中。虽然修复信息集合360说明为位于存储器组310内且与存储器阵列315和熔丝阵列330耦合,但在一些实例中,修复信息集合360可与存储器组310实体地分离且可经由一或多个组件(例如,本地存储器控制器340)与存储器阵列315和/或熔丝阵列330间接通信。
在一些实例中,修复信息集合360可包含修复旗标362、有缺陷的存储器识别符364和熔丝组识别符366。修复旗标362可指示存储器修复操作在进行中。修复旗标362可设定在存储器修复操作的起始处且在存储器修复过程完成时清除。有缺陷的存储器识别符364可包含由存储器修复操作修复(例如,“替换”)的有缺陷的存储器(例如,数据行)的识别符。在一些实例中,有缺陷的存储器识别符364可包含有缺陷的存储器的地址。在一些实例中,有缺陷的存储器识别符364可包含存储器阵列315的有缺陷的数据行320的地址。熔丝组识别符366可识别由存储器修复操作用以修复(例如,“替换”)有缺陷的存储器的熔丝组。在一些实例中,熔丝组识别符366可包含正由存储器修复操作使用的熔丝组335的位置的指示。在一些实例中,熔丝组识别符可包含正由存储器修复操作使用的熔丝组335的地址。
修复信息集合360的信息中的一些或全部可在存储器修复操作的开始或结束或两者处存储在非易失性存储器中。在一些实例中,可设定修复旗标362,且可在存储器修复操作开始时将修复旗标362、有缺陷的存储器识别符364和/或熔丝组识别符366存储在非易失性存储器中。在一些实例中,修复旗标362、有缺陷的存储器识别符364和/或熔丝组识别符366可在编程任何熔丝之前存储在非易失性存储器中。在一些实例中,可在存储器修复操作完成时在非易失性存储器中清除修复旗标362、有缺陷的存储器识别符364和/或熔丝组识别符366。
这可促进当存储器修复操作在电力中断之前起始但未完成时在电力中断之后完成存储器修复操作。下文参考图4更详细地论述这一点。
在一些实例中,本地存储器控制器340可与存储器组310通信以促进存储器修复操作。举例来说,本地存储器控制器340可接收对应于有缺陷的数据行320的行地址。在一些实例中,可从主机装置350接收行地址(意味着主机装置350可确定数据行是有缺陷的),或从存储器装置305内部的另一控制器(例如,装置存储器控制器155)接收行地址,其中主机装置350或另一内部控制器可能已确定数据行320是有缺陷的。在其它实例中,本地存储器控制器340可独立于主机装置350而确定数据行320是有缺陷的。在一些实例中,本地存储器控制器340可接着确定与有缺陷的数据行320相关联的地址(例如,行地址)。
在接收到有缺陷的行地址之后,本地存储器控制器340可确定(例如,熔丝阵列330的)熔丝组335是否可用于存储接收到的行地址。在一些实例中,可基于从熔丝逻辑电路345接收到的一或多个信号来作出此确定。举例来说,熔丝逻辑电路345可确定熔丝组335-a可用且将其可用性传达到本地存储器控制器340。
在一些实例中,本地存储器控制器340可至少部分地基于确定熔丝组335可用而将(有缺陷的数据行320的)接收到的行地址存储在熔丝组335(例如,熔丝组335-a)中。以此方式,熔丝组将反映(例如,“映射”)有缺陷的数据行。本地存储器控制器340可通过编程熔丝组335的熔丝而将行地址存储在熔丝组335中。通过将接收到的行地址存储在熔丝组335中,对应冗余行325(例如,冗余行325-a)可用于修复(例如,“替换”)有缺陷的数据行320。在后续存取操作(例如,读取操作和写入操作)中,存储在熔丝组335中的接收到的行地址可指示将存取与熔丝组335(例如,熔丝组335-a)相关联的冗余行325(例如,冗余行325-a)而不是有缺陷的数据行320。
在一些实例中,本地存储器控制器340可使用修复信息集合360来指示熔丝组335中的接收到的行地址的存储的状态。举例来说,在存储器控制操作开始时,本地存储器控制器340可设定修复旗标且将修复旗标、有缺陷的数据行320的地址和熔丝组(例如,熔丝组335-a)的地址分别作为修复旗标362、有缺陷的存储器识别符364和熔丝组识别符366存储在非易失性存储器中。在一些实例中,本地存储器控制器340可在编程熔丝组335的熔丝中的任一个之前进行此信息的存储。在一些实例中,在已将接收到的行地址编程到熔丝组335(例如,熔丝组335-a)中之后,本地存储器控制器340可清除非易失性存储器中的修复信息集合360以指示存储器修复操作已完成。举例来说,本地存储器控制器340可清除非易失性存储器中的修复旗标362、有缺陷的存储器识别符364和熔丝组识别符366。下文参考图4更详细地论述以此方式使用修复信息集合360的方法。
如本文中所描述,熔丝逻辑电路345可在存储器修复操作中与存储器组310和本地存储器控制器340通信。在一些实例中,熔丝逻辑电路345可包含配置成促进存储器修复操作的一或多个组件(例如,逻辑门或其它组件)。为了进行PPR操作,熔丝逻辑电路345可直接与存储器组310通信。在其它实例中,熔丝逻辑电路345可与存储器组310和本地存储器控制器340两者通信以进行操作的一或多个方面。举例来说,熔丝逻辑电路345可辅助确定特定熔丝组335是否可用或与存储器单元的有缺陷的数据行320相关联的地址是否已存储到熔丝组335。在一些实例中,本文中归于熔丝逻辑电路345的功能中的任何一或多个可由本地存储器控制器340进行。
在一些实例中,熔丝逻辑电路345可进行熔丝搜索和/或熔丝广播操作。熔丝搜索操作可例如包括扫描熔丝组335以确定或识别可用于存储器修复操作的一或多个熔丝组335。熔丝搜索操作可在搜索可用熔丝组335时扫描任何数目个熔丝组335。另外或替代地,熔丝广播操作可包括扫描一或多个熔丝组335以读取每一熔丝组335的内容(例如,用于将内容传送到模式寄存器或存储器装置305内的其它存储装置)。可进行熔丝广播操作,例如以识别已存储到熔丝组335的(数据行320的)行地址,以便在后续存取操作期间映射到与那些熔丝组335相关联的冗余行而不是有缺陷的数据行320。在一些实例中,可进行熔丝组操作以确定存储器修复操作是否完成。熔丝组操作可获得存储在熔丝组335中的行地址,因此可将所存储的行地址与有缺陷的行地址相比较。如果所存储的行地址等于有缺陷的行地址,那么存储器修复操作可完成。
如本文中所描述,主机装置350可与存储器装置305耦合。在一些实例中,主机装置350可直接与本地存储器控制器340和/或熔丝逻辑电路345通信。主机装置350可向存储器装置305指示(例如)存储器修复操作开始。在一些实例中,主机装置350可将PPR命令、激活命令和/或有缺陷的行地址传输到存储器装置。举例来说,存储器装置305可在闲置或操作模式下操作,且主机装置350可基于确定存储器单元的(例如,数据行320的)行是有缺陷的而将进入PPR模式的命令传输到存储器装置。如本文中所描述,此确定可由主机装置350或本地存储器控制器340作出。
在一些实例中,在传输进入PPR模式的命令之后,主机装置350可将激活命令传输到存储器装置305。激活命令可包含有缺陷的数据行320的地址或与有缺陷的数据行320的地址同时或以其它方式相关联地传输。在一些实例中,激活命令还可起始熔丝搜索和/或熔丝广播操作以确定可用熔丝组335。在已将地址存储到可用熔丝组335之后,PPR操作可结束,且与地址相关联的任何后续存取操作可利用对应于新利用的熔丝组335的冗余行325(例如,而不是有缺陷的数据行320)。
在一些实例中,主机装置350或本地存储器控制器340可使用修复信息集合360来确定熔丝组335中的接收到的行地址的存储的状态,如本文中所论述。
图4展示说明根据如本文中所公开的实例的支持完成因电力丢失中断的存储器修复操作的方法400的实例的流程图。方法400的操作可由如本文中所描述的存储器系统或其组件实施。举例来说,方法400的操作可由如参考图1所描述的存储器装置110进行。在一些实例中,存储器系统可执行指令集以控制存储器装置的功能元件进行所描述的功能。另外或替代地,存储器装置可使用专用硬件来进行所描述功能的方面。方法400可促进当存储器修复操作在电力中断之前起始但未完成时在电力中断之后完成存储器修复操作。
使用方法400,当在存储器地址(例如,数据行320)处发生缺陷时,可进行存储器修复操作,其中可停用有缺陷的存储器且可启用对应替换存储器以修复(例如,“替换”)有缺陷的存储器。在一些实例中,存储器修复操作可包含编程熔丝组(例如,熔丝组335-a)以反映(例如,“映射”)有缺陷的存储器(例如,有缺陷的数据行320)的地址。通过将有缺陷的存储器地址存储在熔丝组中,可使用对应于熔丝组的存储器单元的冗余集合(例如,冗余行325-a)而不是有缺陷的存储器。接着,在后续存取操作(例如,读取操作和写入操作)中,可存取冗余存储器(例如,冗余行325-a)而不是有缺陷的存储器(例如,有缺陷的数据行320)。
方法400允许即使在因(例如,归因于电力运转中断或存储器装置的硬复位的)电力中断而中断时也进行存储器修复操作。也就是说,可在电力消失之前起始存储器修复操作,且在电力返回之后完成存储器修复操作。
方法400可用于进行跨越电力中断的存储器修复操作。存储器修复操作可包含可在电力中断之前进行的存储器修复过程起始405和可在电力中断之后进行的存储器修复过程继续408。在方法400中,存储器修复过程起始405可包含步骤415至425中的一或多个,且存储器修复过程继续408可包含步骤440至460中的一或多个。
在410处,可接收进行存储器修复的命令。在一些情况下,可从主机装置或存储器控制器(例如,主机装置350或存储器控制器340)接收命令。在一些情况下,命令可包含指示存储器装置内的其中已发生数据错误的位置的存储器地址(“有缺陷的存储器地址”)。有缺陷的存储器地址可为存储器装置的存储器阵列中的有缺陷的行的地址。在一些实例中,命令可指示将进行PPR操作。在一些情况下,命令可包含PPR命令、激活命令和存储器阵列的有缺陷的行的地址。在一些实例中,可基于确定存储器单元的(例如,数据行320的)行是有缺陷的而接收进入PPR模式的命令。如本文中所描述,此确定可由主机装置350或本地存储器控制器340作出。在一些实例中,在接收到进入PPR模式的命令之后,可接收激活命令。激活命令可包含有缺陷的数据行320的地址或与有缺陷的数据行320的地址同时或以其它方式相关联地接收到。
在接收到命令之后,可进行存储器修复操作。存储器修复操作可包含进行存储器修复过程起始405和存储器修复过程继续408。存储器修复过程起始405可包含步骤415、420和425中的一或多个。存储器修复过程起始405可包含确定将使用的熔丝组、设定修复信息且将其存储在非易失性存储器中,和编程熔丝组中的熔丝中的一或多个以反映有缺陷的存储器地址。
在415处,可确定用于存储器修复操作的熔丝组。在一些实例中,熔丝组可对应于先前参考图3所论述的熔丝组335。在一些实例中,可使用熔丝搜索和/或熔丝广播操作来确定熔丝组,如本文中所论述。在一些实例中,可通过接收接收到的激活命令而起始熔丝搜索和/或熔丝广播操作。在一些实例中,可由本地存储器控制器340和/或熔丝逻辑电路345确定是否先前已将有缺陷的存储器地址存储到熔丝组335。如果尝试先前将有缺陷的存储器地址存储在特定熔丝组中(例如,如果从460进入415),那么可确定不同于先前熔丝组的新熔丝组。
在420处,可设置修复旗标且可将修复信息存储在非易失性存储器中。修复旗标可设定成指示存储器修复过程的起始。修复信息可包含修复旗标、在410处的命令中接收到的有缺陷的存储器地址和/或在415处所确定的熔丝组的位置。有缺陷的存储器地址可为存储器装置的存储器阵列的有缺陷的行的地址。在一些情况下,修复旗标可由存储器装置设定。在一些情况下,修复信息可由存储器装置存储。在一些情况下,修复信息可对应于先前参考图3所论述的修复信息集合360:修复旗标、有缺陷的存储器地址和熔丝组的位置可分别对应于修复旗标362、有缺陷的存储器识别符364和熔丝组识别符366。
在425处,可起始熔丝组的编程。可进行编程以使得由熔丝组反映的地址等于在410处的命令中接收到的且存储在非易失性存储器中的有缺陷的存储器地址。在一些情况下,可在修复旗标已设定且修复信息已存储在非易失性存储器中之后起始编程。在一些实例中,熔丝组的编程可包含编程熔丝组的熔丝。编程熔丝可包含使电流穿过熔丝以超出预定义电平(以打开熔丝的导电路径,或关闭反熔丝的导电路径)。
在存储器修复操作期间,可能发生电力中断。也就是说,可能在已编程熔丝组的所有熔丝之前发生电力中断。
在428处,可发生存储器装置的加电。加电可包含针对存储器装置功能性获得存储器信息、设置寄存器等。在一些实例中,可在存储器装置的电力中断之后进行加电。在一些实例中,可能并不知道在电力中断发生之前正发生或在进行中的情况。因此,在加电时可能并不知道是否在电力中断之前已起始存储器修复操作,且如果是,可能并不知道存储器修复是否已完成。在一些实例中,当加电发生时,先前存储在非易失性存储器中的信息仍为可存取的。在一些实例中,可在存储器装置的加电时读取(例如,锁存)由存储元件或熔丝所存储的逻辑状态。举例来说,用于存储器修复操作的熔丝的逻辑状态可在加电时锁存。
在430处,可从非易失性存储器获得存储器修复信息。在一些实例中,在步骤420处,存储器修复信息可对应于存储在非易失性存储器中的修复信息。举例来说,修复信息可包含修复旗标、有缺陷的存储器地址和/或存储器装置的熔丝组的位置。在一个实例中,修复信息可包含修复信息集合360的修复旗标362、有缺陷的存储器识别符364和熔丝组识别符366。有缺陷的存储器地址可指示存储器装置内的其中已发生数据错误的位置。有缺陷的存储器地址可为存储器装置的存储器阵列中的有缺陷的行的地址。
在一些实例中,可在存储器装置的加电时获得存储器修复信息。在一些实例中,可在存储器装置的电力中断之后获得存储器修复信息。在一些实例中,存储器修复信息可用于确定存储器修复(例如,PPR)操作是否在电力中断之前起始但未完成。
在435处,可确定在430处获得的修复旗标是否经过设定。如果修复旗标未经过设定,那么可不存在等待完成的存储器修复操作,且所述方法可完成。在一些情况下,可停止与接收命令相关联的存储器修复操作。举例来说,如果在电力中断之前完成存储器修复操作,那么可能已清除修复旗标且可能不起始存储器修复过程继续(或其它后续控制操作)。
如果修复旗标经过设定,那么存储器修复操作可能已在电力中断之前起始但未完成,且所述方法可继续到步骤440以继续存储器修复操作。
存储器修复过程继续408可继续在存储器修复过程起始405中开始的存储器修复操作。存储器修复过程继续408可包含步骤440、445、450、455和460中的一或多个。存储器修复过程继续408可包含继续熔丝组中的熔丝的编程,确定编程是否成功,且相应地更新存储器修复信息。
在440处,可继续在425处开始的熔丝组的编程。熔丝组的识别可为在430处获得的存储器修复信息的部分。举例来说,可使用熔丝组识别符366,且可对应于熔丝组的地址。可进行编程以使得由熔丝组反映的地址等于在430处获得的有缺陷的存储器地址。在完成熔丝组的编程之后,方法可继续到步骤445以确定存储器修复操作是否成功。
在445处,可获得由熔丝组反映的地址。如上文所论述,熔丝组的识别可为在430处获得的存储器修复信息的部分。在一个实例中,可进行熔丝组广播以确定由熔丝组反映的地址,如本文中所论述。
在450处,可将在445处获得的由熔丝组反映(例如,“映射”)的地址与在430处获得的有缺陷的存储器地址相比较。如果地址匹配,那么有缺陷的存储器地址已完全编程到熔丝组中。因此,存储器修复操作成功,且所述方法可继续到步骤455。
如果由熔丝组反映的地址不等于有缺陷的存储器地址,那么有缺陷的存储器地址尚未完全编程到熔丝组中。因此,存储器修复操作已不成功,且所述方法可继续到步骤460。
在455处,由于成功地完成存储器修复操作,所以可清除修复旗标以指示存储器修复操作的完成,且可启用熔丝组。在一些实例中,可通过清除存储在非易失性存储器中的修复信息中的修复旗标(例如,清除修复信息集合360的修复旗标362)来清除修复旗标。在一些实例中,可清除存储在非易失性存储器中的信息,例如,可清除修复信息集合360的修复旗标362、有缺陷的存储器识别符364和熔丝组识别符366。在一些实例中,可通过编程熔丝组中的启用位而启用熔丝组。在一些情况下,可退出存储器修复过程继续且可停止所述方法。
在460处,由于存储器修复操作不成功,所以可清除修复旗标以指示修复操作的完成,但可停用熔丝组以表示熔丝组可能为不可用的。在一些实例中,可通过清除存储在非易失性存储器中的修复信息中的修复旗标(例如,修复信息集合360的修复旗标362)来清除修复旗标。在一些实例中,可清除存储在非易失性存储器中的信息,例如,可清除修复信息集合360的修复旗标362、有缺陷的存储器识别符364和熔丝组识别符366。在一些实例中,可通过编程熔丝组中的停用位而停用熔丝组。所述方法接着可退出存储器修复过程继续408且返回到415以使用不同熔丝组进行新的存储器修复操作。可在发生或不发生新的电力中断的情况下进行新的存储器修复操作。
在一些情况下,方法400可在步骤460之后完成,而不是返回到415以进行新的存储器修复操作。
在一些情况下,在方法400完成时,可将消息发送到例如主机系统。所述消息可包含关于存储器修复操作的信息,如操作是否成功等。在一些情况下,可仅在方法400完成之后操作不成功的情况下才发送消息。
方法400的步骤中的一或多个可操作以进行因电力中断而中断的存储器修复操作(例如,PPR)。其可促进当存储器修复操作在电力中断之前起始但未完成时在电力中断之后完成存储器修复操作。
图5展示根据如本文中所公开的实例的支持完成因电力丢失中断的存储器修复操作的存储器系统505的框图500。存储器系统505可为如参考图3和4所描述的存储器系统的方面的实例。存储器系统505可包含修复信息管理器508、命令接收器510、修复起始组件515、修复继续确定器520、修复继续组件525和修复完成组件535。这些模块中的每一个可直接或间接地(例如,经由一或多个总线)彼此通信。
修复信息管理器508可管理存储器装置的非易失性存储器中的存储器修复信息。修复信息管理器508可将存储器修复信息存储在存储器装置的非易失性存储器中,且可从非易失性存储器获得修复信息。在一些实例中,修复信息管理器508可将与所起始的存储器修复过程相关联的信息存储在非易失性存储器中。在一些实例中,存储所述信息可包含在存储器修复过程起始时设定修复旗标且在存储器修复过程完成时清除修复旗标。在一些实例中,修复信息管理器508可在完成存储器修复过程后从非易失性存储器清除修复信息。在一些实例中,清除所述信息包含清除修复旗标以指示存储器修复过程的完成。
修复信息管理器508可在存储器装置的加电时获得修复信息。在一些实例中,存储器装置可包含可用作易失性和非易失性存储器单元的存储器单元,且当存储器单元用作非易失性存储器单元时,修复信息管理器508可将信息存储在存储器单元中。在一些情况下,修复信息可包含修复旗标、存储器装置的存储器阵列的第一行的地址和存储器装置的熔丝元件的集合的位置。熔丝元件的集合可包含第一部分和不同于第一部分的第二部分。
命令接收器510可接收进行存储器装置的存储器修复的命令。所述命令可包含存储器装置的有缺陷的行的地址。
修复起始组件515可起始存储器装置的存储器修复过程。存储器修复过程可包含编程存储器装置的熔丝元件的集合。存储器修复过程可包含用存储器装置的存储器阵列的第二行替换所述存储器阵列的第一行。起始存储器修复过程可包含编程熔丝元件的集合的第一部分。在一些情况下,修复起始组件515可确定熔丝元件的集合。熔丝组的确定可以是基于接收到命令。
修复继续确定器520可确定存储器装置的存储器修复过程是否已起始且未完成。可在存储器装置的加电期间作出所述确定。所述确定可以是基于存储在非易失性存储器中的修复信息。在一些实例中,修复继续确定器520可基于修复信息来确定存储器修复过程已起始且未完成。在一些实例中,确定存储器修复过程已起始且未完成可包含确定修复信息的修复旗标经过设定。
修复继续组件525可继续存储器装置的存储器修复过程。存储器修复过程的继续可基于确定存储器修复过程已起始且未完成。在一些实例中,修复继续组件525可编程熔丝元件的集合中的一或多个。在一些实例中,编程熔丝元件的集合中的一或多个可包含编程所有熔丝元件。在一些实例中,编程熔丝元件的集合中的一或多个可包含编程尚未完成修复过程的熔丝元件的集合的子集。子集可基于修复信息来确定。熔丝元件的编程可以是基于确定修复过程尚未完成。继续存储器修复过程可包含编程熔丝元件的集合的第二部分。
在一些实例中,一或多个熔丝元件的编程可以是基于确定熔丝元件的集合无法反映第一行的地址。在一些实例中,修复继续组件525可基于确定熔丝元件的中间逻辑状态无法对应于修复信息来重新编程熔丝元件的集合中的一或多个。
修复完成组件535可确定存储器修复操作是否完成。在一些实例中,修复完成组件535可将修复信息与存储器装置的熔丝元件的集合的逻辑状态相比较。所述比较可在编程熔丝元件的集合中的一或多个之后进行。在一些实例中,修复完成组件535可通过确定熔丝元件的集合的逻辑状态对应于修复信息而确定存储器修复操作完成。所述确定可以是基于将修复信息与熔丝元件的集合的逻辑状态相比较。所述确定可在编程熔丝元件的集合中的一或多个之后进行。
在一些实例中,修复完成组件535可确定熔丝元件的集合无法反映存储器阵列的第一行的地址。在一些实例中,修复完成组件535可确定熔丝元件的集合的中间逻辑状态无法对应于修复信息。所述确定可以是基于将修复信息与熔丝元件的集合的中间逻辑状态相比较。
图6展示说明根据如本文中所公开的实例的支持完成因电力丢失中断的存储器修复操作的方法600的流程图。方法600的操作可由如本文中所描述的存储器系统或其组件实施。举例来说,方法600的操作可由如参考图5所描述的存储器系统进行。在一些实例中,存储器系统可执行指令集以控制存储器系统的功能元件进行所描述的功能。另外或替代地,存储器系统可使用专用硬件来进行所描述功能的方面。
在605处,方法600可包含接收进行存储器装置的存储器修复的命令。可根据本文中所描述的方法来进行605的操作。在一些实例中,605的操作的方面可由如参考图5所描述的命令接收器进行。
在610处,方法600可包含起始存储器装置的存储器修复过程,其中存储器修复过程可包含编程存储器装置的熔丝元件的集合。可根据本文中所描述的方法来进行610的操作。在一些实例中,可由如参考图5所描述的修复起始组件进行610的操作的方面。
在615处,方法600可包含将与所起始的存储器修复过程相关联的信息存储在非易失性存储器中。可根据本文中所描述的方法来进行615的操作。在一些实例中,可由如参考图5所描述的修复信息管理器进行615的操作的方面。
在620处,方法600可包含在存储器装置的加电期间基于所存储信息确定存储器装置的存储器修复过程在加电之前起始且未完成。可根据本文中所描述的方法来进行620的操作。在一些实例中,可由如参考图5所描述的修复继续确定器进行620的操作的方面。
在625处,方法600可包含基于确定存储器修复过程在加电之前起始且未完成来继续存储器装置的存储器修复过程。可根据本文中所描述的方法来进行625的操作。在一些实例中,可由如参考图5所描述的修复继续组件进行625的操作的方面。
在一些实例中,如本文中所描述的设备可进行一或多种方法,如方法600。所述设备可包含用于进行以下操作的特征、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读介质):接收进行存储器装置的存储器修复的命令;起始所述存储器装置的存储器修复过程,其中所述存储器修复过程包含编程所述存储器装置的熔丝元件的集合;将与所起始的存储器修复过程相关联的信息存储在非易失性存储器中;在所述存储器装置的加电期间且基于所存储信息,确定所述存储器装置的所述存储器修复过程在所述加电之前起始且未完成;和基于所述确定所述存储器修复过程在所述加电之前起始且未完成,继续所述存储器装置的所述存储器修复过程。
本文中所描述的方法600和设备的一些实例可进一步包含用于以下操作的操作、特征、构件或指令:在完成所述存储器修复过程后从所述非易失性存储器清除所述信息。
在本文中所描述的方法600和设备的一些实例中,存储所述信息可包含用于以下操作的操作、特征、构件或指令:设定修复旗标以指示所述存储器修复过程的起始;且清除所述信息可包含用于以下操作的操作、特征、构件或指令:清除所述修复旗标以指示所述存储器修复过程的完成。
在本文中所描述的方法600和设备的一些实例中,所述存储器修复过程可包含用所述存储器装置的存储器阵列的第二行替换所述存储器装置的所述存储器阵列的第一行。
在本文中所描述的方法600和设备的一些实例中,所述信息可包含修复旗标、所述存储器阵列的所述第一行的地址和所述存储器装置的所述熔丝元件的集合的位置。
在本文中所描述的方法600和设备的一些实例中,所述存储器装置可包含可用作易失性和非易失性存储器单元的存储器单元,且存储所述信息可包含用于以下操作的操作、特征、构件或指令:当所述存储器单元用作非易失性存储器单元时,将所述信息存储在所述存储器装置的所述存储器单元中。
本文中所描述的方法600和设备的一些实例可进一步包含用于以下操作的操作、特征、构件或指令:基于接收到所述命令来确定所述熔丝元件的集合,所述熔丝元件的集合包含第一部分和不同于所述第一部分的第二部分。
在本文中所描述的方法600和设备的一些实例中,起始所述存储器修复过程可包含用于以下操作的操作、特征、构件或指令:编程所述熔丝元件的集合的所述第一部分;且继续所述存储器修复过程可包含用于以下操作的操作、特征、构件或指令:编程所述熔丝元件的集合的所述第二部分。
图7展示说明根据如本文中所公开的实例的支持完成因电力丢失中断的存储器修复操作的方法700的流程图。方法700的操作可由如本文中所描述的存储器系统或其组件实施。举例来说,方法700的操作可由如参考图5所描述的存储器系统进行。在一些实例中,存储器系统可执行指令集以控制存储器系统的功能元件进行所描述的功能。另外或替代地,存储器系统可使用专用硬件来进行所描述功能的方面。
在705处,方法700可包含在存储器装置的加电时从非易失性存储器获得修复信息。可根据本文中所描述的方法来进行705的操作。在一些实例中,可由如参考图5所描述的修复信息管理器进行705的操作的方面。
在710处,方法700可包含基于修复信息确定存储器修复过程在加电之前起始且未完成。可根据本文中所描述的方法来进行710的操作。在一些实例中,可由如参考图5所描述的修复继续确定器进行710的操作的方面。
在715处,方法700可包含基于确定存储器修复过程在加电之前起始且未完成来编程熔丝元件的集合中的一或多个。可根据本文中所描述的方法来进行715的操作。在一些实例中,可由如参考图5所描述的修复继续组件进行715的操作的方面。
在720处,方法700可包含在编程熔丝元件的集合中的一或多个之后,将修复信息与存储器装置的熔丝元件的集合的逻辑状态相比较。可根据本文中所描述的方法来进行720的操作。在一些实例中,可由如参考图5所描述的修复完成组件进行720的操作的方面。
在725处,方法700可包含在编程熔丝元件的集合中的一或多个之后基于将修复信息与熔丝元件的集合的逻辑状态相比较,确定熔丝元件的集合的逻辑状态对应于修复信息。可根据本文中所描述的方法来进行725的操作。在一些实例中,可由如参考图5所描述的修复完成组件进行725的操作的方面。
在一些实例中,如本文中所描述的设备可进行一或多种方法,如方法700。所述设备可包含用于进行以下操作的特征、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读介质):在存储器装置的加电时从非易失性存储器获得修复信息;基于所述修复信息确定存储器修复过程在所述加电之前起始且未完成;基于所述确定所述存储器修复过程在所述加电之前起始且未完成,编程熔丝元件的集合中的一或多个;在所述编程所述熔丝元件的集合中的所述一或多个之后,将所述修复信息与所述存储器装置的所述熔丝元件的集合的逻辑状态相比较;和基于所述修复信息与所述熔丝元件的集合的所述逻辑状态的所述比较,确定所述熔丝元件的集合的所述逻辑状态对应于所述修复信息。
在本文中所描述的方法700和设备的一些实例中,编程所述熔丝元件的集合中的所述一或多个可包含用于以下操作的操作、特征、构件或指令:编程所有所述熔丝元件的集合。
在本文中所描述的方法700和设备的一些实例中,确定所述修复过程在加电之前起始且未完成可包含用于以下操作的操作、特征、构件或指令:确定所述修复信息的修复旗标经过设定。
本文中所描述的方法700和设备的一些实例可进一步包含用于以下操作的操作、特征、构件或指令:至少部分地基于所述确定所述熔丝元件的集合的所述逻辑状态对应于所述修复信息来清除所述修复信息。
在本文中所描述的方法700和设备的一些实例中,确定所述修复过程在加电之前起始且未完成可包含用于以下操作的操作、特征、构件或指令:确定所述修复信息的修复旗标可经过设定,且清除所述修复信息可包含用于以下操作的操作、特征、构件或指令:清除所述修复旗标。
在本文中所描述的方法700和设备的一些实例中,所述修复过程可包含用所述存储器装置的存储器阵列的第二行替换所述存储器阵列的第一行。
在本文中所描述的方法700和设备的一些实例中,所述修复信息可包含修复旗标、所述存储器阵列的所述第一行的地址和所述存储器装置的所述熔丝元件的集合的位置。
本文中所描述的方法700和设备的一些实例可进一步包含用于以下操作的操作、特征、构件或指令:在所述编程所述熔丝元件的集合中的所述一或多个之后,将所述修复信息与所述存储器装置的所述熔丝元件的集合的中间逻辑状态相比较;基于所述修复信息与所述熔丝元件的集合的所述中间逻辑状态的所述比较,确定所述熔丝元件的集合的所述中间逻辑状态无法对应于所述修复信息;和基于所述确定所述熔丝元件的集合的所述中间逻辑状态无法对应于所述修复信息来重新编程所述熔丝元件的集合中的所述一或多个,其中可在所述重新编程之后进行所述修复信息与所述熔丝元件的集合的所述逻辑状态的所述比较。
应注意,本文中所描述的方法是可能的实施方案,且操作和步骤可以重新排列或以其它方式加以修改,且其它实施方案是可能的。此外,可组合来自所述方法中的两种或更多种的部分。
描述一种存储器装置。所述存储器装置可包含:存储器阵列,其布置成行和列;多个熔丝元件;非易失性存储器;和控制器,其与所述存储器装置耦合。所述控制器可以可操作以使得所述存储器装置:接收进行所述存储器装置的存储器修复的命令;起始所述存储器装置的存储器修复过程;将与所起始的存储器修复过程相关联的信息存储在所述非易失性存储器中;在所述存储器装置的加电期间且基于所存储信息,确定所述存储器装置的所述存储器修复过程在所述加电之前起始且未完成;和至少部分地基于确定所述存储器修复过程在所述加电之前起始且未完成,继续所述存储器装置的所述存储器修复过程。所述存储器修复过程可包含编程所述多个熔丝元件。
在一些实例中,所述控制器进一步可操作以使得所述存储器装置:在完成所述存储器修复过程后清除所述信息。在一些实例中,存储所述信息可包含设定修复旗标以指示所述存储器修复过程的起始。在一些实例中,清除所述信息可包含清除所述修复旗标以指示所述存储器修复过程的完成。
在一些实例中,所述非易失性存储器可包含可各自用作易失性和非易失性存储器单元的存储器单元。在一些实例中,当所述存储器单元用作非易失性存储器单元时,所述信息可存储在所述存储器单元中。
在一些实例中,所述存储器修复过程可包含用所述存储器阵列的第二行替换所述存储器阵列的第一行。在一些实例中,所述信息可包含修复旗标、所述存储器阵列的所述第一行的地址和所述存储器装置的所述多个熔丝元件的位置。
可使用各种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号;然而,所属领域的一般技术人员应理解,所述信号可表示信号总线,其中总线可具有各种位宽度。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件,在开路关系中,信号当前不能够经由导电路径在组件之间传达,在闭路关系中,信号可经由导电路径在组件之间传达。当如控制器的组件将其它组件耦合在一起时,组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
本文中所论述的包含存储器阵列的装置可形成于如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底上。在一些实例中,衬底为半导体晶片。在其它情况下,衬底可为绝缘体上硅(SOI)衬底,如玻璃上硅(SOG)或蓝宝石上硅(SOS),或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间,通过离子植入或通过任何其它掺杂方法来进行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET),且包括包含源极、漏极和栅极的三端子装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可以是导电的,且可包括重度掺杂(例如,简并)的半导体区。源极与漏极可通过轻度掺杂的半导体区或沟道分隔开。如果沟道是n型(即,多数载流子是电子),那么FET可称为n型FET。如果沟道是p型(即,多数载流子是空穴),那么FET可称为p型FET。所述沟道可以由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说,将正电压或负电压分别施加到n型FET或p型FET可使沟道变为导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可“断开”或“解除激活”。
本文中结合附图阐述的描述内容描述实例配置,且并不表示可实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意指“充当实例、例子或说明”,且不“比其它实例优选”或“有利”。具体实施方式包含提供对所描述的技术的理解的特定细节。然而,可在没有这些特定细节的情况下实践这些技术。在一些情况下,以框图形式展示熟知结构和装置以便避免混淆所描述实例的概念。
在附图中,类似组件或特征可具有相同参考标记。另外,可通过在参考标记之后跟着连字符和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记,那么描述内容适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
可使用各种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
可用通用处理器、DSP、ASIC、FPGA或另一可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其设计成进行本文中所描述的功能的任何组合来实施或进行结合本文中的本公开所描述的各种说明性块和模块。通用处理器可为微处理器,但在替代方案中,处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如,DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器,或任何其它这种配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施,那么可将功能作为一或多个指令或代码存储在计算机可读介质上或通过计算机可读介质予以传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说,归因于软件的性质,上文所描述的功能可使用由处理器、硬件、固件、硬连线或这些中的任一个的组合执行的软件来实施。实施功能的特征也可物理地位于各种位置处,包含分布以使得功能的各部分在不同物理位置处实施。此外,如本文中(包含在权利要求书中)所使用,如在项列表(例如,后加如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表,使得例如A、B或C中的至少一个的列表意指A或B或C,或AB或AC或BC,或ABC(即A和B和C)。此外,如本文中所使用,短语“基于”不应理解为参考封闭条件集。举例来说,在不脱离本公开的范围的情况下,描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说,如本文中所使用,短语“基于”应以相同方式解释为短语“至少部分地基于”。
计算机可读介质包含非暂时性计算机存储介质和通信介质两者,其包含促进将计算机程序从一处传送到另一处的任何介质。非暂时性存储介质可为可由通用或专用计算机存取的任何可用介质。借助于实例而非限制,非暂时性计算机可读介质可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置,或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机,或通用或专用处理器存取的任何其它非暂时性介质。此外,适当地将任何连接称为计算机可读介质。举例来说,如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件,那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或如红外线、无线电和微波的无线技术包含于介质的定义中。如本文中所使用,磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘,其中磁盘通常以磁性方式再现数据,而光盘用激光以光学方式再现数据。以上各项的组合也包含在计算机可读介质的范围内。
提供本文中的描述以使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将显而易见对本公开的各种修改,且本文中所定义的一般原理可应用于其它变体而不脱离本公开的范围。因此,本公开不限于本文中所描述的实例和设计,而是赋予与本文中所公开的原理和新颖特征一致的最广泛范围。
Claims (20)
1.一种方法,其包括:
接收进行存储器装置的存储器修复的命令;
基于所述命令起始所述存储器装置的存储器修复过程,其中所述存储器修复过程包括编程所述存储器装置的多个熔丝元件;
将与所起始的存储器修复过程相关联的信息存储在非易失性存储器中;
在所述存储器装置的加电期间且基于所存储信息,确定所述存储器装置的所述存储器修复过程在所述加电之前起始且未完成;以及
至少部分地基于所述确定所述存储器修复过程在所述加电之前起始且未完成,继续所述存储器装置的所述存储器修复过程。
2.根据权利要求1所述的方法,其进一步包括在完成所述存储器修复过程后从所述非易失性存储器清除所述信息。
3.根据权利要求2所述的方法,其中:
存储所述信息包括设定修复旗标以指示所述存储器修复过程的起始;且
清除所述信息包括清除所述修复旗标以指示所述存储器修复过程的完成。
4.根据权利要求1所述的方法,其中所述存储器修复过程包括用所述存储器装置的存储器阵列的第二行替换所述存储器装置的所述存储器阵列的第一行。
5.根据权利要求4所述的方法,其中所述信息包含修复旗标、所述存储器阵列的所述第一行的地址以及所述存储器装置的所述多个熔丝元件的位置。
6.根据权利要求1所述的方法,其中所述存储器装置包括可用作易失性存储器单元以及非易失性存储器单元的存储器单元,且其中将所述信息存储在非易失性存储器中包括:
当所述存储器装置的所述存储器单元用作非易失性存储器单元时,将所述信息存储在所述存储器单元中。
7.根据权利要求1所述的方法,其进一步包括:
至少部分地基于接收到所述命令来确定所述多个熔丝元件,所述多个熔丝元件包括第一部分以及不同于所述第一部分的第二部分,其中:
起始所述存储器装置的所述存储器修复过程包括:
编程所述多个熔丝元件的所述第一部分;且
继续所述存储器装置的所述存储器修复过程包括:
编程所述多个熔丝元件的所述第二部分。
8.一种存储器装置,其包括:
存储器阵列,其布置成行以及列;
多个熔丝元件;
非易失性存储器;以及
控制器,其与所述存储器装置耦合且可操作以使得所述存储器装置:
接收进行所述存储器装置的存储器修复的命令;
起始所述存储器装置的存储器修复过程,其中所述存储器修复过程包含编程所述多个熔丝元件;
将与所起始的存储器修复过程相关联的信息存储在所述非易失性存储器中;
在所述存储器装置的加电期间且基于所存储信息,确定所述存储器装置的所述存储器修复过程在所述加电之前起始且未完成;以及
至少部分地基于确定所述存储器修复过程在所述加电之前起始且未完成,继续所述存储器装置的所述存储器修复过程。
9.根据权利要求8所述的存储器装置,其中所述控制器进一步可操作以使得所述存储器装置:
在完成所述存储器修复过程后清除所述信息。
10.根据权利要求9所述的存储器装置,其中:
存储所述信息包括设定修复旗标以指示所述存储器修复过程的起始;且
清除所述信息包括清除所述修复旗标以指示所述存储器修复过程的完成。
11.根据权利要求8所述的存储器装置,其中所述非易失性存储器包括可各自用作易失性存储器单元以及非易失性存储器单元的存储器单元,且其中当所述存储器单元用作非易失性存储器单元时,所述信息存储在所述存储器单元中。
12.根据权利要求8所述的存储器装置,其中所述存储器修复过程包括用所述存储器阵列的第二行替换所述存储器阵列的第一行,且其中所述信息包含修复旗标、所述存储器阵列的所述第一行的地址以及所述存储器装置的所述多个熔丝元件的位置。
13.一种方法,其包括:
在存储器装置的加电时从非易失性存储器获得修复信息;
至少部分地基于所述修复信息确定存储器修复过程在所述加电之前起始且未完成;
至少部分地基于所述确定所述存储器修复过程在所述加电之前起始且未完成,编程多个熔丝元件中的一或多个;
在所述编程所述多个熔丝元件中的所述一或多个之后,将所述修复信息与所述存储器装置的所述多个熔丝元件的逻辑状态相比较;以及
至少部分地基于所述修复信息与所述多个熔丝元件的所述逻辑状态的所述比较,确定所述多个熔丝元件的所述逻辑状态对应于所述修复信息。
14.根据权利要求13所述的方法,其中编程所述多个熔丝元件中的所述一或多个包括编程所有所述多个熔丝元件。
15.根据权利要求13所述的方法,其中确定所述存储器修复过程在加电之前起始且未完成包括确定所述修复信息的修复旗标经过设定。
16.根据权利要求13所述的方法,其进一步包括至少部分地基于所述确定所述多个熔丝元件的所述逻辑状态对应于所述修复信息来清除所述修复信息。
17.根据权利要求16所述的方法,其中:
确定所述存储器修复过程在加电之前起始且未完成包括确定所述修复信息的修复旗标经过设定;且
清除所述修复信息包括清除所述修复旗标。
18.根据权利要求13所述的方法,其中所述存储器修复过程包括用所述存储器装置的存储器阵列的第二行替换所述存储器阵列的第一行。
19.根据权利要求18所述的方法,其中所述修复信息包含:修复旗标、所述存储器阵列的所述第一行的地址以及所述存储器装置的所述多个熔丝元件的位置。
20.根据权利要求13所述的方法,其进一步包括:
在所述编程所述多个熔丝元件中的所述一或多个之后,将所述修复信息与所述存储器装置的所述多个熔丝元件的中间逻辑状态相比较;
至少部分地基于所述修复信息与所述多个熔丝元件的所述中间逻辑状态的所述比较,确定所述多个熔丝元件的所述中间逻辑状态无法对应于所述修复信息;以及
至少部分地基于所述确定所述多个熔丝元件的所述中间逻辑状态无法对应于所述修复信息来重新编程所述多个熔丝元件中的所述一或多个,其中在所述重新编程之后进行所述修复信息与所述多个熔丝元件的所述逻辑状态的所述比较。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/005,027 US11334458B2 (en) | 2020-08-27 | 2020-08-27 | Completing memory repair operations interrupted by power loss |
US17/005,027 | 2020-08-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114121130A true CN114121130A (zh) | 2022-03-01 |
CN114121130B CN114121130B (zh) | 2022-10-14 |
Family
ID=80356607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110986050.1A Active CN114121130B (zh) | 2020-08-27 | 2021-08-26 | 完成因电力丢失中断的存储器修复操作 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11334458B2 (zh) |
CN (1) | CN114121130B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240014950A (ko) * | 2022-07-26 | 2024-02-02 | 삼성전자주식회사 | 메모리 시스템, 메모리 시스템의 동작 방법 및 메모리 장치의 컨트롤러 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150135038A1 (en) * | 2013-11-12 | 2015-05-14 | Micron Technology, Inc. | Post package repair of memory devices |
US9349491B1 (en) * | 2015-04-17 | 2016-05-24 | Micron Technology, Inc. | Repair of memory devices using volatile and non-volatile memory |
US20200058365A1 (en) * | 2018-08-14 | 2020-02-20 | Samsung Electronics Co., Ltd. | Storage device and operating method thereof |
CN111063385A (zh) * | 2018-10-16 | 2020-04-24 | 美光科技公司 | 智能封装后修复 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020133769A1 (en) * | 2001-03-15 | 2002-09-19 | Cowles Timothy B. | Circuit and method for test and repair |
US6779045B2 (en) * | 2001-03-21 | 2004-08-17 | Intel Corporation | System and apparatus for increasing the number of operations per transmission for a media management system |
US7111193B1 (en) * | 2002-07-30 | 2006-09-19 | Taiwan Semiconductor Manufacturing Co. Ltd. | Semiconductor memory having re-configurable fuse set for redundancy repair |
JP5142685B2 (ja) * | 2007-11-29 | 2013-02-13 | 株式会社東芝 | メモリシステム |
US10445195B2 (en) * | 2017-08-07 | 2019-10-15 | Micron Technology, Inc. | Performing data restore operations in memory |
US10242734B1 (en) * | 2017-09-29 | 2019-03-26 | Intel Corporation | Resuming storage die programming after power loss |
US20200176072A1 (en) * | 2020-02-04 | 2020-06-04 | Intel Corporation | Dynamic random access memory built-in self-test power fail mitigation |
-
2020
- 2020-08-27 US US17/005,027 patent/US11334458B2/en active Active
-
2021
- 2021-08-26 CN CN202110986050.1A patent/CN114121130B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150135038A1 (en) * | 2013-11-12 | 2015-05-14 | Micron Technology, Inc. | Post package repair of memory devices |
US9349491B1 (en) * | 2015-04-17 | 2016-05-24 | Micron Technology, Inc. | Repair of memory devices using volatile and non-volatile memory |
US20200058365A1 (en) * | 2018-08-14 | 2020-02-20 | Samsung Electronics Co., Ltd. | Storage device and operating method thereof |
CN111063385A (zh) * | 2018-10-16 | 2020-04-24 | 美光科技公司 | 智能封装后修复 |
Also Published As
Publication number | Publication date |
---|---|
US20220066893A1 (en) | 2022-03-03 |
CN114121130B (zh) | 2022-10-14 |
US11334458B2 (en) | 2022-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114121103B (zh) | 用于编程自选存储器的技术 | |
CN111063385A (zh) | 智能封装后修复 | |
US11507296B2 (en) | Repair operation techniques | |
CN114550766A (zh) | 用于减轻非对称长延迟应力的技术 | |
US11562805B2 (en) | Speculative section selection within a memory device | |
CN114121130B (zh) | 完成因电力丢失中断的存储器修复操作 | |
CN112053710B (zh) | 用于存储器装置的电流监视器 | |
EP4111450A1 (en) | Memory array with multiplexed select lines | |
US11948656B1 (en) | Counter management for memory systems | |
CN116893925A (zh) | 使用行错误信息的擦除操作 | |
CN115497549A (zh) | 单元数据批量复位 | |
US11430539B2 (en) | Modifiable repair solutions for a memory array | |
US11791011B1 (en) | Self-repair verification | |
US20230350582A1 (en) | Data masking for memory | |
US11948655B2 (en) | Indicating a blocked repair operation | |
CN113689901B (zh) | 产生存储器阵列控制信号 | |
US11886745B2 (en) | Illegal operation reaction at a memory device | |
US20230266918A1 (en) | Techniques to season memory cells | |
US20240094921A1 (en) | Testing operations for memory systems | |
US20230395123A1 (en) | Techniques for memory cell reset using dummy word lines | |
US11721379B2 (en) | Cell disturb on power state transition | |
US20240028247A1 (en) | Efficient error signaling by memory | |
US20240053908A1 (en) | Temperature-dependent refresh operations | |
US20230317191A1 (en) | Techniques for determining an interface connection status | |
US20230071764A1 (en) | Error caching techniques for improved error correction in a memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |