CN114114768B - 像素、阵列基板和显示装置 - Google Patents

像素、阵列基板和显示装置 Download PDF

Info

Publication number
CN114114768B
CN114114768B CN202111512044.9A CN202111512044A CN114114768B CN 114114768 B CN114114768 B CN 114114768B CN 202111512044 A CN202111512044 A CN 202111512044A CN 114114768 B CN114114768 B CN 114114768B
Authority
CN
China
Prior art keywords
transistor
common electrode
common
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111512044.9A
Other languages
English (en)
Other versions
CN114114768A (zh
Inventor
刘三泓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202111512044.9A priority Critical patent/CN114114768B/zh
Priority to US17/620,697 priority patent/US20240045293A1/en
Priority to PCT/CN2021/138863 priority patent/WO2023103014A1/zh
Publication of CN114114768A publication Critical patent/CN114114768A/zh
Application granted granted Critical
Publication of CN114114768B publication Critical patent/CN114114768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Abstract

本申请公开了一种像素、阵列基板和显示装置。像素包括第一驱动晶体管、第一存储电容、第二驱动晶体管、第二存储电容和公共晶体管。第一驱动晶体管和第二驱动晶体管的栅极连接至扫描线。第一驱动晶体管和第二驱动晶体管的源极或漏极的其中之一连接至数据线。第一驱动晶体管的源极或漏极的另一个通过第一存储电容连接至第一公共电极线。第二驱动晶体管的源极或漏极的另一个通过第二存储电容连接至第二公共电极线。公共晶体管的源极和漏极分别连接至第一公共电极线和第二公共电极线。本申请可实现公共电极的垂直连通，并且同时确保了水平方向的布线的不良点可被检出和定位。

Description

像素、阵列基板和显示装置
技术领域
本申请涉及显示技术领域，尤其涉及像素、阵列基板和显示装置。
背景技术
请参照图1，其显示现有技术中的阵列基板的像素的示意图。像素10包括数据线11、扫描线12、公共电极线13和共享电极线14，其中数据线11和共享电极线14沿着竖直方向延伸，以及扫描线12和公共电极线13沿着水平方向延伸。相邻的公共电极线13通过连接电极15电连接。在制造过程中，公共电极线13可能会在区域A1与数据线11发生短路，也可能会在区域A2与共享电极线14发生短路。然而，在进行信号检测时，由于公共电极线通电后会呈现网格状连通，因此无法完全定位出不良的具体线路位置。
有鉴于此，有必要提出一种像素、阵列基板和显示装置，以解决现有技术中存在的问题。
发明内容
为解决上述现有技术的问题，本申请的目的在于提供一种像素、阵列基板和显示装置，其实现公共电极的垂直连通，并且同时确保了水平方向的布线的不良点可被检出和定位。
为达成上述目的，本申请提供一种像素，包括：第一驱动晶体管，其中所述第一驱动晶体管的栅极连接至扫描线，以及所述第一驱动晶体管的源极或漏极的其中之一连接至数据线；第一存储电容，其中所述第一存储电容的一端连接至第一公共电极线，以及所述第一存储电容的另一端连接至所述第一驱动晶体管的所述源极或所述漏极的另一个；第二驱动晶体管，其中所述第二驱动晶体管的栅极连接至所述扫描线，以及所述第二驱动晶体管的源极或漏极的其中之一连接至所述数据线；第二存储电容，其中所述第二存储电容的一端连接至第二公共电极线，以及所述第二存储电容的另一端连接至所述第二驱动晶体管的所述源极或所述漏极的另一个；以及公共晶体管，其中所述公共晶体管的源极或漏极的其中之一连接至所述第一公共电极线，以及所述公共晶体管的所述源极或所述漏极的另一个连接至所述第二公共电极线。
本申请还提供一种阵列基板，包括：多条数据线，沿着垂直方向延伸；多条扫描线和多条公共电极线，沿着水平方向延伸；以及多个像素，以阵列排布，其中每一所述像素包括沿着所述水平方向排列的第一子像素和第二子像素，所述第一子像素和所述第二子像素连接至同一条数据线和同一条扫描线。所述第一子像素包括第一存储电容，所述第二子像素包括第二存储电容，所述第一存储电容的一端连接至第一公共电极线，所述第二存储电容的一端连接至与所述第一公共电极线相邻的第二公共电极线。每一所述像素还包括公共晶体管，以及所述公共晶体管的源极或漏极的其中之一连接至所述第一公共电极线，以及所述公共晶体管的所述源极或所述漏极的另一个连接至所述第二公共电极线。
本申请还提供一种显示装置，包括：上述的阵列基板；对置基板，相对于所述阵列基板，以及包括对置电极；以及液晶层，设置在所述阵列基板和所述对置基板之间，其中所述第一子像素包括第一液晶电容，所述第二子像素包括第二液晶电容，所述第一液晶电容的一端和所述第二液晶电容的一端连接至所述对置电极。
相较于先前技术，本申请通过以公共晶体管连接相邻的第一公共电极线和第二公共电极线。当公共晶体管打开时，第一公共电极线和第二公共电极线电连接，进而确保了公共电压的稳定性。此外，当在检测信号时，公共晶体管关闭，使得可根据获得的短路信号定位出水平方向的布线，并且进一步对不良的布线进行修复。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1显示现有技术中的阵列基板的像素的示意图。
图2显示根据本申请的第一实施例的像素的示意图。
图3显示图2的像素的等效电路图。
图4显示根据本申请的第二实施例的像素的等效电路图。
图5显示根据本申请的实施例的阵列基板的示意图。
图6显示根据本申请的实施例的显示装置的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参照图2和图3，图2显示根据本申请的第一实施例的像素的示意图，以及图3显示图2的像素的等效电路图。像素100设置在数据线111和扫描线120的交会处，其中数据线111沿着垂直方向排列，以及扫描线120沿着水平方向排列。像素100包括沿着水平方向排列的第一子像素101和第二子像素102。第一子像素101和第二子像素102连接至同一条数据线110和同一条扫描线120。再者，第一子像素101连接至第一公共电极线131，以及第二子像素102连接至第二公共电极线132。第一公共电极线131和第二公共电极线132沿着水平方向排列，并且设置在扫描线120的相对两侧。
如图2和图3所示，第一子像素101包括第一驱动晶体管1011、第一像素电极1012、第一存储电容1013和第一液晶电容1014。第一驱动晶体管1011的栅极连接至扫描线120。第一驱动晶体管1011的源极或漏极的其中之一连接至数据线110。第一驱动晶体管1011的源极或漏极的另一个连接至第一像素电极1012，并且通过第一存储电容1013连接至第一公共电极线131。也就是说，第一存储电容1013的一端连接至第一公共电极线131，第一存储电容1013的另一端连接至第一驱动晶体管1011的所述另一个源极或漏极。第一液晶电容1014的一端连接至对置基板的对置电极107，以及第一液晶电容1014的另一端连接至第一驱动晶体管1011的所述另一个源极或漏极。
如图2和图3所示，第二子像素102包括第二驱动晶体管1021、第二像素电极1022、第二存储电容1023和第二液晶电容1024。第二驱动晶体管1021的栅极连接至扫描线120。第二驱动晶体管1021的源极或漏极的其中之一连接至数据线110。第二驱动晶体管1021的源极或漏极的另一个连接至第二像素电极1022，并且通过第二存储电容1023连接至第二公共电极线132。也就是说，第二存储电容1023的一端连接至第二公共电极线132，第二存储电容1023的另一端连接至第二驱动晶体管1021的所述另一个源极或漏极。第二液晶电容1024的一端连接至对置基板的对置电极107，以及第二液晶电容1024的另一端连接至第二驱动晶体管1021的所述另一个源极或漏极。
如图2和图3所示，像素100还包括公共晶体管103。公共晶体管103的栅极连接至扫描线120。公共晶体管103的源极或漏极的其中之一连接至第一公共电极线131。公共晶体管103的源极或漏极的另一个连接至第二公共电极线132。具体来说，像素100还包括第一连接电极1051、第二连接电极1052、第一通孔1061和第二通孔1062。第一连接电极1051设置在扫描线120上并且延伸至与第一公共电极线131重叠。第二连接电极1052设置在扫描线120上并且延伸至与第二公共电极线132重叠。第一通孔1061形成在第一连接电极1051与第一公共电极线131的重叠处，并且曝露出第一公共电极线131。第一连接电极1051通过第一通孔1061连接至第一公共电极线131。第二通孔1062形成在第二连接电极1052与第二公共电极线132的重叠处，并且曝露出第二公共电极线132。第二连接电极1052通过第二通孔1062连接至第二公共电极线132。第一连接电极1051和第二连接电极1052在与扫描线120重叠处的两部分彼此分离，并且构成公共晶体管103。
如图2和图3所示，在本实施例中，施加正信号至扫描线120时，公共晶体管103打开，并且第一公共电极线131和第二公共电极线132电连接，进而确保了公共电压的稳定性。此外，当在检测信号时，施加负信号至扫描线120，并且施加正信号至其他线路。此时，公共晶体管103关闭，并且第一公共电极线131和第二公共电极线132电性分离。若公共电极线与数据线110或共享电极线140发生短路时，可根据获得的短路信号定位出水平方向的布线，并且进一步对不良的布线进行修复。
如图2和图3所示，像素100还包括共享晶体管104。共享晶体管104的栅极连接至扫描线120。共享晶体管104的源极或漏极的其中之一连接至第二驱动晶体管1021的所述另一个源极或漏极。共享晶体管104的源极或漏极的另一个连接至共享电极线140。共享电极线140设置在两条相邻的数据线110之间。共享电极线140沿着垂直方向从第一子像素101延伸至第二子像素102。第一驱动晶体管1011配置为驱动第一子像素101。第二驱动晶体管1021配置为驱动第二子像素102。共享晶体管104配置为释放第二子像素102的中的电荷。具体来说，当共享晶体管104打开时，第二子像素102中的部分电荷释放到共享晶体管104中，使得第一子像素101和第二子像素102之间出现电位差，液晶分子的倾角产生差异，从而达到降低色偏的效果。
请参照图4，其显示根据本申请的第二实施例的像素的等效电路图。像素200设置在数据线211和扫描线220的交会处，其中数据线211沿着垂直方向排列，以及扫描线220沿着水平方向排列。像素200包括沿着水平方向排列的第一子像素和第二子像素。第一子像素和第二子像素连接至同一条数据线210和同一条扫描线220。再者，第一子像素连接至第一公共电极线231，以及第二子像素连接至第二公共电极线232。第一公共电极线231和第二公共电极线232沿着水平方向排列，并且设置在扫描线220的相对两侧。
如图4所示，第一子像素包括第一驱动晶体管2011、第一像素电极、第一存储电容2013和第一液晶电容2014。第二子像素包括第二驱动晶体管2021、第二像素电极、第二存储电容2023和第二液晶电容2024。第一液晶电容2014和第二液晶电容2024的一端连接至对置基板的对置电极207。像素200还包括公共晶体管203和共享晶体管204。共享晶体管204的所述另一个源极或漏极连接至共享电极线240。第二实施例的像素200与第一实施例的像素100大致相同，两者差别在于第二实施例的像素200公共晶体管203的栅极连接至第二公共电极线232。在一些实施例中，公共晶体管的栅极也可连接至第一公共电极线。
如图4所示，在本实施例中，施加正信号至第一公共电极线231和第二公共电极线232时，公共晶体管203打开，并且第一公共电极线231和第二公共电极线232电连接，进而确保了公共电压的稳定性。此外，当在检测信号时，施加负信号至第一公共电极线231和第二公共电极线232，并且施加正信号至其他线路。此时，公共晶体管203关闭，并且第一公共电极线231和第二公共电极线232电性分离。若公共电极线与数据线210或共享电极线240发生短路时，可根据获得的短路信号定位出水平方向的布线，并且进一步对不良的布线进行修复。另一方面，第二实施例的像素200中的其他元件的设计与第一实施例相同，在此不加以赘述。
请参照图5，其显示根据本申请的实施例的阵列基板的示意图。阵列基板50包含多条数据线511、多条扫描线521、多条公共电极线541、多条共享电极线551和多个像素。多条数据线511和多条共享电极线551沿着垂直方向延伸。多条扫描线521和多条公共电极线541沿着水平方向延伸。多条数据线511和多条扫描线521彼此交错并且定义出多个像素区域53。多个像素以阵列排布在像素区域53中，并且本实施例的像素可为上述的任一种像素，在此不加以赘述。
如图5所示，阵列基板50还包括数据驱动器51、扫描驱动器52、公共电极总线54和共享电极总线55。多条数据线511连接至数据驱动器51。多条扫描线521连接至扫描驱动器52。多条公共电极线541连接至公共电极总线54。多条共享电极线551连接至共享电极总线55。
请参照图6，其显示根据本申请的实施例的显示装置的示意图。显示装置60包含阵列基板61、对置基板62和液晶层63。阵列基板61包含上述的任一种阵列基板和像素，在此不加以赘述。对置基板62相对于阵列基板61，以及包括对置电极621。液晶层63设置在阵列基板61和对置基板62之间。
在本申请中，相邻的第一公共电极线和第二公共电极线通过公共晶体管连接。当公共晶体管打开时，第一公共电极线和第二公共电极线电连接，进而确保了公共电压的稳定性。此外，当在检测信号时，公共晶体管关闭，使得可根据获得的短路信号定位出水平方向的布线，并且进一步对不良的布线进行修复。
以上对本申请实施例所提供的一种像素、阵列基板和显示装置进行了详细介绍，本文中应用了具体实施例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想。本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (8)

1.一种像素，其特征在于，所述像素包括：
第一驱动晶体管，其中所述第一驱动晶体管的栅极连接至扫描线，以及所述第一驱动晶体管的源极或漏极的其中之一连接至数据线；
第一存储电容，其中所述第一存储电容的一端连接至第一公共电极线，以及所述第一存储电容的另一端连接至所述第一驱动晶体管的所述源极或所述漏极的另一个；
第二驱动晶体管，其中所述第二驱动晶体管的栅极连接至所述扫描线，以及所述第二驱动晶体管的源极或漏极的其中之一连接至所述数据线；
第二存储电容，其中所述第二存储电容的一端连接至第二公共电极线，以及所述第二存储电容的另一端连接至所述第二驱动晶体管的所述源极或所述漏极的另一个；以及
公共晶体管，其中所述公共晶体管的源极或漏极的其中之一连接至所述第一公共电极线，以及所述公共晶体管的所述源极或所述漏极的另一个连接至所述第二公共电极线，以及所述公共晶体管的栅极连接至所述扫描线或所述第一公共电极线或所述第二公共电极线。
2.如权利要求1所述的像素，其特征在于，所述像素还包括共享晶体管，所述共享晶体管的栅极连接至所述扫描线，所述共享晶体管的源极或漏极的其中之一连接至所述第二驱动晶体管的所述源极或所述漏极的其中之一，以及所述共享晶体管的所述源极或所述漏极的另一个连接至共享电极线。
3.一种阵列基板，其特征在于，所述阵列基板包括：
多条数据线，沿着垂直方向延伸；
多条扫描线和多条公共电极线，沿着水平方向延伸；以及
多个像素，以阵列排布，其中每一所述像素包括沿着所述水平方向排列的第一子像素和第二子像素，所述第一子像素和所述第二子像素连接至同一条数据线和同一条扫描线；
其中所述第一子像素包括第一存储电容，所述第二子像素包括第二存储电容，所述第一存储电容的一端连接至第一公共电极线，所述第二存储电容的一端连接至与所述第一公共电极线相邻的第二公共电极线；
其中每一所述像素还包括公共晶体管，所述公共晶体管的源极或漏极的其中之一连接至所述第一公共电极线，以及所述公共晶体管的所述源极或所述漏极的另一个连接至所述第二公共电极线。
4.如权利要求3所述的阵列基板，其特征在于，所述公共晶体管的栅极连接至所述扫描线。
5.如权利要求3所述的阵列基板，其特征在于，所述公共晶体管的栅极连接至所述第一公共电极线或所述第二公共电极线。
6.如权利要求3所述的阵列基板，其特征在于，所述第一子像素还包括第一驱动晶体管，所述第一驱动晶体管的栅极连接至所述扫描线，所述第一驱动晶体管的源极或漏极的其中之一连接至所述数据线，以及所述第一驱动晶体管的所述源极或所述漏极的另一个连接至所述第一存储电容的另一端；以及
所述第二子像素还包括第二驱动晶体管，所述第二驱动晶体管的栅极连接至所述扫描线，所述第二驱动晶体管的源极或漏极的其中之一连接至所述数据线，以及所述第二驱动晶体管的所述源极或所述漏极的另一个连接至所述第二存储电容的另一端。
7.如权利要求6所述的阵列基板，其特征在于，所述阵列基板包括共享电极线，每一所述像素还包括共享晶体管，所述共享晶体管的栅极连接至所述扫描线，所述共享晶体管的源极或漏极的其中之一连接至所述第二驱动晶体管的所述源极或所述漏极的其中之一，以及所述共享晶体管的所述源极或所述漏极的另一个连接至所述共享电极线。
8.一种显示装置，其特征在于，所述显示装置包括：
如权利要求3-7任一项的所述阵列基板；
对置基板，相对于所述阵列基板，以及包括对置电极；以及
液晶层，设置在所述阵列基板和所述对置基板之间，其中所述第一子像素包括第一液晶电容，所述第二子像素包括第二液晶电容，所述第一液晶电容的一端和所述第二液晶电容的一端连接至所述对置电极。
CN202111512044.9A 2021-12-07 2021-12-07 像素、阵列基板和显示装置 Active CN114114768B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111512044.9A CN114114768B (zh) 2021-12-07 2021-12-07 像素、阵列基板和显示装置
US17/620,697 US20240045293A1 (en) 2021-12-07 2021-12-16 Pixel, array substrate, and display device
PCT/CN2021/138863 WO2023103014A1 (zh) 2021-12-07 2021-12-16 像素、阵列基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111512044.9A CN114114768B (zh) 2021-12-07 2021-12-07 像素、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN114114768A CN114114768A (zh) 2022-03-01
CN114114768B true CN114114768B (zh) 2023-06-30

Family

ID=80364192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111512044.9A Active CN114114768B (zh) 2021-12-07 2021-12-07 像素、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US20240045293A1 (zh)
CN (1) CN114114768B (zh)
WO (1) WO2023103014A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113311624A (zh) * 2021-04-06 2021-08-27 Tcl华星光电技术有限公司 一种阵列基板及显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5000124B2 (ja) * 2004-11-12 2012-08-15 三星電子株式会社 表示装置及びその駆動方法
JP2014174402A (ja) * 2013-03-11 2014-09-22 Japan Display Inc 液晶表示装置
JP2014178490A (ja) * 2013-03-14 2014-09-25 Japan Display Inc 液晶表示装置
KR101487700B1 (ko) * 2013-06-28 2015-01-29 엘지디스플레이 주식회사 표시장치 및 그 구동방법
CN104808404B (zh) * 2015-05-08 2018-03-02 上海中航光电子有限公司 阵列基板、显示面板和触控显示装置
KR20170039793A (ko) * 2015-10-01 2017-04-12 삼성디스플레이 주식회사 액정 표시 장치
TWI571671B (zh) * 2016-02-19 2017-02-21 友達光電股份有限公司 液晶顯示面板
CN106842750B (zh) * 2017-04-05 2018-11-23 深圳市华星光电半导体显示技术有限公司 液晶显示器像素驱动电路及tft基板
CN107767773A (zh) * 2017-10-12 2018-03-06 惠科股份有限公司 阵列基板及其应用的显示装置
CN107844008B (zh) * 2017-11-06 2020-03-17 深圳市华星光电技术有限公司 阵列基板、阵列基板的检测方法及显示面板
CN111326122B (zh) * 2018-12-14 2021-09-03 惠科股份有限公司 一种显示面板的驱动电路、驱动装置及显示装置
CN111176041A (zh) * 2020-02-21 2020-05-19 Tcl华星光电技术有限公司 像素结构及像素电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113311624A (zh) * 2021-04-06 2021-08-27 Tcl华星光电技术有限公司 一种阵列基板及显示面板

Also Published As

Publication number Publication date
US20240045293A1 (en) 2024-02-08
CN114114768A (zh) 2022-03-01
WO2023103014A1 (zh) 2023-06-15

Similar Documents

Publication Publication Date Title
US7724314B2 (en) Method for repairing a short in a substrate for a display and display repaired according to that method
US7224413B2 (en) Liquid crystal display with electrostatic protecting circuits
CN101868756B (zh) 有源矩阵基板和液晶显示装置
US9768068B2 (en) Display device
US20230102513A1 (en) Array substrate and display panel
US20070159587A1 (en) Display panel with improved side views
US10481454B1 (en) Thin film transistor array substrate and display panel
US20140002423A1 (en) Driving circuit, flat panel display device having the same and method of repairing the driving circuit
JPH11326928A (ja) 液晶表示装置
KR20050015034A (ko) 액정 디스플레이 패널
CN114415433B (zh) 阵列基板、显示面板和显示装置
CN113985671A (zh) 阵列基板及显示装置
CN114114768B (zh) 像素、阵列基板和显示装置
US6731365B2 (en) Array circuit of a liquid crystal display wherein common electrodes isolated each other in different pixel regions
CN201532513U (zh) 像素阵列以及垂直配向式液晶显示面板
KR20070080143A (ko) 액정표시장치
JP3670517B2 (ja) 液晶表示装置
WO2016165163A1 (zh) 液晶显示装置及其液晶显示面板
KR20010064411A (ko) 박막 트랜지스터-액정 표시 소자
JPH11150275A (ja) 薄膜トランジスタアレイ基板
CN212112072U (zh) 一种阵列基板、显示面板及显示装置
US20240045288A1 (en) Array substrate and display panel
CN217655405U (zh) 阵列基板、显示面板和显示装置
KR101225588B1 (ko) 어레이 기판 및 이를 갖는 표시패널
KR100976979B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant