CN114095018B - 小数分频电路 - Google Patents
小数分频电路 Download PDFInfo
- Publication number
- CN114095018B CN114095018B CN202111329068.0A CN202111329068A CN114095018B CN 114095018 B CN114095018 B CN 114095018B CN 202111329068 A CN202111329068 A CN 202111329068A CN 114095018 B CN114095018 B CN 114095018B
- Authority
- CN
- China
- Prior art keywords
- signal
- clock signal
- frequency division
- output
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 173
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 15
- 230000000630 rising effect Effects 0.000 description 12
- 230000009286 beneficial effect Effects 0.000 description 10
- 125000004122 cyclic group Chemical group 0.000 description 7
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 7
- 230000001934 delay Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012938 design process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明提供了一种小数分频电路，包括采样信号产生单元、小数分频单元、译码单元、时钟切换单元以及整数分频单元，译码单元用于对采样信号和小数分频信号进行译码翻译，以分别得到第一译码值和第二译码值，然后根据采样时钟信号对第一译码值和第二译码值进行采样，以分别得到采样值和第二切换信号，根据采样时钟信号的反向信号对采样值进行采样，以得到第一切换信号，时钟切换单元用于根据第一切换信号对时钟信号进行切换，以输出采样时钟信号及采样时钟信号的反相信号，根据第二切换信号对时钟信号进行切换，以输出输出时钟信号，利用了锁相环输出的时钟信号不同的相位时钟实现小数分频，仅需一步即可实现小数分频，提高了小数分频的效率。
Description
技术领域
本发明涉及分频器技术领域，尤其涉及一种小数分频电路。
背景技术
锁相环(Phase Locked Loop，PLL)常应用于集成电路的时钟信号处理系统中，通常的设计中要求PLL的输出信号有精准的频率，而一些引用中也需要有稳定的相位去完成采样工作以使误码率达到最小。当环形压控振荡器可以产生6～16个不同相位的输出时钟时，不同的相位时钟可以送到整数分频器并通过相位选择来选择输出相位，且输出频率由整数分频器控制。PLL的这一特点可以适用于一些不要求分频比非常精确的小数分频PLL中，减小电路设计的复杂性并且可以有效地缩小版图面积。
目前，利用PLL自身产生的不同相位信号实现小数分频的技术是根据相位信号从M个第一时钟信号中选择第n个第一时钟作为第二时钟信号，接收外部控制信号，对第n个第一时钟信号进行小数分频，根据外部控制信号对第一整数分频信号进行加法运算，得到第二整数分频信号，根据第二整数分频信号对第二时钟信号进行整数分频，得到第三时钟信号，并通过第一时钟信号的个数，确定小数分频的精度。此技术中的小数分频实现过程需要4个电路，分别为计数子电路、总数子电路、比较子电路和任务子电路，其中，计数子电路用于对1个整数分频的时钟周期内进行移相次数进行统计；总数子电路用于计算1个整数分频的时钟周期内需要进行的移相次数，例如，当VCO输出为3位的8阶段时钟信号frac_in时，当frac_in为001，数值为1，第三时钟信号1个整数分频的时钟周期内需要进行1次右移相，完成0.125的小数分频，frac_in为010，数值为2，第三时钟信号1个整数分频的时钟周期内需要进行2次右移相，完成0.25的小数分频，frac_in为011，数值为3，第三时钟信号1个整数分频的时钟周期内需要进行3次右移相，完成0.375的小数分频，frac_in为100，数值为4，第三时钟信号1个整数分频的时钟周期内需要进行4次左移相，完成0.5的小数分频，frac_in为101，数值为5，第三时钟信号1个整数分频的时钟周期内需要进行3次左移相，完成0.625的小数分频，frac_in为110，数值为6，第三时钟信号1个整数分频的时钟周期内需要进行2次左移相，完成0.75的小数分频，frac_in为111，数值为7，第三时钟信号1个整数分频的时钟周期内需要进行1次左移相，完成0.875的小数分频；比较子电路用于判断1个整数分频的时钟周期内是否完成了需要进行的移相次数；任务子电路用于处理小数分频时钟电路的内部信号生成一个决定移相方向和次数的信号进而控制小数分频的分频值。
上述现有技术中，不同的小数分频实现过程中都需要利用相邻的时钟信号依次分步实现，且每步只能移T/8的相位，这就决定了其实现一个小数分频必须要有一个特定的时钟周期个数。例如，当M＝8时，要实现0.5的小数分频需要进行4次相移，需要4个时钟周期实现，且此时最小的整数分频比只能是3。不仅如此，电路中还需要增加额外的比较电路和计数电路，设计过程繁琐复杂。
因此，有必要提供一种新型的小数分频电路以解决现有技术中存在的部分上述问题。
发明内容
本发明的目的在于提供一种小数分频电路，能够仅通过一步实现小数分频，提高了小数分频的效率。
为实现上述目的，本发明的所述小数分频电路，包括采样信号产生单元、小数分频单元、译码单元、时钟切换单元以及整数分频单元，其中，
所述采样信号产生单元用于输出第一初始值，并在接收分频控制信号和整数分频信号后，对所述分频控制信号和所述第一初始值进行加运算，以输出第一运算值，然后根据所述整数分频信号对所述第一运算值进行采样，以输出替换所述第一初始值的采样信号；
所述小数分频单元用于输出第二初始值，并在接收分频控制信号和整数分频信号后，对所述分频控制信号和所述第二初始值进行加运算，以输出第二运算值，然后根据所述整数分频信号对所述第二运算值进行采样，以输出替换所述第二初始值的小数分频信号；
所述译码单元用于接收所述采样信号、所述小数分频信号、采样时钟信号以及所述采样时钟信号的反相信号，以对所述采样信号和所述小数分频信号进行译码翻译，以分别得到第一译码值和第二译码值，然后根据所述采样时钟信号对所述第一译码值和所述第二译码值进行采样，以分别得到采样值和第二切换信号，根据所述采样时钟信号的反向信号对所述采样值进行采样，以得到第一切换信号；
所述时钟切换单元用于接收锁相环输出的时钟信号、所述第一切换信号和所述第二切换信号，根据所述第一切换信号对所述时钟信号进行切换，以输出所述采样时钟信号，还输出所述采样时钟信号的反相信号，根据所述第二切换信号对所述时钟信号进行切换，以输出所述输出时钟信号；
所述整数分频单元用于接收所述输出时钟信号，对所述输出时钟信号进行整数分频，以输出所述整数分频信号。
所述小数分频电路的有益效果在于：所述译码单元用于接收所述采样信号、所述小数分频信号、采样时钟信号以及所述采样时钟信号的反相信号，以对所述采样信号和所述小数分频信号进行译码翻译，以分别得到第一译码值和第二译码值，然后根据所述采样时钟信号对所述第一译码值和所述第二译码值进行采样，以分别得到采样值和第二切换信号，根据所述采样时钟信号的反向信号对所述采样值进行采样，以得到第一切换信号，所述时钟切换单元用于接收锁相环输出的时钟信号、所述第一切换信号和所述第二切换信号，根据所述第一切换信号对所述时钟信号进行切换，以输出所述采样时钟信号，还输出所述采样时钟信号的反相信号，根据所述第二切换信号对所述时钟信号进行切换，以输出所述输出时钟信号，使时钟信号根据所述译码单元输出的第一切换信号和第二切换信号切换，利用锁相环输出的时钟信号不同的相位时钟实现小数分频，仅需一步即可实现小数分频，提高了小数分频的效率。
可选地，所述采样信号产生单元包括第一加法器和第一触发器，所述第一加法器的第一输入端用于接收所述分频控制信号，所述第一加法器的第二输入端与所述第一触发器的数据输出端连接，所述第一加法器的输出端与所述第一触发器的数据输入端连接，所述第一触发器的时钟端用于接收整数分频信号。其有益效果在于：便于通过加运算得到所述采样信号。
可选地，所述采样信号产生单元还包括第一译码器，所述第一译码器的输入端用于接收所述分频控制信号，所述第一译码器的输出端与所述第一触发器的数据置位端连接。其有益效果在于：便于设置所述第一触发器输出的初始值，即所述第一初始值，并使所述采样信号时钟超前于所述小数分频信号。
可选地，所述分频控制信号包括000、001、010、011、100、101、110、111，当所述分频控制信号为000，所述小数分频电路不进行小数分频，当所述分频控制信号为001，所述第一初始值为1，当所述分频控制信号为010，所述第一初始值为2，当所述分频控制信号为011，所述第一初始值为3，当所述分频控制信号为100，所述第一初始值为5，当所述分频控制信号为101，所述第一初始值为5，当所述分频控制信号为110，所述第一初始值为6，当所述分频控制信号为111，所述第一初始值为7。
可选地，所述小数分频单元包括第二加法器和第二触发器，所述第二加法器的第一输入端用于接收所述分频控制信号，所述第二加法器的第二输入端与所述第二触发器的数据输出端连接，所述第二加法器的输出端与所述第二触发器的数据输入端连接，所述第二触发器的时钟端用于接收整数分频信号。其有益效果在于：便于通过加运算得到所述小数分频信号。
可选地，所述译码单元包括采样信号译码单元和小数分频信号译码单元，所述采样信号译码单元用于接收所述采样信号、采样时钟信号以及所述采样时钟信号的反相信号，以对所述采样信号进行译码翻译，以得到第一译码值，然后根据所述采样时钟信号对所述第一译码值进行采样，以得到采样值，根据所述采样时钟信号的反向信号对所述采样值进行采样，以得到第一切换信号，所述小数分频信号译码单元用于接收所述小数分频信号、采样时钟信号以及所述采样时钟信号的反相信号，以对所述小数分频信号进行译码翻译，以得到第二译码值，然后根据所述采样时钟信号对所述第二译码值进行采样，以得到第二切换信号。
可选地，所述采样信号译码单元包括所述第二译码器、第三触发器和第四触发器，所述第二译码器的输入端用于接收所述采样信号，所述第二译码器的输出端与所述第三触发器的数据输入端连接，所述第三触发器的时钟端用于接收所述采样时钟信号，所述第三触发器的输出端与所述第四触发器的数据输入端连接，所述第三触发器的时钟端用于接收所述采样时钟信号的反相信号，所述第四触发器的输出端用于输出所述第一切换信号。其有益效果在于：便于对所述采样信号进行译码翻译，以得到第一译码值，然后根据所述采样时钟信号对所述第一译码值进行采样，以得到采样值，根据所述采样时钟信号的反向信号对所述采样值进行采样，以得到第一切换信号。
可选地，所述小数分频信号译码单元包括第三译码器和第五触发器，所述第三译码器的输入端用于接收所述小数分频信号，所述第三译码器的输出端与所述第五触发器的数据输入端连接，所述第五触发器的时钟端用于接收所述采样时钟信号，所述第五触发器的数据输出端用于输出第二切换信号。其有益效果在于：便于通过所述，产生所述第二切换信号。其有益效果在于：便于对所述小数分频信号进行译码翻译，以得到第二译码值，然后根据所述采样时钟信号对所述第二译码值进行采样，以得到第二切换信号。
可选地，所述时钟切换单元包括第一时钟切换子单元和第二时钟切换子单元，所述第一时钟切换子单元用于接收所述时钟信号和所述第一切换信号，根据所述第一切换信号对所述时钟信号进行切换，以输出所述采样时钟信号，还输出所述采样时钟信号的反相信号，所述第二时钟切换子单元用于接收所述时钟信号和所述第二切换信号，根据所述第二切换信号对所述时钟信号进行切换，以输出所述输出时钟信号。
可选地，所述第一时钟切换子单元包括与非门、第一三态门和反相器，所述与非门的第一输入端用于接收所述时钟信号，所述与非门的第二输入端用于接收使能信号，所述与非门的输出端与所述第一三态门的输入端连接，所述第一三态门的控制端用于接收所述第一切换信号，所述第一三态门的输出端用于输出所述采样时钟信号，所述反相器的输入端与所述第一三态门的输出端连接，以输出所述采样时钟信号的反相信号。其有益效果在于：便于根据所述第一切换信号对所述时钟信号进行切换，以输出所述采样时钟信号及所述采样时钟信号的反相信号。
可选地，所述第二时钟切换子单元包括第一跟随器、第二跟随器和第二三态门，所述第一跟随器的输入端用于接收所述时钟信号，所述第一跟随器的输出端与所述第二跟随器的输入端连接，所述第二跟随器的输出端与所述第二三态门的输入端连接，所述第二三态门的控制端用于接收所述第二切换信号，所述第二三态门的输出端用于输出所述输出时钟信号。其有益效果在于：便于根据所述第二切换信号对所述时钟信号进行切换，以输出所述输出时钟信号。
可选地，所述小数分频电路还包括与门，所述与门的第一输入端用于接收使能信号，所述与门的第二输入端用于接收清零信号，所述与门的输出端与所述采样产生单元、所述小数分频单元、所述译码单元和所述整数分频单元连接，用于输出复位信号，以将所述采样产生单元、所述小数分频单元、所述译码单元和所述整数分频单元复位。其有益效果在于：便于将所述采样产生单元、所述小数分频单元、所述译码单元和所述整数分频单元复位。
附图说明
图1为本发明小数分频电路的电路示意图；
图2为本发明一些实施例中小数分频电路的第一种时序示意图；
图3为本发明一些实施例中小数分频电路的第二种时序示意图；
图4为本发明一些实施例中小数分频电路的第三种时序示意图；
图5为本发明一些实施例中小数分频电路的第四种时序示意图；
图6为本发明一些实施例中小数分频电路的第五种时序示意图；
图7为本发明一些实施例中小数分频电路的第六种时序示意图；
图8为本发明一些实施例中小数分频电路的第七种时序示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种小数分频电路。参照图1，所述小数分频电路100包括采样信号产生单元101、小数分频单元102、译码单元103、时钟切换单元104以及整数分频单元105。
参照图1，所述采样信号产生单元101用于输出第一初始值，并在接收分频控制信号mcl_frac<2:0>和整数分频信号clk_div后，对所述分频控制信号mcl_frac<2:0>和所述第一初始值进行加运算，以输出第一运算值，然后根据所述整数分频信号clk_div对所述第一运算值进行采样，以输出替换所述第一初始值的采样信号ds<2:0>；所述小数分频单元102用于输出第二初始值，并在接收分频控制信号mcl_frac<2:0>和整数分频信号clk_div后，对所述分频控制信号mcl_frac<2:0>和所述第二初始值进行加运算，以输出第二运算值，然后根据所述整数分频信号clk_div对所述第二运算值进行采样，以输出替换所述第二初始值的小数分频信号ps<2:0>；所述译码单元103用于接收所述采样信号ds<2:0>、所述小数分频信号ps<2:0>、采样时钟信号clk_sample以及所述采样时钟信号clk_sample的反相信号，以对所述采样信号ds<2:0>和所述小数分频信号ps<2:0>进行译码翻译，以分别得到第一译码值xmd<7:0>和第二译码值xmp<7:0>，然后根据所述采样时钟信号clk_sample对所述第一译码值xmd<7:0>和所述第二译码值xmp<7:0>进行采样，以分别得到采样值和第二切换信号en<7:0>，根据所述采样时钟信号clk_sample的反向信号对所述采样值进行采样，以得到第一切换信号ph_now<7:0>；所述时钟切换单元104用于接收锁相环输出的时钟信号clk<7:0>、所述第一切换信号ph_now<7:0>和所述第二切换信号en<7:0>，根据所述第一切换信号ph_now<7:0>对所述时钟信号clk<7:0>进行切换，以输出所述采样时钟信号clk_sample，还输出所述采样时钟信号clk_sample的反相信号，根据所述第二切换信号en<7:0>对所述时钟信号clk<7:0>进行切换，以输出所述输出时钟信号clk_out；所述整数分频单元105用于接收所述输出时钟信号clk_out，对所述输出时钟信号clk_out进行整数分频，以输出所述整数分频信号clk_div。所述整数分频单元为本领域的公知技术，在此不再详细赘述。
参照图1，所述采样信号产生单元101包括第一加法器1011和第一触发器1012，所述第一加法器1011的第一输入端用于接收所述分频控制信号mcl_frac<2:0>，所述第一加法器1011的第二输入端与所述第一触发器1012的数据输出端连接，所述第一加法器1011的输出端与所述第一触发器1012的数据输入端连接，所述第一触发器1012的时钟端用于接收整数分频信号clk_div。可选地，所述第一加法器1011为三位加法器，所述第一触发器1012为D触发器。
参照图1，所述采样信号产生单元101还包括第一译码器1013，所述第一译码器1013的输入端用于接收所述分频控制信号mcl_frac<2:0>，所述第一译码器1013的输出端与所述第一触发器1012的数据置位端连接。
参照图1，所述小数分频单元102包括第二加法器1021和第二触发器1022，所述第二加法器1021的第一输入端用于接收所述分频控制信号mcl_frac<2:0>，所述第二加法器1021的第二输入端与所述第二触发器1022的数据输出端连接，所述第二加法器1021的输出端与所述第二触发器1022的数据输入端连接，所述第二触发器1022的时钟端用于接收整数分频信号clk_div。可选地，所述第二加法器1021为三位加法器，所述第二触发器1022为D触发器。
参照图1，所述译码单元103包括采样信号译码单元1031和小数分频信号译码单元1032，所述采样信号译码单元1031用于接收所述采样信号ds<2:0>、采样时钟信号clk_sample以及所述采样时钟信号clk_sample的反相信号，以对所述采样信号ds<2:0>进行译码翻译，以得到第一译码值xmd<7:0>，然后根据所述采样时钟信号clk_sample对所述第一译码值xmd<7:0>进行采样，以得到采样值，根据所述采样时钟信号clk_sample的反向信号对所述采样值进行采样，以得到第一切换信号ph_now<7:0>，所述小数分频信号译码单元1032用于接收所述小数分频信号ps<2:0>、采样时钟信号clk_sample以及所述采样时钟信号clk_sample的反相信号，以对所述小数分频信号ps<2:0>进行译码翻译，以得到第二译码值xmp<7:0>，然后根据所述采样时钟信号clk_sample对所述第二译码值xmp<7:0>进行采样，以得到第二切换信号en<7:0>。
参照图1，所述采样信号译码单元1031包括所述第二译码器10311、第三触发器10312和第四触发器10313，所述第二译码器10311的输入端用于接收所述采样信号ds<2:0>，所述第二译码器10311的输出端与所述第三触发器10312的数据输入端连接，所述第三触发器10312的时钟端用于接收所述采样时钟信号clk_sample，所述第三触发器10312的输出端与所述第四触发器10313的数据输入端连接，所述第三触发器10312的时钟端用于接收所述采样时钟信号clk_sample的反相信号，所述第四触发器10313的输出端用于输出所述第一切换信号ph_now<7:0>。可选地，所述第二译码器10311为3-8译码器，所述第三触发器10312和所述第四触发器10313均为D触发器。
参照图1，所述小数分频信号译码单元1032包括第三译码器10321和第五触发器10322，所述第三译码器10321的输入端用于接收所述小数分频信号ps<2:0>，所述第三译码器10321的输出端与所述第五触发器10322的数据输入端连接，所述第五触发器10322的时钟端用于接收所述采样时钟信号clk_sample，所述第五触发器10322的数据输出端用于输出第二切换信号en<7:0>。可选地，所述第三译码器10321为3-8译码器，所述第五触发器10322为D触发器。
参照图1，所述时钟切换单元104包括第一时钟切换子单元1041和第二时钟切换子单元1042，所述第一时钟切换子单元1041用于接收所述时钟信号clk<7:0>和所述第一切换信号ph_now<7:0>，根据所述第一切换信号ph_now<7:0>对所述时钟信号clk<7:0>进行切换，以输出所述采样时钟信号clk_sample，还输出所述采样时钟信号clk_sample的反相信号，所述第二时钟切换子单元1042用于接收所述时钟信号clk<7:0>和所述第二切换信号en<7:0>，根据所述第二切换信号en<7:0>对所述时钟信号clk<7:0>进行切换，以输出所述输出时钟信号clk_out。
参照图1，所述第一时钟切换子单元1041包括与非门10411、第一三态门10412和反相器10413，所述与非门10411的第一输入端用于接收所述时钟信号clk<7:0>，所述与非门10411的第二输入端用于接收使能信号mcl_frac_en，所述与非门10411的输出端与所述第一三态门10412的输入端连接，所述第一三态门10412的控制端用于接收所述第一切换信号ph_now<7:0>，所述第一三态门10412的输出端用于输出所述采样时钟信号clk_sample，所述反相器10413的输入端与所述第一三态门10412的输出端连接，以输出所述采样时钟信号clk_sample的反相信号。
参照图1，所述第二时钟切换子单元1042包括第一跟随器10421、第二跟随器10422和第二三态门10423，所述第一跟随器10421的输入端用于接收所述时钟信号clk<7:0>，所述第一跟随器10421的输出端与所述第二跟随器10422的输入端连接，所述第二跟随器10421的输出端与所述第二三态门10423的输入端连接，所述第二三态门10423的控制端用于接收所述第二切换信号en<7:0>，所述第二三态门10423的输出端用于输出所述输出时钟信号clk_out。
一些实施例中，所述小数分频电路还包括与门，所述与门的第一输入端用于接收使能信号mcl_frac_en，所述与门的第二输入端用于接收清零信号pll_rst_n，所述与门的输出端与所述采样产生单元、所述小数分频单元、所述译码单元和所述整数分频单元连接，用于输出复位信号rst_n，以将所述采样产生单元、所述小数分频单元、所述译码单元和所述整数分频单元复位。具体地，所述整数分频单元为整数分频器，所述第一触发器的复位端、所述第二触发器的复位端、所述第三触发器的复位端、所述第四触发器的复位端、所述第五触发器的复位端和所述整数分频器的复位端均用于接收所述复位信号rst_n。
一些实施例中，所述分频控制信号mcl_frac<2:0>为三位的二进制数值，包括000、001、010、011、100、101、110、111。
一些实施例中，当所述分频控制信号mcl_frac<2:0>为000、001、010或011时，所述整数分频单元的分频系数为N，此时，N大于或等于1的自然数；当所述分频控制信号mcl_frac<2:0>为100、101、110或111时，所述整数分频单元的分频系数为大于或等于2的自然数。
一些实施例中，所述整数分频单元的分频系数为N，当所述分频控制信号mcl_frac<2:0>为000、001、010或011时，N为大于或等于1的自然数，当所述分频控制信号mcl_frac<2:0>为100、101、110或111时，N为大于或等于1的自然数。
一些实施例中，当所述分频控制信号mcl_frac<2:0>为000时，所述小数分频电路不对输入的时钟信号clk<7:0>进行小数分频；当所述分频控制信号mcl_frac<2:0>为001时，所述小数分频电路对输入的时钟信号clk<7:0>完成0.125的小数分频；当所述分频控制信号mcl_frac<2:0>为010时，所述小数分频电路对输入的时钟信号clk<7:0>完成0.25的小数分频；当所述分频控制信号mcl_frac<2:0>为011时，所述小数分频电路对输入的时钟信号clk<7:0>完成0.375的小数分频；当所述分频控制信号mcl_frac<2:0>为100时，所述小数分频电路对输入的时钟信号clk<7:0>完成﹣0.5的小数分频；当所述分频控制信号mcl_frac<2:0>为101时，所述小数分频电路对输入的时钟信号clk<7:0>完成﹣0.375的小数分频；当所述分频控制信号mcl_frac<2:0>为110时，所述小数分频电路对输入的时钟信号clk<7:0>完成﹣0.25的小数分频；当所述分频控制信号mcl_frac<2:0>为111时，所述小数分频电路对输入的时钟信号clk<7:0>完成﹣0.125的小数分频。
参照图1，所述第一加法器1011的第一输入端用于接收所述分频控制信号mcl_frac<2:0>，所述第二加法器1021的第一输入端用于接收所述分频控制信号mcl_frac<2:0>，使得所述第一加法器1011和第二加法器1021在同一小数分频周期下累加相同的值，但不同的小数分频下所述第一加法器1011和第二加法器1021累加的值不同。
一些实施例中，所述时钟信号clk<7:0>包括第一时钟信号clk<0>、第二时钟信号clk<1>、第三时钟信号clk<2>、第四时钟信号clk<3>、第五时钟信号clk<4>、第六时钟信号clk<5>、第七时钟信号clk<6>和第八时钟信号clk<7>。
图2为本发明一些实施例中小数分频电路的第一种时序示意图。参照图1和图2，在实现0.125小数分频时，输入的时钟信号clk<7:0>中的所述第一时钟信号clk<0>、所述第二时钟信号clk<1>、所述第三时钟信号clk<2>、所述第四时钟信号clk<3>、所述第五时钟信号clk<4>、所述第六时钟信号clk<5>、所述第七时钟信号clk<6>、所述第八时钟信号clk<7>为循环的时钟，因此时钟信号clk<7:0>在图2中仅示出了所述第一时钟信号clk<0>和所述第二时钟信号clk<1>，未示出所述第三时钟信号clk<2>、所述第四时钟信号clk<3>、所述第五时钟信号clk<4>、所述第六时钟信号clk<5>、所述第七时钟信号clk<6>、所述第八时钟信号clk<7>，extra_delay1表示所述采样时钟信号clk_sample的上升沿与所述第二时钟信号clk<1>的下降沿之间的延迟，ck2q_delay表示所述第五触发器的延迟，所述分频控制信号为001，所述第一译码器接收到001后，通过所述第一触发器的置位端使所述第一触发器输出的第一初始值为1，而所述第二触发器默认输出的第二初始值为0，所述采样时钟信号clk_sample和所述输出时钟信号clk_out分别在所述第一切换信号ph_now<7:0>和第二切换信号en<7:0>的控制下同时循环切换。
一些实施例中，在实现0.125小数分频时，所述采样时钟信号clk_sample的切换顺序为所述第二时钟信号clk<1>、所述第三时钟信号clk<2>、所述第四时钟信号clk<3>、所述第五时钟信号clk<4>、所述第六时钟信号clk<5>、所述第七时钟信号clk<6>、所述第八时钟信号clk<7>、所述第一时钟信号clk<0>、所述第二时钟信号clk<1>、所述第三时钟信号clk<2>；所述输出时钟信号clk_out的切换顺序为所述第一时钟信号clk<0>、所述第二时钟信号clk<1>、所述第三时钟信号clk<2>、所述第四时钟信号clk<3>、所述第五时钟信号clk<4>、所述第六时钟信号clk<5>、所述第七时钟信号clk<6>、所述第八时钟信号clk<7>、所述第一时钟信号clk<0>、所述第二时钟信号clk<1>、所述第三时钟信号clk<2>。
图3为本发明一些实施例中小数分频电路的第二种时序示意图。参照图1和图3，在实现0.25小数分频时，输入的时钟信号clk<7:0>中的所述第一时钟信号clk<0>、所述第三时钟信号clk<2>、所述第五时钟信号clk<4>、所述第七时钟信号clk<6>为循环的时钟，因此时钟信号clk<7:0>在图3中仅示出了所述第一时钟信号clk<0>和所述第三时钟信号clk<2>，未示出所述第五时钟信号clk<4>、所述第七时钟信号clk<6>，extra_delay2表示所述采样时钟信号clk_sample的上升沿与所述第三时钟信号clk<2>的下降沿之间的延迟，ck2q_delay表示所述第五触发器的延迟，所述分频控制信号为010，所述第一译码器接收到010后，通过所述第一触发器的置位端使所述第一触发器输出的第一初始值为2，而所述第二触发器默认输出的第二初始值为0，所述采样时钟信号clk_sample和所述输出时钟信号clk_out分别在所述第一切换信号ph_now<7:0>和第二切换信号en<7:0>的控制下同时循环切换。
一些实施例中，在实现0.25小数分频时，所述采样时钟信号clk_sample的切换顺序为所述第三时钟信号clk<2>、所述第五时钟信号clk<4>、所述第七时钟信号clk<6>、所述第一时钟信号clk<0>、所述第三时钟信号clk<2>；所述输出时钟信号clk_out的切换顺序为所述第一时钟信号clk<0>、所述第三时钟信号clk<2>、所述第五时钟信号clk<4>、所述第七时钟信号clk<6>、所述第一时钟信号clk<0>、所述第三时钟信号clk<2>。
图4为本发明一些实施例中小数分频电路的第三种时序示意图。参照图1和图4，在实现0.375小数分频时，输入的时钟信号clk<7:0>中的所述第一时钟信号clk<0>、所述第四时钟信号clk<3>、所述第七时钟信号clk<6>、所述第二时钟信号clk<1>、所述第五时钟信号clk<4>、所述第八时钟信号clk<7>、所述第三时钟信号clk<2>、所述第六时钟信号clk<5>为循环的时钟，因此时钟信号clk<7:0>在图4中仅示出了所述第一时钟信号clk<0>和所述第四时钟信号clk<3>，未示出所述第七时钟信号clk<6>、所述第二时钟信号clk<1>、所述第五时钟信号clk<4>、所述第八时钟信号clk<7>、所述第三时钟信号clk<2>、所述第六时钟信号clk<5>为循环的时钟，extra_delay3表示所述采样时钟信号clk_sample的上升沿与所述第四时钟信号clk<3>的下降沿之间的延迟，ck2q_delay表示所述第五触发器的延迟，所述分频控制信号为011，所述第一译码器接收到011后，通过所述第一触发器的置位端使所述第一触发器输出的第一初始值为3，而所述第二触发器默认输出的第二初始值为0，所述采样时钟信号clk_sample和所述输出时钟信号clk_out分别在所述第一切换信号ph_now<7:0>和第二切换信号en<7:0>的控制下同时循环切换。
一些实施例中，在实现0.375小数分频时，所述采样时钟信号clk_sample的切换顺序为所述第四时钟信号clk<3>、所述第七时钟信号clk<6>、所述第二时钟信号clk<1>、所述第五时钟信号clk<4>、所述第八时钟信号clk<7>、所述第三时钟信号clk<2>、所述第六时钟信号clk<5>、所述第一时钟信号clk<0>、所述第四时钟信号clk<3>；所述输出时钟信号clk_out的切换顺序为所述第一时钟信号clk<0>、所述第四时钟信号clk<3>、所述第七时钟信号clk<6>、所述第二时钟信号clk<1>、所述第五时钟信号clk<4>、所述第八时钟信号clk<7>、所述第三时钟信号clk<2>、所述第六时钟信号clk<5>、所述第一时钟信号clk<0>、所述第四时钟信号clk<3>。
参照图4，所述第四时钟信号clk<3>的第一个下降沿与所述第一时钟信号clk<0>的第二个上升沿距离相差仅T/8，则ck2q_delay-extra_delay3＜T/8，以使所述输出时钟信号clk_out不会产生误差，T表示所述第一时钟信号clk<0>的时钟周期。
图5为本发明一些实施例中小数分频电路的第四种时序示意图。参照图1和图5，在实现-0.5小数分频时，输入的时钟信号clk<7:0>中的所述第六时钟信号clk<5>、所述第二时钟信号clk<1>、所述第一时钟信号clk<0>、所述第五时钟信号clk<4>，时钟信号clk<7:0>在图5中仅示出了第一时钟信号clk<0>、第五时钟信号clk<4>和所述第六时钟信号clk<5>，未示出所述第二时钟信号clk<1>，extra_delay4表示所述采样时钟信号clk_sample的上升沿与所述第六时钟信号clk<5>的下降沿之间的延迟，ck2q_delay表示所述第五触发器的延迟，pulse_min表示所述输出时钟clk_out的高电平的宽度，其中，pulse_min＝T/8+extra_delay4+ck2q_delay，所述分频控制信号为100，所述第一译码器接收到100后，通过所述第一触发器的置位端使所述第一触发器输出的第一初始值为5，而所述第二触发器默认输出的第二初始值为0，所述采样时钟信号clk_sample和所述输出时钟信号clk_out分别在所述第一切换信号ph_now<7:0>和第二切换信号en<7:0>的控制下同时循环切换。
一些实施例中，在实现-0.5小数分频时，所述采样时钟信号clk_sample的切换顺序为所述第六时钟信号clk<5>、所述第二时钟信号clk<1>、所述第六时钟信号clk<5>、所述第二时钟信号clk<1>；所述输出时钟信号clk_out的切换顺序为所述第一时钟信号clk<0>、所述第五时钟信号clk<4>、所述第一时钟信号clk<0>、所述第五时钟信号clk<4>。其中，所述采样信号ds<2:0>始终比小数分频信号ps<2:0>大一个bit，避免了产生不必要的毛刺信号以及电路的时序问题，并且使得输出时钟信号clk_out的占空比变小，从而提高整数分频器的的工作频率，降低了设计难度。
图6为本发明一些实施例中小数分频电路的第五种时序示意图。参照图1和图6，在实现-0.375小数分频时，输入的时钟信号clk<7:0>中的所述第一时钟信号clk<0>、所述第六时钟信号clk<5>、所述第三时钟信号clk<2>、所述第八时钟信号clk<7>、所述第五时钟信号clk<4>、所述第二时钟信号clk<1>、所述第七时钟信号clk<6>、所述第四时钟信号clk<3>为循环的时钟，因此时钟信号clk<7:0>在图6中仅示出了所述第一时钟信号clk<0>和所述第六时钟信号clk<5>，未示出所述第三时钟信号clk<2>、所述第八时钟信号clk<7>、所述第五时钟信号clk<4>、所述第二时钟信号clk<1>、所述第七时钟信号clk<6>、所述第四时钟信号clk<3>，extra_delay5表示所述采样时钟信号clk_sample的上升沿与所述第六时钟信号clk<5>的下降沿之间的延迟，extra_delay5表示所述采样时钟信号clk_sample的上升沿与所述第六时钟信号clk<5>的下降沿之间的延迟，ck2q_delay表示所述第五触发器的延迟，所述分频控制信号为101，所述第一译码器接收到101后，通过所述第一触发器的置位端使所述第一触发器输出的第一初始值为5，而所述第二触发器默认输出的第二初始值为0，所述采样时钟信号clk_sample和所述输出时钟信号clk_out分别在所述第一切换信号ph_now<7:0>和第二切换信号en<7:0>的控制下同时循环切换。
一些实施例中，在实现-0.375小数分频时，所述采样时钟信号clk_sample的切换顺序为所述第六时钟信号clk<5>、所述第三时钟信号clk<2>、所述第八时钟信号clk<7>、所述第五时钟信号clk<4>、所述第二时钟信号clk<1>、所述第七时钟信号clk<6>、所述第四时钟信号clk<3>、所述第一时钟信号clk<0>、所述第六时钟信号clk<5>、所述第三时钟信号clk<2>；所述输出时钟信号clk_out的切换顺序为所述第一时钟信号clk<0>、所述第六时钟信号clk<5>、所述第三时钟信号clk<2>、所述第八时钟信号clk<7>、所述第五时钟信号clk<4>、所述第二时钟信号clk<1>、所述第七时钟信号clk<6>、所述第四时钟信号clk<3>、所述第一时钟信号clk<0>、所述第六时钟信号clk<5>、所述第三时钟信号clk<2>。
图7为本发明一些实施例中小数分频电路的第六种时序示意图。参照图1和图7，在实现-0.25的小数分频时，输入的时钟信号clk<7:0>中的所述第一时钟信号clk<0>、所述第七时钟信号clk<6>、所述第五时钟信号clk<4>、所述第三时钟信号clk<2>为循环的时钟，因此时钟信号clk<7:0>在图7中仅示出了所述第一时钟信号clk<0>和所述第七时钟信号clk<6>，未示出所述第五时钟信号clk<4>、所述第三时钟信号clk<2>，extra_delay6表示所述采样时钟信号clk_sample的上升沿与所述第七时钟信号clk<6>的下降沿之间的延迟，extra_delay6表示所述采样时钟信号clk_sample的上升沿与所述第七时钟信号clk<6>的下降沿之间的延迟，ck2q_delay表示所述第五触发器的延迟，所述分频控制信号为110，所述第一译码器接收到110后，通过所述第一触发器的置位端使所述第一触发器输出的第一初始值为6，而所述第二触发器默认输出的第二初始值为0，所述采样时钟信号clk_sample和所述输出时钟信号clk_out分别在所述第一切换信号ph_now<7:0>和第二切换信号en<7:0>的控制下同时循环切换。
一些实施例中，在实现-0.25的小数分频时，所述采样时钟信号clk_sample的切换顺序为所述第七时钟信号clk<6>、所述第五时钟信号clk<4>、所述第三时钟信号clk<2>、所述第一时钟信号clk<0>、所述第七时钟信号clk<6>、所述第五时钟信号clk<4>；所述输出时钟信号clk_out的切换顺序为所述第一时钟信号clk<0>、所述第七时钟信号clk<6>、所述第五时钟信号clk<4>、所述第三时钟信号clk<2>、所述第一时钟信号clk<0>、所述第七时钟信号clk<6>、所述第五时钟信号clk<4>。
图8为本发明一些实施例中小数分频电路的第七种时序示意图。参照图1和图8，在实现-0.125小数分频时，输入的时钟信号clk<7:0>中的所述第一时钟信号clk<0>、所述第八时钟信号clk<7>、所述第七时钟信号clk<6>、所述第六时钟信号clk<5>、所述第五时钟信号clk<4>、所述第四时钟信号clk<3>、所述第三时钟信号clk<2>、所述第二时钟信号clk<1>为循环的时钟，因此时钟信号clk<7:0>在图8中仅示出了所述第一时钟信号clk<0>和所述第八时钟信号clk<7>，未示出所述第七时钟信号clk<6>、所述第六时钟信号clk<5>、所述第五时钟信号clk<4>、所述第四时钟信号clk<3>、所述第三时钟信号clk<2>、所述第二时钟信号clk<1>，extra_delay7表示所述采样时钟信号clk_sample的上升沿与所述第八时钟信号clk<7>的下降沿之间的延迟，extra_delay7表示所述采样时钟信号clk_sample的上升沿与所述第八时钟信号clk<7>的下降沿之间的延迟，ck2q_delay表示所述第五触发器的延迟，所述分频控制信号为111，所述第一译码器接收到111后，通过所述第一触发器的置位端使所述第一触发器输出的第一初始值为7，而所述第二触发器默认输出的第二初始值为0，所述采样时钟信号clk_sample和所述输出时钟信号clk_out分别在所述第一切换信号ph_now<7:0>和第二切换信号en<7:0>的控制下同时循环切换。
一些实施例中，在实现-0.125小数分频时，所述采样时钟信号clk_sample的切换顺序为所述第八时钟信号clk<7>、所述第七时钟信号clk<6>、所述第六时钟信号clk<5>、所述第五时钟信号clk<4>、所述第四时钟信号clk<3>、所述第三时钟信号clk<2>、所述第二时钟信号clk<1>、所述第一时钟信号clk<0>、所述第八时钟信号clk<7>、所述第七时钟信号clk<6>；所述输出时钟信号clk_out的切换顺序为所述第一时钟信号clk<0>、所述第八时钟信号clk<7>、所述第七时钟信号clk<6>、所述第六时钟信号clk<5>、所述第五时钟信号clk<4>、所述第四时钟信号clk<3>、所述第三时钟信号clk<2>、所述第二时钟信号clk<1>、所述第一时钟信号clk<0>、所述第八时钟信号clk<7>、所述第七时钟信号clk<6>。
所述小数分频电路相对于现有技术中积分三角调制器(sigma-delta Modulator，SDM)实现PLL小数分频的设计，可以应用于PLL之外的任何小数分频的电路，并且避免了SDM引入的量化噪声，降低了噪声的影响；所述采样信号ds<2:0>始终超前与所述小数分频信号ps<2:0>，可以做到采样信号对被采样信号的绝对预知，所述第二切换信号en<7:0>由所述采样时钟信号clk_sample的上升沿触发，所述第一切换信号ph_now<7:0>由所述采样时钟信号clk_sample的反相信号的上升沿触发，即所述第一切换信号ph_now<7:0>由所述采样时钟信号clk_sample的下降沿触发，即被采样信号早在采样信号到来之前已经准备好，避免出现时序错误。并且采样信号在每一个小数分频信号有效周期都有额外的毛刺信号，但其并不破坏正常的输出信号值。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (12)
1.一种小数分频电路，其特征在于，包括采样信号产生单元、小数分频单元、译码单元、时钟切换单元以及整数分频单元，其中，
所述采样信号产生单元用于输出第一初始值，并在接收分频控制信号和整数分频信号后，对所述分频控制信号和所述第一初始值进行加运算，以输出第一运算值，然后根据所述整数分频信号对所述第一运算值进行采样，以输出替换所述第一初始值的采样信号；
所述小数分频单元用于输出第二初始值，并在接收分频控制信号和整数分频信号后，对所述分频控制信号和所述第二初始值进行加运算，以输出第二运算值，然后根据所述整数分频信号对所述第二运算值进行采样，以输出替换所述第二初始值的小数分频信号；
所述译码单元用于接收所述采样信号、所述小数分频信号、采样时钟信号以及所述采样时钟信号的反相信号，以对所述采样信号和所述小数分频信号进行译码翻译，以分别得到第一译码值和第二译码值，然后根据所述采样时钟信号对所述第一译码值和所述第二译码值进行采样，以分别得到采样值和第二切换信号，根据所述采样时钟信号的反向信号对所述采样值进行采样，以得到第一切换信号；
所述时钟切换单元用于接收锁相环输出的时钟信号、所述第一切换信号和所述第二切换信号，根据所述第一切换信号对所述时钟信号进行切换，以输出所述采样时钟信号，还输出所述采样时钟信号的反相信号，根据所述第二切换信号对所述时钟信号进行切换，以输出所述输出时钟信号；
所述整数分频单元用于接收所述输出时钟信号，对所述输出时钟信号进行整数分频，以输出所述整数分频信号。
2.根据权利要求1所述的小数分频电路，其特征在于，所述采样信号产生单元包括第一加法器和第一触发器，所述第一加法器的第一输入端用于接收所述分频控制信号，所述第一加法器的第二输入端与所述第一触发器的数据输出端连接，所述第一加法器的输出端与所述第一触发器的数据输入端连接，所述第一触发器的时钟端用于接收整数分频信号。
3.根据权利要求2所述的小数分频电路，其特征在于，所述采样信号产生单元还包括第一译码器，所述第一译码器的输入端用于接收所述分频控制信号，所述第一译码器的输出端与所述第一触发器的数据置位端连接。
4.根据权利要求3所述的小数分频电路，其特征在于，所述分频控制信号包括000、001、010、011、100、101、110、111，当所述分频控制信号为000，所述小数分频电路不进行小数分频，当所述分频控制信号为001，所述第一初始值为1，当所述分频控制信号为010，所述第一初始值为2，当所述分频控制信号为011，所述第一初始值为3，当所述分频控制信号为100，所述第一初始值为5，当所述分频控制信号为101，所述第一初始值为5，当所述分频控制信号为110，所述第一初始值为6，当所述分频控制信号为111，所述第一初始值为7。
5.根据权利要求1所述的小数分频电路，其特征在于，所述小数分频单元包括第二加法器和第二触发器，所述第二加法器的第一输入端用于接收所述分频控制信号，所述第二加法器的第二输入端与所述第二触发器的数据输出端连接，所述第二加法器的输出端与所述第二触发器的数据输入端连接，所述第二触发器的时钟端用于接收整数分频信号。
6.根据权利要求1所述的小数分频电路，其特征在于，所述译码单元包括采样信号译码单元和小数分频信号译码单元，所述采样信号译码单元用于接收所述采样信号、采样时钟信号以及所述采样时钟信号的反相信号，以对所述采样信号进行译码翻译，以得到第一译码值，然后根据所述采样时钟信号对所述第一译码值进行采样，以得到采样值，根据所述采样时钟信号的反向信号对所述采样值进行采样，以得到第一切换信号，所述小数分频信号译码单元用于接收所述小数分频信号、采样时钟信号以及所述采样时钟信号的反相信号，以对所述小数分频信号进行译码翻译，以得到第二译码值，然后根据所述采样时钟信号对所述第二译码值进行采样，以得到第二切换信号。
7.根据权利要求6所述的小数分频电路，其特征在于，所述采样信号译码单元包括所述第二译码器、第三触发器和第四触发器，所述第二译码器的输入端用于接收所述采样信号，所述第二译码器的输出端与所述第三触发器的数据输入端连接，所述第三触发器的时钟端用于接收所述采样时钟信号，所述第三触发器的输出端与所述第四触发器的数据输入端连接，所述第三触发器的时钟端用于接收所述采样时钟信号的反相信号，所述第四触发器的输出端用于输出所述第一切换信号。
8.根据权利要求6所述的小数分频电路，其特征在于，所述小数分频信号译码单元包括第三译码器和第五触发器，所述第三译码器的输入端用于接收所述小数分频信号，所述第三译码器的输出端与所述第五触发器的数据输入端连接，所述第五触发器的时钟端用于接收所述采样时钟信号，所述第五触发器的数据输出端用于输出第二切换信号。
9.根据权利要求1所述的小数分频电路，其特征在于，所述时钟切换单元包括第一时钟切换子单元和第二时钟切换子单元，所述第一时钟切换子单元用于接收所述时钟信号和所述第一切换信号，根据所述第一切换信号对所述时钟信号进行切换，以输出所述采样时钟信号，还输出所述采样时钟信号的反相信号，所述第二时钟切换子单元用于接收所述时钟信号和所述第二切换信号，根据所述第二切换信号对所述时钟信号进行切换，以输出所述输出时钟信号。
10.根据权利要求9所述的小数分频电路，其特征在于，所述第一时钟切换子单元包括与非门、第一三态门和反相器，所述与非门的第一输入端用于接收所述时钟信号，所述与非门的第二输入端用于接收使能信号，所述与非门的输出端与所述第一三态门的输入端连接，所述第一三态门的控制端用于接收所述第一切换信号，所述第一三态门的输出端用于输出所述采样时钟信号，所述反相器的输入端与所述第一三态门的输出端连接，以输出所述采样时钟信号的反相信号。
11.根据权利要求9所述的小数分频电路，其特征在于，所述第二时钟切换子单元包括第一跟随器、第二跟随器和第二三态门，所述第一跟随器的输入端用于接收所述时钟信号，所述第一跟随器的输出端与所述第二跟随器的输入端连接，所述第二跟随器的输出端与所述第二三态门的输入端连接，所述第二三态门的控制端用于接收所述第二切换信号，所述第二三态门的输出端用于输出所述输出时钟信号。
12.根据权利要求1所述的小数分频电路，其特征在于，还包括与门，所述与门的第一输入端用于接收使能信号，所述与门的第二输入端用于接收清零信号，所述与门的输出端与所述采样产生单元、所述小数分频单元、所述译码单元和所述整数分频单元连接，用于输出复位信号，以将所述采样产生单元、所述小数分频单元、所述译码单元和所述整数分频单元复位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111329068.0A CN114095018B (zh) | 2021-11-10 | 2021-11-10 | 小数分频电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111329068.0A CN114095018B (zh) | 2021-11-10 | 2021-11-10 | 小数分频电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114095018A CN114095018A (zh) | 2022-02-25 |
| CN114095018B true CN114095018B (zh) | 2024-05-28 |
Family
ID=80299658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111329068.0A Active CN114095018B (zh) | 2021-11-10 | 2021-11-10 | 小数分频电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114095018B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105187052A (zh) * | 2015-09-02 | 2015-12-23 | 深圳市同创国芯电子有限公司 | 一种可编程小数分频电路 |
| CN107294531A (zh) * | 2017-06-21 | 2017-10-24 | 上海兆芯集成电路有限公司 | 锁相回路和分频器 |
| CN110289856A (zh) * | 2019-07-02 | 2019-09-27 | 京微齐力(北京)科技有限公司 | 一种基于pll电路的动态移相及小数分频系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5097573B2 (ja) * | 2008-02-25 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 分周回路 |
-
2021
- 2021-11-10 CN CN202111329068.0A patent/CN114095018B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105187052A (zh) * | 2015-09-02 | 2015-12-23 | 深圳市同创国芯电子有限公司 | 一种可编程小数分频电路 |
| CN107294531A (zh) * | 2017-06-21 | 2017-10-24 | 上海兆芯集成电路有限公司 | 锁相回路和分频器 |
| CN110289856A (zh) * | 2019-07-02 | 2019-09-27 | 京微齐力(北京)科技有限公司 | 一种基于pll电路的动态移相及小数分频系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114095018A (zh) | 2022-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8891725B2 (en) | Frequency divider with improved linearity for a fractional-N synthesizer using a multi-modulus prescaler | |
| US8120401B2 (en) | Methods and systems for digital pulse width modulator | |
| US6542013B1 (en) | Fractional divisors for multiple-phase PLL systems | |
| CN101167242B (zh) | 将源时钟分频的多基准时钟合成器和方法 | |
| US9002488B2 (en) | Clock synthesis systems, circuits and methods | |
| US8395417B2 (en) | Digital noise filter | |
| CN110830041B (zh) | 占空比50%的连续整数分频器及包括其的锁相环电路 | |
| KR101611814B1 (ko) | 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기 | |
| WO2007019339A2 (en) | Clock-and-data-recovery system | |
| WO2019009996A1 (en) | PULSE-DIGITAL CONVERTER | |
| US20140003569A1 (en) | Programmable low power multi-modulus divider with 50/50 duty cycle | |
| US7683679B2 (en) | AFSM circuit and method for low jitter PLL CMOS programmable divider | |
| CN114421967A (zh) | 相位插值电路、锁相环、芯片及电子设备 | |
| CN110289856B (zh) | 一种基于pll电路的动态移相及小数分频系统 | |
| US10749531B1 (en) | Multi-modulus frequency divider circuit | |
| US6933761B2 (en) | Techniques for dynamically selecting phases of oscillator signals | |
| WO2019009997A1 (en) | DELAY LOCKING LOOP (DLL) EMPLOYING A DIGITAL OUTPUT (PDC) PULSE CONVERTER FOR CALIBRATION | |
| CN114095018B (zh) | 小数分频电路 | |
| US10742220B1 (en) | Method and apparatus for operating programmable clock divider using reset paths | |
| CN107294531B (zh) | 锁相回路和分频器 | |
| US11251784B2 (en) | Programmable-on-the-fly fractional divider in accordance with this disclosure | |
| WO2020246092A1 (ja) | 位相同期回路、電子装置、および、位相同期回路の制御方法 | |
| US11469746B2 (en) | Integrated device having phase interpolator and input controller thereof | |
| US9564904B2 (en) | Asynchronous high-speed programmable divider | |
| CN114204937B (zh) | 一种分频器电路及频率合成器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |