CN114093773B - 集成电路、可折叠封装结构及其形成方法 - Google Patents

集成电路、可折叠封装结构及其形成方法 Download PDF

Info

Publication number
CN114093773B
CN114093773B CN202210068986.0A CN202210068986A CN114093773B CN 114093773 B CN114093773 B CN 114093773B CN 202210068986 A CN202210068986 A CN 202210068986A CN 114093773 B CN114093773 B CN 114093773B
Authority
CN
China
Prior art keywords
layer
flexible
foldable
semiconductor chips
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210068986.0A
Other languages
English (en)
Other versions
CN114093773A (zh
Inventor
张琳
王训朋
李华文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weihai Idencoder Electronic Technology Co ltd
Original Assignee
Weihai Idencoder Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Weihai Idencoder Electronic Technology Co ltd filed Critical Weihai Idencoder Electronic Technology Co ltd
Priority to CN202210068986.0A priority Critical patent/CN114093773B/zh
Publication of CN114093773A publication Critical patent/CN114093773A/zh
Application granted granted Critical
Publication of CN114093773B publication Critical patent/CN114093773B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及集成电路、可折叠封装结构及其形成方法，涉及半导体封装领域。通过形成层叠的第一柔性封装层和第二柔性封装层，进而在第一柔性封装层和第二柔性封装层之间间隔设置第一、第二、第三半导体芯片，第一半导体芯片与第二半导体芯片之间只有一个第一弯折区，第二半导体芯片与所述多个第三半导体芯片之间只有一个第二弯折区，使得该封装结构具有良好的弯折性能。

Description

集成电路、可折叠封装结构及其形成方法
技术领域
本发明涉及半导体封装领域，特别是涉及集成电路、可折叠封装结构及其形成方法。
背景技术
集成电路（IC）是一种微型电子器件或部件。采用光刻、外延、扩散、物理气相沉积、化学气相沉积、引线键合、倒装等合适的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。当今半导体工业大多数应用的是基于硅的集成电路。而为了进一步提集成电路的集成度，进而需要改变封装工艺，以形成新型的可折叠封装结构，进而可以利用该可折叠封装结构形成新型的集成电路。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种集成电路、可折叠封装结构及其形成方法。
为实现上述目的，本发明采用的技术方案是：
一种可折叠封装结构的形成方法，包括以下步骤：
步骤1：提供一载体衬底，在所述载体衬底上形成第一柔性封装层。
步骤2：在所述第一柔性封装层的两侧面分别形成多个第一沟槽。
步骤3：利用图案化掩膜版在所述第一柔性封装层上旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成柔性复合导电线路层，所述柔性复合导电线路层填满多个所述第一沟槽。
步骤4：在所述第一柔性封装层上安装多个第一半导体芯片、多个第二半导体芯片以及多个第三半导体芯片，所述多个第一半导体芯片与所述多个第二半导体芯片之间只有一个第一弯折区，所述多个第二半导体芯片与所述多个第三半导体芯片之间只有一个第二弯折区。
步骤5：在所述第一柔性封装层上形成第二柔性封装层，所述第二柔性封装层包裹所述多个第一半导体芯片、所述多个第二半导体芯片和所述多个第三半导体芯片。
步骤6：对所述第二柔性封装层的一端进行开孔处理以形成多个第一开孔，多个所述第一开孔均露出所述柔性复合导电线路层，在多个所述第一开孔中沉积导电材料以形成多个第一导电通孔。
步骤7：在所述第二柔性封装层上旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成第一柔性电极层，所述第一柔性电极层通过多个所述第一导电通孔与所述柔性复合导电线路层电连接，在所述第一柔性电极层上形成超薄绝缘介质层，所述超薄绝缘介质层厚度为5-9纳米。
步骤8：在所述第二柔性封装层的另一端进行开孔处理以形成多个第二开孔，多个所述第二开孔均露出所述柔性复合导电线路层，在多个所述第二开孔中沉积导电材料以形成多个第二导电通孔。
步骤9：在所述超薄绝缘介质层上旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成第二柔性电极层，所述第二柔性电极层通过多个所述第二导电通孔与所述柔性复合导电线路层电连接，所述第一柔性电极层、所述超薄绝缘介质层和所述第二柔性电极层组成柔性电容元件，去除所述载体衬底以得到所述可折叠封装结构。
在更优选的技术方案中，通过激光或机械刀具对所述第一柔性封装层进行切割处理以形成多个所述第一沟槽，所述第一沟槽的深度与所述第一柔性封装层的厚度的比值范围为0.2-0.5。
在更优选的技术方案中，在所述步骤3中，交替旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成柔性复合导电线路层，交替的次数为5-10次，黑磷纳米片的存在可以增加金属纳米线层中线与线之间的接合紧密性，所述金属纳米线是金纳米线、银纳米线或铜纳米线。
在更优选的技术方案中，所述第一、第二柔性封装层的材质包括聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚苯醚砜、热塑性聚氨酯、聚二甲基硅氧烷中的一种或多种。
在更优选的技术方案中，在所述步骤7和9中，所述第一、第二柔性电极层的具体制备参数与所述柔性复合导电线路层的具体制备参数相同。
在更优选的技术方案中，所述超薄绝缘介质层的材质为氧化铝、氧化锆、氧化铪、氮化硅、氧化钌、氧化锑中的一种。
在更优选的技术方案中，本发明还提出一种可折叠封装结构，其采用上述形成方法形成的。
在更优选的技术方案中，本发明还提出一种集成电路的形成方法，包括以下步骤：
提供一电路基板，在所述电路基板上设置多个第四半导体芯片。
在所述电路基板上形成一塑封层，所述塑封层包裹所述多个第四半导体芯片。
提供上述可折叠封装结构，将所述可折叠封装结构设置在所述塑封层上，通过弯折所述第一弯折区和所述第二弯折区，使得所述可折叠封装结构的一端贴合在所述塑封层的第一侧面，所述可折叠封装结构的中间部分贴合在所述塑封层的上表面，所述可折叠封装结构的另一端贴合在所述塑封层的第二侧面，进而使得所述可折叠封装结构的所述柔性复合导电线路层与所述电路基板电连接。
在更优选的技术方案中，本发明还提出一种集成电路，其采用上述形成方法形成的。
相较于现有技术，本发明的集成电路、可折叠封装结构及其形成方法有如下的有益效果：
通过形成层叠的第一柔性封装层和第二柔性封装层，进而在第一柔性封装层和第二柔性封装层之间间隔设置第一、第二、第三半导体芯片，第一半导体芯片与第二半导体芯片之间只有一个第一弯折区，第二半导体芯片与所述多个第三半导体芯片之间只有一个第二弯折区，使得该封装结构具有良好的弯折性能。
通过旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成柔性复合导电线路层、第一柔性电极层和第二柔性电极层，更具体的，交替旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成柔性复合导电线路层，交替的次数为5-10次，黑磷纳米片的存在可以增加金属纳米线层中线与线之间的接合紧密性，即黑磷纳米片可以将金属纳米线与金属纳米线的接合处紧密的“焊接”在一起，进而可以提高其导电率，且由于该柔性复合导电线路层、第一柔性电极层和第二柔性电极层的主体材料为金属纳米线，使得其具有优异的弯折性能，即制备完成的封装结构在后续的折叠/弯折过程中也不会造成导电线路层和电极层的断裂。
而在集成电路的形成过程中，可以将可折叠封装结构设置在所述塑封层上，通过弯折所述第一弯折区和所述第二弯折区，使得所述可折叠封装结构的一端贴合在所述塑封层的第一侧面，所述可折叠封装结构的中间部分贴合在所述塑封层的上表面，所述可折叠封装结构的另一端贴合在所述塑封层的第二侧面，进而使得所述可折叠封装结构的所述柔性复合导电线路层与所述电路基板电连接，而通过将柔性复合导电线路层填满多个所述第一沟槽，以方便可折叠封装结构与电路基板的电连接。且该集成电路的设置，有效提高了其集成度，便于其实现复杂的功能，且不会造成集成电路的体积过大，有利于小型化的发展趋势。
附图说明
图1为本发明的可折叠封装结构的形成过程中步骤1的结构示意图；
图2为本发明的可折叠封装结构的形成过程中步骤2的结构示意图；图3为本发明的可折叠封装结构的形成过程中步骤3的结构示意图；
图4为本发明的可折叠封装结构的形成过程中步骤4的结构示意图；图5为本发明的可折叠封装结构的形成过程中步骤5的结构示意图；图6为本发明的可折叠封装结构的形成过程中步骤6的结构示意图；图7为本发明的可折叠封装结构的形成过程中步骤7的结构示意图；图8为本发明的可折叠封装结构的形成过程中步骤8的结构示意图；图9为本发明的可折叠封装结构的形成过程中步骤9的结构示意图。
具体实施方式
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其 它实施例，都属于本发明保护的范围。
本发明提出一种可折叠封装结构的形成方法，包括以下步骤：
步骤1：提供一载体衬底，在所述载体衬底上形成第一柔性封装层。
步骤2：在所述第一柔性封装层的两侧面分别形成多个第一沟槽。
步骤3：利用图案化掩膜版在所述第一柔性封装层上旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成柔性复合导电线路层，所述柔性复合导电线路层填满多个所述第一沟槽。
步骤4：在所述第一柔性封装层上安装多个第一半导体芯片、多个第二半导体芯片以及多个第三半导体芯片，所述多个第一半导体芯片与所述多个第二半导体芯片之间只有一个第一弯折区，所述多个第二半导体芯片与所述多个第三半导体芯片之间只有一个第二弯折区。
步骤5：在所述第一柔性封装层上形成第二柔性封装层，所述第二柔性封装层包裹所述多个第一半导体芯片、所述多个第二半导体芯片和所述多个第三半导体芯片。
步骤6：对所述第二柔性封装层的一端进行开孔处理以形成多个第一开孔，多个所述第一开孔均露出所述柔性复合导电线路层，在多个所述第一开孔中沉积导电材料以形成多个第一导电通孔。
步骤7：在所述第二柔性封装层上旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成第一柔性电极层，所述第一柔性电极层通过多个所述第一导电通孔与所述柔性复合导电线路层电连接，在所述第一柔性电极层上形成超薄绝缘介质层，所述超薄绝缘介质层厚度为5-9纳米。
步骤8：在所述第二柔性封装层的另一端进行开孔处理以形成多个第二开孔，多个所述第二开孔均露出所述柔性复合导电线路层，在多个所述第二开孔中沉积导电材料以形成多个第二导电通孔。
步骤9：在所述超薄绝缘介质层上旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成第二柔性电极层，所述第二柔性电极层通过多个所述第二导电通孔与所述柔性复合导电线路层电连接，所述第一柔性电极层、所述超薄绝缘介质层和所述第二柔性电极层组成柔性电容元件，去除所述载体衬底以得到所述可折叠封装结构。
进一步的，通过激光或机械刀具对所述第一柔性封装层进行切割处理以形成多个所述第一沟槽，所述第一沟槽的深度与所述第一柔性封装层的厚度的比值范围为0.2-0.5。
进一步的，在所述步骤3中，交替旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成柔性复合导电线路层，交替的次数为5-10次，黑磷纳米片的存在可以增加金属纳米线层中线与线之间的接合紧密性，所述金属纳米线是金纳米线、银纳米线或铜纳米线。
进一步的，所述第一、第二柔性封装层的材质包括聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚苯醚砜、热塑性聚氨酯、聚二甲基硅氧烷中的一种或多种。
进一步的，在所述步骤7和9中，所述第一、第二柔性电极层的具体制备参数与所述柔性复合导电线路层的具体制备参数相同。
进一步的，所述超薄绝缘介质层的材质为氧化铝、氧化锆、氧化铪、氮化硅、氧化钌、氧化锑中的一种。
在更优选的技术方案中，本发明还提出一种可折叠封装结构，其采用上述形成方法形成的。
在更优选的技术方案中，本发明还提出一种集成电路的形成方法，包括以下步骤：
提供一电路基板，在所述电路基板上设置多个第四半导体芯片。
在所述电路基板上形成一塑封层，所述塑封层包裹所述多个第四半导体芯片。
提供上述可折叠封装结构，将所述可折叠封装结构设置在所述塑封层上，通过弯折所述第一弯折区和所述第二弯折区，使得所述可折叠封装结构的一端贴合在所述塑封层的第一侧面，所述可折叠封装结构的中间部分贴合在所述塑封层的上表面，所述可折叠封装结构的另一端贴合在所述塑封层的第二侧面，进而使得所述可折叠封装结构的所述柔性复合导电线路层与所述电路基板电连接。
在更优选的技术方案中，本发明还提出一种集成电路，其采用上述形成方法形成的。
如图1～图9所示，本实施例提供一种可折叠封装结构的形成方法，该形成方法包括以下步骤：
如图1所示，在步骤1中，提供一载体衬底100，在所述载体衬底100上形成第一柔性封装层101。
在具体的实施例中，所述第一柔性封装层101的材质包括聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚苯醚砜、热塑性聚氨酯、聚二甲基硅氧烷中的一种或多种。
在具体的实施例中，所述载体衬底100可以为半导体、不锈钢、陶瓷等合适的刚性衬底。
在具体的实施例中，通过涂覆、模塑、注塑、狭缝涂布、旋涂等合适的工艺形成所述第一柔性封装层101。
如图2所示，在步骤2中，在所述第一柔性封装层101的两侧面分别形成多个第一沟槽102。
其中，通过激光或机械刀具对所述第一柔性封装层101进行切割处理以形成多个所述第一沟槽102，所述第一沟槽102的深度与所述第一柔性封装层101的厚度的比值范围为0.2-0.5。
在具体的实施例中，多个所述第一沟槽102间隔分离设置，且所述第一柔性封装层101的两侧面是相对设置的两个侧面。
如图3所示，在步骤3中，利用图案化掩膜版在所述第一柔性封装层上旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成柔性复合导电线路层200，所述柔性复合导电线路层200填满多个所述第一沟槽102。
其中，在所述步骤3中，交替旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成柔性复合导电线路层200，交替的次数为5-10次，黑磷纳米片的存在可以增加金属纳米线层中线与线之间的接合紧密性，所述金属纳米线是金纳米线、银纳米线或铜纳米线。
在具体的实施例中，旋涂的金属纳米线悬浮液体和旋涂的黑磷纳米片溶液的浓度分别是10-40mg/ml和20-50mg/ml，更具体的，旋涂的金属纳米线悬浮液体可以具体为10、15、20、25、30、35或40mg/ml等合适的浓度，旋涂的黑磷纳米片溶液可以具体为20、25、30、35、40、45和50mg/ml等合适的浓度。进一步可以根据旋涂的金属纳米线悬浮液体和旋涂的黑磷纳米片溶液的浓度，进而选择交替的次数为5、6、7、8、9、10次。通过调节各悬浮液的浓度和旋涂，使得所述所述柔性复合导电线路层200填满多个所述第一沟槽102，进而使得所述柔性复合导电线路层200中填充所述第一沟槽102的部分为所述柔性复合导电线路层200的引脚部，更具体的，位于所述第一柔性封装层101的第一侧面的引脚部为第一引脚部，位于与所述第一柔性封装层101的第一侧面相对设置的第二侧面的引脚部为第二引脚部，所述第一引脚部的侧表面从所述第一柔性封装层101露出且与所述第一柔性封装层101的第一侧面齐平，所述第二引脚部的侧表面从所述第一柔性封装层101露出且与所述第一柔性封装层101的第二侧面齐平。所述第一、第二引脚部的设置便于该第一柔性封装层101上各功能元件的电引出，更进一步的，可以将第一引脚部和第二引脚部分别设置为不同功能的引出端，例如，可以分别作为输入端/输出端、有源端/无源端等方式。
如图4所示，在步骤4中，在所述第一柔性封装层101上安装多个第一半导体芯片301、多个第二半导体芯片302以及多个第三半导体芯片303，所述多个第一半导体芯片301与所述多个第二半导体芯片302之间只有一个第一弯折区304，所述多个第二半导体芯片302与所述多个第三半导体芯片303之间只有一个第二弯折区305。
在具体的实施例中，多个所述第一半导体芯片301、多个第二半导体芯片302以及多个第三半导体芯片303可以分别通过引线键合工艺或者是倒装工艺与所述柔性复合导电线路层200。
在更优选的实施例中，为了减少可折叠封装结构的厚度，进而选择多个所述第一半导体芯片301、多个第二半导体芯片302以及多个第三半导体芯片303分别通过倒装工艺与所述柔性复合导电线路层200，进一步的，为了提高各芯片的倒装稳定性，在各芯片与所述柔性复合导电线路层200之间的间隙中设置柔性树脂材料以作为低填材料。
如图5所示，在步骤5中，在所述第一柔性封装层101上形成第二柔性封装层401，所述第二柔性封装层401包裹所述多个第一半导体芯片301、所述多个第二半导体芯片302和所述多个第三半导体芯片303。
在具体的实施例中，所述第二柔性封装层401的材质包括聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚苯醚砜、热塑性聚氨酯、聚二甲基硅氧烷中的一种或多种。
在具体的实施例中，通过涂覆、模塑、注塑、狭缝涂布、旋涂等合适的工艺形成所述第二柔性封装层401。
如图6所示，在步骤6中，对所述第二柔性封装层401的一端进行开孔处理以形成多个第一开孔，多个所述第一开孔均露出所述柔性复合导电线路层200，在多个所述第一开孔中沉积导电材料以形成多个第一导电通孔402。
在具体的实施例中，通过湿法刻蚀工艺形成所述第一开孔，进而可以避免在形成所述第一开孔的过程中损坏所述柔性复合导电线路层200，进而在所述第一开孔沉积金属铜、铝、ITO、AZO等合适的导电材料作为所述第一导电通孔402，且将所述第一导电通孔402的位置设置在所述第一、第二弯折区304、305以外的区域，进而不影响可折叠封装结构的折叠性能。
如图7所示，在步骤7中，在所述第二柔性封装层401上旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成第一柔性电极层501，所述第一柔性电极层501通过多个所述第一导电通孔402与所述柔性复合导电线路层200电连接，在所述第一柔性电极层上形成超薄绝缘介质层502。
在具体的实施例中，所述第一柔性电极层501的具体制备参数与所述柔性复合导电线路层的具体制备参数相同。
在具体的实施例中，所述第一柔性电极层501覆盖所述第二柔性封装层401的一部分。
在具体的实施例中，所述超薄绝缘介质层502的材质为氧化铝、氧化锆、氧化铪、氮化硅、氧化钌、氧化锑中的一种，所述超薄绝缘介质层厚度为5-9纳米，更具体的，所述超薄绝缘介质层502通过原子层沉积或化学气相沉积工艺形成。所述超薄绝缘介质层厚度优选为6纳米、7纳或8纳米。
如图8所示，在步骤8中，在所述第二柔性封装层401的另一端进行开孔处理以形成多个第二开孔，多个所述第二开孔均露出所述柔性复合导电线路层200，在多个所述第二开孔中沉积导电材料以形成多个第二导电通孔403。
在具体的实施例中，通过湿法刻蚀工艺形成所述第二开孔，进而可以避免在形成所述第二开孔的过程中损坏所述柔性复合导电线路层200，进而在所述第二开孔沉积金属铜、铝、ITO、AZO等合适的导电材料作为所述第二导电通孔403，且将所述第二导电通孔403的位置设置在所述第一、第二弯折区304、305以外的区域，进而不影响可折叠封装结构的折叠性能。
如图9所示，在步骤9中，在所述超薄绝缘介质层502上旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成第二柔性电极层503，所述第二柔性电极层503通过多个所述第二导电通孔403与所述柔性复合导电线路层200电连接，所述第一柔性电极层501、所述超薄绝缘介质层502和所述第二柔性电极层503组成柔性电容元件，去除所述载体衬底100以得到所述可折叠封装结构600。
在具体的实施例中，在所述步骤9中，所述第二柔性电极层503的具体制备参数与所述柔性复合导电线路层200的具体制备参数相同。
如图9所示，本发明还提出一种可折叠封装结构600，其采用上述形成方法形成的。
进一步的，本发明还提出一种集成电路的形成方法（未图示），包括以下步骤：
提供一电路基板，在所述电路基板上设置多个第四半导体芯片。
在所述电路基板上形成一塑封层，所述塑封层包裹所述多个第四半导体芯片。
提供上述可折叠封装结构600，将所述可折叠封装结构600设置在所述塑封层上，通过弯折所述第一弯折区304和所述第二弯折区305，使得所述可折叠封装结构600的一端贴合在所述塑封层的第一侧面，所述可折叠封装结构600的中间部分贴合在所述塑封层的上表面，所述可折叠封装结构600的另一端贴合在所述塑封层的第二侧面，进而使得所述可折叠封装结构600的所述柔性复合导电线路层200与所述电路基板电连接。
进一步的，本发明还提出一种集成电路，其采用上述形成方法形成的。
相较于现有技术，本发明的集成电路、可折叠封装结构及其形成方法有如下的有益效果：
通过形成层叠的第一柔性封装层和第二柔性封装层，进而在第一柔性封装层和第二柔性封装层之间间隔设置第一、第二、第三半导体芯片，第一半导体芯片与第二半导体芯片之间只有一个第一弯折区，第二半导体芯片与所述多个第三半导体芯片之间只有一个第二弯折区，使得该封装结构具有良好的弯折性能。
通过旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成柔性复合导电线路层、第一柔性电极层和第二柔性电极层，更具体的，交替旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成柔性复合导电线路层，交替的次数为5-10次，黑磷纳米片的存在可以增加金属纳米线层中线与线之间的接合紧密性，即黑磷纳米片可以将金属纳米线与金属纳米线的接合处紧密的“焊接”在一起，进而可以提高其导电率，且由于该柔性复合导电线路层、第一柔性电极层和第二柔性电极层的主体材料为金属纳米线，使得其具有优异的弯折性能，即制备完成的封装结构在后续的折叠/弯折过程中也不会造成导电线路层和电极层的断裂。
而在集成电路的形成过程中，可以将可折叠封装结构设置在所述塑封层上，通过弯折所述第一弯折区和所述第二弯折区，使得所述可折叠封装结构的一端贴合在所述塑封层的第一侧面，所述可折叠封装结构的中间部分贴合在所述塑封层的上表面，所述可折叠封装结构的另一端贴合在所述塑封层的第二侧面，进而使得所述可折叠封装结构的所述柔性复合导电线路层与所述电路基板电连接，而通过将柔性复合导电线路层填满多个所述第一沟槽，以方便可折叠封装结构与电路基板的电连接。且该集成电路的设置，有效提高了其集成度，便于其实现复杂的功能，且不会造成集成电路的体积过大，有利于小型化的发展趋势。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种可折叠封装结构的形成方法，其特征在于：包括以下步骤：
步骤1：提供一载体衬底，在所述载体衬底上形成第一柔性封装层；
步骤2：在所述第一柔性封装层的两侧面分别形成多个第一沟槽；
步骤3：利用图案化掩膜版在所述第一柔性封装层上旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成柔性复合导电线路层，所述柔性复合导电线路层填满多个所述第一沟槽；
步骤4：在所述第一柔性封装层上安装多个第一半导体芯片、多个第二半导体芯片以及多个第三半导体芯片，所述多个第一半导体芯片与所述多个第二半导体芯片之间只有一个第一弯折区，所述多个第二半导体芯片与所述多个第三半导体芯片之间只有一个第二弯折区；
步骤5：在所述第一柔性封装层上形成第二柔性封装层，所述第二柔性封装层包裹所述多个第一半导体芯片、所述多个第二半导体芯片和所述多个第三半导体芯片；
步骤6：对所述第二柔性封装层的一端进行开孔处理以形成多个第一开孔，多个所述第一开孔均露出所述柔性复合导电线路层，在多个所述第一开孔中沉积导电材料以形成多个第一导电通孔；
步骤7：在所述第二柔性封装层上旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成第一柔性电极层，所述第一柔性电极层通过多个所述第一导电通孔与所述柔性复合导电线路层电连接，在所述第一柔性电极层上形成超薄绝缘介质层，所述超薄绝缘介质层厚度为5-9纳米；
步骤8：在所述第二柔性封装层的另一端进行开孔处理以形成多个第二开孔，多个所述第二开孔均露出所述柔性复合导电线路层，在多个所述第二开孔中沉积导电材料以形成多个第二导电通孔；
步骤9：在所述超薄绝缘介质层上旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成第二柔性电极层，所述第二柔性电极层通过多个所述第二导电通孔与所述柔性复合导电线路层电连接，所述第一柔性电极层、所述超薄绝缘介质层和所述第二柔性电极层组成柔性电容元件，去除所述载体衬底以得到所述可折叠封装结构。
2.根据权利要求1所述的可折叠封装结构的形成方法，其特征在于：通过激光或机械刀具对所述第一柔性封装层进行切割处理以形成多个所述第一沟槽，所述第一沟槽的深度与所述第一柔性封装层的厚度的比值范围为0.2-0.5。
3.根据权利要求1所述的可折叠封装结构的形成方法，其特征在于：在所述步骤3中，交替旋涂金属纳米线悬浮液体和黑磷纳米片溶液以形成柔性复合导电线路层，交替的次数为5-10次，所述金属纳米线是金纳米线、银纳米线或铜纳米线。
4.根据权利要求1所述的可折叠封装结构的形成方法，其特征在于：所述第一、第二柔性封装层的材质包括聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚苯醚砜、热塑性聚氨酯、聚二甲基硅氧烷中的一种或多种。
5.根据权利要求3所述的可折叠封装结构的形成方法，其特征在于：在所述步骤7和9中，所述第一、第二柔性电极层的具体制备参数与所述柔性复合导电线路层的具体制备参数相同。
6.根据权利要求1所述的可折叠封装结构的形成方法，其特征在于：所述超薄绝缘介质层的材质为氧化铝、氧化锆、氧化铪、氮化硅、氧化钌、氧化锑中的一种。
7.一种可折叠封装结构，其特征在于，采用权利要求1-6任一项所述的形成方法形成的。
8.一种集成电路的形成方法，其特征在于：包括以下步骤：
提供一电路基板，在所述电路基板上设置多个第四半导体芯片；
在所述电路基板上形成一塑封层，所述塑封层包裹所述多个第四半导体芯片；
提供权利要求7所述的可折叠封装结构，将所述可折叠封装结构设置在所述塑封层上，通过弯折所述第一弯折区和所述第二弯折区，使得所述可折叠封装结构的一端贴合在所述塑封层的第一侧面，所述可折叠封装结构的中间部分贴合在所述塑封层的上表面，所述可折叠封装结构的另一端贴合在所述塑封层的第二侧面，进而使得所述可折叠封装结构的所述柔性复合导电线路层与所述电路基板电连接。
9.一种集成电路，其特征在于，采用权利要求8所述的形成方法形成的。
CN202210068986.0A 2022-01-21 2022-01-21 集成电路、可折叠封装结构及其形成方法 Active CN114093773B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210068986.0A CN114093773B (zh) 2022-01-21 2022-01-21 集成电路、可折叠封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210068986.0A CN114093773B (zh) 2022-01-21 2022-01-21 集成电路、可折叠封装结构及其形成方法

Publications (2)

Publication Number Publication Date
CN114093773A CN114093773A (zh) 2022-02-25
CN114093773B true CN114093773B (zh) 2022-04-12

Family

ID=80309243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210068986.0A Active CN114093773B (zh) 2022-01-21 2022-01-21 集成电路、可折叠封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114093773B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727050B1 (en) * 2016-06-15 2020-07-28 Northrop Grumman Systems Corporation Wafer-scale catalytic deposition of black phosphorus
KR101963506B1 (ko) * 2017-07-26 2019-03-28 성균관대학교산학협력단 다기능성 단일 채널 흑린 기반 전자 소자 및 이의 제조 방법
JP7003621B2 (ja) * 2017-12-15 2022-02-21 東洋インキＳｃホールディングス株式会社 半導体ナノ粒子、該粒子を含む分散液、半導体層、積層体の製造方法、および、電界発光素子
CN110098328B (zh) * 2019-03-29 2023-10-31 北京大学深圳研究生院 柔性电子器件及其制造方法
CN111834606B (zh) * 2019-04-16 2021-09-24 北京航空航天大学 一种活性金属复合薄片及其制备方法和应用
CN113644110B (zh) * 2020-05-11 2024-07-02 北京华碳元芯电子科技有限责任公司 晶体管及其制备方法
CN112053960B (zh) * 2020-09-10 2022-06-28 深圳市深濠精密科技有限公司 一种高堆叠封装结构及其形成方法
CN112053962B (zh) * 2020-09-14 2022-09-27 苏州钜升精密模具有限公司 一种系统级堆叠封装及其制备方法

Also Published As

Publication number Publication date
CN114093773A (zh) 2022-02-25

Similar Documents

Publication Publication Date Title
TWI264744B (en) Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same
US6314013B1 (en) Stacked integrated circuits
US7339277B2 (en) Semiconductor device having passive component and support substrate with electrodes and through electrodes passing through support substrate
TWI431759B (zh) 可堆疊式功率mosfet、功率mosfet堆疊及其製備方法
US20130049225A1 (en) Stacked integrated circuit packages that include monolithic conductive vias
CN114050132A (zh) 半导体设备封装及其制造方法
CN112420641A (zh) 一种功率元件封装结构及其制备方法
CN103972217A (zh) 集成无源电容扇出型晶圆级封装结构及制作方法
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
CN114093773B (zh) 集成电路、可折叠封装结构及其形成方法
US7193297B2 (en) Semiconductor device, method for manufacturing the same, circuit substrate and electronic device
CN115799074A (zh) 一种嵌入式封装结构的制作方法
US20070080449A1 (en) Interconnect substrate and electronic circuit device
CN115458511A (zh) 一种滤波器电路封装结构及其制作方法
KR100829392B1 (ko) ＳｏＣ 및 그 제조 방법
CN114121684B (zh) 一种半导体封装及其制备方法
KR100592866B1 (ko) 반도체 모듈 및 그 제조 방법
US20220310582A1 (en) Semiconductor device
CN220731503U (zh) 内埋式半导体封装件
CN115250569B (zh) 一种高频线路板及其制备方法
CN214588747U (zh) 一种板级三维芯片封装结构
CN212542424U (zh) 半导体器件
US20240178203A1 (en) Packaging structure and packaging method
TWI222734B (en) High density module card, substrate and fabrication for the same
TW200931456A (en) Packaging substrate having capacitor embedded therein and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant