CN114093742B - 光敏传感器及其制备工艺 - Google Patents

Abstract

本发明提供了一种光敏传感器，包括顶电极、底电极、支撑结构、隔离层、若干导电结构和若干倍增结构；所述若干倍增结构相对所述顶电极倾斜设置于所述隔离层并与所述若干导电结构一一对应电性连接，在所述顶电极和所述隔离层之间的空间内形成顶部朝向所述顶电极开口的若干加速腔结构，以接收入射的光电子并对所述入射的光电子进行加速和倍增形成二次光电子，从而使光电子在相邻的所述倍增结构之间的加速腔结构中加速，并撞击形成更多的光电子，从而形成放大信号，有利于提升对单光子探测的灵敏度，整个器件尺寸较小，集成度高，功耗可控。本发明还提供了所述光敏传感器的制备工艺。

Description

光敏传感器及其制备工艺

技术领域

本发明涉及集成电路设计技术领域，尤其涉及光敏传感器及其制备工艺。

背景技术

常规单光子探测器使用雪崩二极管及相关技术制作，其工作电压较高，可集成性差，且由于雪崩二极管击穿电压对工艺的灵敏性，导致其功耗较高，均匀性一致性较差。同时，由于高压工作模式，其器件面积较大；在加上该器件在衬底内制作，无法与读取电路共享衬底面积，因此感光区域的填充因子无法大幅度提高。

公开号为CN101385115的中国专利申请了一种光电倍增管，该光电倍增管具有能够实现高增益并满足较高需求性质的结构。在该光电倍增管中，容纳在密封容器内的电子倍增单元包括聚焦电极、加速电极、倍增电极单元和阳极。具体地说，至少加速电极和倍增电极单元在包括在倍增电极单元内的第一级倍增电极和第二级倍增电极不经由导电材料而与加速电极直接相对的状态下，被共同保持。在加速电极和倍增电极之间没有放置直接支持倍增电极的电位设定成与第一级倍增电极相同的现有的金属盘；因此，当电子从阴极经由第一级倍增电极到达第二级倍增电极时，可以极大地减少电子的渡越时间的变化。但该专利需要在倍增管内保持真空状态，制备工艺比较复杂，而且其体积大，限制了其应用领域，同时倍增管体积大，而电子传输的自由程比较短，会导致电子在传输中容易造成损耗。

因此，有必要提供一种新型的光敏传感器及其制备工艺以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种新型的光敏传感器及其制备工艺，以提高集成度并有利于提升对单光子探测的灵敏度。

为实现上述目的，本发明的所述光敏传感器，包括：

顶电极，用于响应预定波长的光发射光电子；

隔离层，与所述顶电极相对设置；

底电极，与所述顶电极相对设置且电性相反；

若干导电结构，设置于所述隔离层；

支撑结构，与所述顶电极和所述底电极围成空腔结构，并与所述顶电极以及所述若干导电结构电性连接；

若干倍增结构，相对所述顶电极倾斜设置于所述隔离层并与所述若干导电结构一一对应电性连接，在所述顶电极和所述隔离层之间的空间内形成顶部朝向所述顶电极开口的若干加速腔结构，以接收入射的光电子并对所述入射的光电子进行加速和倍增形成二次光电子；

每个所述加速腔结构的底部开设通孔，并与所述底电极相对，使所述底电极能够接收所述光电子以及所述二次光电子。

本发明的所述光敏传感器的有益效果在于：通过顶电极用于响应预定波长的光发射光电子，隔离层与所述顶电极相对设置，底电极设置于所述隔离层，且与所述顶电极相对设置且电性相反，若干导电结构设置于所述隔离层，支撑结构与所述顶电极和所述底电极围成空腔结构，并与所述顶电极电性连接，若干倍增结构相对所述顶电极倾斜设置于所述隔离层并与所述若干导电结构一一对应电性连接，使得能利用所述顶电极和所述底电极之间形成的电场而将光电子引到所述倍增结构上；通过若干倍增结构，相对所述顶电极倾斜设置于所述隔离层并与所述若干导电结构一一对应电性连接，在所述顶电极和所述隔离层之间的空间内形成顶部朝向所述顶电极开口的若干加速腔结构，以接收入射的光电子并对所述入射的光电子进行加速和倍增形成二次光电子，每个所述加速腔结构的底部开设通孔，并与所述底电极相对，使得相邻设置的所述倍增结构之间的加速腔结构中形成加速电场，从而使光电子在相邻的所述倍增结构之间的加速腔结构中加速，并撞击形成更多的光电子，从而形成放大信号，有利于提升对单光子探测的灵敏度，且提高了集成度，整个器件尺寸较小，因此不需要传统雪崩二极管所需要施加的高电压，其功耗可控。

优选的，所述倍增结构朝向所述顶电极延伸后形成的结构与所述顶电极之间所夹的锐角为20-65度。其有益效果在于：有利于所述顶电极发射的光电子传输到所述倍增结构上，从而使光电子在相邻的所述倍增结构之间的加速腔结构中加速，并撞击形成更多的光电子，从而形成放大信号，有利于提升对单光子探测的灵敏度。

优选的，相邻所述倍增结构的间距小于电子传输的自由程。其有益效果在于：最大限度避免光电子在传输过程中的能量损耗。

优选的，所述若干倍增结构朝同一方向倾斜设置。其有益效果在于：不仅有利于使光电子在相邻的所述倍增结构之间的加速腔结构中加速，并撞击形成更多的光电子，而且提高了集成度。

优选的，所述若干倍增结构包括若干正V型倍增电极和若干倒V型倍增电极，所述正V型倍增电极和所述倒V型倍增电极交替设置且电性相反，每个所述正V型倍增电极和每个所述倒V型倍增电极均由两个倾斜倍增电极相接形成，每个所述倾斜倍增电极相对所述顶电极倾斜设置。其有益效果在于：使得所述正V型倍增电极和所述倒V型倍增电极的两侧都可使用，有利于提高电子的倍增效果，而且倾斜倍增电极两两相接构成正V型倍增电极或倒V型倍增电极，使得倍增结构的设置更为紧凑，集成度更高，减小了整个器件的尺寸。

优选的，所述若干倍增结构还包括若干倾斜牺牲层，所述倾斜牺牲层倾斜于所述顶电极并设置于相邻两个所述倍增结构之间。其有益效果在于：以支撑所述倍增结构，保证倍增结构的稳定性。

优选的，所述光敏传感器还包括开设于所述空腔结构顶面边缘的释放通孔，以与所述空腔结构内相通。其有益效果在于：以通过所述释放通孔排除制备所述光敏传感器的过程中产生的副产物，同时使光敏传感器能够在非真空条件下使用，拓展应用范围。

进一步优选的，所述光敏传感器还包括封闭所述释放通孔的密封介质层。其有益效果在于：以使所述空腔结构形成真空状态，以使光敏传感器能够在真空条件下使用，拓展应用范围。

优选的，所述光敏传感器还包括开设于所述空腔结构顶面边缘的释放通孔以及封闭所述释放通孔的密封介质层。

优选的，所述若干倍增结构倾斜于所述底电极。

优选的，所述若干倍增结构垂直于所述底电极设置，所述顶电极倾斜于所述底电极设置。

进一步优选的，所述顶电极呈锥形结构。

优选的，所述光敏传感器还包括金属互连结构，所述金属互连结构与所述底电极电接触，以电连接处理电路。

优选的，所述若干倍增结构包括若干倾斜倍增电极，相邻所述倾斜倍增电极电性相反，每个所述倾斜倍增电极相对所述顶电极倾斜设置。其有益效果在于：通过正负电压实现电子的倍增，使得整个器件的加压不需要太高，解决了现有技术中为了实现电子倍增，倍增电极所需的电压需要加到很高，导致实现难度大，电子倍增效果差的问题。

优选的，本发明还提供一种光敏传感器的制备工艺，包括以下步骤：

S1：提供衬底，在所述衬底顶面形成底电极，使所述底电极的顶面露出，然后在所述底电极上形成具有若干初始通孔的隔离层；

S2：使用导电材料填充所述若干初始通孔形成若干导电结构，图形化所述隔离层并通过光刻刻蚀使所述隔离层形成的若干通孔与若干所述导电结构间隔分布，所述通孔和所述底电极相对应设置；

S3：使用牺牲材料沉积形成覆盖所述隔离层顶面并填充所述若干通孔的第一牺牲层后，去除部分牺牲材料形成朝向相同方向延伸的若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出，然后沉积倍增电极材料，形成与所述导电结构电性连接的若干倍增结构；

S4：使用所述牺牲材料沉积形成填充相邻倍增结构之间的空间并覆盖所述若干倍增结构顶面的第二牺牲层后，在所述第二牺牲层上形成相对的沟槽结构，使用支撑材料填充所述沟槽结构形成支撑结构；

S5：使用顶电极材料在所述支撑结构顶面和所述第二牺牲层的表面沉积形成初始顶电极，并图形化所述初始顶电极以形成释放通孔，通过所述释放通孔去除所述牺牲材料，使用密封介质密封所述释放通孔并去除所述初始顶电极顶面的密封介质，形成顶电极。

本发明的所述光敏传感器的制备工艺的有益效果在于：通过S1：提供衬底，在所述衬底顶面形成底电极，使所述底电极的顶面露出，然后在所述底电极上形成具有若干初始通孔的隔离层；S2：使用导电材料填充所述若干初始通孔形成若干导电结构，图形化所述隔离层并通过光刻刻蚀使所述隔离层形成的若干通孔与若干所述导电结构间隔分布；S3：使用牺牲材料沉积形成覆盖所述隔离层顶面的第一牺牲层后刻蚀去除部分牺牲材料形成朝向相同方向延伸的若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出，然后沉积倍增电极材料，形成与所述导电结构电性连接的若干倍增结构；S4：使用所述牺牲材料沉积形成填充相邻倍增结构之间的空间并覆盖所述若干倍增结构顶面的第二牺牲层后，在所述第二牺牲层上形成相对的沟槽结构；S5：使用顶电极材料在所述第二牺牲层的表面沉积形成初始顶电极，并图形化所述初始顶电极以形成释放通孔，通过所述释放通孔去除所述牺牲材料，形成顶电极和支撑结构，使得利用所述顶电极和所述底电极之间形成的电场将光电子引到所述倍增结构上，而相邻设置的所述倍增结构之间形成加速电场，从而使光电子在相邻的所述倍增结构之间的加速腔结构中加速，并撞击形成更多的光电子，从而形成大信号，有利于提升对单光子探测的灵敏度，而且利用微加工工艺和光电效应来实现了单光子探测，同时利用微加工工艺使得相邻的倍增结构之间的间距小于电子传输的自由程，避免了光电子在传输中引起损耗；而且具有制作简单、集成度高、工作电压低且功率低等特点，以及具有单芯片集成的优势，使得整个器件尺寸较小，因此不需要传统雪崩二极管所需要施加的高电压，因此其功耗可控。

附图说明

图1为本发明实施例的第一种光敏传感器的剖视图；

图2为本发明实施例的第二种光敏传感器的剖视图；

图3为本发明实施例的正V型倍增电极和倒V型倍增电极的排布情况示意图；

图4为本发明实施例在衬底表面形成阳极和金属互连结构后得到的结构示意图；

图5为在图4所示结构基础上形成具有隔离层后得到的结构示意图；

图6为本发明第一种实施例在图5所示结构基础上形成具有第一牺牲层和倍增电极材料后得到的结构示意图；

图7为在图6所示的结构上形成倍增结构后得到的结构示意图；

图8为使用牺牲材料在图7所示的结构上填充相邻倍增结构后形成的结构示意图；

图9为在图8所示的结构上形成沟槽后得到的结构示意图；

图10为在图9所示的结构上形成支撑结构后得到的结构示意图；

图11为在图10所示的结构上形成初始顶电极和释放通孔后得到的结构示意图；

图12是本发明实施例的另一种光敏传感器的结构示意图；

图13是本发明一些实施例的顶电极的结构示意图；

图14为本发明第二种实施例在图5所示结构基础上形成具有第一牺牲层和第一倾斜窗口图形后得到的结构示意图；

图15为在图14所示的结构上形成第二倾斜窗口图形后得到的结构示意图；

图16为在图15所示的结构上形成初始倍增电极后得到的结构示意图；

图17为在图16所示的结构上形成倍增结构后得到的结构示意图；

图18为在图17所示的结构上形成正V型倍增电极和倒V型倍增电极后得到的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

现有技术的常规单光子探测器使用雪崩二极管及相关技术制作，其工作电压较高，可集成性差，且由于雪崩二极管击穿电压对工艺的灵敏性，导致其功耗较高，均匀性一致性较差。同时，由于高压工作模式，其器件面积较大；在加上，该器件在衬底内制作，无法与读取电路共享衬底面积，因此感光区域的填充因子无法大幅度提高。部分应用单光子条件下使用CMOS-IMAGE-SENSOR来探测，但其噪声较大，且需要很长的积分时间来提升光输入信号强度，其相应时间很慢，性能无法满足要求。

为克服现有技术中存在的问题，本发明实施例提供了光敏传感器及其制备工艺，以提高集成度并有利于提升对单光子探测的灵敏度。

本发明还提供一种光敏传感器的制备工艺，包括以下步骤：

S1：提供衬底，在所述衬底上形成底电极，使所述底电极的顶面露出，然后在所述底电极上形成具有若干初始通孔的隔离层；

S2：使用导电材料填充所述若干初始通孔形成若干导电结构，图形化所述隔离层使所述隔离层形成的若干通孔与若干所述导电结构间隔分布，所述通孔和所述底电极相对应设置；

S3：使用牺牲材料沉积形成覆盖所述隔离层顶面并填充所述若干通孔的第一牺牲层后，去除部分牺牲材料形成朝向相同方向延伸的若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出，然后沉积倍增电极材料，形成与所述导电结构电性连接的若干倍增结构；

S4：使用所述牺牲材料沉积形成填充相邻倍增结构之间的空间并覆盖所述若干倍增结构顶面的第二牺牲层后，在所述第二牺牲层上形成相对的沟槽结构，使用支撑材料填充所述沟槽结构形成支撑结构；

S5：使用顶电极材料在所述支撑结构顶面和所述第二牺牲层顶面沉积形成初始顶电极，并图形化所述初始顶电极以形成释放通孔，通过所述释放通孔去除所述牺牲材料，使用密封介质密封所述释放通孔并去除所述初始顶电极顶面的密封介质，形成顶电极。

图1为本发明实施例的第一种光敏传感器的剖视图。

本发明实施例提供了一种光敏传感器，包括顶电极、底电极、隔离层、若干导电结构、支撑结构和若干倍增结构。

图1所示的光敏传感器中：

顶电极11用于响应预定波长的光发射光电子；

隔离层12与所述顶电极11相对设置；

底电极13设置于所述隔离层12，且与所述顶电极11相对设置且电性相反；

若干导电结构14设置于所述隔离层12；

支撑结构15与所述顶电极11和所述隔离层12围成空腔结构16，且所述支撑结构15与所述顶电极11电性连接；

若干倍增结构17相对所述顶电极11倾斜设置于所述隔离层12并与所述若干导电结构14一一对应电性连接，在所述顶电极11和所述隔离层12之间的空间内形成顶部朝向所述顶电极11开口的若干加速腔结构(图中未标示)，以接收入射的光电子并对所述入射的光电子进行加速和倍增形成二次光电子；

每个所述加速腔结构的底部开设通孔(图中未标示)，并与所述底电极13相对。

进一步的，上述设计由于提高了集成度并提升对单光子探测的灵敏度，不需要像传统雪崩二极管那样施加高电压才能实现对光电子的加速和级联倍增。

一些实施例中，所述顶电极11使用具有光电效应的材料制备，以响应于预定波长的光出射光电子。

一些具体的实施例中，所述具有光电效应的材料为AgOCs和SbCs₃的任意一种。

一些实施例中，参考图1，所述若干倍增结构17倾斜于所述顶电极11和所述底电极13。

另一些实施例中，所述若干倍增结构垂直于所述底电极设置，所述顶电极倾斜于所述底电极设置。具体的，所述顶电极由不同顶电极单元连接而成，每个所述顶电极单元均倾斜于所述底电极设置。

一些实施例中，相邻所述倍增结构17的间距小于电子传输的自由程，最大限度避免光电子在传输过程中的能量损耗。

一些实施例中，所述倍增结构17朝向所述顶电极11延伸后形成的结构与所述顶电极11之间所夹的锐角为20-65度，有利于所述顶电极11发射的光电子传输到所述倍增结构17上，从而使光电子在相邻的所述倍增结构17之间的加速腔结构中加速，并撞击形成更多的光电子，从而形成放大信号，有利于提升对单光子探测的灵敏度。

一些实施例中，所述若干倍增结构17朝同一方向倾斜设置，不仅有利于使光电子在相邻的所述倍增结构之间的加速腔结构中加速，并撞击形成更多的光电子，而且提高了集成度。

一些实施例中，参考图1，所述光敏传感器(图中未标示)还包括开设于所述空腔结构16顶面边缘的释放通孔18，以与所述空腔结构16内相通，使得通过所述释放通孔18排除制备所述光敏传感器(图中未标示)的过程中产生的副产物，同时使光敏传感器能够在非真空条件下使用，拓展应用范围，所述释放通孔18设置在所述顶电极11的边缘，以降低对所述顶电极11产生光电子的影响。

图2为本发明实施例的第二种光敏传感器的剖视图。

另一些实施例中，参考图2，图2所示的光敏传感器与图1所示的光敏传感器的区别在于：图2所示光敏传感器(图中未标示)还包括封闭所述释放通孔(图中未标示)的密封介质层19，以使所述空腔结构16形成真空状态，使得光敏传感器能够在真空条件下使用，拓展应用范围。

一些实施例中，相邻所述倍增结构17的电性相反。

图3为本发明实施例的正V型倍增电极和倒V型倍增电极的排布情况示意图。

一些实施例中，参考图2和图3，若干所述倍增结构17包括若干正V型倍增电极171和若干倒V型倍增电极172，所述正V型倍增电极171和所述倒V型倍增电极172均由两个倾斜倍增电极170相接而成，每个所述倾斜电极170相对所述顶电极11倾斜设置。所述正V型倍增电极171和所述倒V型倍增电极172交替设置且电性相反，相邻的所述正V型倍增电极171和所述倒V型倍增电极172之间围成加速腔结构173。使得所述正V型倍增电极171和所述倒V型倍增电极172的两侧都可使用，有利于提高电子的倍增效果，并使所述倍增结构17的设置更为紧凑，集成度更高，减小了整个器件的尺寸。

一些具体的实施例中，构成所述正V型倍增电极171的倾斜倍增电极为负电压型倍增电极，构成所述倒V型倍增电极172的倾斜倍增电极为正电压型倍增电极，从而在所述加速腔结构173内形成了加速电场，有利于进入所述加速腔结构173内的光电子碰撞所述倾斜倍增电极170后倍增得到二次光电子并实现加速。

一些实施例中，若干所述倍增结构17包括若干所述倾斜倍增电极170，相邻所述倾斜倍增电极电性相反，每个所述倾斜倍增电极相对所述顶电极11倾斜设置。具体的，每个所述倾斜倍增电极170构成一个所述倍增结构17，相邻的所述倾斜倍增电极170电性相反，通过正负电压实现电子的倍增，使得整个器件的加压不需要太高，解决了现有技术中为了实现电子倍增，倍增电极所需的电压需要加到很高，导致实现难度大，电子倍增效果差的问题。

图4为本发明实施例在衬底表面形成阳极和金属互连结构后得到的结构示意图；图5为在图4所示结构基础上形成具有隔离层后得到的结构示意图；图6为本发明第一种实施例在图5所示结构基础上形成具有第一牺牲层和倍增电极材料后得到的结构示意图。

一些实施例中，所述底电极包括若干阳极。参照图4至图6，所述衬底21形成顶面暴露的若干阳极22，所述阳极22的顶面和所述衬底21的顶面沉积覆盖所述隔离层12，在所述隔离层12中形成若干填充导电材料的导电结构14。

一些实施例中，在相邻所述阳极22之间形成金属互连结构23，所述金属互连结构23与所述导电结构14电性连接。具体的，在初始衬底上形成第一导电金属层并图形化形成下层互连结构33，在所述下层互连结构33顶部沉积介质材料形成底部介质层，然后通过光刻刻蚀形成互连通孔，使用互连金属材料沉积并进行CMP磨平后形成填充所述互连通孔的所述互连导电结构32。

进一步的，使用介质材料沉积形成覆盖所述互连导电结构32顶面和所述底部介质层顶面的顶部介质层后，在所述顶部介质层上沉积形成所述阳极22以及上层互连结构31，并使所述上层互连结构31通过所述互连导电结构32与所述下层互连结构33电接触。所述下层互连结构33、所述互连导电结构32和所述上层互连结构31构成了所述金属互连结构23，以外接处理电路。所述初始衬底、所述顶部介质层和所述底部介质层构成了所述衬底21。

具体的，在所述阳极22顶面和所述衬底21顶面沉积隔离介质并CMP磨平后形成初始隔离层，然后图形化所述初始隔离层，形成具有若干初始通孔的隔离层12。

本发明实施例中所述沉积和填充的方法为化学气相沉积工艺、电子束蒸发工艺、原子层沉积工艺和溅射工艺中的任意一种。

一些实施例的所述步骤S2中，参照图5，使用导电材料填充所述若干初始通孔形成若干导电结构14，再图形化所述隔离层12形成若干通孔26，并使若干所述通孔26与若干所述导电结构14间隔分布。所述通孔26与所述阳极22相对，使所述阳极22的顶面露出；所述导电结构14与所述金属互连结构23电接触。

一些实施例的所述步骤S3中，使用牺牲材料沉积形成覆盖所述隔离层顶面并填充所述若干通孔的第一牺牲层后，去除部分牺牲材料形成朝向相同方向延伸的若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出，然后沉积倍增电极材料，形成与所述导电结构电性连接的若干倍增结构。参照图6，若干倾斜结构27朝向同一方向倾斜，沉积倍增电极材料形成的初始倍增电极层28覆盖所述倾斜结构27的表面、所述隔离层12的顶面以及所述导电结构14的顶面，牺牲材料还填充了所述隔离层12上设置的若干所述通孔26。

一些实施例的所述步骤S3中，使用牺牲材料沉积形成覆盖所述隔离层顶面并填充所述若干通孔的第一牺牲层后，去除部分牺牲材料形成若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出的步骤包括：

使用牺牲材料沉积形成覆盖所述隔离层顶面的第一牺牲层后，将所述衬底倾斜设置，然后刻蚀去除部分所述第一牺牲层形成若干倾斜结构，并使所述隔离层顶面和所述导电结构顶面露出。

另一些实施例的所述步骤S3中，使用牺牲材料沉积形成覆盖所述隔离层顶面并填充所述若干通孔的第一牺牲层后，去除部分牺牲材料形成若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出的步骤包括：

将所述衬底倾斜设置后，首先使用辅助牺牲材料沉积形成若干辅助倾斜结构，然后使用牺牲材料沉积形成覆盖所述辅助倾斜结构顶面的第一牺牲层，再刻蚀去除所述若干辅助倾斜结构同一侧的牺牲材料后去除所述辅助牺牲材料，形成若干倾斜结构，并使所述隔离层顶面和所述导电结构顶面露出。

一些实施例中，参照图6，初始倍增电极层28覆盖所述倾斜结构27的侧壁和顶面，还覆盖了所述隔离层12顶面，使所述导电结构14的顶面被覆盖。

图7为在图6所示的结构上形成倍增结构后得到的结构示意图。

一些实施例中，通过包层刻蚀(Blanket etch)去除覆盖所述导电结构14的顶面以及覆盖所述隔离层12顶面的初始倍增电极层28使所述导电结构14的顶面以及所述隔离层12的顶面露出，然后再光刻刻蚀所倾斜结构27表面的部分所述初始倍增电极层28和所述倾斜结构27，使所述倾斜结构27的相对侧面保留覆盖的初始倍增电极层作为倍增结构17，如图7所示，相邻所述倍增结构17之间的空间通过所述通孔26与所述阳极22相对。

一些实施例中，通过后续的去除牺牲层的工艺后，光敏传感器中设置于所述隔离层的所述倍增结构与所述导电结构电性连接且朝向相同，以提高集成度。

一些实施例中，参照图6，通过光刻刻蚀所述隔离层12表面的部分初始倍增电极层，使所述倾斜结构27露出所述隔离层12的表面，并保留覆盖的所述初始倍增电极层28作为倾斜倍增电极，所述倾斜结构27为剩余所述初始倍增电极层28提供了支撑作用。

一些实施例中，所述倾斜牺牲层倾斜于所述顶电极并设置于所述隔离层。

一些具体的实施例中，设置于所述隔离层中的不同倾斜牺牲层具有同一或不同的高度。

一些具体的实施例中，倍增电极使用的材料为GaP(Cs)。

图8为使用牺牲材料在图7所示的结构上填充相邻倍增结构后形成的结构示意图；图9为在图8所示的结构上形成沟槽后得到的结构示意图。

一些实施例的所述步骤S4中，使用所述牺牲材料沉积形成填充相邻倍增结构之间的空间并覆盖所述若干倍增结构顶面的第二牺牲层。参照图8，所述第二牺牲层41填充了相邻倍增结构17之间的空间，并覆盖了所述隔离层12的顶面。参照图8和图9，在所述第二牺牲层41上形成相对的沟槽结构42。

图10为在图9所示的结构上形成支撑结构后得到的结构示意图；图11为在图10所示的结构上形成初始顶电极和释放通孔后得到的结构示意图。

一些实施例的所述步骤S4中，使用支撑材料沉积以形成填充两个所述沟槽结构42并覆盖所述第二牺牲层41的初始支撑结构后，参照图1、图9和图10，去除部分所述初始支撑结构形成第一支撑结构44和所述第二支撑结构45作为所述支撑结构15，并使所述第二牺牲层41的顶面露出。

一些实施例的所述步骤S5中，参照图1、图10和图11，使用顶电极材料在沉积形成覆盖所述第二牺牲层41顶面以及所述第一支撑结构44和所述第二支撑结构45的初始顶电极43。图形化所述初始顶电极43以形成释放通孔18，通过所述释放通孔18去除所述第二牺牲层41，形成所述顶电极11和所述支撑结构15。

一些实施例的所述步骤S5之后还包括步骤：参考图11和图2，使用密封介质19密封所述释放通孔18并去除所述初始顶电极43顶面的密封介质，形成所述顶电极11。

具体的，在高真空的成膜设备中，使用介质沉积工艺在所述释放通孔18内填充密封介质19，以将所述释放通孔18封堵；再通过blanket刻蚀去除所述初始顶电极43表面的密封介质，形成的结构如图2所示。

图12是本发明实施例的另一种光敏传感器的结构示意图；图13是本发明一些实施例的顶电极的结构示意图。

参照图12，所述若干倍增结构17垂直于所述底电极13设置，所述顶电极11呈锥形结构。

一些实施例中，所述顶电极11是由顶电极材料组成的一体化结构。

一些实施例中，参照图12和图13，所述顶电极11包括不同顶电极单元51，每个所述顶电极单元51均倾斜于所述底电极13设置。

一些实施例中，所有顶电极单元51之间串联连接以实现电接触。

一些实施例中，使用灰阶掩膜进行光刻形成从边缘到中间逐渐增厚的锥形结构，然后使用阴极材料在所述锥形结构顶面沉积形成初始顶电极。

图14为本发明第二种实施例在图5所示结构基础上形成具有第一牺牲层和第一倾斜窗口图形后得到的结构示意图；图15为在图14所示的结构上形成第二倾斜窗口图形后得到的结构示意图；图16为在图15所示的结构上形成初始倍增电极后得到的结构示意图；图17为在图16所示的结构上形成倍增结构后得到的结构示意图；图18为在图17所示的结构上形成正V型倍增电极和倒V型倍增电极后得到的结构示意图。

又一些实施例的所述步骤S3中，使用牺牲材料沉积形成覆盖所述隔离层顶面并填充所述若干通孔的第一牺牲层后，去除部分牺牲材料形成朝向相同方向延伸的若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出的步骤执行完毕后，执行沉积倍增电极材料，并形成与所述导电结构电性连接的若干倍增结构的步骤，参考图14-18，具体包括：

S301：部分所述隔离层12的顶面形成第一牺牲层201；

S302：倾斜刻蚀所述第一牺牲层201至露出所述导电结构14，以形成倾斜的且朝向相同方向的第一倾斜窗口图形202，如图14所示；

S303：反向倾斜刻蚀所述第一牺牲层201至露出所述导电结构14，以形成倾斜的且朝向与所述第一倾斜窗口图形202的方向相反的第二倾斜窗口图形203，如图15所示；

S304：在所述第一牺牲层201和所述导电结构14的表面沉积倍增电极材料，通过刻蚀工艺去除所述第一牺牲层201上表面的倍增电极材料至露出所述第一牺牲层201，使所述第一倾斜窗口图形202和所述第二倾斜窗口图形203内形成初始倍增电极204，如图16所示；

S305：通过刻蚀工艺去除部分所述倍增电极材料以形成所述倍增结构17，并使所述倍增结构17与所述导电结构电连接，如图17所示；

S306：通过刻蚀工艺去除所述第一牺牲层201和部分所述隔离层，以使相邻的所述倍增结构17形成所述正V型倍增电极171和所述倒V型倍增电极172，且使相邻的所述正V型倍增电极171和所述倒V型倍增电极172之间围成加速腔结构173，如图18所示。

一些实施例中，提供包含处理电路和互连结构的读取电路结构，将所述光敏传感器通过互连结构连接到处理电路上，使得所述光敏传感器可以读取电路结构共享投影面积，其成本更加可控，感光面积相关的填充因子更大，且集成度能够大幅度提升。

虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (7)

1.一种光敏传感器，其特征在于，包括：

顶电极，用于响应预定波长的光发射光电子；

隔离层，与所述顶电极相对设置；

底电极，与所述顶电极相对设置且电性相反；

若干导电结构，设置于所述隔离层中；

支撑结构，与所述顶电极和所述底电极围成空腔结构，并与所述顶电极以及所述若干导电结构电性连接；

若干倍增结构，相对所述顶电极倾斜设置于所述隔离层的顶面并与所述若干导电结构一一对应电性连接，在所述顶电极和所述隔离层之间的空间内形成顶部朝向所述顶电极开口的若干加速腔结构，以接收入射的光电子并对所述入射的光电子进行加速和倍增形成二次光电子；

每个所述加速腔结构的底部开设通孔，并与所述底电极相对，使所述底电极能够接收所述光电子以及所述二次光电子；

所述若干倍增结构包括若干正V型倍增电极和若干倒V型倍增电极，所述正V型倍增电极和所述倒V型倍增电极交替设置且电性相反，每个所述正V型倍增电极和每个所述倒V型倍增电极均由两个倾斜倍增电极相接形成，每个所述倾斜倍增电极相对所述顶电极倾斜设置。

2.根据权利要求1所述的光敏传感器，其特征在于，所述倍增结构朝向所述顶电极延伸后形成的结构与所述顶电极之间所夹的锐角为20-65度。

3.根据权利要求1所述的光敏传感器，其特征在于，相邻所述倍增结构的间距小于电子传输的自由程。

4.根据权利要求1所述的光敏传感器，其特征在于，还包括开设于所述空腔结构顶面边缘的释放通孔以及封闭所述释放通孔的密封介质层。

5.根据权利要求1所述的光敏传感器，其特征在于，所述若干倍增结构倾斜于所述底电极。

6.根据权利要求1所述的光敏传感器，其特征在于，还包括金属互连结构，所述金属互连结构与所述底电极电接触，以电连接处理电路。

7.一种光敏传感器的制备工艺，其特征在于，包括以下步骤：

S1：提供衬底，在所述衬底顶面形成底电极，使所述底电极的顶面露出，然后在所述底电极上形成具有若干初始通孔的隔离层；

S2：使用导电材料填充所述若干初始通孔形成若干导电结构，图形化所述隔离层使所述隔离层形成的若干通孔与若干所述导电结构间隔分布，所述通孔和所述底电极相对应设置；

S3：使用牺牲材料沉积形成覆盖所述隔离层顶面并填充所述若干通孔的第一牺牲层后，去除部分牺牲材料形成若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出，然后在所述隔离层顶面、所述导电结构的顶面和所述倾斜结构的侧壁和顶面沉积倍增电极材料以形成初始倍增电极层后，刻蚀去除覆盖所述导电结构顶面、覆盖所述隔离层顶面、覆盖所述倾斜结构顶面的部分所述初始倍增电极层和至少部分所述倾斜结构，使所述倾斜结构的相对侧壁保留覆盖的初始倍增电极层形成与所述导电结构电性连接的若干倍增结构；

S4：使用牺牲材料沉积形成填充相邻倍增结构之间的空间并覆盖所述若干倍增结构顶面的第二牺牲层后，在所述第二牺牲层上形成相对的沟槽结构，使用支撑材料填充所述沟槽结构形成支撑结构；

S5：使用顶电极材料在所述支撑结构顶面和所述第二牺牲层顶面沉积形成初始顶电极，并图形化所述初始顶电极以形成释放通孔，通过所述释放通孔去除所述第二牺牲层，使用密封介质密封所述释放通孔并去除所述初始顶电极顶面的密封介质，形成顶电极。