CN114093741B - 光敏传感器及其制备工艺 - Google Patents
光敏传感器及其制备工艺 Download PDFInfo
- Publication number
- CN114093741B CN114093741B CN202111410349.9A CN202111410349A CN114093741B CN 114093741 B CN114093741 B CN 114093741B CN 202111410349 A CN202111410349 A CN 202111410349A CN 114093741 B CN114093741 B CN 114093741B
- Authority
- CN
- China
- Prior art keywords
- structures
- electrode
- top surface
- layer
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 94
- 230000001133 acceleration Effects 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 66
- 238000000151 deposition Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 28
- 230000008021 deposition Effects 0.000 claims description 21
- 238000007789 sealing Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 8
- 239000007772 electrode material Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 4
- 239000010406 cathode material Substances 0.000 claims description 3
- 230000005693 optoelectronics Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 2
- 230000002708 enhancing effect Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 20
- 238000001514 detection method Methods 0.000 abstract description 8
- 230000035945 sensitivity Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 145
- 238000010586 diagram Methods 0.000 description 15
- 230000009286 beneficial effect Effects 0.000 description 10
- 239000002184 metal Substances 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J43/00—Secondary-emission tubes; Electron-multiplier tubes
- H01J43/04—Electron multipliers
- H01J43/06—Electrode arrangements
- H01J43/18—Electrode arrangements using essentially more than one dynode
- H01J43/24—Dynodes having potential gradient along their surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明提供了一种光敏传感器，包括顶电极、底电极、支撑结构、若干隔离层以及若干倍增结构。若干倍增结构相对所述顶电极倾斜设置于每层所述隔离层并与所述每层隔离层的导电结构对应电性连接，将每个子空腔结构分隔形成顶部朝向所述顶电极开口的若干加速腔结构，每个所述加速腔结构的底部开设通孔，以允许所述二次光电子通过，设置于不同所述隔离层的相邻加速腔结构中，靠近所述顶电极的一个加速腔结构的通孔作为靠近所述底电极的另一个加速腔结构的光电子入射口，使所述二次光电子实现连续加速和级联倍增并由所述底电极接收，提高集成度并有利于提升对单光子或弱光探测的灵敏度。本发明还提供了所述光敏传感器的制备工艺。
Description
技术领域
本发明涉及集成电路设计技术领域，尤其涉及光敏传感器及其制备工艺。
背景技术
常规单光子和弱光探测器使用雪崩二极管及相关技术制作，其工作电压较高，可集成性差，且由于雪崩二极管击穿电压对工艺的灵敏性，导致其功耗较高，均匀性一致性较差。同时，由于高压工作模式，其器件面积较大；再加上由于器件在衬底内制作，无法与读取电路共享衬底面积，因此感光区域的填充因子无法大幅度提高。部分应用单光子和弱光条件下使用例如CMOS IMAGE SENSOR的图像传感器来探测，但其噪声较大，且需要很长的积分时间来提升光输入信号强度，其相应时间很慢，性能无法满足要求。
因此，有必要开发新型的光敏传感器以解决现有技术存在的上述问题。
发明内容
本发明的目的在于提供一种新型的光敏传感器及其制备工艺，提高集成度并有利于提升对单光子或弱光探测的灵敏度。
为实现上述目的，本发明的光敏传感器包括：
顶电极，用于响应预定波长的光出射光电子；
底电极，与所述顶电极相对设置且电性相反；
支撑结构，与所述顶电极和所述底电极围成空腔结构，并与所述顶电极电性连接；
若干隔离层，设置于所述空腔结构内，并将所述空腔结构分隔形成若干子空腔结构，每层隔离层设置有若干导电结构，所述若干导电结构与所述支撑结构电性连接；
若干倍增结构，相对所述顶电极倾斜设置于每层所述隔离层并与所述导电结构一一对应电性连接，将每个子空腔结构分隔形成顶部朝向所述顶电极开口的若干加速腔结构，以接收入射的光电子并对所述入射的光电子进行加速，以及进行倍增形成二次光电子；
每个所述加速腔结构的底部开设通孔，所述通孔与所述底电极相对，以允许所述光电子和所述二次光电子通过并为所述底电极所接收；
不同所述隔离层的相邻加速腔结构中，靠近所述顶电极的一个加速腔结构的所述通孔作为靠近所述底电极的另一个加速腔结构的光电子入射口，使所述二次光电子实现连续加速和级联倍增并由所述底电极接收。
本发明的光敏传感器的有益效果在于：若干倍增结构相对所述顶电极倾斜设置于每层所述隔离层并与所述导电结构一一对应电性连接，将每个子空腔结构分隔形成顶部朝向所述顶电极开口的若干加速腔结构，以接收入射的光电子并对所述入射的光电子进行加速和倍增形成二次光电子，每个所述加速腔结构的底部开设通孔，以允许所述二次光电子通过，设置于不同所述隔离层的相邻加速腔结构中，靠近所述顶电极的一个加速腔结构的通孔作为靠近所述底电极的另一个加速腔结构的光电子入射口，使所述二次光电子实现连续加速和级联倍增并由所述底电极接收，提高集成度并有利于提升对单光子或弱光探测的灵敏度。
优选的，所述光敏传感器还包括加速电极，所述加速电极设置于所述若干子空腔结构中距离所述顶电极最近的顶部空腔结构内，以对所述光电子进行加速并使至少部分所述光电子到达形成于所述顶部空腔结构的若干加速腔结构。
进一步优选的，所述加速电极设置于所述顶电极的底面和形成于所述顶部空腔结构的若干加速腔结构的顶面之间，并开设有若干出射通孔，所述若干出射通孔中的至少一部分与形成于所述顶部空腔结构的每个加速腔结构对应设置，以作为所述顶部空腔结构的每个加速腔结构的光电子入射口。其有益效果在于：提高集成度，减少光电子的运动路程。
进一步优选的，所述若干倍增结构朝向同一方向倾斜。其有益效果在于：提高集成度。
进一步优选的，设置于不同层所述隔离层的相邻加速腔结构中，一个加速腔结构的任意一个倍增结构与另一个加速腔结构相对设置的倍增结构共轴。其有益效果在于：提高集成度。
优选的，所述倍增结构包括倾斜于所述顶电极并设置于每层所述隔离层的倾斜倍增电极，每个所述倾斜倍增电极与所述导电结构电性连接且朝向相同。其有益效果在于：提高集成度。
进一步优选的，所述倍增结构还包括倾斜牺牲层，所述倾斜牺牲层倾斜于所述顶电极并设置于每层所述隔离层，所述倾斜倍增电极覆盖所述倾斜牺牲层相对的侧面设置。
进一步优选的，同一层所述隔离层中的不同倾斜倍增电极具有相同或不同的高度。
优选的，还包括若干水平倍增电极，至少一个所述加速腔结构底部靠近开设的所述通孔相对设置两个所述水平倍增电极，以增强对所述二次光电子的加速作用。
进一步优选的，所述水平倍增电极设置于所述隔离层的至少部分暴露表面。
优选的，还包括开设于所述空腔结构顶面边缘的释放通孔，以与所述空腔结构内相通。其有益效果在于：使光敏传感器能够在非真空条件下使用，拓展应用范围。
进一步优选的，还包括封闭所述释放通孔的密封介质层。其有益效果在于：使光敏传感器能够在真空条件下使用，拓展应用范围。
优选的，所述顶电极和所述底电极沿同一方向设置，所述若干倍增结构倾斜于所述底电极。
优选的，所述若干倍增结构垂直于所述底电极设置，所述顶电极倾斜于所述底电极设置。
进一步优选的，所述顶电极呈锥形结构。
本发明的光敏传感器的制备工艺包括以下步骤：
S1：提供衬底，在所述衬底顶面形成底电极；
S2：在所述底电极上形成具有若干初始通孔的第一隔离层，使用导电材料填充所述若干初始通孔形成若干导电结构，图形化所述第一隔离层并通过光刻刻蚀使所述第一隔离层形成的若干通孔与若干所述导电结构间隔分布，所述通孔和所述底电极相对应设置；
S3：使用牺牲材料沉积形成覆盖所述第一隔离层顶面并填充所述若干通孔的第一牺牲层后，刻蚀去除部分牺牲材料形成朝向相同方向延伸的若干倾斜结构，并使所述第一隔离层顶面和至少部分所述导电结构顶面露出，然后沉积倍增电极材料后进行图形化，形成与所述导电结构电性连接的若干倍增结构；
S4：使用所述牺牲材料沉积形成填充相邻倍增结构之间的空间并覆盖所述若干倍增结构顶面的第二牺牲层后，重复执行所述步骤S2和所述步骤S3，直至形成若干层隔离层，在每层所述隔离层形成若干倍增结构，相邻所述隔离层的导电结构相对设置，并使所述牺牲材料填充相邻倍增结构之间的空间形成完整牺牲层；
S5：在所述完整牺牲层上形成相对的沟槽结构后，使用支撑材料填充所述沟槽结构形成支撑结构；
S6：使用顶电极材料在所述支撑结构顶面和所述完整牺牲层顶面沉积形成初始顶电极，并图形化所述初始顶电极以形成释放通孔，通过所述释放通孔去除所述牺牲材料后，使用密封介质密封所述释放通孔并去除所述初始顶电极顶面的密封介质，形成顶电极。
本发明光敏传感器的制备工艺的有益效果在于：所述步骤S2使用导电材料填充所述若干初始通孔形成若干导电结构，图形化所述第一隔离层并通过光刻刻蚀使所述第一隔离层形成的若干通孔与若干所述导电结构间隔分布，结合所述步骤S3使用牺牲材料沉积形成覆盖所述隔离层顶面的第一牺牲层后刻蚀去除部分牺牲材料形成朝向相同方向延伸的若干倾斜结构，并使所述第一隔离层顶面和至少部分所述导电结构顶面露出，然后沉积倍增电极材料，形成与所述导电结构电性连接的若干倍增结构，以及所述步骤S4的使用所述牺牲材料沉积形成填充相邻倍增结构之间的空间并覆盖所述若干倍增结构顶面的第二牺牲层后，重复执行所述步骤S2和所述步骤S3，直至形成若干层隔离层，在每层所述隔离层形成若干倍增结构，相邻所述隔离层的导电结构相对设置，使得二次光电子实现连续加速和级联倍增并由所述底电极接收，提高集成度并有利于提升对单光子或弱光探测的灵敏度。
优选的，所述步骤S3中，使用牺牲材料沉积形成覆盖所述隔离层顶面的第一牺牲层后去除部分牺牲材料若干倾斜结构，并使所述第一隔离层顶面和至少部分所述导电结构顶面露出的步骤包括：
使用牺牲材料沉积形成覆盖所述隔离层顶面的第一牺牲层后，将所述衬底倾斜设置，然后刻蚀去除部分所述第一牺牲层形成若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出。
优选的，所述步骤S3中，使用牺牲材料沉积形成覆盖所述隔离层顶面的第一牺牲层后去除部分牺牲材料形成若干倾斜结构，并使所述第一隔离层顶面和至少部分所述导电结构顶面露出的步骤包括：
将所述衬底倾斜设置后，首先使用辅助牺牲材料沉积形成若干辅助倾斜结构，然后使用牺牲材料沉积形成覆盖所述辅助倾斜结构顶面的第一牺牲层，再刻蚀去除所述若干辅助倾斜结构同一侧的牺牲材料后去除所述辅助牺牲材料，形成若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出。
优选的，所述步骤S6中，使用顶电极材料在所述支撑结构顶面和所述完整牺牲层顶面沉积形成初始顶电极的步骤包括：
使用灰阶掩膜进行光刻形成从边缘到中间逐渐增厚的锥形结构，然后使用阴极材料在所述锥形结构顶面沉积形成初始顶电极。
附图说明
图1为本发明实施例的一种光敏传感器的结构示意图；
图2为本发明实施例的光敏传感器的部分结构示意图；
图3为图2所示的衬底表面形成阳极和金属互连结构后得到的结构示意图；
图4是在图2所示结构基础上形成具有第一隔离层后得到的结构示意图；
图5为使用牺牲材料在图4所示的结构上填充相邻倍增结构后形成的结构示意图；
图6为在图5所示的结构上重复执行所述步骤S2和所述步骤S3后形成的结构示意图；
图7为在图6所示的结构上形成沟槽后得到的结构示意图；
图8为在图7所示的结构上形成支撑结构后得到的结构示意图；
图9为在图8所示的结构上形成顶电极后得到的结构示意图；
图10为在图9所示的结构上形成释放通孔后得到的结构示意图；
图11为本发明实施例的另一种光敏传感器的结构示意图；
图12为本发明实施例的顶电极的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
现有技术的常规单光子和弱光探测器使用雪崩二极管及相关技术制作，其工作电压较高，可集成性差，且由于雪崩二极管击穿电压对工艺的灵敏性，导致其功耗较高，均匀性一致性较差。同时，由于高压工作模式，其器件面积较大；在加上，该器件在衬底内制作，无法与读取电路共享衬底面积，因此感光区域的填充因子无法大幅度提高。部分应用单光子和弱光条件下使用CMOS-IMAGE-SENSOR来探测，但其噪声较大，且需要很长的积分时间来提升光输入信号强度，其相应时间很慢，性能无法满足要求。
为解决现有技术存在的上述问题，本发明实施例提供了一种光敏传感器，包括顶电极、底电极、支撑结构、若干隔离层和若干倍增结构。
本发明实施例还提供了所述光敏传感器的制备工艺，包括：
S1：提供衬底，在所述衬底顶面形成底电极；
S2：在所述底电极上形成具有若干初始通孔的第一隔离层，使用导电材料填充所述若干初始通孔形成若干导电结构，图形化所述第一隔离层并通过光刻刻蚀使所述第一隔离层形成的若干通孔与若干所述导电结构间隔分布，所述通孔和所述底电极相对应设置；
S3：使用牺牲材料沉积形成覆盖所述第一隔离层顶面的第一牺牲层后，去除部分牺牲材料形成朝向相同方向延伸的若干倾斜结构，并使所述第一隔离层顶面和至少部分所述导电结构顶面露出，然后沉积倍增电极材料，形成与所述导电结构电性连接的若干倍增结构；
S4：使用所述牺牲材料沉积形成填充相邻倍增结构之间的空间并覆盖所述若干倍增结构顶面的第二牺牲层后，重复执行所述步骤S2和所述步骤S3，直至形成若干层隔离层，在每层所述隔离层形成若干倍增结构，相邻所述隔离层的导电结构相对设置，并使所述牺牲材料填充相邻倍增结构之间的空间形成完整牺牲层；
S5：在所述完整牺牲层上形成相对的沟槽结构后，使用支撑材料填充所述沟槽结构形成支撑结构；
S6：使用顶电极材料在所述支撑结构顶面和所述完整牺牲层顶面沉积形成初始顶电极，并图形化所述初始顶电极以形成释放通孔，通过所述释放通孔去除所述牺牲材料后，使用密封介质密封所述释放通孔并去除所述初始顶电极顶面的密封介质，形成顶电极。
图1为本发明一些实施例的一种光敏传感器的结构示意图。
图1所示的光敏传感器中：
顶电极11用于响应预定波长的光出射光电子；
底电极12与所述顶电极11相对设置且电性相反；
由第一支撑结构131和第二支撑结构132组成的支撑结构与所述顶电极11和所述底电极12围成空腔结构，并与所述顶电极11电性连接；
若干隔离层14设置于所述空腔结构内，并将所述空腔结构分隔形成若干子空腔结构18，每层隔离层14设置有若干导电结构(图中未标示)，所述若干导电结构(图中未标示)与所述支撑结构电性连接。
一些实施例中，所述顶电极11使用具有光电效应的材料制备，以响应于预定波长的光出射光电子。
一些具体的实施例中，所述具有光电效应的材料为AgOCs和SbCs3的任意一种。
进一步的，所述顶电极11和所述底电极12沿同一方向设置，所述若干倍增结构15倾斜于所述顶电极11和所述底电极12。
进一步的，若干倍增结构15相对所述顶电极11倾斜设置于每层所述隔离层14并与所述导电结构(图中未标示)一一对应电性连接，将每个子空腔结构18分隔形成顶部朝向所述顶电极11开口的加速腔结构(图中未标示)，以接收入射的光电子并对所述入射的光电子进行加速和倍增形成二次光电子。
具体的，每个加速腔结构底部开设允许所述二次光电子通过通孔16，还包含相对的两个倍增结构15。
具体的，相邻倍增结构15之间形成加速电场，利用加速电场使光电子在相邻倍增结构15之间加速并撞击形成更多光电子，从而形成放大的光电子信号。
一些实施例中，每个所述子空腔结构18中的加速腔结构的数目大于1。
一些实施例中，相邻倍增结构15之间的距离小于光电子传输的自由程，最大限度避免光电子在传输过程中的能量损耗。
一些实施例中，不同所述隔离层14的相邻加速腔结构中，靠近所述顶电极11的一个加速腔结构的通孔作为靠近所述底电极12的另一个加速腔结构的光电子入射口，使所述二次光电子实现连续加速和级联倍增并由所述底电极接收，有利于提高集成度并有利于提升对单光子或弱光探测的灵敏度。
进一步的，上述设计由于提高了集成度并提升对单光子或弱光探测的灵敏度，不需要像传统雪崩二极管那样施加高电压才能实现对光电子的加速和级联倍增。
一些实施例中，所述光敏传感器还包括加速电极。所述加速电极通过吸引电子并加速使电子通过加速电极的网格后到达所述倍增结构15。参照图1，加速电极17靠近所述顶电极11设置，以对所述光电子进行加速并使至少部分所述光电子到达由相邻所述倍增结构15围成且底部具有所述通孔16的加速腔结构。
一些实施例中，所述加速电极17设置于所述顶电极11的底面和形成于所述顶部空腔结构的加速腔结构的顶面之间，并开设有若干出射通孔。
具体的，所述若干出射通孔中的至少一部分与形成于所述顶部空腔结构的加速腔结构一一对应设置，以作为所述顶部空腔结构的每个加速腔结构的光电子入射口，提高集成度，减少光电子的运动路程。
一些实施例中，设置于不同层所述隔离层的相邻加速腔结构中，一个加速腔结构底部的通孔161与另一个加速腔底部的通孔162相对设置，提高集成度，减少光电子的运动路程和能量损耗。
一些实施例中，所述若干倍增结构朝向同一方向倾斜，提高集成度。
一些实施例中，不同层所述隔离层的相邻加速腔结构中，位于同一侧的倍增结构共轴，进一步提高集成度。而且，单个子空腔结构中形成的光电子在垂直方向通过层间的通孔进入下一层的子空腔结构中进一步进行加速和级联倍增，不会占用更多的衬底投影面积，使得加工成本更低。
一些实施例中，不同层所述隔离层的相邻加速腔结构具有相同的结构，能够进一步共享衬底的投影面积，提高集成度。
图2为本发明一些实施例的光敏传感器的部分结构示意图。图3为图2所示的衬底表面形成阳极和金属互连结构后得到的结构示意图。图4是在图2所示结构基础上形成第一隔离层后得到的结构示意图。
一些实施例的所述步骤S1中，在所述衬底顶面形成底电极，使所述底电极的顶面露出，然后在所述底电极上形成具有若干初始通孔的第一隔离层。
一些实施例中，所述底电极包括若干阳极。参照图2至图4，所述衬底21形成有顶面暴露的若干阳极22，所述阳极22的顶面和所述衬底21的顶面沉积覆盖有第一隔离层24，所述第一隔离层24中形成有若干填充导电材料的导电结构25。
一些实施例中，相邻所述阳极22之间形成有金属互连结构23，所述金属互连结构23与所述导电结构25电性连接。具体的，在初始衬底上形成第一导电金属层并图形化形成下层互连结构33，在所述下层互连结构33顶部沉积介质材料形成底部介质层，然后通过光刻刻蚀形成互连通孔，使用互连金属材料沉积并进行CMP磨平后形成填充所述互连通孔的所述互连导电结构32。
进一步的，使用介质材料沉积形成覆盖所述互连导电结构32顶面和所述底部介质层顶面的顶部介质层后，在所述顶部介质层上沉积形成所述阳极22以及上层互连结构31，使所述上层互连结构31通过所述互连导电结构32与所述下层互连结构33电接触。所述下层互连结构33、所述互连导电结构32和所述上层互连结构31构成了金属互连结构23，以外接处理电路。所述初始衬底、所述顶部介质层和所述底部介质层构成了所述衬底21。
具体的，所述阳极22的顶面露出，在所述阳极22顶面和所述衬底21顶面沉积一层初始隔离层(图中未标示)后，图形化所述隔离层，形成具有若干初始通孔(图中未标示)的第一隔离层24。
一些实施例的所述步骤S2中，使用导电材料填充所述若干初始通孔形成若干导电结构，图形化所述第一隔离层使所述第一隔离层形成的若干通孔与若干所述导电结构间隔分布。具体的，参见图4，所述第一隔离层24中，导电结构25和通孔26间隔分布，所述通孔26与所述阳极22相对，使所述阳极22的顶面露出；所述导电结构25与所述金属互连结构23电接触。
一些实施例的所述步骤S3中，使用牺牲材料沉积形成覆盖所述第一隔离层顶面并填充所述若干通孔的第一牺牲层后，去除部分牺牲材料形成朝向相同方向延伸的若干倾斜结构，并使所述第一隔离层顶面和至少部分所述导电结构顶面露出，然后沉积倍增电极材料，形成与所述导电结构电性连接的若干倍增结构。参照图2，若干倾斜结构27朝向同一方向倾斜，沉积倍增电极材料形成的初始倍增电极层覆盖所述倾斜结构27的表面、所述第一隔离层24的顶面以及所述导电结构25的顶面，牺牲材料还填充了的所述第一隔离层24上设置的若干所述通孔26。
一些实施例的所述步骤S3中，使用牺牲材料沉积形成覆盖所述第一隔离层顶面并填充所述若干通孔的第一牺牲层后，去除部分牺牲材料形成若干倾斜结构，并使所述第一隔离层顶面和至少部分所述导电结构顶面露出的步骤包括：
使用牺牲材料沉积形成覆盖所述第一隔离层顶面的第一牺牲层后，将所述衬底倾斜设置，然后刻蚀去除部分所述第一牺牲层形成若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出。
另一些实施例的所述步骤S3中，使用牺牲材料沉积形成覆盖所述第一隔离层顶面并填充所述若干通孔的第一牺牲层后，去除部分牺牲材料形成若干倾斜结构，并使所述第一隔离层顶面和至少部分所述导电结构顶面露出的步骤包括：
将所述衬底倾斜设置后，首先使用辅助牺牲材料沉积形成若干辅助倾斜结构，然后使用牺牲材料沉积形成覆盖所述辅助倾斜结构顶面的第一牺牲层，再刻蚀去除所述若干辅助倾斜结构同一侧的牺牲材料后去除所述辅助牺牲材料，形成若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出。
一些实施例中，参照图2，初始倍增电极层28覆盖所述倾斜结构27的侧壁和顶面，还覆盖了所述第一隔离层24顶面，使所述导电结构25的顶面被覆盖。
一些实施例中，参照图2，通过包层刻蚀(Blanket etch)去除覆盖所述导电结构25的顶面以及覆盖所述第一隔离层24顶面的初始倍增电极层28使所述导电结构25的顶面以及所述第一隔离层24顶面露出，然后再光刻刻蚀所述倾斜结构27表面的部分初始倍增电极层，使所述倾斜结构27的相对侧面保留覆盖的初始倍增电极层作为倾斜倍增电极，且顶面露出。
一些实施例中，通过后续的去除牺牲层的工艺后，光敏传感器中每层所述隔离层的倾斜倍增电极与所述导电结构电性连接且朝向相同，以提高集成度。
一些实施例中，参照图2，通过光刻刻蚀所述部分所述初始倍增电极层28，使所述倾斜结构27露出所述第一隔离层24的表面保留覆盖的剩余所述初始倍增电极层28作为倾斜倍增电极，所述倾斜结构27为剩余所述初始倍增电极层28提供了支撑作用。
一些实施例中，所述倾斜牺牲层倾斜于所述顶电极并设置于每层所述隔离层。
一些具体的实施例中，同一层所述隔离层中的不同倾斜牺牲层具有同一或不同的高度。
一些具体的实施例中，倾斜倍增电极使用的材料为GaP(Cs)。
图5为使用牺牲材料在图4所示的结构上填充相邻倍增结构后形成的结构示意图。
一些实施例的所述步骤S4中，使用所述牺牲材料沉积形成填充相邻倍增结构之间的空间并覆盖所述若干倍增结构顶面的第二牺牲层。参照图5，第二牺牲层52填充了相邻倍增电极51之间的空间，并覆盖了所述第一隔离层24的顶面。
图6为在图5所示的结构上重复执行所述步骤S2和所述步骤S3后形成的结构示意图。
参照图6，重复执行所述步骤S2和所述步骤S3，直至形成若干层隔离层，在每层所述隔离层形成若干倍增结构15，相邻所述隔离层的导电结构相对设置，并使所述牺牲材料填充相邻倍增结构15之间的空间形成完整牺牲层61。
图7为在图6所示的结构上形成沟槽后得到的结构示意图。图8为在图7所示的结构上形成支撑结构后得到的结构示意图。
一些实施例的所述步骤S5中，参照图6至图8，在所述完整牺牲层61上形成相对的沟槽结构，即第一沟槽结构711和第二沟槽结构712后，使用支撑材料填充两个沟槽结构形成所述第一支撑结构131和所述第二支撑结构132。
图9为在图8所示的结构上形成顶电极后得到的结构示意图。图10为在图9所示的结构上形成释放通孔后得到的结构示意图。
一些实施例的所述步骤S6中，参照图6、图9和图10，使用顶电极材料在所述支撑结构顶面，即所述第一支撑结构131和所述第二支撑结构132的顶面，以及所述完整牺牲层61顶面沉积形成初始顶电极91。图形化所述初始顶电极91以形成释放通孔101。
一些实施例中，通过所述释放通孔去除所述牺牲材料后，使用密封介质密封所述释放通孔并去除所述初始顶电极91顶面的密封介质，形成顶电极。
一些实施例中，通过所述释放通孔去除所述牺牲材料后保留所述释放通孔以与所述空腔结构内相通。
一些实施例中，所述光敏传感器还包括若干水平倍增电极，至少一个所述加速腔结构底部靠近开设的所述通孔相对设置两个所述水平倍增电极，以增强对所述二次光电子的加速作用。
一些实施例中，所述水平倍增电极设置于所述隔离层的至少部分暴露表面。
图11为本发明实施例的另一种光敏传感器的结构示意图。
参照图11，所述若干倍增结构15垂直于所述底电极12设置，所述顶电极111呈锥形结构。
一些实施例中，所述顶电极111是由顶电极材料组成的一体化结构。
图12为本发明一些实施例的顶电极的结构示意图。
一些实施例中，参照图11和图12，所述顶电极111包括不同顶电极单元121，每个所述顶电极单元121均倾斜于所述底电极12设置。
一些实施例中，所有所述顶电极单元121之间串联连接以实现电接触。
一些实施例的所述步骤S6中，使用灰阶掩膜进行光刻形成从边缘到中间逐渐增厚的锥形结构，然后使用阴极材料在所述锥形结构顶面沉积形成初始顶电极。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (15)
1.一种光敏传感器，其特征在于，包括：
顶电极，用于响应预定波长的光出射光电子；
底电极，与所述顶电极相对设置且电性相反；
支撑结构，与所述顶电极和所述底电极围成空腔结构，并与所述顶电极电性连接；
若干隔离层，设置于所述空腔结构内，并将所述空腔结构分隔形成若干子空腔结构，每层隔离层设置有若干导电结构，所述若干导电结构与所述支撑结构电性连接；
若干倍增结构，相对所述顶电极倾斜设置于每层所述隔离层并与所述导电结构一一对应电性连接，将每个子空腔结构分隔形成顶部朝向所述顶电极开口的若干加速腔结构，以接收入射的光电子并对所述入射的光电子进行加速，以及进行倍增形成二次光电子；所述若干倍增结构朝向同一方向倾斜；
每个所述加速腔结构的底部开设通孔，所述通孔与所述底电极相对，以允许所述光电子和所述二次光电子通过并为所述底电极所接收；
不同所述隔离层的相邻加速腔结构中，靠近所述顶电极的一个加速腔结构的所述通孔作为靠近所述底电极的另一个加速腔结构的光电子入射口。
2.根据权利要求1所述的光敏传感器，其特征在于，还包括加速电极，所述加速电极设置于所述若干子空腔结构中距离所述顶电极最近的顶部空腔结构内，以对所述光电子进行加速并使至少部分所述光电子到达形成于所述顶部空腔结构的若干加速腔结构。
3.根据权利要求2所述的光敏传感器，其特征在于，所述加速电极设置于所述顶电极的底面和形成于所述顶部空腔结构的若干加速腔结构的顶面之间，并开设有若干出射通孔，所述若干出射通孔中的至少一部分与形成于所述顶部空腔结构的每个加速腔结构对应设置，以作为所述顶部空腔结构的每个加速腔结构的光电子入射口。
4.根据权利要求1所述的光敏传感器，其特征在于，设置于不同层所述隔离层的相邻加速腔结构中，位于同一侧的倍增结构共轴。
5.根据权利要求1所述的光敏传感器，其特征在于，所述倍增结构包括倾斜于所述顶电极并设置于每层所述隔离层的倾斜倍增电极，每个所述倾斜倍增电极与所述导电结构电性连接且倾斜角度相同。
6.根据权利要求5所述的光敏传感器，其特征在于，同一层所述隔离层中的不同倾斜倍增电极具有相同或不同的高度。
7.根据权利要求1所述的光敏传感器，其特征在于，还包括若干水平倍增电极，至少一个所述加速腔结构底部靠近开设的每个所述通孔相对设置至少一个所述水平倍增电极，以增强对所述二次光电子的加速作用。
8.根据权利要求1所述的光敏传感器，其特征在于，还包括开设于所述空腔结构顶面边缘的释放通孔以及封闭所述释放通孔的密封介质层。
9.根据权利要求1所述的光敏传感器，其特征在于，所述若干倍增结构倾斜于所述底电极。
10.根据权利要求1所述的光敏传感器，其特征在于，所述若干倍增结构垂直于所述底电极设置，所述顶电极倾斜于所述底电极设置。
11.根据权利要求1所述的光敏传感器，其特征在于，所述顶电极呈锥形结构。
12.一种光敏传感器的制备工艺，其特征在于，包括以下步骤：
S1：提供衬底，在所述衬底顶面形成底电极；
S2：在所述底电极上形成具有若干初始通孔的第一隔离层，使用导电材料填充所述若干初始通孔形成若干导电结构，图形化所述第一隔离层使所述第一隔离层形成的若干通孔与若干所述导电结构间隔分布，所述通孔和所述底电极相对应设置；
S3：使用牺牲材料沉积形成覆盖所述第一隔离层顶面并填充所述若干通孔的第一牺牲层后，去除部分牺牲材料形成若干倾斜结构，并使所述第一隔离层顶面和至少部分所述导电结构顶面露出，然后沉积倍增电极材料后进行图形化，形成与所述导电结构电性连接的若干倍增结构；
S4：使用所述牺牲材料沉积形成填充相邻倍增结构之间的空间并覆盖所述若干倍增结构顶面的第二牺牲层后，重复执行所述步骤S2和所述步骤S3，直至形成若干层隔离层，在每层所述隔离层形成若干倍增结构，相邻所述隔离层的导电结构相对设置，并使所述牺牲材料填充相邻倍增结构之间的空间形成完整牺牲层；
S5：在所述完整牺牲层上形成相对的沟槽结构后，使用支撑材料填充所述沟槽结构形成支撑结构；
S6：使用顶电极材料在所述支撑结构顶面和所述完整牺牲层顶面沉积形成初始顶电极，并图形化所述初始顶电极以形成释放通孔，通过所述释放通孔去除所述牺牲材料，使用密封介质密封所述释放通孔并去除所述初始顶电极顶面的密封介质，形成顶电极。
13.根据权利要求12所述的光敏传感器的制备工艺，其特征在于，所述步骤S3中，使用牺牲材料沉积形成覆盖所述第一隔离层顶面并填充所述若干通孔的第一牺牲层后，去除部分牺牲材料形成若干倾斜结构，并使所述第一隔离层顶面和至少部分所述导电结构顶面露出的步骤包括：
使用牺牲材料沉积形成覆盖所述隔离层顶面的第一牺牲层后，将所述衬底倾斜设置，然后刻蚀去除部分所述第一牺牲层形成若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出。
14.根据权利要求12所述的光敏传感器的制备工艺，其特征在于，所述步骤S3中，使用牺牲材料沉积形成覆盖所述第一隔离层顶面并填充所述若干通孔的第一牺牲层后，去除部分牺牲材料形成若干倾斜结构，并使所述第一隔离层顶面和至少部分所述导电结构顶面露出的步骤包括：
将所述衬底倾斜设置后，首先使用辅助牺牲材料沉积形成若干辅助倾斜结构，然后使用牺牲材料沉积形成覆盖所述辅助倾斜结构顶面的第一牺牲层，再刻蚀去除所述若干辅助倾斜结构同一侧的牺牲材料后去除所述辅助牺牲材料，形成若干倾斜结构，并使所述隔离层顶面和至少部分所述导电结构顶面露出。
15.根据权利要求12所述的光敏传感器的制备工艺，其特征在于，所述步骤S6中，使用顶电极材料在所述支撑结构顶面和所述完整牺牲层顶面沉积形成初始顶电极的步骤包括：
使用灰阶掩膜进行光刻形成从边缘到中间逐渐增厚的锥形结构，然后使用阴极材料在所述锥形结构顶面沉积形成初始顶电极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111410349.9A CN114093741B (zh) | 2021-11-25 | 2021-11-25 | 光敏传感器及其制备工艺 |
| PCT/CN2021/143858 WO2023092819A1 (zh) | 2021-11-25 | 2021-12-31 | 鳍式半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111410349.9A CN114093741B (zh) | 2021-11-25 | 2021-11-25 | 光敏传感器及其制备工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114093741A CN114093741A (zh) | 2022-02-25 |
| CN114093741B true CN114093741B (zh) | 2024-01-16 |
Family
ID=80304870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111410349.9A Active CN114093741B (zh) | 2021-11-25 | 2021-11-25 | 光敏传感器及其制备工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114093741B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258536A (ja) * | 1985-09-06 | 1987-03-14 | Hamamatsu Photonics Kk | 電子増倍素子 |
| US6329118B1 (en) * | 1999-06-21 | 2001-12-11 | Intel Corporation | Method for patterning dual damascene interconnects using a sacrificial light absorbing material |
| CN102169919A (zh) * | 2011-03-17 | 2011-08-31 | 上海集成电路研发中心有限公司 | 探测器及其制造方法 |
| CN105448638A (zh) * | 2015-12-15 | 2016-03-30 | 中国科学院西安光学精密机械研究所 | 一种微通道型入射窗及其制作方法 |
| CN107863403A (zh) * | 2017-11-28 | 2018-03-30 | 中国工程物理研究院电子工程研究所 | 一种高线性增益红外雪崩光电二极管及其制备方法 |
| CN109799014A (zh) * | 2019-03-01 | 2019-05-24 | 西安交通大学 | 一种柔性压敏传感器及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3633734B1 (en) * | 2018-10-02 | 2021-12-15 | Infineon Technologies AG | Method for manufacturing a pressure sensitive transistor and pressure sensitive field effect transistor |
-
2021
- 2021-11-25 CN CN202111410349.9A patent/CN114093741B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258536A (ja) * | 1985-09-06 | 1987-03-14 | Hamamatsu Photonics Kk | 電子増倍素子 |
| US6329118B1 (en) * | 1999-06-21 | 2001-12-11 | Intel Corporation | Method for patterning dual damascene interconnects using a sacrificial light absorbing material |
| CN102169919A (zh) * | 2011-03-17 | 2011-08-31 | 上海集成电路研发中心有限公司 | 探测器及其制造方法 |
| CN105448638A (zh) * | 2015-12-15 | 2016-03-30 | 中国科学院西安光学精密机械研究所 | 一种微通道型入射窗及其制作方法 |
| CN107863403A (zh) * | 2017-11-28 | 2018-03-30 | 中国工程物理研究院电子工程研究所 | 一种高线性增益红外雪崩光电二极管及其制备方法 |
| CN109799014A (zh) * | 2019-03-01 | 2019-05-24 | 西安交通大学 | 一种柔性压敏传感器及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 强直流场介质表面次级电子倍增效应的数值模拟研究;蔡利兵;王建国;朱湘琴;;物理学报(第08期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114093741A (zh) | 2022-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101463925B1 (ko) | 박막형 태양전지 및 그 제조방법 | |
| US9478581B2 (en) | Grids in backside illumination image sensor chips and methods for forming the same | |
| US6384519B1 (en) | Micro-dynode integrated electron multiplier | |
| KR101464047B1 (ko) | 후면 조명 이미지 센서 칩들에서의 금속 그리드 및 이를 형성하는 방법 | |
| CN101512782B (zh) | 光接收器件以及光接收器件的制造方法 | |
| US4623751A (en) | Photovoltaic device and its manufacturing method | |
| KR101388712B1 (ko) | 후면 조사 이미지 센서 칩에서의 그리드 및 이의 형성 방법 | |
| CN214336715U (zh) | 图像传感器和成像像素 | |
| JP2016225660A (ja) | 半導体装置およびその製造方法 | |
| US20100203665A1 (en) | Methods of manufacturing an image sensor having an air gap | |
| WO1998019341A9 (en) | Microdynode integrated electron multiplier | |
| CN109545804B (zh) | 光侧面入射的蓝光增敏硅雪崩光电二极管阵列器件 | |
| CN111029357B (zh) | 半导体结构及其制备方法 | |
| TW202127543A (zh) | 影像感測件、光學結構及其形成方法 | |
| KR101368902B1 (ko) | 박막형 태양전지 및 그 제조방법 | |
| CN114093741B (zh) | 光敏传感器及其制备工艺 | |
| CN109713081B (zh) | 集成硅基可见光探测器阵列器件的制作方法 | |
| US20210305309A1 (en) | Pixel of a light sensor and method of manufacturing | |
| CN109698255B (zh) | 侧面接收光的硅增益光探测阵列器件的制作方法 | |
| CN114093743B (zh) | 一种光敏传感器及其制备方法 | |
| CN114093742B (zh) | 光敏传感器及其制备工艺 | |
| CN112420617A (zh) | 显示面板的制备方法及显示面板 | |
| WO2023092819A1 (zh) | 鳍式半导体器件及其制备方法 | |
| CN117096164A (zh) | 图像传感器及其制备方法 | |
| CN117855316A (zh) | 光电探测器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |