CN114089151A - 用于测试半导体裸片的测试探针系统、具有共享垫的多通道裸片及相关系统及方法 - Google Patents

用于测试半导体裸片的测试探针系统、具有共享垫的多通道裸片及相关系统及方法 Download PDF

Info

Publication number
CN114089151A
CN114089151A CN202110756442.9A CN202110756442A CN114089151A CN 114089151 A CN114089151 A CN 114089151A CN 202110756442 A CN202110756442 A CN 202110756442A CN 114089151 A CN114089151 A CN 114089151A
Authority
CN
China
Prior art keywords
channel
die
test
testing
selecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110756442.9A
Other languages
English (en)
Inventor
V·乌帕德亚雅
阿部恒夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114089151A publication Critical patent/CN114089151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/315—Contactless testing by inductive methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请案涉及用于测试半导体裸片的测试探针系统、具有共享垫的多通道裸片以及相关系统及方法。一种测试探针系统包含：探针，其经配置以接触晶片的多通道裸片的共享探针垫；及控制器，其经配置以产生测试图案并从所述晶片的所述多通道裸片接收信号。所述控制器经配置以使所述探针中的探针与所述多通道裸片的共享探针垫接触，选择所述多通道裸片的第一通道进行测试，选择至少一个测试模式用于测试所述第一通道，在单个接触周期期间激励至少所述第一通道，在所述单个接触周期期间获取所述第一通道的第一输出，选择所述多通道裸片的第二通道进行测试，选择至少一个测试模式用于测试所述第二通道，在所述单个接触周期期间激励至少所述第二通道，及在所述单个接触周期期间获取所述第一通道的第二输出。

Description

用于测试半导体裸片的测试探针系统、具有共享垫的多通道 裸片及相关系统及方法
优先权主张
本申请案主张2020年7月7日申请的“用于测试半导体裸片的测试探针系统、具有共享垫的多通道裸片及相关系统及方法(TESTING PROBE SYSTEM FOR TESTINGSEMICONDUCTOR DIE,MULTI-CHANNEL DIE HAVING SHARED PADS,AND RELATED SYSTEMSAND METHODS)”的序列号为16/922,458的美国专利申请案的申请日期的权益。
技术领域
本公开的实施例大体上涉及用于测试半导体裸片的测试探针系统、经由单个接触周期测试给定多通道裸片的多个通道的方法以及相关系统及方法。
背景技术
半导体裸片常规地制造在大面积晶片中，使得成百上千个相同的个别裸片被同时制造。此裸片可包括二极管、晶体管、金属氧化物半导体场效应晶体管、绝缘栅双极晶体管等。在形成之后，可经由测试设备(通常称为“晶片探针”或“探针”测试)测试晶片的裸片的某些特性。典型裸片测试包含光学测试，或通过用探测针接触裸片进行的电测试。由于任何原因未能通过探针测试的裸片通常被标记为移除。
晶片中通过探针测试的裸片在进行电气测试时经常被损坏，尤其是在由探测针接触的结合垫及凸块下金属化(UBM)上。此外，通常情况下，经由光学测试，只有轻微外观损坏的裸片被标记为移除。由于上文在晶片探测期间论述的测试限制及不精确性，一些裸片通过晶片探针测试，并且在裸片实际上有缺陷时被视为“好裸片”。相反，一些裸片未能通过晶片探针测试，并且在裸片实际上为“好裸片”时被视为“坏裸片”。因此，好的裸片可能被丢弃，并且被错误地标记的“好”裸片经常以封装形式组装，并且只有在对封装装置进行全面测试时才会发现缺陷。
此外，在同一半导体裸片内支持多通道配置的半导体裸片提出若干测试探针评估挑战。举例来说，当半导体裸片在双通道配置中操作时，评估数目的有效计数将对应于加倍通道加倍。因此，当利用常规测试探针系统时，探针与给定半导体芯片之间需要两倍的接触周期(例如“触地”)。因此，测试具有双通道配置的裸片需要两倍的时间，这可导致减少的总裸片产量及/或重大的测试系统修改。
发明内容
本公开的一些实施例包含一种测试探针系统。所述测试探针系统可包含：探针，其经配置以接触晶片的多通道裸片的共享探针垫；及控制器，其经配置以产生测试图案并从所述晶片的所述多通道裸片接收信号。所述控制器可包含至少一个处理器及至少一个非暂时性计算机可读存储媒体，所述非暂时性计算机可读存储媒体上存储有指令，所述指令在由所述至少一个处理器执行时致使所述测试探针系统进行以下操作：使所述探针中的探针与所述多通道裸片的共享探针垫接触，选择所述多通道裸片的第一通道进行测试，选择至少一个测试模式用于测试所述多通道裸片的所述第一通道，在单个连续接触周期期间激励所述多通道裸片的至少所述第一通道，在所述单个连续接触周期期间获取所述多通道裸片的所述第一通道的第一输出，选择所述多通道裸片的第二通道进行测试，选择至少一个测试模式用于测试所述多通道裸片的所述第二通道，在所述单个连续接触周期期间激励所述多通道裸片的至少所述第二通道，及在所述单个连续接触周期期间获取所述多通道裸片的所述第二通道的第二输出。
本公开的另外实施例包含一种测试至少一个多通道裸片的方法。所述方法可包含选择多通道裸片的第一通道进行测试，选择至少一个测试模式用于测试所述多通道裸片的所述第一通道，及使测试探针系统的探针与所述多通道裸片接触以启动单个接触周期。此外，在所述单个接触周期期间，所述方法可包含激励所述多通道裸片的至少所述第一通道，获取所述多通道裸片的所述第一通道的第一输出，选择所述多通道裸片的第二通道进行测试，选择至少一个测试模式用于测试所述多通道裸片的所述第二通道，激励所述多通道裸片的至少所述第二通道，及获取所述多通道裸片的所述第二通道的第二输出。
本公开的一或多个实施例包含一种多通道裸片。所述多通道裸片可包含半导体材料及共享探针垫，所述共享探针垫在所述半导体材料的上表面上并且可操作地耦合到所述多通道裸片的第一通道及第二通道。
本公开的额外实施例包含一种测试探针系统。所述测试探针系统可包含经配置用于接触晶片的多通道裸片的共享探针垫的探针，及经配置用于产生测试图案并从所述晶片的所述多通道裸片接收信号的控制器。所述控制器可包含处理器及非暂时性计算机可读存储媒体，所述非暂时性计算机可读存储媒体上存储有指令，所述指令在由所述处理器执行时，实现所述探针中的探针与所述多通道裸片的共享探针垫的接触以：启动单个接触周期，及在所述单个接触周期期间，测试所述多通道裸片的至少两个通道的功能性。
附图说明
图1展示根据本公开的一或多个实施例的测试探针系统的示意图；
图2展示根据本公开的一或多个实施例的多通道裸片的示意图；
图3展示根据本公开的一或多个实施例的测试多通道裸片的方法的示意流程图的示意图；
图4展示表示根据本公开的一或多个实施例的控制器的测试应用程序的各种数据及命令引脚的图表；
图5展示表示根据本公开的一或多个实施例的当处于多通道配置及单通道配置中时的多通道裸片的通道以及所选引脚的潜在指派值的图表；
图6展示包含导致用于多通道裸片的通道的不同条目及数据流的操作码的图表；及
图7展示根据本公开的一或多个实施例的测试探针系统的实例控制器的框图。
具体实施方式
本文呈现的图示不是任何特定测试探针装置或多通道裸片的实际视图，而仅仅是用于描述本公开的实例实施例的理想化表示。以下描述提供本公开的实施例的特定细节，以便提供对所述实施例的透彻描述。然而，所属领域的一般技术人员将理解，可在不采用许多此类特定细节的情况下实施本公开的实施例。实际上，本公开的实施例可结合行业中采用的常规技术来实践。另外，下面提供的描述不包含用以形成完整结构或组合件的所有元件。下面仅详细描述理解本公开的实施例所需的那些过程动作及结构。可使用额外常规动作及结构。还应注意，本申请案所附的任何图式仅用于说明性目的，且因此不按比例绘制。另外，图之间共有的元件可具有对应数字标识。
如本文所使用，术语“包括”、“包含”及其语法等效物是不排除额外、未陈述元件或方法步骤的包含性或开放式术语，但也包含更具限制性的术语“由…组成”、“基本上由…组成”及其语法等效物。
如本文所使用，关于材料、结构、特征或方法动作的术语“可”指示在本公开的实施例的实施中考虑使用所述术语，并且此术语优先于更具限制性的术语“是”来使用，以便避免其它兼容材料、结构、特征及可结合其使用的方法应该或必须被排除的任何暗示。
如本文所使用，术语“经配置”是指促进以预定方式操作结构及设备中的一或多者的至少一个结构及至少一个设备中的一或多者的大小、形状、材料组成、定向及布置。
如本文所用，术语“垂直”、“纵向”、“水平”及“横向”是参考结构的主平面，且不一定由地球引力场定义。“水平”或“横向”方向是大体上平行于结构的主平面的方向，而“垂直”或“纵向”方向是大体上垂直于结构的主平面的方向。结构的主平面由结构的表面定义，所述表面与结构的其它表面相比具有相对较大的面积。参照图式，“水平”或“横向”方向可垂直于所指示的“Z”轴，且可平行于所指示“X”轴及/或平行于所指示“Y”轴；并且“垂直”或“纵向”方向可平行于所指示“Z”轴，可垂直于所指示“X”轴，并且可垂直于所指示“Y”轴。
如本文所使用，跟在“一”及“所述”之后的单数形式意在也包含复数形式，除非上下文另有清楚指示。
如本文所使用，术语“及/或”包含相关联所列项目中的一或多者的任何或所有组合。
如本文所使用，参考给定参数、性质或条件的术语“大体上”意指并且包含到所属领域的一般技术人员将理解的给定参数、性质或条件以变化程度(例如在可接受的制造公差内)被满足的程度。通过实例的方式，取决于大体上被满足的特定参数、性质或条件，参数、性质或条件可至少90.0％满足、至少95.0％满足、至少99.0％满足或甚至至少99.9％满足。
如本文所使用，术语“晶片”不仅意指且包含半导体材料的常规、大体上圆形晶片，而且还意指及包含包括驻留在例如玻璃或陶瓷的下伏支撑衬底上的半导体材料的层的大块衬底。
本公开的实施例包含测试探针系统及方法，其用于在测试探针系统的探针与多通道裸片的探针垫之间的单个连续接触周期(“触地”)期间测试及评估多通道裸片(例如，具有当前多通道配置的裸片)的多个通道。多通道裸片可包含可操作地耦合到多通道裸片的每一通道的共享探针垫。例如，共享探针垫可包含在多通道裸片的通道之间共享的命令垫及共享数据垫。在一些实施例中，共享探针垫可形成在多通道裸片的上表面的中心区域中。此外，可通过如本文所描述的特定方法动作来控制测试多通道裸片的多个通道。
本文公开的测试探针系统、多通道裸片及测试方法可提供优于常规测试探针系统、裸片及测试方法的优点。例如，因为多通道裸片包含共享探针垫，并且因为测试探针系统可在与共享探针垫的单个接触(“触地”)期间测试多通道裸片的多个通道，与需要用于测试多通道裸片的每一通道的单独接触周期(“触地”)的常规多通道裸片及测试探针系统相比，本公开的测试探针系统及多通道裸片可减少测试给定裸片的多个通道所需的时间量。例如，本公开的测试探针系统及多通道裸片的组合可将测试多通道裸片的多个通道所需的时间量减少至少一半。
通过减少测试多通道裸片的第一及第二通道两者所需的时间量，本公开的测试探针系统及多通道裸片可减少测试整个晶片所需的时间量，这可减少生产时间并且可增加总产量。增加总产量可带来增加的销售及收入。
此外，通过减少测试探针系统的探针与多通道裸片的共享探针垫之间的接触周期的数目，本公开的测试探针系统及多通道裸片可减少在测试过程期间损坏晶片的所述多通道裸片及其它多通道裸片的可能性。减少裸片在测试期间被损坏的可能性可增加每晶片好裸片的良率，这可增加效率、销售及收入。
此外，可实施测试探针系统及多通道裸片的组合，而不需要对给定测试探针系统(例如，常规测试探针系统)进行物理修改。例如，可利用常规针形探针及常规针形探针定向(例如，探针卡)，因为共享探针垫的定向可基于给定测试探针系统的常规针形探针的图案来确定/形成。此外，实施本文所描述的方法不需要超出常规数目的额外针形探针。
图1展示根据本公开的一或多个实施例的测试探针系统100的示意图。如下文更详细论述，测试探针系统100可用于实时测试晶片的单切或非单切裸片。此外，测试探针系统100可在给定裸片的探针垫上以单个接触周期(例如，单个物理接触)(“触地”)测试给定多通道裸片的多个通道。如下面更详细描述，测试探针系统100可用于通过测试及评估晶片的裸片来识别已知良好裸片(以下为“KGD”)。如本文所使用的，术语“已知良好裸片”是指基于测试结果满足基于裸片的预定用途定义的质量参数的裸片。举例来说，术语“已知良好裸片”或“KGD”可指代至少大体上没有影响裸片性能的缺陷(例如，可能使多芯片封装内的芯片无用的缺陷)的芯片。
测试探针系统100可包含控制器102、具有多个探测针106的探针卡104及卡盘108。控制器102可电连接到探针卡104。探测针106可布置在探针卡104的一侧以用于与支撑在卡盘108上的晶片112的相应导体(例如，垫)进行电连接(例如，接触)。在一些实施例中，测试探针系统100可不包含探针卡104，并且可包含用于探测晶片的裸片的任何其它常规微观触点。
控制器102可经配置以产生测试信号及图案或经由探针卡104将测试信号及图案路由到探测针106。举例来说，控制器102可包含测试应用程序103，其用于产生用于测试晶片的裸片的测试信号及测试图案且用于在测试程序期间从裸片获取(例如，接收)传回输出(例如，信号及/或数据)。在一些实施例中，应用程序103可包含常规测试应用程序的至少部分。作为非限制性实例，应用程序103可包含探针卡操作软件的至少一部分，其可被修改及/或增强以执行本文描述的一或多个过程。更特定来说，控制器102可产生测试信号及/或从测试电路接收测试信号，且接着经由探针卡104将测试信号传输到探测针106。
探测针106可布置在阵列中，并且可具有适于探测半导体晶片或裸片的任何配置。此外，探针卡104可包含任何常规探针卡。
卡盘108可支撑晶片，例如晶片112或虚设晶片，并且可实现所支撑晶片112及探测针106之间的相对移动。具体来说，卡盘108可经配置以在X及Y方向(如图1中示意性地展示)上移动以使晶片112与探测针106对准，并且也可在Z方向上移动晶片112朝向及远离探测针106，以用于引起探测针106与晶片112之间的期望电接触。作为非限制性实例，卡盘108可包含任何常规卡盘。
晶片112可包含形成在晶片112的上表面(例如，半导体材料的上表面)上的多个探针垫114。探针垫114可包含(但不限于)导电体、导电迹线(图案)、结合垫、凸块、其它测试垫等。探针垫114可布置及形成用于测试目的(例如，以匹配探测针106的布置)。例如，多个探针垫114的每一探针垫可形成并布置成与探测针106中的至少一者接触以用于接收测试信号并提供输出信号以用于测试晶片112的相关联裸片。如下面关于图2更详细地描述，探针垫114中的一或多者可包含在多通道裸片的多个通道之间共享的共享探针垫。换句话说，探针垫114中的一或多者可包含可操作地耦合到多通道裸片的多个通道(例如，耦合到与多通道裸片的不同通道相关的多通道裸片的部分)的共享探针垫。
在一些实施例中，晶片112可包含形成于其中及/或其上的额外电子组件。举例来说，所述电子组件包含(但不限于)晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET))、互补金属氧化物半导体(CMOS)晶体管、双极结晶体管(BJT)、高压晶体管、高频晶体管、p沟道及/或n沟道场效应晶体管(PFET/NFET)等；电阻器；二极管；电容器；电感器；熔丝；以及其它合适元件。电子组件可互连以形成集成电路装置，例如逻辑装置、存储器装置(例如，DRAM)、RF装置、输入/输出(I/O)装置、芯片上系统(SoC)装置、其组合以及其它合适类型的装置。在一或多个实施例中，晶片112可包含所属领域中已知的三维集成电路(3DIC)。
另外，如上文提及，晶片112可包含一或多个多通道裸片。举例来说，晶片112可包含具有多个堆叠通道存储器的一或多个多通道半导体存储器装置。换句话说，多通道裸片可能够在双通道配置中操作并且支持至少两个通道的独立功能性。因此，晶片112的每一裸片(例如，半导体装置)可包含至少两个部分，其中第一部分通过第一相应通道存取，且第二部分通过第二相应通道存取。举例来说，可通过第一或第二通道执行的一些类型的存取包含读取及写入存取请求。在一些实施例中，信息(例如，读取/写入存取信息，例如读取/写入命令、地址及/或数据)可通过第一通道传输到第一部分及/或从第一部分接收，而不行进通过第二区，并且信息(例如，读取/写入存取信息，例如读取/写入命令、地址及/或数据)可通过第二通道传输到第二部分及/或从第二部分接收，而不行进通过第一部分。
在一些实施例中，第一通道(例如，Ch-A)是用于多通道裸片的第一部分的专用通道，且第二通道(例如，Ch-B)是用于多通道裸片的第二部分的专用通道。第一及第二通道(例如，Ch-A及Ch-B)可操作地连接到与例如微处理器的主机通信的存储器控制器。当从主机接收数据读取请求或数据写入请求时，存储器控制器通过第一通道及/或第二通道向裸片(例如，半导体装置)应用读取命令或写入命令。第一通道及第二通道可彼此独立。
测试探针系统100的控制器102可表示操作员(例如，测试员)可与之交互的各种类型的计算装置。举例来说，控制器102可包含任何计算装置。在一些实施例中，控制器102可为测试探针系统100固有的。例如，控制器102可包含探针头的一部分及/或可在测试探针系统100内部。在其它实施例中，控制器102可与测试探针系统100的其它部分分离并且相异，并且可可操作地耦合到测试探针系统100的其它部分。举例来说，控制器102可包含桌上型计算机及/或服务器。在额外实施例中，控制器102可包含移动装置(例如，手机、智能电话、PDA、平板计算机、膝上型计算机等)。关于图7进一步详细地描述控制器102。
在晶片测试过程期间，晶片112支撑在卡盘108上。控制器(例如，控制器102或另一控制器)相对于探测针106在X及Y方向上移动卡盘108以使晶片112的待测试导电垫与探测针106对准。然后，控制器102致使卡盘108在Z方向上移动朝向探测针106，并且引起探测针106与晶片112的待测试裸片的相应探针垫之间的接触。如下面关于图2到6更详细地论述，测试信号从控制器102传输到探测针106，且接着传输到探针垫114用于测试晶片112的裸片。在一些实施例中，自动化测试装备(ATE)可用于产生测试信号以经由控制器102发送到测试探针系统100。
仍然参考图1，在一些实施例中，测试探针系统100可用于测试由膜框及/或载体(例如泡沫及纸载体)支撑的晶片(例如，晶片112)。此外，测试探针系统100可在裸片单切(即，将含有多个集成电路的晶片切割成各自包括自包含集成电路的个别裸片)之前或之后实现全晶片测试。因此，测试探针系统100可使得晶片能够在处理线(例如，用于制造裸片的处理线)结束时并且在用以将晶片安置在更高级封装上或安置在与其它裸片的堆叠中的拾取及放置操作之前立即被测试。
图2是根据本公开的一或多个实施例的具有共享探针垫202的多通道裸片200(例如，多通道半导体裸片)的俯视图。
在一些实施例中，多通道裸片200可包含共享探针垫202，其由多通道裸片200的与多通道裸片200的相应通道相关联的两个或更多个部分共享。举例来说，共享探针垫202可可操作地耦合(例如，电耦合)到多通道裸片200的两个或更多个通道中的每一者。在一或多个实施例中，命令垫及数据垫两者都在多通道裸片200的两个或更多个通道之间共享。为促进描述本公开的多通道裸片200，将多通道裸片200描述为具有两个通道及两个相应部分；然而，多通道裸片200可具有任何常规数目个通道及部分。此外，如上文关于图1论述，多通道裸片200可包含与每一通道相关联的电路系统。
在一或多个实施例中，多通道裸片200可进一步包含用于多通道裸片200的第一及第二通道中的每一者的固有命令垫206、208及数据垫210、212(例如，常规命令及数据垫)。举例来说，除多通道裸片200的第一及第二通道的固有命令垫206、208及数据垫210、212之外，还可形成共享探针垫202。在一些实施例中，共享探针垫202中的一或多者可电耦合到固有垫中的一或多者。
在一些实施例中，共享探针垫202可形成在半导体材料的上表面204上及多通道裸片200的中心区域中。举例来说，共享探针垫202可形成在上表面204上，并且可在多通道裸片200的两个相对横向侧之间大体上居中。此外，多通道裸片200的第一及第二通道的固有命令垫206、208及数据垫210、212可靠近多通道裸片200的上表面204的外周边缘形成。在一些实施例中，共享探针垫202可在多通道裸片200的上表面204上相对于彼此线性对准，并且可至少大体上匹配多通道裸片200的第一及/或第二通道的固有命令垫206、208及/或数据垫210、212的定向。因此，可利用测试探针系统100的探测针106的常规定向来测试多通道裸片200，而无需更改测试探针系统100的探测针106的定向。例如，共享探针垫202可以任何布置形成以与测试探针系统100的探测针106的布置相匹配。
图3展示测试多通道裸片200(例如，呈多通道配置的裸片)的方法300的示意流程图。图3的描述包含对图1的测试探针系统100及图2的多通道裸片200的参考。如上文所述，术语“多通道裸片”可指代经配置以在多通道配置中操作的裸片。然而，应理解，在替代场景中，相同裸片可经配置以在单通道模式中操作。方法300包含通过将测试图案应用于多通道裸片200来测试多通道裸片200的功能缺陷。举例来说，方法300可包含评估多通道裸片200以确定多通道裸片200是否为良好裸片(例如，已知良好裸片)。所述评估稍后可在分类及拾取过程中使用及/或参考。
方法300可包含致使探测针106接触多通道裸片200的共享探针垫202，如图3的动作302中所展示。举例来说，控制器102可致使测试探针系统100的探测针106经由常规方法在多通道裸片200的共享探针垫202上启动接触周期(“触地”)。作为非限制性实例，控制器102可致使卡盘108及/或探针卡104(经由探针头)在X、Y及Z方向中的一或多者上移动以使探测针106与共享探针垫202对准并接触多通道裸片200的共享探针垫202。此外，控制器102可致使经由常规方法在探测针106与共享探针垫202之间建立电连接。共享探针垫202可经由上文关于图1及2所述的任何方式可操作地耦合到多通道裸片200的至少两个通道。
方法300进一步包含选择多通道裸片200的第一通道用于测试，如在图3的动作304中所展示。图4展示表示控制器102的测试应用程序103(例如，软件程序)的各种数据及命令引脚(例如，输入及输出引脚)以及针对读取及写入命令(例如，信号)指派以传输到多通道裸片200及从多通道裸片200接收的应用程序103的各种引脚的值的图表400。图表400反映JEDEC LPDDR4标准的部分。如在图表400所展示，读取命令可在两个循环(读取-1/读取-2)中完成，且写入命令可在两个循环(写入-1/写入-2)中完成。BA[2:0]确定待对其进行操作的库。C[2:9]确定待对其进行操作的列，且C[1:0]为零。对于BL＝0，突发长度为16，对于BL＝1，突发长度为32。对于AP＝0，与读取/写入命令相关联的存储体将自动预充电。V是未定义的位。然而，在一些实施例中，V应具有经定义逻辑电平，高或低。V位可用于通道选择的目的，如本文描述。如下面论述，本公开不如此受限，并且可选择CA引脚中的任一者用于与多通道裸片的通道介接。图5展示表示当处于多通道配置及单通道配置中时多通道裸片200的通道以及引脚的电势指派值的图表500，所述值可导致在测试程序期间多通道裸片200的不同通道(例如，第一通道(通道A)或第二通道(通道B))被选择。
一起参考图3到5，在一些实施例中，选择用于测试的多通道裸片200的第一通道可包含选择用于经由探测针106与多通道裸片200的通道介接的测试应用程序103的输入/输出引脚。作为非限制性实例，并且如在图4中所展示，选择引脚可包含选择应用程序103的命令/地址(“CA”)引脚(例如，CA3引脚)用于与多通道裸片200的通道介接。在一些实施例中，选择引脚可包含选择用于与多通道裸片200的通道介接的位配置。尽管引脚CA3被描绘为在图4中被选择，但本公开并不如此受限，并且可选择测试应用程序103的任何输入/输出引脚用于与多通道裸片200的通道介接。
此外，选择用于测试的多通道裸片200的第一通道可包含将第一值指派到所选引脚，如在图5中所展示。作为非限制性实例，将第一值指派到所选引脚可包含将值“0”(零)指派到所选引脚。在一些实施例中，将第一值指派到所选引脚可导致控制器102针对测试程序选择多通道裸片200的第一通道(例如，通道A)。在一或多个实施例中，控制器102可自动将第一值指派到所选引脚，以便选择多通道裸片200的第一通道。此外，尽管所指派第一值被描述为“0”(零)，但本公开并不如此受限，并且可在控制器102的测试应用程序103的功能性内指派导致多通道裸片200的第一通道被选择的任何值。
在选择用于测试的多通道裸片200的第一通道之后，方法300可包含选择用于测试(例如，验证)多通道裸片200的第一通道的至少一个测试模式，如在图3的动作306中所展示。测试模式可定义在测试期间如何激励(例如，激发)多通道裸片200以及在所选测试模式期间哪些输出信号可用。图6展示包含导致针对多通道裸片200的通道中的每一者的不同条目及数据流的操作码的图表600。一起参考图3及6，在一些实施例中，控制器102的应用程序103的测试模式包含至少五种不同的测试模式。
举例来说，测试模式可包含1)测试模式一(即，第一测试模式)，其中将产生到第一及第二通道(例如，通道A及通道B)两者的测试信号并将其传输到多通道裸片200(例如，第一及第二通道都被激励(例如，激发))，但输出(例如，输出信号(例如，数据))将不从通道中的任一者接收，2)测试模式二(即，第二测试模式)，其中第一及第二通道(例如，通道A及通道B)两者都将被激励，但输出将仅从第一通道(例如，通道A)接收，3)测试模式三(即，第三测试模式)，其中第一及第二通道(例如，通道A及通道B)两者都将被激励，但输出将仅从第二通道(例如，通道B)接收，4)测试模式四(即，第四测试模式)，其中仅第一通道(例如，通道A)将被激励，且输出仅从第一通道(例如，通道A)接收，5)测试模式五(即，第五测试模式)，其中仅第二通道(例如，通道B)将被激励，且输出仅从第二通道(例如，通道B)接收。可经由常规方法及测试信号来实现对第一及/或第二通道的激励。在一些实施例中，至少一个测试模式可至少部分地基于被测试的多通道裸片200的一方面来选择。举例来说，可选择至少一个测试模式以适应多通道裸片200的所选择方面的测试。
尽管将从图6了解，当测试第一通道时，将选择测试模式二或测试模式四以便实现来自第一通道的输出，但为清楚起见，在选择第二通道的完整描述之前，在本公开的此时描述涉及测试模式二、三、四及五的场景。然而，关于方法300的动作314，还进一步详细地描述测试模式三及五。
作为非限制性实例，当将根据裸片的单个通道的常规测试方法来测试多通道裸片的第一通道或第二通道时，可选择测试模式四及五。例如，在如上文关于动作304描述那样选择第一通道之后，可在将根据用于测试裸片的单个通道的常规测试图案来测试多通道裸片200的第一通道的场景中选择测试模式四。在一些实施例中，常规测试图案可包含用于检测缺陷(例如，非均匀性、硬缺陷、线宽变化的征兆及影响、有限掺杂分布、系统工艺缺陷等)的测试图案(例如，结构测试图案及/或功能测试图案)及/或确定多通道裸片200的第一通道的性能(例如，速度分组、速度分类、电力供应性能、I/O装置性能等)。同样地，如下面关于动作314的更详细论述，可选择测试模式五来以相同方式测试多通道裸片200的第二通道。
另外，作为另一非限制性实例，可选择测试模式二及三用于针对多通道裸片200的特殊测试程序。特定来说，在可测量/读取来自多通道裸片200的准确输出之前，一些测试(例如，验证)需要在激励(例如，激发)多通道裸片200之后的固有稳定延迟。举例来说，一般来说，与多通道裸片200的其它组件及激励信号相比，多通道裸片200的内部电力供应及偏置激励信号在被激励及/或输入之后需要一段更长的时间来稳定。因此，在测量来自多通道裸片200的输出之前，相关联电力及电力供应测试通常在激励之后需要等待时间。因此，如下面将更详细地论述，在一些实施例中，当多通道裸片200的两个通道(即，第一通道及第二通道)最终将经由需要等待时间的测试图案进行测试时，可选择测试模式二及三。因此，可激励两个通道并且可测试一个通道(例如，第一通道)，且然后，如下面更详细地论述，测试探针系统100可切换到测试另一通道(例如，第二通道)，所述通道已经被激励并且在从另一通道获取/读取输出之前不需要额外等待时间。
鉴于前述，选择用于测试多通道裸片200的第一通道的至少一个测试模式(动作306)可包含选择用于测试多通道裸片200的第一通道的测试模式二及测试模式四中的至少一者。在一或多个实施例中，选择用于测试多通道裸片200的第一通道的至少一个测试模式(动作306)可包含仅选择测试模式二或测试模式四中的一者来针对测试多通道裸片200的第一通道执行。在额外实施例中，选择用于测试多通道裸片200的第一通道的至少一个测试模式(动作306)可包含选择将对多通道裸片200依次执行的测试模式二及测试模式四。
在选择用于测试多通道裸片200的第一通道的至少一个测试模式之后，方法300可包含激励(例如，激发或发送测试信号到)多通道裸片200的至少第一通道，如在图3的动作308中所展示。举例来说，控制器102可经由上文关于图3的动作306描述的测试图案中的任一者致使多通道裸片200的至少第一通道被激励(例如，激发)。当激励多通道裸片200的第一及/或第二通道时，所述方法可包含去激活多通道裸片200的额外垫(即，非共享垫)。举例来说，测试探针系统100可去激活额外垫(例如，在测试器处断开额外垫)。
响应于激励多通道裸片200的至少第一通道，方法300可包含获取(例如，接收、测量及/或读取)多通道裸片200的第一通道的输出，如图3的动作309中所展示。举例来说，控制器102可经由从多通道裸片200的通道获取/测量输出的任何常规方法并根据所选测试模式来获取(例如，接收及/或读取)第一通道的输出。
方法300可进一步包含至少部分地基于从多通道裸片200的第一通道获取的输出(例如，信号及/或数据)，评估多通道裸片200的第一通道(例如，与第一通道相关联的电路系统、迹线、通路、互连结构等)，如图3的动作310所展示。例如，评估多通道裸片200的第一通道可包含至少部分地基于所获取输出来确定多通道裸片200或与第一通道相关联的多通道裸片200的至少部分是否包含一或多个缺陷。在一些实施例中，评估多通道裸片200的第一通道可包含基于所获取输出检测缺陷，例如不均匀性、硬缺陷、线宽变化的征兆及影响、有限掺杂剂分布、系统工艺缺陷等。在一些实施例中，评估多通道裸片200的第一通道可包含基于所获取输出评定多通道裸片200的第一通道的性能(例如，速度分组、速度分类、电力供应性能、I/O装置性能等)。在一些实施例中，评估多通道裸片200的第一通道可包含至少部分地确定多通道裸片200是否为已知良好裸片，并将多通道裸片200识别为已知良好裸片。
仍然参考图3，方法300还可包含，在上文关于图3的动作302描述的相同接触周期(例如，相同“触地”)期间，选择多通道裸片200的第二通道用于测试，如在图3的动作312中所展示。特定来说，如下面关于动作312到320描述，方法300可包含在测试多通道裸片200的第一通道的相同接触周期(例如，在共享探针垫202上的相同“触地”)期间选择及测试多通道裸片200的第二通道。在测试多通道裸片200的第一通道及第二通道两者期间，接触周期可为连续的。
一起参考图3到5，在一些实施例中，选择用于测试的多通道裸片200的第二通道可包含选择控制器102的测试应用程序103的输入/输出引脚以用于经由测试探针系统100的探测针106与多通道裸片200的通道介接。作为非限制性实例，并且如在图4中所展示，选择引脚可包含选择测试应用程序103的被选择用于测试多通道裸片200的第一通道的命令/地址(“CA”)引脚(例如，CA3引脚)。
此外，选择用于测试的多通道裸片200的第二通道可包含将第二值指派到所选引脚，如在图5中所展示。作为非限制性实例，将第二值指派到所选引脚可包含将值“1”(一)指派到所选引脚。在一或多个实施例中，将第二值指派到所选引脚可包含改变先前指派值(例如，当选择第一通道时指派的值)。在一些实施例中，将第二值指派到所选引脚可导致由控制器102选择多通道裸片200的第二通道(例如，通道B)。在一或多个实施例中，控制器102可自动将第二值指派到所选引脚，以便选择多通道裸片200的第二通道。此外，如之前简要提及，尽管所指派第二值被描述为“1”(一)，但本公开并不如此受限，并且可在控制器102的测试应用程序103的功能性内指派导致多通道裸片200的第二通道被选择的任何值。
在选择多通道裸片200的第二通道用于测试之后，方法300可包含选择至少一个测试模式用于测试(例如，验证)多通道裸片200的第二通道，如在图3的动作314中所展示。如上文论述，测试模式可定义在测试期间如何激励(例如，激发)多通道裸片200以及在所选测试模式期间使哪些输出(例如，输出信号)可用。
一起参考图3及6，选择至少测试模式用于测试(例如，验证)多通道裸片200的第二通道可包含选择测试模式三及测试模式五中的至少一者用于测试多通道裸片200的第二通道。可根据上文关于图3的动作306论述的任何准则(例如，待测试的第二通道的方面)来选定及选择测试模式。在一或多个实施例中，选择至少一个测试模式用于测试多通道裸片200的第二通道(动作314)可包含仅选择测试模式三或测试模式五中的一者以针对测试多通道裸片200的第二通道执行。在额外实施例中，选择至少一个测试模式用于测试多通道裸片200的第二通道(动作314)可包含选择将对多通道裸片200依次执行的测试模式三及测试模式五两者。
在选择至少一个测试模式用于测试多通道裸片200的第二通道之后，方法300可包含激励(例如，激发或发送测试信号到)多通道裸片200的至少第二通道，如在图3的动作316中所展示。举例来说，控制器102可致使经由上文关于图3的动作306及314所描述的测试图案中的任一者来激励(例如，激发)通道裸片200的至少第二通道。多通道裸片200的第二通道可在探测针106与共享探针垫202之间的相同接触周期期间(例如，相同的“触地”)被激励，在此期间多通道裸片200的第一通道被激励。如上所述，当激励多通道裸片200的第一及/或第二通道时，所述方法可包含去激活多通道裸片200的额外垫(即，非共享垫)。举例来说，测试探针系统100可去激活额外垫(例如，在测试器处断开连接额外垫)。
在额外实施例中，方法300可不包含在选择至少一个测试模式之后激励第二通道以用于从多通道裸片200的第二通道获取输出。例如，方法300可至少部分地依赖于在图3的动作308期间对第二通道的先前激励。因此，在一些实例中，方法300不包含以与激励多通道裸片200的第一通道分开进行的动作激励多通道裸片200的第二通道。
响应于经由图3的动作316或动作308激励多通道裸片200的至少第二通道，方法300可包含获取(例如，接收、测量及/或读取)多通道裸片200的第二通道的输出，如图3的动作318中所展示。举例来说，控制器102可经由从多通道裸片200的通道获取/测量输出的任何常规方法并根据所选测试模式来获取(例如，接收及/或读取)第二通道的输出。多通道裸片200的第二通道的输出可在探测针106与共享探针垫202之间的相同接触(例如，相同的“触地”)周期期间被获取，在此期间多通道裸片200的第一通道的输出被获取。
方法300可进一步包含至少部分地基于从多通道裸片200的第二通道获取的输出(例如，信号及/或数据)，评估多通道裸片200的第二通道(例如，与第二通道相关联的电路系统、迹线、通路、互连结构等)，如图3的动作320所展示。例如，评估多通道裸片200的第二通道可包含至少部分地基于所获取输出来确定多通道裸片200或与第二通道相关联的多通道裸片200的至少部分是否包含一或多个缺陷。在一些实施例中，评估多通道裸片200的第二通道可包含基于所获取输出检测缺陷，例如不均匀性、硬缺陷、线宽变化的征兆及影响、有限掺杂剂分布、系统工艺缺陷等。在一些实施例中，评估多通道裸片200的第二通道可包含基于所获取输出评定多通道裸片200的第二通道的性能(例如，速度分组、速度分类、电力供应性能、I/O装置性能等)。
在一些实施例中，评估多通道裸片200的第二通道可包含至少部分地确定多通道裸片200是否为KGD(例如，没有显著缺陷)以及将多通道裸片200识别为KGD。此外，评估多通道裸片200的第一及第二通道可包含确定多通道裸片200是否为KGD(例如，没有显著缺陷)以及将多通道裸片200识别为KGD。将多通道裸片200识别为KGD可在以后的分类过程中利用。
如上文提及，一起参考图3的动作308、310、318及320，在一些实施例中，在动作308期间，当在从第一通道及/或第二通道获取输出之前需要等待时间时，方法300可包含同时激励第一通道及第二通道两者。在此类实施例中，方法300可包含经由图6的测试模式二同时激励第一通道及第二通道两者，等待所需等待时间，获取第一通道的输出，立即切换到测试第二通道(例如，经由图3的动作312选择第二通道)，以及获取第二通道的输出。此外，可在不中断探测针106与共享探针垫202之间的接触(例如，“触地”)的情况下执行前述过程。在额外实施例中，方法300可包含经由测试模式二同时激励第一通道及第二通道两者，立即获取第一通道的输出，等待所需等待时间，切换到测试第二通道(例如，经由图3的动作312选择第二通道)，以及获取第二通道的输出。此外，可在不中断探测针106及共享探针垫202之间的接触(例如，“触地”)的情况下执行前述过程。鉴于上述情况，方法300仅需要探测针106与多通道裸片200的共享探针垫202之间的单个接触周期(例如，单个“触地”)。
在一或多个实施例中，可重复方法300的一或多个动作。例如，方法300可包含经由本文描述的任何方法在测试多通道裸片200的第一通道及第二通道之间来回切换。作为非限制性实例，方法300可包含经由动作304-310中的任一者来测试多通道裸片200的第一通道的第一方面，经由动作312到320中的任一者来切换及测试多通道裸片200的第二通道的相同或不同方面，以及经由动作304-310中的任一者返回到测试多通道裸片200的第一通道的另一方面。例如，方法300可包含在探测针106与多通道裸片200的共享探针垫202之间的单个接触期间测试多通道裸片200的第一及第二通道的任何数目个方面所需的测试第一通道与测试第二通道之间的任何数目个切换。
在一些实施例中，方法300的动作中的一或多者可在探测针106与共享探针垫202之间的接触周期(例如，“触地”)之外发生。例如，当探测针106未接触共享探针垫202(例如，在单个接触周期之前或之后)时，可发生动作304、306、310及320中的一或多者。
在一或多个实施例中，方法300可进一步包含基于多通道裸片200的通道是否包含缺陷对裸片进行分级及分类。
一起参考图1到6，本公开的测试探针系统100及多通道裸片200可提供优于常规测试探针系统及裸片的优点。例如，因为多通道裸片200包含共享探针垫202，并且因为测试探针系统100可在与共享探针垫202的单个接触周期(“触地”)期间在测试多通道裸片200的第一通道与第二通道之间切换，所以与需要用于被测试的多通道裸片的每一通道的单独接触周期(“触地”)的常规多通道裸片及测试探针系统相比，本公开的测试探针系统100及多通道裸片200的组合可减少测试给定裸片的第一通道及第二通道所需的时间量。例如，本公开的测试探针系统100及多通道裸片200的组合可将测试第一通道及第二通道所需的时间量减少至少一半。
通过减少测试多通道裸片200的第一及第二通道两者所需的时间量，本公开的测试探针系统100及多通道裸片200的组合可减少测试整个晶片所需的时间量，这可减少生产时间并且可增加总产量。增加总产量可带来增加的销售及收入。
此外，通过减少探测针106与共享探针垫202之间的接触周期的数目，本公开的测试探针系统100及多通道裸片200的组合可降低晶片的多通道裸片200及其它多通道裸片在测试期间被损坏的可能性。降低裸片在测试过程中损坏的可能性可增加每晶片好裸片的良率，这可增加效率、销售及收入。
此外，可实施测试探针系统100及多通道裸片200的组合，而不需要对给定测试探针系统进行物理修改。例如，可利用常规针形探针及常规针形探针定向，因为共享探针垫的定向可基于给定测试探针系统的常规针形探针的图案来确定/形成。此外，实施本文所描述的方法不需要超出常规数目的额外针形探针。
图7说明可经配置以执行上文描述的过程中的一或多者的实例控制器102的框图。将了解，一或多个计算装置可形成测试探针系统100的控制器102。如由图7展示，控制器102可包括处理器722、存储器724、存储装置726、I/O接口728及通信接口730，其可通过通信基础设施通信地耦合。虽然图7中展示实例控制器102，但图7中说明的组件并不希望是限制性的。可在其它实施例中使用额外或替代组件。此外，在某些实施例中，控制器102可包含比图7中所展示的更少的组件。现在将对图7中所展示的控制器102的组件进行额外的详述。
在一或多个实施例中，处理器722包含用于执行例如组成计算机程序的指令的硬件。作为实例，而不通过限制的方式，为执行指令，处理器722可从内部寄存器、内部高速缓存、存储器724或存储装置726检索(或取出)指令，并对其进行解码及执行。在一或多个实施例中，处理器722可包含用于数据、指令或地址的一或多个内部高速缓存。作为实例，且不通过限制的方式，处理器722可包含一或多个指令高速缓存、一或多个数据高速缓存及一或多个转译后备缓冲器(TLB)。指令高速缓存中的指令可为存储器724或存储装置726中的指令的副本。
控制器102包含耦合到处理器722的存储器724。存储器724可用于存储由处理器执行的数据、元数据及程序。存储器724可包含易失性及非易失性存储器中的一或多者，例如随机存取存储器(“RAM”)、只读存储器(“ROM”)、固态盘(“SSD”)、快闪存储器、相变存储器(“PCM”)或其它类型的数据存储。存储器724可为内部存储器或分布式存储器。
控制器102包含包括用于存储数据或指令的存储装置的存储装置726。作为实例，且通过非限制的方式，存储装置726可包括上文描述的非暂时性存储媒体。存储装置726可包含硬盘驱动器(HDD)、软盘驱动器、快闪存储器、光盘、磁光盘、磁带、或通用串行总线(USB)驱动器或这些中的两者或更多者的组合。在适当情况下，存储装置726可包含可卸除或不可卸除(或固定)媒体。存储装置726可在控制器102的内部或外部。在一或多个实施例中，存储装置726是非易失性固态存储器。在其它实施例中，存储装置726包含只读存储器(ROM)。在适当情况下，此ROM可为掩模编程ROM、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、电可变ROM(EAROM)或快闪存储器或这些中的两者或更多者的组合。
控制器102还包含一或多个输入或输出(“I/O”)装置/接口728(例如，触摸显示器)，其经提供以允许用户向控制器102提供输入、从控制器102接收输出、以及以其它方式向控制器102传送数据及从控制器102接收数据。I/O装置/接口728可包含鼠标、小键盘或键盘、触摸屏、照相机、光学扫描仪、网络接口、调制解调器、其它已知I/O装置或此类I/O装置/接口的组合。触摸屏可用尖笔或手指激活。
I/O装置/接口728可包含用于向用户呈现输出的一或多个装置，包含(但不限于)图形引擎、显示器(例如，显示屏)、一或多个输出驱动器(例如，显示器驱动器)、一或多个音频扬声器及一或多个音频驱动器。在某些实施例中，I/O接口728经配置以向显示器提供图形数据以向用户呈现。图形数据可代表一或多个图形用户接口及/或可服务于特定实施方案的任何其它图形内容。
控制器102可进一步包含通信接口730。通信接口730可包含硬件、软件或两者。通信接口730可提供用于控制器102与一或多个其它计算装置或网络之间的通信(例如(举例来说)基于分组的通信)的一或多个接口。作为实例，且不通过限制的方式，通信接口730可包含用于与以太网或其它基于导线的网络通信的网络接口控制器(NIC)或网络适配器，或者用于与无线网络(例如WI-FI及/或蓝牙)通信的无线NIC(WNIC)或无线适配器。控制器102可进一步包含总线732。总线732可包括将控制器102的组件彼此耦合的硬件、软件或两者。
本公开的实施例包含一种测试探针系统。所述测试探针系统包含：探针，其经配置以接触晶片的多通道裸片的共享探针垫；及控制器，其经配置以产生测试图案并从所述晶片的所述多通道裸片接收信号。所述控制器包含至少一个处理器及至少一个非暂时性计算机可读存储媒体，所述非暂时性计算机可读存储媒体上存储有指令，所述指令在由所述至少一个处理器执行时致使所述测试探针系统进行以下操作：使所述探针中的探针与所述多通道裸片的共享探针垫接触，选择所述多通道裸片的第一通道进行测试，选择至少一个测试模式用于测试所述多通道裸片的所述第一通道，在单个连续接触周期期间激励所述多通道裸片的至少所述第一通道，在所述单个连续接触周期期间获取所述多通道裸片的所述第一通道的第一输出，选择所述多通道裸片的第二通道进行测试，选择至少一个测试模式用于测试所述多通道裸片的所述第二通道，在所述单个连续接触周期期间激励所述多通道裸片的至少所述第二通道，及在所述单个连续接触周期期间获取所述多通道裸片的所述第二通道的第二输出。
本公开的一或多个实施例包含一种多通道裸片。所述多通道裸片可包含半导体材料及共享探针垫，所述共享探针垫在所述半导体材料的上表面上，并且可操作地耦合到所述多通道裸片的第一通道及第二通道。
本公开的一些实施例包含一种测试至少一个裸片的方法。所述方法可包含选择多通道裸片的第一通道进行测试，选择至少一个测试模式用于测试所述多通道裸片的所述第一通道，及使测试探针系统的探针与所述多通道裸片接触以启动单个接触周期，并且在所述单个接触周期期间：激励所述多通道裸片的至少所述第一通道，获取所述多通道裸片的所述第一通道的第一输出，选择所述多通道裸片的第二通道进行测试，选择至少一个测试模式用于测试所述多通道裸片的所述第二通道，激励所述多通道裸片的至少所述第二通道，及获取所述多通道裸片的所述第二通道的第二输出。
本公开的实施例包含一种测试探针系统。所述测试探针系统可包含：探针，其经配置用于接触晶片的多通道裸片的共享探针垫；及控制器，其经配置用于产生测试图案并从所述晶片的所述多通道裸片接收信号。所述控制器可包含处理器及非暂时性计算机可读存储媒体，所述非暂时性计算机可读媒体上存储有指令，所述指令在由所述处理器执行时，实现所述探针中的探针与所述多通道裸片的共享探针垫的接触以：启动单个接触周期，及在所述单个接触周期期间，测试所述多通道裸片的至少两个通道的功能性。
本公开的实施例进一步包含：
实施例1.一种测试探针系统，其包括：探针，其经配置以接触晶片的多通道裸片的共享探针垫；及控制器，其经配置以产生测试图案并从所述晶片的所述多通道裸片接收信号，所述控制器包括：至少一个控制器；及至少一个非暂时性计算机可读存储媒体，所述非暂时性计算机可读媒体上存储有指令，所述指令在由所述至少一个处理器执行时，致使所述测试探针系统进行以下操作：使所述探针中的探针与所述多通道裸片的共享探针垫接触；选择所述多通道裸片的第一通道进行测试；选择至少一个测试模式用于测试所述多通道裸片的所述第一通道；在单个连续接触周期期间激励所述多通道裸片的至少所述第一通道；在所述单个连续接触周期期间获取所述多通道裸片的所述第一通道的第一输出；选择所述多通道裸片的第二通道进行测试；选择至少一个测试模式用于测试所述多通道裸片的所述第二通道；在所述单个连续接触周期期间激励所述多通道裸片的至少所述第二通道；及在所述单个连续接触周期期间获取所述多通道裸片的所述第二通道的第二输出。
实施例2.根据实施例1所述的测试探针系统，其进一步包括指令，所述指令在由所述至少一个处理器执行时致使所述测试探针系统进行以下操作：至少部分地基于所述所获取第一输出来评估所述多通道裸片的所述第一通道的功能性；及至少部分地基于所述所获取第二输出来评估所述多通道裸片的所述第二通道的功能性。
实施例3.根据实施例1或2中任一实施例所述的测试探针系统，其中选择所述第一通道包括将第一值指派到所述控制器的应用程序的引脚。
实施例4.根据实施例3所述的测试探针系统，其中选择所述第二通道包括将第二值指派到所述控制器的应用程序的引脚。
实施例5.根据实施例1到4中任一实施例所述的测试探针系统，其中选择用于测试所述第一通道的至少一个测试模式包括选择用于激励所述第一通道及所述第二通道两者并仅从所述第一通道接收输出的模式或用于仅激励所述第一通道并仅从所述多通道裸片的所述第一通道接收输出的另一模式中的至少一者。
实施例6.根据实施例1到5中任一实施例所述的测试探针系统，其中选择用于测试所述第二通道的至少一个测试模式包括选择用于激励所述第二通道及所述第一通道两者并仅从所述第二通道接收输出的模式或用于仅激励所述第二通道并仅从所述多通道裸片的所述第二通道接收输出的另一模式中的至少一者。
实施例7.根据实施例1到6中任一实施例所述的测试探针系统，其中激励所述多通道裸片的至少所述第一通道包括激励所述第一通道及所述第二通道两者。
实施例8.根据实施例1到7中任一实施例所述的测试探针系统，其中激励所述多通道裸片的至少所述第二通道包括在激励所述第一通道的同时激励所述第二通道。
实施例9.根据实施例1到8中任一实施例所述的测试探针系统，其进一步包括指令，所述指令在由所述至少一个处理器执行时致使所述测试探针系统去激活专用于所述多通道裸片的所述第一通道及所述第二通道中的单个通道的额外探针垫。
实施例10.一种多通道裸片，其包括：半导体材料；及共享探针垫，其在所述半导体材料的上表面上，并且可操作地耦合到所述多通道裸片的第一通道及第二通道。
实施例11.根据实施例10所述的多通道裸片，其进一步包括在所述半导体材料的所述上表面上且专用于所述多通道裸片的所述第一通道及所述第二通道中的单个通道的固有探针垫。
实施例12.根据实施例10或11中任一实施例所述的多通道裸片，其中所述共享探针垫定位在所述半导体材料的所述上表面的中心区内。
实施例13.根据实施例12所述的多通道裸片，其中所述共享探针垫在所述多通道裸片的两个相对横向侧之间居中。
实施例14.根据实施例13所述的多通道裸片，其进一步包括在所述半导体材料的所述上表面上且专用于所述多通道裸片的所述第一通道及所述第二通道中的单个通道的固有探针垫。
实施例15.根据实施例14所述的多通道裸片，其中所述共享探针垫相对于彼此的定向与所述固有探针垫相对于彼此的定向基本上匹配。
实施例16.一种测试至少一个多通道裸片的方法，所述方法包括：选择多通道裸片的第一通道进行测试；选择至少一个测试模式用于测试所述多通道裸片的所述第一通道；及使测试探针系统的探针与所述多通道裸片接触以启动单个接触周期，并且在所述单个接触周期期间：激励所述多通道裸片的至少所述第一通道；获取所述多通道裸片的所述第一通道的第一输出；选择所述多通道裸片的第二通道进行测试；选择至少一个测试模式用于测试所述多通道裸片的所述第二通道；激励所述多通道裸片的至少所述第二通道；及获取所述多通道裸片的所述第二通道的第二输出。
实施例17.根据实施例16所述的方法，其进一步包括在所述单个接触期间，在激励所述多通道裸片的所述第一通道及所述第二通道与获取来自所述多通道裸片的所述第一通道及所述第二通道的输出之间来回切换至少一次。
实施例18.根据实施例16或17中任一实施例所述的方法，其进一步包括：至少部分地基于所述所获取第一输出来评估所述多通道裸片的所述第一通道的功能性；及至少部分地基于所述所获取第二输出来评估所述多通道裸片的所述第二通道的功能性。
实施例19.根据实施例16到18中任一实施例所述的方法，其进一步包括：响应于选择所述多通道裸片进行测试，同时激励所述第一通道及所述第二通道；获取所述多通道裸片的所述第一通道的所述第一输出；选择所述多通道裸片的所述第二通道进行测试；及获取所述多通道裸片的所述第二通道的所述第二输出，而不单独第二次激励所述第二通道。
实施例20.根据实施例16到19中任一实施例所述的方法，其中选择所述第一通道包括将第一值指派到所述测试探针系统的控制器的应用程序的引脚。
实施例21.根据实施例20所述的方法，其中选择所述第二通道包括将第二值指派到所述测试探针系统的控制器的应用程序的引脚。
实施例22.根据实施例16到21中任一实施例所述的方法，其中选择用于测试所述第一通道的至少一个测试模式包括选择用于激励所述第一通道及所述第二通道两者并仅从所述第一通道接收输出的模式或用于仅激励所述第一通道并仅从所述多通道裸片的所述第一通道接收输出的另一模式中的至少一者。
实施例23.根据实施例16到22中任一实施例所述的方法，其中选择用于测试所述第二通道的至少一个测试模式包括选择用于激励所述第二通道及所述第一通道两者并仅从所述第二通道接收输出的第一模式或用于仅激励所述第二通道并仅从所述多通道裸片的所述第二通道接收输出的第二模式中的一或多者。
实施例24.一种测试探针系统，其包括：探针，其经配置用于接触晶片的多通道裸片的共享探针垫；及控制器，其用于产生测试图案并从所述晶片的所述多通道裸片接收信号，所述控制器包括：处理器；及非暂时性计算机可读存储媒体，所述非暂时性计算机可读媒体上存储有指令，所述指令在由所述处理器执行时，实现所述探针中的探针与所述多通道裸片的共享探针垫的接触以：启动单个接触周期；及在所述单个接触周期期间，测试所述多通道裸片的至少两个通道的功能性。
实施例25.根据实施例24所述的测试探针系统，其进一步包括指令，所述指令在由所述至少一个处理器执行时，实现专用于所述多通道裸片的所述至少两个通道中的单个通道的额外探针垫的去激活。
虽然本公开已在本文中关于某些所说明实施例进行描述，但所属领域的一般技术人员将认识到并了解，本公开并如此受限。而是，可在不脱离如所主张的本发明的范围(包含其法律等效物)的情况下对所说明实施例进行许多添加、删除及修改。另外，来自一个实施例的特征可与另一实施例的特征组合，同时仍然被涵盖在由发明者所设想的本公开的范围内。此外，本公开的实施例具有具有不同及各种工具类型及配置的实用性。

Claims (25)

1.一种测试探针系统，其包括：
探针，其经配置以接触晶片的多通道裸片的共享探针垫；及
控制器，其经配置以产生测试图案并从所述晶片的所述多通道裸片接收信号，所述控制器包括：
至少一个控制器；及
至少一个非暂时性计算机可读存储媒体，所述非暂时性计算机可读媒体上存储有指令，所述指令在由所述至少一个处理器执行时致使所述测试探针系统进行以下操作：
使所述探针中的探针与所述多通道裸片的共享探针垫接触；
选择所述多通道裸片的第一通道进行测试；
选择至少一个测试模式用于测试所述多通道裸片的所述第一通道；
在单个连续接触周期期间激励所述多通道裸片的至少所述第一通道；
在所述单个连续接触周期期间获取所述多通道裸片的所述第一通道的第一输出；
选择所述多通道裸片的第二通道进行测试；
选择至少一个测试模式用于测试所述多通道裸片的所述第二通道；
在所述单个连续接触周期期间激励所述多通道裸片的至少所述第二通道；及
在所述单个连续接触周期期间获取所述多通道裸片的所述第二通道的第二输出。
2.根据权利要求1所述的测试探针系统，其进一步包括指令，所述指令在由所述至少一个处理器执行时致使所述测试探针系统进行以下操作：
至少部分地基于所述所获取第一输出来评估所述多通道裸片的所述第一通道的功能性；及
至少部分地基于所述所获取第二输出来评估所述多通道裸片的所述第二通道的功能性。
3.根据权利要求1所述的测试探针系统，其中选择所述第一通道包括将第一值指派到所述控制器的应用程序的引脚。
4.根据权利要求3所述的测试探针系统，其中选择所述第二通道包括将第二值指派到所述控制器的应用程序的引脚。
5.根据权利要求1到4中任一权利要求所述的测试探针系统，其中选择用于测试所述第一通道的至少一个测试模式包括选择用于激励所述第一通道及所述第二通道两者并仅从所述第一通道接收输出的模式或用于仅激励所述第一通道并仅从所述多通道裸片的所述第一通道接收输出的另一模式中的至少一者。
6.根据权利要求1到4中任一权利要求所述的测试探针系统，其中选择用于测试所述第二通道的至少一个测试模式包括选择用于激励所述第二通道及所述第一通道两者并仅从所述第二通道接收输出的模式或用于仅激励所述第二通道并仅从所述多通道裸片的所述第二通道接收输出的另一模式中的至少一者。
7.根据权利要求1到4中任一权利要求所述的测试探针系统，其中激励所述多通道裸片的至少所述第一通道包括激励所述第一通道及所述第二通道两者。
8.根据权利要求1到4中任一权利要求所述的测试探针系统，其中激励所述多通道裸片的至少所述第二通道包括在激励所述第一通道的同时激励所述第二通道。
9.根据权利要求1到4中任一权利要求所述的测试探针系统，其进一步包括指令，所述指令在由所述至少一个处理器执行时致使所述测试探针系统去激活专用于所述多通道裸片的所述第一通道及所述第二通道中的单个通道的额外探针垫。
10.一种多通道裸片，其包括：
半导体材料；及
共享探针垫，其在所述半导体材料的上表面上，并且可操作地耦合到所述多通道裸片的第一通道及第二通道。
11.根据权利要求10所述的多通道裸片，其进一步包括在所述半导体材料的所述上表面上且专用于所述多通道裸片的所述第一通道及所述第二通道中的单个通道的固有探针垫。
12.根据权利要求10或11中任一权利要求所述的多通道裸片，其中所述共享探针垫定位在所述半导体材料的所述上表面的中心区内。
13.根据权利要求12所述的多通道裸片，其中所述共享探针垫在所述多通道裸片的两个相对横向侧之间居中。
14.根据权利要求13所述的多通道裸片，其进一步包括在所述半导体材料的所述上表面上且专用于所述多通道裸片的所述第一通道及所述第二通道中的单个通道的固有探针垫。
15.根据权利要求14所述的多通道裸片，其中所述共享探针垫相对于彼此的定向与所述固有探针垫相对于彼此的定向基本上匹配。
16.一种测试至少一个多通道裸片的方法，所述方法包括：
选择多通道裸片的第一通道进行测试；
选择至少一个测试模式用于测试所述多通道裸片的所述第一通道；及
使测试探针系统的探针与所述多通道裸片接触以启动单个接触周期，并且在所述单个接触周期期间：
激励所述多通道裸片的至少所述第一通道；
获取所述多通道裸片的所述第一通道的第一输出；
选择所述多通道裸片的第二通道进行测试；
选择至少一个测试模式用于测试所述多通道裸片的所述第二通道；
激励所述多通道裸片的至少所述第二通道；及
获取所述多通道裸片的所述第二通道的第二输出。
17.根据权利要求16所述的方法，其进一步包括在所述单个接触期间，在激励所述多通道裸片的所述第一通道及所述第二通道与获取来自所述多通道裸片的所述第一通道及所述第二通道的输出之间来回切换至少一次。
18.根据权利要求16所述的方法，其进一步包括：
至少部分地基于所述所获取第一输出来评估所述多通道裸片的所述第一通道的功能性；及
至少部分地基于所述所获取第二输出来评估所述多通道裸片的所述第二通道的功能性。
19.根据权利要求16所述的方法，其进一步包括：
响应于选择所述多通道裸片进行测试，同时激励所述第一通道及所述第二通道；
获取所述多通道裸片的所述第一通道的所述第一输出；
选择所述多通道裸片的所述第二通道进行测试；及
获取所述多通道裸片的所述第二通道的所述第二输出，而不单独第二次激励所述第二通道。
20.根据权利要求16所述的方法，其中选择所述第一通道包括将第一值指派到所述测试探针系统的控制器的应用程序的引脚。
21.根据权利要求20所述的方法，其中选择所述第二通道包括将第二值指派到所述测试探针系统的控制器的应用程序的引脚。
22.根据权利要求16到21中任一权利要求所述的方法，其中选择用于测试所述第一通道的至少一个测试模式包括选择用于激励所述第一通道及所述第二通道两者并仅从所述第一通道接收输出的模式或用于仅激励所述第一通道并仅从所述多通道裸片的所述第一通道接收输出的另一模式中的至少一者。
23.根据权利要求16到21中任一权利要求所述的方法，其中选择用于测试所述第二通道的至少一个测试模式包括选择用于激励所述第二通道及所述第一通道两者并仅从所述第二通道接收输出的第一模式或用于仅激励所述第二通道并仅从所述多通道裸片的所述第二通道接收输出的第二模式中的一或多者。
24.一种测试探针系统，其包括：
探针，其经配置用于接触晶片的多通道裸片的共享探针垫；及
控制器，其用于产生测试图案并从所述晶片的所述多通道裸片接收信号，所述控制器包括：
处理器；及
非暂时性计算机可读存储媒体，所述非暂时性计算机可读媒体上存储有指令，所述指令在由所述处理器执行时，实现所述探针中的探针与所述多通道裸片的共享探针垫的接触以：
启动单个接触周期；及
在所述单个接触周期期间，测试所述多通道裸片的至少两个通道的功能性。
25.根据权利要求24所述的测试探针系统，其进一步包括指令，所述指令在由所述至少一个处理器执行时，实现专用于所述多通道裸片的所述至少两个通道中的单个通道的额外探针垫的去激活。
CN202110756442.9A 2020-07-07 2021-07-05 用于测试半导体裸片的测试探针系统、具有共享垫的多通道裸片及相关系统及方法 Pending CN114089151A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/922,458 2020-07-07
US16/922,458 US11555828B2 (en) 2020-07-07 2020-07-07 Testing probe system for testing semiconductor die, multi-channel die having shared pads, and related systems and methods

Publications (1)

Publication Number Publication Date
CN114089151A true CN114089151A (zh) 2022-02-25

Family

ID=79172432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110756442.9A Pending CN114089151A (zh) 2020-07-07 2021-07-05 用于测试半导体裸片的测试探针系统、具有共享垫的多通道裸片及相关系统及方法

Country Status (2)

Country Link
US (1) US11555828B2 (zh)
CN (1) CN114089151A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348759A (en) * 1979-12-17 1982-09-07 International Business Machines Corporation Automatic testing of complex semiconductor components with test equipment having less channels than those required by the component under test
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US20030141906A1 (en) * 1995-06-02 2003-07-31 Nova R&D, Inc. Multi-channel integrated circuit
US20050269705A1 (en) * 2004-06-08 2005-12-08 Ker-Min Chen Semiconductor device and method of manufacture thereof with two or more bond pad connections for each input/output cell
CN107431064A (zh) * 2015-03-19 2017-12-01 国际商业机器公司 具有用于封装组件之间的高速通信的集成波导的封装结构
CN108351378A (zh) * 2015-12-01 2018-07-31 德州仪器公司 测试多个裸片的系统及方法
CN110031744A (zh) * 2017-12-12 2019-07-19 美光科技公司 用于测试半导体裸片的测试探针设备及相关系统及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894308B2 (en) * 2001-11-28 2005-05-17 Texas Instruments Incorporated IC with comparator receiving expected and mask data from pads
US8324725B2 (en) * 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module
KR100899664B1 (ko) * 2007-01-10 2009-05-27 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 테스트 방법
US9846192B2 (en) * 2015-02-25 2017-12-19 Nxp B.V. Switched probe contact
KR20170045554A (ko) * 2015-10-19 2017-04-27 에스케이하이닉스 주식회사 반도체 칩 모듈 및 이를 갖는 반도체 패키지
KR102657584B1 (ko) * 2019-05-20 2024-04-15 삼성전자주식회사 내부 테스트 인에이블 신호를 이용하는 반도체 장치의 웨이퍼 레벨 테스트 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348759A (en) * 1979-12-17 1982-09-07 International Business Machines Corporation Automatic testing of complex semiconductor components with test equipment having less channels than those required by the component under test
US20030141906A1 (en) * 1995-06-02 2003-07-31 Nova R&D, Inc. Multi-channel integrated circuit
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
TW548420B (en) * 1999-03-01 2003-08-21 Formfactor Inc Distributed interface for parallel testing of multiple devices using a single tester channel
US20050269705A1 (en) * 2004-06-08 2005-12-08 Ker-Min Chen Semiconductor device and method of manufacture thereof with two or more bond pad connections for each input/output cell
US20060214189A1 (en) * 2004-06-08 2006-09-28 Ker-Min Chen Semiconductor device with two or more bond pad connections for each input/output cell and method of manufacture thereof
CN107431064A (zh) * 2015-03-19 2017-12-01 国际商业机器公司 具有用于封装组件之间的高速通信的集成波导的封装结构
CN108351378A (zh) * 2015-12-01 2018-07-31 德州仪器公司 测试多个裸片的系统及方法
CN110031744A (zh) * 2017-12-12 2019-07-19 美光科技公司 用于测试半导体裸片的测试探针设备及相关系统及方法

Also Published As

Publication number Publication date
US11555828B2 (en) 2023-01-17
US20220011344A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
CN108519550B (zh) 集成电路晶圆测试优化方法
CN108267682B (zh) 一种高密度测试芯片及其测试系统及其测试方法
US9557366B2 (en) Tester to simultaneously test different types of semiconductor devices and test system including the same
US8847615B2 (en) Method, apparatus and system of parallel IC test
US8873320B2 (en) DRAM repair architecture for wide I/O DRAM based 2.5D/3D system chips
CN105139893A (zh) 一种存储器测试装置及一种存储器芯片测试方法
US10692583B2 (en) Multi-channel package, and test apparatus and test method of testing the same
CN108807212A (zh) 晶圆测试方法及晶圆测试装置
Jun et al. High-bandwidth memory (HBM) test challenges and solutions
CN110164789A (zh) 晶圆测试方法及晶圆测试装置
CN109633417B (zh) 多芯片同测结构及方法
CN104733050A (zh) 半导体芯片、包括其的层叠芯片及其测试方法
US20090237104A1 (en) Testing method of semiconductor integrated circuit and information recording medium
CN110021334B (zh) 一种晶圆测试方法
KR20110075356A (ko) 반도체 장치 및 이의 프로브 테스트 방법
KR20170034178A (ko) 반도체 패키지 장치
US20200049765A1 (en) Device and methods for reducing peak noise and peak power consumption in semiconductor devices under test
US11555828B2 (en) Testing probe system for testing semiconductor die, multi-channel die having shared pads, and related systems and methods
KR20210080928A (ko) 적층형 반도체 장치 및 이의 테스트 방법
JP2951166B2 (ja) 半導体テスト装置、半導体テスト回路チップ及びプローブカード
CN108983072A (zh) 晶圆测试方法、晶圆测试装置以及晶圆测试系统
US10311923B2 (en) Input circuit of three-dimensional semiconductor apparatus capable of enabling testing and direct access
KR20110094747A (ko) 고속 동작용 칩을 테스트할 수 있는 번인보드와 그를 이용한 번인 테스트 장치 및 그 방법
CN207250460U (zh) 一种快速定位并测量缺陷的高密度测试芯片
CN112213621B (zh) 晶圆测试系统及晶圆测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination