CN114078868A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN114078868A
CN114078868A CN202110411144.6A CN202110411144A CN114078868A CN 114078868 A CN114078868 A CN 114078868A CN 202110411144 A CN202110411144 A CN 202110411144A CN 114078868 A CN114078868 A CN 114078868A
Authority
CN
China
Prior art keywords
layer
treatment process
deuterium
heat treatment
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110411144.6A
Other languages
English (en)
Inventor
韩大熙
金成淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114078868A publication Critical patent/CN114078868A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开提供了一种半导体装置及其制造方法。制造半导体装置的方法包括以下步骤：形成第一材料层和第二材料层交替层叠的层叠体，形成穿过层叠体的沟道结构，通过去除第一材料层形成开口，在开口中形成非晶阻挡层，以及执行第一热处理工艺以通过开口提供氘并且用氘置换沟道结构中的氢。

Description

半导体装置及其制造方法
技术领域
本公开的各个实施方式总体上涉及一种电子装置，并且更具体地，涉及一种半导体装置及其制造方法。
背景技术
近来，随着包括以单层形成在基板上的存储器单元的二维存储装置的集成度的提高已达到收益递减(diminishing return)，已经提出了包括在垂直方向上层叠在基板上的存储器单元的三维存储器装置。此外，为了提高具有三维结构的存储器装置的操作可靠性，已经开发了各种结构和制造方法。
发明内容
本公开的各个实施方式涉及一种具有稳定的结构和提高的操作特性的半导体装置及其制造方法。
本公开的一个实施方式可以提供一种制造半导体装置的方法。该方法可以包括以下步骤：形成第一材料层和第二材料层交替层叠的层叠体，形成穿过层叠体的沟道结构，通过去除第一材料层形成开口，在开口中形成非晶阻挡层，以及执行第一热处理工艺以通过开口提供氘并且用氘置换沟道结构中的氢。
本公开的一个实施方式可以提供一种半导体装置。半导体装置可以包括交替层叠的导电层和绝缘层的层叠体。半导体装置还可以包括穿过层叠体的沟道层，沟道层包括氘。半导体装置还可以包括导电层和沟道层之间的数据储存层，数据储存层包括浓度高于沟道层中的氘浓度的氘。
附图说明
图1A和图1B是示出根据本公开的一个实施方式的半导体装置的结构的图。
图2A至图2D是示出根据本公开的一个实施方式的制造半导体装置的方法的图。
图3A至图3D是示出根据本公开的一个实施方式的制造半导体装置的方法的图。
图4A至图4D是示出根据本公开的一个实施方式的制造半导体装置的方法的图。
图5是示出根据本公开的一个实施方式的制造半导体装置的方法的曲线图。
图6是示出根据本公开的一个实施方式的存储器系统的图。
图7是示出根据本公开的一个实施方式的存储器系统的图。
图8是示出根据本公开的一个实施方式的存储器系统的图。
图9是示出根据本公开的一个实施方式的存储器系统的图。
图10是示出根据本公开的一个实施方式的存储器系统的图。
具体实施方式
出于可实现的目的，在本说明书或申请中提出了实施方式的具体结构和功能描述。所提出的实施方式不旨在是穷举的或限制性的，并且其它实施方式是可能的。
图1A和图1B是示出根据本公开的一个实施方式的半导体装置的结构的图。
参照图1A，半导体装置可以包括层叠体ST、沟道结构CH和阻挡图案13。半导体装置还可以包括屏障图案14。
层叠体ST可以包括交替层叠的导电层11和绝缘层12。导电层11可以是诸如存储器单元或选择晶体管的栅极电极。导电层11可以包括诸如多晶硅、金属、钨或钼的导电材料。绝缘层12可以起到使层叠的导电层11彼此绝缘的作用，并且可以包括诸如氧化物或氮化物的绝缘材料。
沟道结构CH可以在导电层11和绝缘层12的层叠方向上穿过层叠体ST。存储器单元或选择晶体管可以位于沟道结构CH和导电层11彼此相交的部分中。沟道结构CH可以包括沟道层18和存储器层M，并且还可以包括间隙填充层19。
存储器层M可以包括阻挡层15、数据储存层16或隧道绝缘层17，或者包括其组合。存储器层M可以被配置为使得隧道绝缘层17覆盖沟道层18的侧壁，数据储存层16覆盖隧道绝缘层17，并且阻挡层15覆盖数据储存层16。
沟道层18可以包括诸如硅(Si)或锗(Ge)的半导体材料，或者可以包括纳米结构。间隙填充层19可以形成在沟道层18中。间隙填充层19可以包括诸如氧化物、氮化物或气隙的绝缘材料。数据储存层16可以插置在沟道层18和导电层11之间。数据储存层16可以包括浮栅、电荷俘获材料、多晶硅、氮化物、可变电阻材料、相变材料和纳米结构等。隧道绝缘层17可以插置在沟道层18和数据储存层16之间。隧道绝缘层17可以包括诸如氧化物的绝缘材料。阻挡层15可以插置在数据储存层16和导电层11之间。阻挡层15可以包括具有高介电常数(高k)的材料。
沟道结构CH可以包括0.5at％至5at％(原子百分比，atomic percentage)的氘(deuterium)。氘在附图中以显示在圆圈内的字母“D”表示。阻挡层15、数据储存层16、隧道绝缘层17、沟道层18和间隙填充层19可以包含浓度基本上相同的氘或可以包含不同浓度的氘。另选地，沟道结构CH的某些层可以不包含氘。
数据储存层16的氘浓度可以高于沟道层18的氘浓度。数据储存层16的氘浓度可以高于隧道绝缘层17的氘浓度。隧道绝缘层17的氘浓度可以高于沟道层18的氘浓度。隧道绝缘层17的氘浓度可以高于阻挡层15的氘浓度。
阻挡图案13可以插置在阻挡层15和导电层11之间，并且可以在导电层11和绝缘层12之间延伸。如图所示，每一个阻挡图案13可以具有“C”形截面。阻挡图案13可以包括具有高介电常数(高k)的材料。在一个实施方式中，阻挡图案13可以包括氧化铝。阻挡图案13可以具有结晶状态。
阻挡图案13可以包括0.5at％至5at％的氘。阻挡图案13的氘浓度可以基本上等于沟道结构CH的氘浓度，或者可以低于沟道结构CH的氘浓度。阻挡图案13的氘浓度可以低于数据储存层16的氘浓度。阻挡图案13的氘浓度可以低于隧道绝缘层17的氘浓度。阻挡图案13的氘浓度可以低于沟道层18的氘浓度。
屏障图案14可以插置在阻挡图案13和导电层11之间。屏障图案14可以包括氮化钽、氮化钛、氮化钨等。如图所示，每一个屏障图案14可以具有“C”形截面。屏障图案14可以不包括氘。
参照图1B，半导体装置可以包括层叠体ST和沟道结构CH。半导体装置还可以包括第二存储器图案M2。层叠体ST可以包括交替层叠的导电层11和绝缘层12。沟道结构CH可以包括沟道层18，并且还可以包括第一存储器层M1或间隙填充层19。第一存储器层M1可以包括阻挡层15、数据储存层16或隧道绝缘层17。
第二存储器图案M2可以插置在第一存储器层Ml和导电层11之间，并且可以在导电层11和绝缘层12之间延伸。如图所示，第二存储器图案M2可以具有“C”形截面。第二存储器图案M2可以包括阻挡层、数据储存层或隧道绝缘层，或者可以包括其组合。
沟道结构CH可以包括0.5at％至5at％的氘。第二存储器图案M2可以包括0.5at％至5at％的氘。第二存储器图案M2的氘浓度可以低于隧道绝缘层17的氘浓度。第二存储器图案M2的氘浓度可以低于沟道层18的氘浓度。
根据上述结构，沟道结构CH可以包括氘。在一个实施方式中，沟道结构CH可以具有Si-D键或N-D键。由于与Si-H键或N-H键相比，Si-D键或N-D键具有更高的键能(bondingenergy)，所以与具有Si-H键或N-H键的沟道结构相比，具有Si-D键或N-D键的沟道结构CH对电应力(electrical stress)有更大的抗性。因此，可以减轻或抑制由于电应力引起的可靠性的劣化。此外，氘可以结合至沟道结构CH的悬空键、晶界和陷阱位点(trap site)等。因此，可以提高沟道结构CH的层质量(layer quality)，并且可以提高击穿电压。Si、N、H和D分别表示硅、氮、氢和氘的化学符号。
图2A至图2D是示出根据本公开的一个实施方式的制造半导体装置的方法的图。在下文中，将省略重复的说明以避免冗余。
参照图2A，形成层叠体ST。层叠体ST可以包括交替层叠的第一材料层21和第二材料层22。第一材料层21可以包括相对于第二材料层22具有高蚀刻选择性的材料。在一个实施方式中，第一材料层21可以包括诸如氮化物和多晶硅的牺牲材料，并且第二材料层22可以包括诸如氧化物的绝缘材料。
此后，形成穿过层叠体ST的第一开口OP1。随后，在第一开口OP1中形成沟道结构CH。首先，可以在第一开口OP1中形成存储器层M。可以在第一开口OP1中形成第一阻挡层25、数据储存层26和隧道绝缘层27，或者可以形成它们中的一些。随后，可以在存储器层M中形成沟道层28。可以在沟道层28中形成间隙填充层29。
参照图2B，去除第一材料层21以形成第二开口OP2。在一个实施方式中，在形成穿过层叠体ST的狭缝SL之后，选择性地蚀刻通过狭缝SL暴露的第一材料层21，并且由此形成第二开口OP2。可以通过第二开口OP2暴露存储器层M。之后，在第二开口OP2中形成第二阻挡层23。在一个实施方式中，可以使用沉积工艺形成第二阻挡层23。第二阻挡层23可以沿着狭缝SL和第二开口OP2的轮廓共形地沉积。第二阻挡层23可以以非晶态沉积。
随后，通过第二开口OP2提供氘，并且执行热处理工艺。通过第二开口OP2提供的氘可以通过第二阻挡层23扩散到第一阻挡层25、数据储存层26、隧道绝缘层27和沟道层28等中。因此，沟道结构CH中的氢可以被氘置换。沟道结构CH中的Si-H键或N-H键可以改变为Si-D或N-D键。当第二阻挡层23以非晶态沉积时，非晶态的第二阻挡层23可以通过热处理工艺而结晶。第二阻挡层23可以部分或完全结晶。
在一个实施方式中，热处理工艺可以在600℃至1000℃的高温下执行。通过在高温下执行热处理工艺，可以提高氘置换率(deuterium substitution rate)。热处理工艺可以在0.01atm至20atm的压力下执行。在一个实施方式中，热处理工艺可以在0.1atm至5atm的更低压力下执行。与在低压下执行热处理工艺的情况相比，在高压下进行热处理工艺时，氘置换率可以提高，但是由于爆炸的危险等，安全性可能降低。因此，通过在高温和低压条件下执行热处理工艺，可以安全地提高氘置换率。
热处理工艺可以执行0.01Hr至10Hr的时段。在热处理工艺中，D2气体的流速可以在1slm到10slm的范围内。可以通过增大气体流速来提高氘置换率。另选地，可以通过使用D2气体和O2气体的湿式氧化工艺来执行热处理工艺。可以通过使用湿式氧化工艺来提高氘置换率。
通过使用氘气的热处理工艺，沟道结构CH可以包括0.5at％至5at％的氘。根据热处理工艺的条件，可以调整氘在沟道结构CH中的分布。根据上述条件，数据储存层26的氘浓度可以高于隧道绝缘层27的氘浓度。隧道绝缘层27的氘浓度可以高于沟道层28的氘浓度。沟道层28的氘浓度可以高于第一阻挡层25的氘浓度。沟道层28的氘浓度可以高于第二阻挡层23的氘浓度。
参照图2C，形成屏障层24。屏障层24可以形成在狭缝SL和第二开口OP2中。在一个实施方式中，可以使用沉积工艺来形成屏障层24。屏障层24可以沿着第二阻挡层23的轮廓共形地沉积。
在形成屏障层24之后执行高温工艺的情况下，屏障层24可能会结块(agglomerated)或损坏。在本公开的一个实施方式中，因为在执行高温热处理工艺之后形成屏障层24，所以可以防止屏障层24被后续工艺损坏。
随后，形成导电层31。导电层31可以形成在狭缝SL和第二开口OP2中。
参照图2D，蚀刻导电层31、屏障层24和第二阻挡层23。可以蚀刻导电层31、屏障层24和第二阻挡层23的形成在狭缝SL中的部分。由此，可以形成分别位于各个第二开口OP2中的各个阻挡图案23A。屏障图案24A和导电图案31A可以位于每一个阻挡图案23A中。
根据上述制造方法，沟道结构CH中的氢可以通过第二开口OP2被氘置换。因为热处理工艺是在高温和低压条件下执行的，因此可以提高氘置换率。
图3A至图3D是示出根据本公开的一个实施方式的制造半导体装置的方法的图。在下文中，将省略重复的说明以避免冗余。
参照图3A，形成层叠体ST。层叠体ST可以包括交替层叠的第一材料层41和第二材料层42。此后，形成穿过层叠体ST的第一开口OP1。随后，在第一开口OP1中形成沟道结构CH。沟道结构CH可以包括存储器层M，存储器层M可以包括隧道绝缘层47、数据储存层46或第一阻挡层45，或者可以包括它们的组合。随后，可以在存储器层M中形成沟道层48。可以在沟道层48中形成间隙填充层49。
参照图3B，去除第一材料层41以形成第二开口OP2，并且在第二开口OP2中形成非晶态的第二阻挡层43。此后，执行第一热处理工艺(ANL1)。第一热处理工艺可以用于使非晶态的第二阻挡层43结晶。第一热处理工艺可以在900℃至1100℃下执行。具有非晶态的第二阻挡层43可以通过第一热处理工艺部分或全部结晶。由此，形成部分或全部具有结晶态的第二阻挡层43A。由于非晶层被结晶以形成第二阻挡层43A，与以结晶态沉积的阻挡层相比，第二阻挡层43A可以具有更优异的层质量。
参照图3C，通过第二开口OP2提供氘，并执行第二热处理工艺(ALN2)。沟道结构CH中的氢可以通过第二热处理工艺被氘置换。第二阻挡层43A中的氢可以通过第二热处理工艺被氘置换。此外，当第二阻挡层43A在第一热处理工艺中部分结晶时，第二阻挡层43A可以通过第二热处理工艺全部结晶。第二热处理工艺可以在低于第一热处理工艺的温度的温度下执行。如果在执行第二热处理工艺之后执行需要更高温度的第一热处理工艺，则经置换的氘可能被释放。相反，根据本公开的一个实施方式，由于第二热处理工艺是在执行需要更高温度的第一热处理工艺之后执行的，所以可以防止经置换的氘被释放。
参照图3D，形成第二阻挡图案43B、屏障图案44和导电图案51。在形成屏障层和导电层之后，可以蚀刻形成在狭缝SL中的阻挡层、导电层和第二阻挡层43A，以形成屏障图案44、第二阻挡图案43B和导电图案51。
根据上述制造方法，在通过第一热处理工艺使第二阻挡层43结晶之后，通过第二热处理工艺使沟道结构CH氘化(deuterated)。因此，可以防止经置换的氘由于高温热处理工艺而被释放。此外，在执行第一热处理工艺和第二热处理工艺两者之后，形成屏障图案44。因此，可以减轻或防止屏障图案44的结块或损坏。
图4A至图4D是示出根据本公开的一个实施方式的制造半导体装置的方法的图。在下文中，将省略重复的说明以避免冗余。
参照图4A，形成层叠体ST。层叠体ST可以包括交替层叠的第一材料层61和第二材料层62。之后，形成穿过层叠体ST的第一开口OP1。随后，在第一开口OP1中形成沟道结构CH。沟道结构CH可以包括第一存储器层M1，并且第一存储器层M1可以包括隧道绝缘层67、数据储存层66或第一阻挡层65，或者可以包括它们的组合。随后，可以在第一存储器层M1中形成沟道层68。间隙填充层69可以形成在沟道层68中。
参照图4B，去除第一材料层61以形成第二开口OP2，并且在第二开口OP2中形成第二存储器层M2。第二存储器层M2可以包括隧道绝缘层、数据储存层或第二阻挡层，或者可以包括它们的组合。第二存储器层M2可以包括处于非晶态的层。
此后，执行第一热处理工艺(ANL1)。第一热处理工艺可以用于使第二存储器层M2中包括的非晶层结晶。第一热处理工艺可以在900℃至1100℃下执行。通过该工艺，形成了包括结晶层的第二存储器层M2A。
参照图4C，通过第二开口OP2提供氘，并且执行第二热处理工艺(ALN2)。沟道结构CH中的氢可以通过第二热处理工艺被氘置换。第二存储器层M2A中的氢可以通过第二热处理工艺被氘置换。此外，当第二存储器层M2A的非晶层在第一热处理工艺中部分结晶时，该非晶层可以通过第二热处理工艺全部结晶。第二热处理工艺可以在低于第一热处理工艺的温度的温度下执行。
参照图4D，形成第二存储器图案M2B和第二存储器图案M2B中的导电图案71。可以在第二存储器图案M2B和导电图案71之间进一步形成屏障图案。
图5是示出根据本公开的实施方式的制造半导体装置的方法的曲线图。x轴表示热处理工艺(例如，上述第二热处理工艺)的温度，y轴表示经热处理的层的氘浓度。
如上所述，通过提供氘气并执行热处理工艺，可以将层中的Si-H键或N-H键改变为Si-D键或N-D键。图5的曲线图表示根据热处理工艺的温度和压力的变化的氘浓度的变化。y轴的氘浓度与氘置换率有关。当氘浓度高时，意味着氘置换率高。相反，当氘浓度低时，意味着氘置换率低。
参照该曲线图，在相同压力下，热处理工艺的温度越高，氘浓度越高。在相同温度下，热处理工艺的压力越高，氘的浓度越高。因此，可以看出，热处理工艺的温度和压力越高，氘置换率越高。此外，可以通过增大温度而不是增大压力来更有效地增大氘置换率。根据本公开的实施方式，可以通过在高温下执行热处理工艺来增大沟道结构CH的氘置换率。此外，因为可以在高温下充分增大氘置换率，所以可以考虑工艺的安全性将压力确定为低压或高压。
图6是示出根据本公开的一个实施方式的存储器系统1000的图。
参照图6，存储器系统1000可以包括被配置为存储数据的存储器装置1200和被配置为在存储器装置1200与主机2000之间进行通信的存储器控制器1100。
主机2000可以是被配置为将数据存储在存储器系统1000中或从存储器系统1000中获取数据的装置或系统。主机2000可以生成针对各种操作的请求，并且将所生成的请求输出到存储器系统1000。请求可以包括针对编程操作的编程请求、针对读取操作的读取请求以及针对擦除操作的擦除请求。主机2000可以通过诸如外围组件互连Express(PCIe)接口、高级技术附件(ATA)接口、串行ATA(SATA)接口、并行ATA(PATA)接口、串行SCSI(SAS)接口、非易失性存储器Express(NVMe)接口、通用串行总线(USB)接口、多媒体卡(MMC)接口、增强型小磁盘接口(ESDI)或集成驱动电子装置(IDE)接口的各种接口与存储器系统1000进行通信。
主机2000可以包括计算机、便携式数字装置、平板PC、数码相机、数字音频播放器、电视、无线通信装置和蜂窝电话中的至少一种，但本公开的实施方式不限于此。
存储器控制器1100可以控制存储器系统1000的整体操作。存储器控制器1100可以根据主机2000的请求来控制存储器装置1200。存储器控制器1100可以根据主机2000的请求控制存储器装置1200执行编程操作、读取操作和擦除操作等。另选地，即使没有主机2000的请求，存储器控制器1100也可以执行用于提高存储器系统1000的性能的后台操作。
存储器控制器1100可以向存储器装置1200发送控制信号和数据信号以控制存储器装置1200的操作。控制信号和数据信号可以通过不同的输入/输出线被发送到存储器装置1200。数据信号可以包括命令、地址或数据。控制信号可以用于标识输入数据信号的部分。
存储器装置1200可以在存储器控制器1100的控制下执行编程操作、读取操作和擦除操作。存储器装置1200可以是其中当电源中断时存储在其中的数据会丢失的易失性存储器装置，或者是其中即使在电源中断时存储在其中的数据仍会保留的非易失性存储器装置。存储器装置1200可以是具有参照图1A和图1B描述的结构的半导体装置。存储器装置1200可以是通过参照图2A至图5描述的制造方法制造的半导体装置。在一个实施方式中，半导体装置可以是闪存存储器装置。
当从主机2000请求编程操作、读取操作或擦除操作时，编程操作、读取操作或擦除操作被命令至存储器装置1200。通过这种方法，可以提高单元性能特性和保持特性等。
图7是示出根据本公开的一个实施方式的存储器系统30000的图。
参照图7，存储器系统30000可以实现在蜂窝电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)或无线通信装置中。存储器系统30000可以包括存储器装置2200和被配置为控制存储器装置2200的操作的存储器控制器2100。
存储器控制器2100可以在处理器3100的控制下控制存储器装置2200的数据访问操作(例如，编程操作、擦除操作或读取操作)。
在存储器控制器2100的控制下，可以通过显示器3200输出被编程在存储器装置2200中的数据。
无线电收发器3300可以通过天线ANT发送和接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号改变为能够在处理器3100中被处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并且将经处理的信号发送到存储器控制器2100或显示器3200。存储器控制器2100可以将由处理器3100处理的信号发送到存储器装置2200。此外，无线电收发器3300可以将从处理器3100输出的信号改变为无线电信号，并且通过天线ANT将所改变的无线电信号输出到外部装置。输入装置3400可以用于输入用于控制处理器3100的操作的控制信号或要由处理器3100处理的数据。输入装置3400可以实现为诸如触摸板和计算机鼠标、小键盘或键盘的指示装置。处理器3100可以控制显示器3200的操作，以使得通过显示器3200输出从存储器控制器2100输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据。
在一个实施方式中，能够控制存储器装置2200的操作的存储器控制器2100可以被实现为处理器3100的一部分或与处理器3100分开设置的芯片。
图8是示出根据本公开的一个实施方式的存储器系统40000的图。
参照图8，存储器系统40000可以实现在个人计算机(PC)、平板电脑、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器中。
存储器系统40000可以包括存储器装置2200和被配置为控制存储器装置2200的数据处理操作的存储器控制器2100。
处理器4100可以根据从输入装置4200输入的数据，通过显示器4300输出存储在存储器装置2200中的数据。例如，输入装置4200可以实现为诸如触摸板或计算机鼠标、小键盘或键盘的指示装置。
处理器4100可以控制存储器系统40000的整体操作并且控制存储器控制器2100的操作。在一个实施方式中，能够控制存储器装置2200的操作的存储器控制器2100可以被实现为处理器4100的一部分或与处理器4100分开设置的芯片。
图9是示出根据本公开的一个实施方式的存储器系统50000的图。
参照图9，存储器系统50000可以实现在例如，数码相机、设置有数字相机的便携式电话、设置有数字相机的智能手机或设置有数字相机的平板电脑的图像处理装置中。
存储器系统50000可以包括存储器装置2200和存储器控制器2100，存储器控制器2100被配置为控制存储器装置2200的数据处理操作(例如，编程操作、擦除操作或读取操作)。
存储器系统50000的图像传感器5200可以将光学图像转换为数字信号。经转换的数字信号可以被发送到处理器5100或存储器控制器2100。在处理器5100的控制下，可以通过显示器5300输出经转换的数字信号，或者可以通过存储器控制器2100将经转换的数字信号存储在存储器装置2200中。可以在处理器5100或存储器控制器2100的控制下通过显示器5300输出存储在存储器装置2200中的数据。
在一个实施方式中，能够控制存储器装置2200的操作的存储器控制器2100可以被实现为处理器5100的一部分或与处理器5100分开设置的芯片。
图10是示出根据本公开的一个实施方式的存储器系统70000的图。
参照图10，存储器系统70000可以实现在存储卡或智能卡中。存储器系统70000可以包括存储器装置2200、存储器控制器2100和卡接口7100。
存储器控制器2100可以控制存储器装置2200和卡接口7100之间的数据交换。在一个实施方式中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本公开不限于此。
卡接口7100可以根据主机60000的协议来对主机60000和存储器控制器2100之间的数据交换进行对接。在一个实施方式中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。这里，卡接口7100可以指能够支持主机60000所使用的协议的硬件、安装在硬件中的软件或信号发送方法。
当存储器系统70000连接到诸如PC、平板电脑、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可以在微处理器6100的控制下通过卡接口7100和存储器控制器2100与存储器装置2200进行数据通信。
可以提供一种结构稳定且可靠性提高的半导体装置。
相关申请的交叉引用
本申请要求于2020年8月21日在韩国知识产权局提交的韩国专利申请No.10-2020-0105558的优先权，其全部公开内容通过引用合并于此。

Claims (19)

1.一种制造半导体装置的方法，该方法包括以下步骤：
形成第一材料层和第二材料层交替层叠的层叠体，
形成穿过所述层叠体的沟道结构；
通过去除所述第一材料层形成开口；
在所述开口中形成非晶阻挡层；以及
执行第一热处理工艺以通过所述开口提供氘并用所述氘置换所述沟道结构中的氢。
2.根据权利要求1所述的方法，其中，通过所述第一热处理工艺，所述沟道结构中的Si-H键改变为Si-D键，并且N-H键改变为N-D键。
3.根据权利要求1所述的方法，该方法还包括以下步骤：
在执行所述第一热处理工艺之前，执行第二热处理工艺以用于使所述非晶阻挡层结晶。
4.根据权利要求3所述的方法，其中，在比执行所述第二热处理工艺的温度低的温度下执行所述第一热处理工艺。
5.根据权利要求3所述的方法，其中，
所述第一热处理工艺在600℃至1000℃的温度下执行；并且
所述第二热处理工艺在900℃至1100℃的温度下执行。
6.根据权利要求3所述的方法，其中，
通过所述第二热处理工艺使所述非晶阻挡层部分结晶；并且
通过所述第一热处理工艺使经部分结晶的阻挡层结晶。
7.根据权利要求1所述的方法，其中，所述第一热处理工艺在600℃至1000℃的温度下执行。
8.根据权利要求1所述的方法，其中，所述第一热处理工艺在0.1atm至5atm的压力下执行。
9.根据权利要求1所述的方法，其中，所述第一热处理工艺执行0.01Hr至10Hr。
10.根据权利要求1所述的方法，其中，所述第一热处理工艺提供1slm到10slm的D2气体。
11.根据权利要求1所述的方法，其中，所述第一热处理工艺通过使用D2气体和O2气体的湿式氧化工艺执行。
12.根据权利要求1所述的方法，其中，
所述沟道结构包括沟道层、围绕所述沟道层的隧道绝缘层、围绕所述隧道绝缘层的数据储存层以及围绕所述数据储存层的阻挡层；并且
通过所述第一热处理工艺，在所述沟道层、所述隧道绝缘层、所述数据储存层和所述阻挡层中的至少一个中的氢被氘置换。
13.根据权利要求1所述的方法，该方法还包括以下步骤：
在执行所述第一热处理工艺之后，在所述开口中形成屏障层。
14.根据权利要求13所述的方法，该方法还包括以下步骤：
在所述屏障层中形成导电层。
15.一种半导体装置，该半导体装置包括：
层叠体，所述层叠体包括交替层叠的导电层和绝缘层；
沟道层，所述沟道层穿过所述层叠体，所述沟道层包括氘；以及
数据储存层，所述数据储存层位于所述导电层和所述沟道层之间，所述数据储存层包括浓度高于所述沟道层中的氘浓度的氘。
16.根据权利要求15所述的半导体装置，该半导体装置还包括：
隧道绝缘层，所述隧道绝缘层位于所述沟道层和所述数据储存层之间；以及
阻挡层，所述阻挡层位于所述数据储存层和所述导电层之间，
其中，所述数据储存层中的氘浓度高于所述阻挡层中的氘浓度和所述隧道绝缘层中的氘浓度。
17.根据权利要求16所述的半导体装置，其中，所述隧道绝缘层中的氘浓度高于所述阻挡层中的氘浓度。
18.根据权利要求16所述的半导体装置，其中，所述沟道层中的氘浓度高于所述阻挡层中的氘浓度。
19.根据权利要求15所述的半导体装置，该半导体装置还包括：
阻挡图案，所述阻挡图案位于所述导电层和所述数据储存层之间，
其中，所述阻挡图案中的氘浓度低于所述数据储存层中的氘浓度和所述沟道层中的氘浓度。
CN202110411144.6A 2020-08-21 2021-04-16 半导体装置及其制造方法 Pending CN114078868A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0105558 2020-08-21
KR1020200105558A KR20220023613A (ko) 2020-08-21 2020-08-21 반도체 장치 및 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN114078868A true CN114078868A (zh) 2022-02-22

Family

ID=80269761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110411144.6A Pending CN114078868A (zh) 2020-08-21 2021-04-16 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US11710639B2 (zh)
KR (1) KR20220023613A (zh)
CN (1) CN114078868A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US5972765A (en) * 1997-07-16 1999-10-26 International Business Machines Corporation Use of deuterated materials in semiconductor processing
US6017806A (en) * 1997-07-28 2000-01-25 Texas Instruments Incorporated Method to enhance deuterium anneal/implant to reduce channel-hot carrier degradation
US20040007733A1 (en) * 2002-06-26 2004-01-15 Macronix International Co., Ltd. Floating gate memory cell and forming method
KR20110020533A (ko) 2009-08-24 2011-03-03 삼성전자주식회사 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
US9728551B1 (en) 2016-02-04 2017-08-08 Sandisk Technologies Llc Multi-tier replacement memory stack structure integration scheme

Also Published As

Publication number Publication date
US20220059356A1 (en) 2022-02-24
US20230317461A1 (en) 2023-10-05
US11710639B2 (en) 2023-07-25
KR20220023613A (ko) 2022-03-02
US11955340B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
US9368508B2 (en) Memory device
US20160071877A1 (en) Semiconductor devices including cell on peripheral epi-substrate and methods of manufacturing the same
US20200083251A1 (en) Semiconductor device with high integration
US20220293618A1 (en) Semiconductor device and manufacturing method of semiconductor device
US11393848B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20220406795A1 (en) Three-dimensional memory device with divided drain select gate lines and method for forming the same
CN114078868A (zh) 半导体装置及其制造方法
US20220102372A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN111952311B (zh) 半导体装置的制造方法
CN113948531A (zh) 半导体装置以及该半导体装置的制造方法
US10153160B2 (en) Method of manufacturing semiconductor device
CN114256261A (zh) 半导体装置以及该半导体装置的制造方法
US20220102373A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20240178279A1 (en) Semiconductor device and method of manufacturing the same
US20220189983A1 (en) Semiconductor device and method of manufacturing the same
US20230140566A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20230301091A1 (en) Semiconductor device and manufacturing method of the semiconductor device
US20240090214A1 (en) Semiconductor memory device and method of manufacturing the same
US11849583B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20220302248A1 (en) Semiconductor device
CN114497053A (zh) 三维存储器及其制造方法、存储器系统
CN113261086A (zh) 用于使用衬底中的掩埋停止层制造三维半导体器件的方法
CN118383094A (zh) 三维存储器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination