CN114078809A - 电容结构及其制造方法 - Google Patents
电容结构及其制造方法 Download PDFInfo
- Publication number
- CN114078809A CN114078809A CN202110935451.4A CN202110935451A CN114078809A CN 114078809 A CN114078809 A CN 114078809A CN 202110935451 A CN202110935451 A CN 202110935451A CN 114078809 A CN114078809 A CN 114078809A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- support layer
- insulating
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 161
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims description 45
- 239000011810 insulating material Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000003491 array Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- WIGAYVXYNSVZAV-UHFFFAOYSA-N ac1lavbc Chemical compound [W].[W] WIGAYVXYNSVZAV-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种电容结构包括基板、复数个柱电容以及氧化层。柱电容位于基板的顶表面上并形成电容阵列。氧化层覆盖电容阵列的顶部与侧部以及基板的部分。柱电容沿第一方向延伸,基板的顶表面沿第二方向延伸,其中第一方向垂直于第二方向。氧化层从电容阵列的顶部沿第三方向延伸至基板,并且第一方向与第三方向之间夹一角度。如此,减少局部应力而避免掉非预期的损害。
Description
技术领域
本发明有关于电容结构以及制造电容结构的方法。
背景技术
对于电容阵列,发现由于不对称容器轮廓引起的局部应力(localized stress),容易产生接触短路。对于具有电容阵列形成在内部的半导体结构来说,局部应力会损坏半导体结构与其内部的电容阵列。
因此,需要一种包括电容阵列并且是低应力的电容结构,来改善这样的现象。
发明内容
本发明的一态样有关于电容结构。一种电容结构包括基板、复数个柱电容以及氧化层。复数个柱电容位于基板的顶表面并形成电容阵列。柱电容沿第一方向延伸,基板的顶表面沿第二方向延伸,第一方向垂直于第二方向。氧化层覆盖电容阵列的顶部与侧部。氧化层从电容阵列的顶部沿第三方向延伸至基板,并且第一方向与第三方向之间夹角度。
在一或多个实施方式中,电容结构进一步包括第一支撑层以及第二支撑层。第一支撑层与第二支撑层连接柱电容的侧部并为氧化层覆盖。每一第一支撑层与第二支撑层在第二方向上从电容阵列的侧部凸出。第一支撑层位于第二支撑层与基板的顶表面之间,并且第一支撑层在第二方向上相对第二支撑层具有额外长度,使得第一支撑层的长度大于第二支撑层的长度,并且氧化层沿第三方向延伸。
在一些实施方式中,第二支撑层位于电容阵列的顶部。
在一或多个实施方式中,每一柱电容包括充满导电材料的绝缘管。
在一些实施方式中,柱电容的导电材料是覆盖并连接绝缘管的薄膜。
在一些实施方式中,电容结构进一步包括复数个第三支撑层。第三支撑层连接绝缘管的侧部。薄膜进一步覆盖第三支撑层。
在一或多个实施方式中,复数个晶体管形成在基板内。每一晶体管具有从基板的该顶表面裸露的接点,并且每一柱电容连接晶体管中相应的一个的接点。
在一或多个实施方式中,电容结构进一步包括导电层。导电层位于电容阵列与氧化层之间,并电性连接至柱电容。
在一些实施方式中,电容结构进一步包括第三绝缘材料以及导线。第三绝缘材料覆盖氧化层与电容阵列。导线沿第一方向穿过第三绝缘材料延伸至导电层。
本发明的一态样有关于制造电容结构的方法。一种制造电容结构的方法包括以下流程。提供基板与形成于基板上的容器结构,其中容器结构包括自下而上依次堆叠的第一绝缘材料、第一支撑材料、第二绝缘材料与第二支撑材料,复数个绝缘管形成于容器结构内并沿第一方向延伸,第一方向垂直于基板延伸的第二方向。蚀刻第二支撑材料以形成连接绝缘管的第二支撑层。非等向性蚀刻第二绝缘材料以形成沿第二方向凸出于第二支撑层的第二绝缘层。沿着第二绝缘层蚀刻第一支撑材料以形成第一支撑层,第一支撑层沿第二方向凸出于第二支撑层并连接绝缘管。移除第二绝缘层与第一绝缘材料以暴露基板。在绝缘管中填充导电材料以形成复数个柱电容以形成电容阵列,并且从电容阵列的顶部到基板覆盖氧化层,其中氧化层沿第一支撑层和第二支撑层形成,使得氧化层沿着第三方向延伸,第三方向相对第一方向夹角度。
在一或多个实施方式中,复数个晶体管形成于基板内并具有复数个从基板的顶表面裸露的复数个接点,并且裸露的每一个连接至柱电容中对应的一个。
在一或多个实施方式中,制造电容结构的方法进一步包括以下流程。氧化层形成之前,形成电性连接至电容阵列的导电层,并且氧化层进一步覆盖导电层。
在一些实施方式中,制造电容结构的方法进一步包括以下流程。形成覆盖氧化层的第三绝缘材料。
在一些实施方式中,制造电容结构的方法进一步包括以下流程。通过化学机械平坦化工艺来平坦化第三绝缘材料的顶侧。
在一些实施方式中,制造电容结构的方法进一步包括以下流程。形成从第三绝缘材料的顶侧穿过氧化层延伸至导电层的导线。
综上所述,本发明的电容结构具有覆盖电容阵列的倾斜氧化层,从而通过减少局部应力,避免掉非预期的损害。
以上所述仅用以阐述本发明所欲解决的问题、解决问题的技术手段、及其产生的功效等等,本发明的具体细节将在下文的实施方式及相关附图中详细介绍。
附图说明
以下附图公开了本发明的一个或多个实施方式,并且与说明书中的解释一起用于解释本发明的原理。在可能的情况下,在整个附图中,将使用相同的附图标记来指代实施例中的相同或相似的元件。这些附图包括:
图1根据本发明的一实施方式绘示电容结构的局部剖面视图;
图2根据本发明的一实施方式绘示电容结构的局部剖面视图;
图3根据本发明的一实施方式绘示制造电容结构的方法的流程图;
图4A至图4H分别绘示在图3绘示的方法的不同流程下的剖面视图;以及
图5绘示电容结构连接导线的另一剖面视图。
具体实施方式
下文举实施例配合附图进行详细说明,但所提供的实施例并非用以限制本发明所涵盖的范围,而结构运作的描述非用以限制其执行的顺序,任何由元件重新组合的结构,所产生具有均等功效的装置,皆为本发明所涵盖的范围。另外,附图仅以说明为目的,并未依照原尺寸作图。为便于理解,下述说明中相同元件或相似元件将以相同的符号标示来说明。
另外,在全篇说明书与权利要求书所使用的用词(terms),除有特别注明外,通常具有每个用词使用在此领域中、在此发明的内容中与特殊内容中的平常意义。某些用以描述本发明的用词,将于下或在此说明书的别处讨论,以提供本领域技术人员在有关本发明的描述上额外的引导。
在本文中,“第一”、“第二”等等用语仅是用于区隔具有相同技术术语的元件或操作方法,而非旨在表示顺序或限制本发明。
此外,“包含”、“包括”、“提供”等相似的用语,在本文中都是开放式的限制,意指包含但不限于。
进一步地,在本文中,除非内文中对于冠词有所特别限定,否则“一”与“该”可泛指单一个或多个。将进一步理解的是,本文中所使用的“包含”、“包括”、“具有”及相似词汇,指明其所记载的特征、区域、整数、步骤、操作、元件与/或组件,但不排除其所述或额外的其一个或多个其它特征、区域、整数、步骤、操作、元件、组件,与/或其中的群组。
请参照图1。图1根据本发明的一实施方式绘示电容结构100的局部剖面视图。在本实施方式中,局部剖面视图绘示电容结构100的右半部分,并且电容结构100可以是对称的矩形形状。
电容结构100包含基板110、由多个柱电容(rod capacitors,或称柱状电容器)132平行排列所组成的电容阵列130、连接多个柱电容132的支撑层140与支撑层143以及覆盖电容阵列130的氧化层170。
如图1所示,基板110包括裸露的多个接点120和接点125。接点120和接点125暴露于基板110的顶面。在本实施方式中,裸露的接点120分别连接到形成在基板110内的晶体管,裸露的接点125则是连接到形成在基板110内的其他电路,并且不导电的氮化物膜149覆盖裸露的接点120和接点125。
多个柱电容132是形成于基板110之上,并分别连接至裸露的接点120,其中这些接点120是分别连接至形成于基板110内部的晶体管。在本实施方式中,每一个柱电容132分别是由一个绝缘管135及填充于绝缘管135内的导电材料137所形成。
柱电容132是由氮化钛(Titanium nitride)层150所覆盖,以增加结构强度,并且多晶硅(poly-silicon)层155与钨(tungsten)层160进一步覆盖在氮化钛层150上。氮化钛层150、多晶硅层155与钨层160是位于由柱电容132所形成的电容阵列130与氧化层170之间。绝缘氧化材料173与绝缘氧化材料176是进一步覆盖在氧化层170之上,并且导线190与导线195是穿过绝缘氧化材料173与绝缘氧化材料176分别连接至由柱电容132所形成的电容阵列130。
如图1所绘示,在本实施方式中,第一方向D1是柱电容132从基板110延伸的方向,第二方向D2是基板110的顶表面所延伸的方向,并且第二方向D2垂直于第一方向D1。在本实施方式中,覆盖电容阵列130的顶部130T与侧部130S的氧化层170是沿着第一方向D1延伸,使得对称的电容结构100可以是矩形。
然而,每一个连接柱电容132的支撑层140与支撑层143使氧化层170沿第二方向D2具有凸出的部分。氧化层170凸出的部分造成不对称轮廓,这在氧化材料173与氧化材料176内产生局部应力,而产生的局部应力在氧化材料173和氧化材料176中引起意外损坏,并且意外损坏导致导线195可以彼此电性连接。导线195这样的电性连接,可视为电容结构100的意外短路。
请参照图2。图2根据本发明的一实施方式绘示电容结构200的局部剖面视图。在本实施方式中,图2的局部剖面视图绘示电容结构200的右半部分,并且电容结构200可以是对称的梯形。
相似地,改善的电容结构200包含基板210、平行排列的多个柱电容232以及氧化层270。多个柱电容232是位在基板210的顶表面上并组成电容阵列230。支撑层240、支撑层243与支撑层246连接多个柱电容232在一起,以形成电容阵列230。氧化层270覆盖电容阵列230的顶部230T与侧部230S。柱电容232沿第一方向D1延伸,基板210的顶表面沿第二方向D2延伸,第一方向D1垂直于第二方向D2。氧化层270覆盖由柱电容232形成的电容阵列230以及基板210顶表面的部分。
如图2所示,多个晶体管形成在基板210内。每一个晶体管具有从基板210的顶表面裸露的接点220。每一个柱电容232连接至相应的一个接点220。至于其他的裸露接点225,则是连接至其他位于基板210内部的电路。裸露的接点220与接点225为不导电的氮化物膜249所覆盖。
在电容结构200中,每个柱电容232也由填充有导电材料237的绝缘管235形成。如图2所示,导电材料237是覆盖并连接多个绝缘管235的薄膜。导电材料237覆盖支撑层240、支撑层243与支撑层246。氮化钛层250、多晶硅层255、钨层260是导电层,并依序覆盖由柱电容232形成的电容阵列230。氧化层270更覆盖氮化钛层250、多晶硅层255及钨层260。氧化材料273与氧化材料276覆盖氧化层270及接点225,导线290与导线295分别连接至电容阵列230和接点225。如图2所示,导线295分别穿过绝缘氧化材料173、绝缘氧化材料176与氮化物膜249延伸至接点225。导线290穿过氧化材料273、276与氧化层270连接至钨层260。钨层260是穿过多晶硅层255与氮化钛层250电性连接电容阵列230的导电层。
图1的电容结构100与图2的电容结构200的区别在于,氧化层270从电容阵列230的顶部是沿第三方向D3而非第一方向D1延伸至基板210。如图2所示,第一方向D1与第三方向D3之间形成大于零的角度θ。
支撑层240、支撑层243与支撑层246连接柱电容232的侧面,并且支撑层240、支撑层243与支撑层246从电容阵列230的侧部230S突出。换言之,支撑层240、支撑层243与支撑层246中的每一个,具有从电容阵列230的侧部230S凸出的边缘。在本实施方式中,连接柱电容232以形成电容阵列230的支撑层240、支撑层243与支撑层246在第二方向D2上具有不同的长度。支撑层243与支撑层246均位于支撑层240与基板210的顶面之间。如图2所示,支撑层240位于电容阵列230的顶部230T。支撑层243位于支撑层240下方且沿第二方向D2相对于支撑层240具有额外长度L12。支撑层246位于支撑层243下方且在第二方向D2上相对于支撑层243具有额外长度L23。换言之,如前所述,由于电容结构200为对称梯形,因此在第二方向D2上,支撑层243的长度大于支撑层240的长度,并且支撑层246的长度大于支撑层243的长度。
由于氧化层270沿着支撑层240、支撑层243与支撑层246形成,所以氧化层270可以沿着第三方向D3延伸。夹角度θ大于零,夹角度θ形成于第一方向D1与第三方向D3之间,并且因为支撑层240、支撑层243与支撑层246所产生的凸出部分能够彼此连接以为了覆盖电容阵列230的侧部230S的氧化层270形成平滑的斜面,使用氧化层270能够具有平滑的延伸。氧化层270这样的平滑延伸,减少了局部应力的产生,进而避免了局部应力引起的意外短路。
图3根据本发明的一实施方式绘示制造电容结构的方法300的流程图。方法300包括流程310至流程345。图4A至图4H分别绘示在图3绘示的方法300在不同流程下的剖面视图。
应理解到,图4A至图4H仅仅是局部的剖面视图。在本实施方式中,若从俯视图来看,绝缘管235在俯视图中是排列成具有多个行与列所形成的二维阵列。图4A至图4H只是二维阵列中一行的局部剖面视图。换言之,绝缘管235之间存在间隔。
请参照图3与图4A。在流程310中,提供具有容器结构的基板210。容器结构位于基板210上,并具有形成其内部的多个绝缘管235,绝缘管235是用于形成多个柱电容232。如图4A所示,基板210上的容器结构包括从下到上依序堆叠的绝缘材料247M、支撑材料246M、绝缘材料244M、支撑材料243M、绝缘材料241M与支撑材料240M。支撑材料240M、支撑材料243M与支撑材料246M支撑容器结构的多个绝缘管235。基板210包括氮化物膜249,氮化物膜249用以绝缘裸露的接点220。多个绝缘管235形成于容器结构内并沿垂直于第二方向D2的第一方向D1延伸,其中第一方向D1为基板210的顶表面延伸的方向。
在本实施方式中,支撑材料240M、支撑材料243M与支撑材料246M是氮化物,绝缘材料241M、绝缘材料244M与绝缘材料247M是氧化物。如图4A所示,于容器结构上进一步形成氮化层284、两层氧化层282与氧化层283。下面的硬掩模280与底层281形成于氧化层282上,以用于进行蚀刻。
请参照图3与图4B。在流程315,蚀刻支撑材料240M,以形成连接多个绝缘管235的支撑层240。支撑层240是位在多个绝缘管235的顶部,并且从绝缘管235群的侧部凸出。
在流程315中,通过蚀刻工艺去除硬掩模(hard mask)280与底层(underlayer)281。硬掩模280部分地保护氧化层283和氮化层284。硬掩模280下方的容器结构被大致保留。然而,如图4B所示,在一些实施方式中,仍然可以去除硬掩模280下方氧化层283和氮化层284的一些部分。
请参照图3与图4C。在流程320,非等向性(anisotropically)蚀刻绝缘材料241M,以形成从支撑层240凸出的绝缘层241。氧化层283和大量绝缘材料241m被去除。通过非等向性蚀刻工艺,由绝缘材料241M形成的绝缘层241可以具有从支撑层240的边缘到支撑材料243M的顶部的斜面。
请参照图3与图4D。在流程325中,沿着凸出绝缘层241蚀刻支撑材料243M,以形成在第二方向D2上从支撑层240凸出的支撑层243。支撑层243连接多个绝缘管235。绝缘层241的斜面保护预留的支撑层243。如图4D所示,在一些实施方式中,第一支撑层240的一部分可以被去除。然而,第一支撑层240仍然具有从边缘绝缘管235的侧面凸出的部分。
请参照图3与图4E。类似于流程320,在流程330中,非等向性地蚀刻绝缘材料244M,以形成从支撑层243凸出的绝缘层244。一些绝缘层241可以进一步被去除。所形成的绝缘层244具有从支撑层243的边缘到支撑材料246M的顶部的斜面。
请参照图3与图4F。类似于流程325,在流程335中,沿着凸出绝缘层244蚀刻支撑材料246M,以形成在第二方向D2上从支撑层246进一步凸出的支撑层246。氮化层284被去除,并且部分的绝缘层244也可以被去除。
请参照图3与图4G。在流程340中,移除所有残留的绝缘层241、244与绝缘材料247M,以暴露基板210。如图4G所示,支撑层240与支撑层243之间具有长度差为额外长度L12,支撑层243和246之间具有长度差为额外长度L23。换言之,支撑层243凸出支撑层240,而支撑层246进一步凸出支撑层243。支撑层240、支撑层243与支撑层246呈梯形排列,并且支撑层240、支撑层243与支撑层246的边缘沿第三方向D3布置。第一方向D1与第三方向D3之间夹角度θ。
请参照图3与图4H。在流程345中,在多个绝缘管235中分别填充导电材料237以形成多个柱电容232,并且沿着剩余的支撑层240、支撑层243与支撑层246从多个柱电容232的顶部到基板210覆盖氧化层270。换句话说,多个柱电容232形成电容阵列230,氧化层270覆盖电容阵列230的顶部230T和侧部230S。
在本实施方式中,在填充导电材料237以形成多个柱电容232之后,多个柱电容232形成电容阵列230,并且依序形成氮化钛层250、多晶硅层255、钨层260与氧化层270覆盖电容阵列230。多晶硅层255与氮化钛层250是用来增强结构强度的导电材料。此外,氮化钛层250、多晶硅层255与氧化层270是沿着支撑层240、支撑层243与支撑层246形成的。因此,氧化层270是沿着第三方向D3延伸,第三方向D3相对于柱电容232延伸的第一方向D1夹角度θ。如前所述,氧化层270具有平滑的斜面覆盖电容阵列230的侧部230S,从而可以减少局部应力。
通过流程310至流程345,提供了如图4H中所绘示的电容结构200。在本实施方式中,电容结构200为对称梯形。在第二方向D2上,支撑层243的长度大于支撑层240的长度,支撑层246的长度大于支撑层243的长度。氧化层270从电容阵列230的顶部230T沿着支撑层240、支撑层243与支撑层246(例如沿着第三方向D3)平滑地延伸至基板210。
在图4H中,进一步形成覆盖氧化层270的氧化材料276。氧化材料276是用于绝缘电容阵列230的绝缘材料。由于氧化层270具有平滑的斜面,覆盖氧化层270的氧化材料276的内部的局部应力也减小。
图5绘示电容结构200连接导线290与导线295的另一剖面视图。图5为电容结构200的另一剖面视图,电容结构200进一步连接导线290。此外,图5为图2的局部剖面视图。多个晶体管形成于基板210内,并且基板210的顶表面具有多个外露的接点220。每一个外露的接点220连接电容阵列230中对应的一个柱电容232。
在图5中,氧化材料273进一步形成于氧化材料276上。氧化材料273与氧化材料276均覆盖氧化层270,以绝缘电容阵列230和暴露的接点225。导线290从氧化材料273的顶侧穿过氧化层270与氧化材料276延伸至导电钨层260。导线295从氧化材料273的顶侧穿过氧化材料276和氮化物膜249延伸至暴露的接点225。由于氧化材料276内的局部应力减少,在导线295之间不会出现非预期的短路。
如图5所示,氧化材料273的顶侧被平坦化。在本实施方式中,氧化材料273的顶侧通过化学机械平坦化工艺来平坦化。
综上所述,本发明提供一种电容结构及其制造方法。电容结构包括由多个柱电容形成的电容阵列,氧化层覆盖电容阵列。氧化层可以沿着连接多个柱电容的支撑层形成,其中支撑层呈梯形排列。形成的氧化层可以平滑延伸,从而能够降低总应力。因此,可以避免由应力压力引起的非预期短路。
虽然本发明已以实施方式发明如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视后附的权利要求书所界定者为准。
【符号说明】
100:电容结构
110:基板
120,125:接点
130:电容阵列
130T:顶部
130S:侧部
132:柱电容
135:绝缘管
137:导电材料
140,143:支撑层
149:氮化物膜
150:氮化钛层
155:多晶硅层
160:钨层
170:氧化层
173,176:氧化材料
190,195:导线
200:电容结构
210:基板
220,225:接点
230:电容阵列
230T:顶部
230S:侧部
232:柱电容
235:绝缘管
237:导电材料
240,243,246:支撑层
240M,243M,246M:支撑材料
241,244:绝缘层
241M,244M,247M:绝缘材料
249:氮化物膜
250:氮化钛层
255:多晶硅层
260:钨层
270:氧化层
273,276:氧化材料
280:硬掩模
281:底层
282,283:氧化层
284:氮化层
290,295:导线
300:方法
310~345:流程
D1,D2,D3:方向
L12,L23:额外长度
θ:角度。
Claims (15)
1.一种电容结构,其特征在于,包括:
基板;
复数个柱电容,位于该基板的顶表面并形成电容阵列,其中该些柱电容沿第一方向延伸,该基板的该顶表面沿第二方向延伸,该第一方向垂直于该第二方向;以及
氧化层,覆盖该电容阵列的顶部与侧部,其中该氧化层从该电容阵列的该顶部沿第三方向延伸至该基板,并且该第一方向与该第三方向之间夹一角度。
2.根据权利要求1所述的电容结构,其特征在于,进一步包括:
第一支撑层以及第二支撑层,其中该第一支撑层与该第二支撑层连接该些柱电容的侧部并为该氧化层覆盖,每一该第一支撑层与该第二支撑层在该第二方向上从该电容阵列的该侧部凸出,该第一支撑层位于该第二支撑层与该基板的该顶表面之间,并且该第一支撑层在该第二方向上相对该第二支撑层具有额外长度,使得该第一支撑层的长度大于该第二支撑层的长度,并且该氧化层沿该第三方向延伸。
3.根据权利要求2所述的电容结构,其特征在于,该第二支撑层位于该电容阵列的该顶部。
4.根据权利要求1所述的电容结构,其特征在于,每一该柱电容包括充满导电材料的绝缘管。
5.根据权利要求4所述的电容结构,其特征在于,该些柱电容的该导电材料是覆盖并连接该些绝缘管的薄膜。
6.根据权利要求5所述的电容结构,其特征在于,进一步包括复数个第三支撑层,该些第三支撑层连接该些绝缘管的侧部,其中该些薄膜进一步覆盖该些第三支撑层。
7.根据权利要求1所述的电容结构,其特征在于,复数个晶体管形成在该基板内,每一该晶体管具有从该基板的该顶表面裸露的接点,并且每一该柱电容连接该些晶体管中相应的一个的该接点。
8.根据权利要求1所述的电容结构,其特征在于,进一步包括:
导电层,位于该电容阵列与该氧化层之间,并电性连接至该些柱电容。
9.根据权利要求8所述的电容结构,其特征在于,进一步包括:
第三绝缘材料,覆盖该氧化层与该电容阵列;以及
导线,沿该第一方向穿过该第三绝缘材料延伸至该导电层。
10.一种制造电容结构的方法,其特征在于,包括:
提供基板与形成于该基板上的容器结构,其中该容器结构包括自下而上依次堆叠的第一绝缘材料、第一支撑材料、第二绝缘材料与第二支撑材料,复数个绝缘管形成于该容器结构内并沿第一方向延伸,该第一方向垂直于该基板延伸的第二方向;
蚀刻该第二支撑材料以形成连接该些绝缘管的第二支撑层;
非等向性蚀刻该第二绝缘材料以形成沿该第二方向凸出于该第二支撑层的第二绝缘层;
沿着该第二绝缘层蚀刻该第一支撑材料以形成第一支撑层,该第一支撑层沿该第二方向凸出于该第二支撑层并连接该些绝缘管;
移除该第二绝缘层与该第一绝缘材料以暴露该基板;以及
在该些绝缘管中填充导电材料以形成复数个柱电容以形成电容阵列,并且从该电容阵列的顶部到该基板覆盖氧化层,其中该氧化层沿该第一支撑层和该第二支撑层形成,使得该氧化层沿着第三方向延伸,该第三方向相对该第一方向夹一角度。
11.根据权利要求10所述的方法,其特征在于,复数个晶体管形成于该基板内并具有复数个从该基板的顶表面裸露的复数个接点,并且裸露的每一个该接点连接至该些柱电容中对应的一个。
12.根据权利要求10所述的方法,其特征在于,进一步包括:
在该氧化层形成之前,形成电性连接至该电容阵列的导电层,并且该氧化层进一步覆盖该导电层。
13.根据权利要求12所述的方法,其特征在于,进一步包括:
形成覆盖该氧化层的第三绝缘材料。
14.根据权利要求13所述的方法,其特征在于,进一步包括:
通过化学机械平坦化工艺来平坦化该第三绝缘材料的顶侧。
15.根据权利要求13所述的方法,其特征在于,进一步包括:
形成从该第三绝缘材料的顶侧穿过该氧化层延伸至该导电层的导线。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/995,843 US11404533B2 (en) | 2020-08-18 | 2020-08-18 | Capacitance structure and manufacturing method thereof |
US16/995,843 | 2020-08-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114078809A true CN114078809A (zh) | 2022-02-22 |
Family
ID=80269847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110935451.4A Pending CN114078809A (zh) | 2020-08-18 | 2021-08-16 | 电容结构及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11404533B2 (zh) |
CN (1) | CN114078809A (zh) |
TW (1) | TWI793691B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5898982A (en) * | 1997-05-30 | 1999-05-04 | Luminous Intent, Inc. | Thin film capacitors |
KR100475272B1 (ko) * | 2002-06-29 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체소자 제조방법 |
US8424177B2 (en) * | 2006-10-04 | 2013-04-23 | Stmicroelectronics (Crolles 2) Sas | MIM capacitor with enhanced capacitance |
US10020360B1 (en) * | 2017-01-06 | 2018-07-10 | Micron Technology, Inc. | Integrated memory |
WO2018198330A1 (ja) * | 2017-04-28 | 2018-11-01 | ゼンテルジャパン株式会社 | キャパシタ装置とその製造方法 |
US11489038B2 (en) * | 2017-08-29 | 2022-11-01 | Micron Technology, Inc. | Capacitors having vertical contacts extending through conductive tiers |
-
2020
- 2020-08-18 US US16/995,843 patent/US11404533B2/en active Active
-
2021
- 2021-07-30 TW TW110128206A patent/TWI793691B/zh active
- 2021-08-16 CN CN202110935451.4A patent/CN114078809A/zh active Pending
-
2022
- 2022-06-22 US US17/808,301 patent/US11588011B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11588011B2 (en) | 2023-02-21 |
US20220059648A1 (en) | 2022-02-24 |
TW202209689A (zh) | 2022-03-01 |
US20220320266A1 (en) | 2022-10-06 |
US11404533B2 (en) | 2022-08-02 |
TWI793691B (zh) | 2023-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102359019B1 (ko) | 3차원 메모리 소자를 위한 트렌치 구조 | |
KR101528823B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
US8456909B2 (en) | Nonvolatile memory device and method for fabricating the same | |
US11637120B2 (en) | Vertical semiconductor devices | |
US11139246B2 (en) | Semiconductor device with aligned vias | |
CN113496999A (zh) | 垂直存储器件 | |
CN112563238A (zh) | 半导体装置 | |
CN112002693B (zh) | 存储器及其形成方法、半导体器件 | |
US20230129233A1 (en) | Semiconductor devices | |
CN114078809A (zh) | 电容结构及其制造方法 | |
JP2010118410A (ja) | 半導体装置 | |
KR20030051182A (ko) | 반도체 장치 및 그 제조 방법 | |
US11289492B1 (en) | Semiconductor structure and method of manufacturing thereof | |
JP2018160532A (ja) | 半導体記憶装置及びその製造方法 | |
TWI847515B (zh) | 半導體結構及其形成方法 | |
JPH08335633A (ja) | 半導体装置および半導体装置の製造方法 | |
US20230262964A1 (en) | Memory cell structure, memory array structure, semiconductor structure and manufacturing method thereof | |
JP3204449B2 (ja) | 半導体装置 | |
CN118284049A (zh) | Nand flash存储器件及其制备方法 | |
CN116648053A (zh) | 存储单元结构、存储阵列结构、半导体结构及其制备方法 | |
JP2005191487A (ja) | 半導体装置およびその製造法 | |
JPS63244662A (ja) | 半導体装置 | |
KR20230065203A (ko) | 반도체 장치 | |
JP5674121B2 (ja) | 半導体装置およびその製造方法 | |
US8502328B2 (en) | Micro electronic mechanical system structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |