CN114078706B - 一种硅纳米薄膜柔性底栅晶体管的制备方法 - Google Patents
一种硅纳米薄膜柔性底栅晶体管的制备方法 Download PDFInfo
- Publication number
- CN114078706B CN114078706B CN202010848331.6A CN202010848331A CN114078706B CN 114078706 B CN114078706 B CN 114078706B CN 202010848331 A CN202010848331 A CN 202010848331A CN 114078706 B CN114078706 B CN 114078706B
- Authority
- CN
- China
- Prior art keywords
- silicon nano
- nano film
- porous silicon
- double
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002120 nanofilm Substances 0.000 title claims abstract description 224
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 221
- 239000010703 silicon Substances 0.000 title claims abstract description 221
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 218
- 238000002360 preparation method Methods 0.000 title claims abstract description 33
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 160
- 239000000463 material Substances 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 238000005468 ion implantation Methods 0.000 claims abstract description 67
- 229920002457 flexible plastic Polymers 0.000 claims abstract description 48
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000010936 titanium Substances 0.000 claims abstract description 42
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 229920003023 plastic Polymers 0.000 claims description 94
- 239000004033 plastic Substances 0.000 claims description 94
- -1 polypropylene Polymers 0.000 claims description 94
- 239000004743 Polypropylene Substances 0.000 claims description 93
- 229920001155 polypropylene Polymers 0.000 claims description 93
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 76
- 229920002120 photoresistant polymer Polymers 0.000 claims description 66
- 239000000243 solution Substances 0.000 claims description 61
- 238000001259 photo etching Methods 0.000 claims description 54
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 49
- 150000002500 ions Chemical class 0.000 claims description 44
- 238000010438 heat treatment Methods 0.000 claims description 39
- 239000011248 coating agent Substances 0.000 claims description 35
- 238000000576 coating method Methods 0.000 claims description 35
- 238000002347 injection Methods 0.000 claims description 33
- 239000007924 injection Substances 0.000 claims description 33
- 238000005406 washing Methods 0.000 claims description 33
- 239000008367 deionised water Substances 0.000 claims description 30
- 229910021641 deionized water Inorganic materials 0.000 claims description 30
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 30
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 26
- 239000002390 adhesive tape Substances 0.000 claims description 26
- 238000004140 cleaning Methods 0.000 claims description 26
- 239000012212 insulator Substances 0.000 claims description 18
- 238000001035 drying Methods 0.000 claims description 15
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 13
- 238000010030 laminating Methods 0.000 claims description 10
- 238000010894 electron beam technology Methods 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 8
- 238000005411 Van der Waals force Methods 0.000 claims description 5
- 239000007864 aqueous solution Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000004880 explosion Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 238000001179 sorption measurement Methods 0.000 claims description 5
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 239000010408 film Substances 0.000 claims description 2
- 238000002791 soaking Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 23
- 229920000139 polyethylene terephthalate Polymers 0.000 description 39
- 239000005020 polyethylene terephthalate Substances 0.000 description 39
- 239000013065 commercial product Substances 0.000 description 13
- 239000000047 product Substances 0.000 description 5
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 2
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种硅纳米薄膜柔性底栅晶体管的制备方法，步骤依次包括PET柔性塑料衬底表面依次沉积ITO底栅电极与BMN栅介质层、采用SOI材料制作由多孔硅纳米薄膜与SOI硅基底构成的双层硅贴合体、N型离子注入掺杂多孔硅纳米薄膜表面制作源极漏极金属钛电极及热释放胶带法从SOI硅基底表面转移N型离子注入掺杂多孔硅纳米薄膜与BMN栅介质层连接；本发明一种硅纳米薄膜柔性底栅晶体管的制备方法具有制备的硅纳米薄膜柔性底栅晶体管性能好、对准精度高、适于大规模生产的特点。
Description
技术领域
本发明涉及一种硅纳米薄膜柔性底栅晶体管的制备方法。
背景技术
硅纳米薄膜柔性底栅晶体管的主要工作原理在于通过在底栅电极上施加偏压，使得N型重掺杂区相邻的本征未掺杂区域靠近栅介质层之处会形成电子反型层作为器件的导电沟道，器件导通后，在源极与漏极之间加上偏压，器件便会开始工作。由于塑料比金属等柔性材质的弹性模量高，因而集成在柔性塑料衬底上的晶体管器件可以实现较好的弯曲，当柔性塑料衬底受外界应力弯曲变形时，器件依旧可以正常工作，此外，柔性塑料衬底可以减少传统硅基衬底晶体管的寄生效应，并可以在不同的弯曲程度下工作。硅纳米薄膜柔性底栅晶体管制备过程中，通常要将N型离子注入掺杂多孔硅纳米薄膜转移至PET柔性塑料衬底上端的栅介质层表面，采用湿法转移至PET柔性塑料衬底上端栅介质层表面的N型离子注入掺杂多孔硅纳米薄膜容易产生褶皱、表面不平与碎裂，从而使得制备的硅纳米薄膜柔性底栅晶体管的电学性能差、稳定性低不能正常工作，目前，N型离子注入掺杂多孔硅纳米薄膜通过湿法转移至PET柔性塑料衬底上端栅介质层表面制备的硅纳米薄膜柔性底栅晶体管栅介质层单位面积电容＜25nF/cm2、开启电压≥5V、栅极漏电流≥10-5A、室温电子迁移率≤6cm2/VS、寿命＜1500min；现有采用湿法转移至PET柔性塑料衬底上端栅介质层表面的N型离子注入掺杂多孔硅纳米薄膜表面还要制作源极、漏极，造成光刻时对准精度低，光刻图形对准率仅20％～30％，单个晶体管对准需要30min以上，平均每个晶体管制备需要40h，成品率仅有20％～30％，难以实现大规模生产。
发明内容
本发明所要解决的技术问题是提供制备的硅纳米薄膜柔性底栅晶体管性能好、对准精度高的一种硅纳米薄膜柔性底栅晶体管的制备方法。
本发明一种硅纳米薄膜柔性底栅晶体管的制备方法的技术方案是这样实现的：
一种硅纳米薄膜柔性底栅晶体管的制备方法，依次包括如下步骤：
A、PET柔性塑料衬底表面依次沉积ITO底栅电极与BMN栅介质层
(1)、将长度2cm、宽度2cm、厚度175μm的PET柔性塑料衬底放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗5～10min；
(2)、将步骤A(1)清洗后的PET柔性塑料衬底取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗5～10min；
(3)、将步骤A(2)清洗后PET柔性塑料衬底取出,去离子水冲洗后采用气枪吹干，将上述PET柔性塑料衬底放入洁净250ml聚丙烯塑料烧杯中备用；
(4)、采用真空磁控溅射镀膜设备，室温真空条件下，在步骤A(3)PET柔性塑料衬底表面沉积200nm厚ITO底栅电极；
(5)、采用真空磁控溅射镀膜设备，室温真空条件下，在步骤A(4)ITO底栅电极表面中间位置沉积长度1cm、宽度1cm、厚度30nm的BMN栅介质层；
B、采用SOI材料制作由多孔硅纳米薄膜与SOI硅基底构成的双层硅贴合体
(1)、将长度1cm、宽度1cm、硅纳米薄膜(3)厚度190～210nm、SiO2绝缘体层厚度430～470nm、硅基底厚度660～690μm的SOI材料放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗5～10min；
(2)、将步骤B(1)清洗后的SOI材料取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗5～10min；
(3)、将步骤B(2)清洗后的SOI材料取出,去离子水冲洗后采用气枪吹干，将上述SOI材料放入洁净250ml聚丙烯塑料烧杯中备用；
(4)、将步骤B(3)SOI材料硅纳米薄膜表面涂上1813正型光刻胶，依次设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述1813正型光刻胶甩均匀；
(5)、采用加热板将步骤B(4)制作的SOI材料硅纳米薄膜在115℃前烘加热90s；
(6)、将步骤B(5)制作的SOI材料硅纳米薄膜表面使用光刻机以及按照光刻所需图形制作的掩膜版进行横向间距与纵向间距均为40μm均匀分布排列的横向222个、纵向222个5×5μm正方形孔图形对准光刻，显影后在SOI材料硅纳米薄膜表面形成横向间距与纵向间距均为40μm均匀分布排列的横向222个、纵向222个5×5μm正方形孔图形；
(7)、采用反应离子刻蚀的方式，在真空环境中刻蚀5～10min，将步骤B(6)制作的SOI材料硅纳米薄膜表面5×5μm正方形孔图形内的硅去除形成多孔硅纳米薄膜；
(8)、将步骤B(7)制作的多孔硅纳米薄膜SOI材料首先放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中清洗5～10min，去除多孔硅纳米薄膜表面剩余的1813正型光刻胶；然后将丙酮溶液清洗后的多孔硅纳米薄膜SOI材料取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中清洗5～10min；最后将异丙醇溶液清洗后的多孔硅纳米薄膜SOI材料取出再经去离子水冲洗后，放入洁净250ml聚丙烯塑料烧杯中备用；
(9)、将步骤B(8)制作的多孔硅纳米薄膜SOI材料放入盛有去离子水与氢氟酸体积比为3:1的50ml氢氟酸水溶液的250ml聚丙烯塑料烧杯中，多孔硅纳米薄膜SOI材料中的SiO2绝缘体层2h后被腐蚀去除，去除SiO2绝缘体层后的多孔硅纳米薄膜与SOI硅基底依靠范德华力吸引形成双层硅贴合体；上述双层硅贴合体取出再经去离子水冲洗后，放入洁净250ml聚丙烯塑料烧杯中备用；
C、N型离子注入掺杂多孔硅纳米薄膜表面制作源极漏极金属钛电极
(1)、在步骤B(9)制作的双层硅贴合体多孔硅纳米薄膜表面涂上1813正型光刻胶，设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述1813正型光刻胶甩均匀；
(2)、采用加热板将步骤C(1)制作的双层硅贴合体多孔硅纳米薄膜在115℃前烘加热90s；
(3)、使用光刻机以及按照光刻所需图形制作的掩膜版，将步骤C(2)制作双层硅贴合体多孔硅纳米薄膜表面进行光刻形成N型重掺杂区图形，显影后采用离子注入设备进行N型离子注入，注入能量40Kev、剂量4×1015cm-2产生N型重掺杂区，后于温度750℃快速热退火10s，未掺杂区包括中间位置的未掺杂区与两侧位置的未掺杂区，中间位置的未掺杂区长度10～50μm与宽度50～500μm、两侧位置的未掺杂区长度10～50μm与宽度50～500μm，N型重掺杂区位于上述中间位置的未掺杂区与两侧位置的未掺杂区之间，其长度10～50μm与宽度50～500μm；
(4)、将步骤C(3)制作的N型离子注入掺杂多孔硅纳米薄膜双层硅贴合体放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中2min，除去双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜表面的1813正型光刻胶；取出上述丙酮溶液清洗后的N型离子注入掺杂多孔硅纳米薄膜双层硅贴合体去离子水冲洗后采用气枪吹干，放入洁净250ml聚丙烯塑料烧杯中备用；
(5)、在步骤C(4)制作双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜表面涂上5214负型光刻胶，设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述5214负型光刻胶甩均匀；
(6)、采用加热板将步骤C(5)制作双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜在115℃前烘加热90s；
(7)、使用光刻机以及按照光刻所需图案制作的掩膜版，在步骤C(6)制作的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜两侧位置的未掺杂区与其相邻的N型重掺杂区上方，进行覆盖在N型重掺杂区与两侧位置的未掺杂区长度10～50μm与宽度50～500μm的光刻形成源极图案漏极图案，上述源极图案漏极图案在N型重掺杂区内的覆盖长度均为5～25μm；
(8)、采用加热板将步骤C(7)制作的表面刻有源极图案漏极图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜在115℃后烘加热90s；
(9)、将步骤C(8)制作的表面刻有源极图案漏极图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜在光刻机上裸爆70s；
(10)、步骤C(9)制作的表面刻有源极图案漏极图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜显影后，源极、漏极分别位于两侧位置的未掺杂区与N型重掺杂区上方分别采用真空电子束镀膜设备蒸镀电极金属钛高度0.5～20nm，然后放入盛有200ml丙酮溶液的250ml聚丙烯塑料烧杯中浸泡15min，洗掉5214负型光刻胶和多余金属钛，形成长度10～50μm、宽度50～500μm、高度0.5～20nm的源极漏极金属钛电极；
D、热释放胶带法从SOI硅基底表面转移N型离子注入掺杂多孔硅纳米薄膜与BMN栅介质层连接
(1)、面积为2cm×2cm的热释放胶带分别粘贴于步骤C(10)制作的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜上表面蒸镀的源极漏极金属钛电极上表面；
(2)、采用手工人力揭取热释放胶带的方法，将上表面蒸镀源极漏极金属钛电极的N型离子注入掺杂多孔硅纳米薄膜整体从SOI硅基底表面分离，后将其转移到ITO底栅电极表面沉积的BMN栅介质层表面，N型离子注入掺杂多孔硅纳米薄膜下表面与BMN栅介质层依靠BMN栅介质层与ITO底栅电极之间的静电力吸附作用方式连接；
(3)、加热板升温至120℃后保持该温度对热释放胶带持续加热60s后热释放胶带粘性消失，使得N型离子注入掺杂多孔硅纳米薄膜上表面蒸镀的源极漏极金属钛电极上表面与热释放胶带分离，完成硅纳米薄膜柔性底栅薄膜晶体管制备。
本发明一种硅纳米薄膜柔性底栅晶体管的制备方法具有制备的硅纳米薄膜柔性底栅晶体管性能好、对准精度高、适于大规模生产的特点。
附图说明
下面结合附图和实施例对本发明做进一步的说明。
图1是硅纳米薄膜柔性底栅晶体管剖面图；
图中：源极1 漏极2 硅纳米薄膜3 BMN栅介质层4 ITO底栅电极5 PET柔性塑料衬底6 未掺杂区7 中间位置的未掺杂区7-1 两侧位置的未掺杂区7-2 N型重掺杂区8
图2是本发明一种硅纳米薄膜柔性底栅晶体管的制备方法工艺流程图。
具体实施方式
实施例1
1、物料与设备来源
(1)、物料来源
PET柔性塑料衬底6：PET指聚对苯二甲酸乙二醇酯，市售品；
ITO底栅电极5：ITO指氧化铟锡，市售品；
BMN栅介质层4：BMN指Nb2O5-Bi2O3-MgO陶瓷材料，市售品；
SOI材料：SOI指绝缘体上硅，市售品；
金属钛：市售品，99.98％纯度；
氢氟酸：市售品，质量百分比浓度30％；
丙酮溶液：市售品，质量百分比浓度99％；
异丙醇溶液：市售品，质量百分比浓度95％；
去离子水：市售品；
1813正型光刻胶：市售品；
5214负型光刻胶：市售品；
热释放胶带：市售品；
250ml聚丙烯塑料烧杯：市售品；
(2)、设备来源
气枪：市售品；
加热板：市售品；
超声波清洗器：市售品，YQ-620C；
匀胶机：市售品，KW-4C；
光刻机：市售品；
掩膜版：市售品；
反应离子刻蚀设备：市售品；
离子注入设备：市售品；
热退火设备：市售品；
真空磁控溅射镀膜设备：市售品，JCPY500；
真空电子束镀膜设备：市售品，VZZS-650。
2、本发明一种硅纳米薄膜柔性底栅晶体管的制备方法
如图1与图2所示，一种硅纳米薄膜柔性底栅晶体管的制备方法，依次包括如下步骤：
(A)、PET柔性塑料衬底6表面依次沉积ITO底栅电极5与BMN栅介质层4
①、将长度2cm、宽度2cm、厚度175μm的PET柔性塑料衬底6放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗5min；
②、将步骤(A)①清洗后的PET柔性塑料衬底6取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗5min；
③、将步骤(A)②清洗后PET柔性塑料衬底6取出,去离子水冲洗后采用气枪吹干，将上述PET柔性塑料衬底6放入洁净250ml聚丙烯塑料烧杯中备用；
④、采用真空磁控溅射镀膜设备，室温真空条件下，在步骤(A)③PET柔性塑料衬底6表面沉积200nm厚ITO底栅电极5；
⑤、采用真空磁控溅射镀膜设备，室温真空条件下，在步骤(A)④ITO底栅电极5表面中间位置沉积长度1cm、宽度1cm、厚度30nm的BMN栅介质层4；
(B)、采用SOI材料制作由多孔硅纳米薄膜3与SOI硅基底构成的双层硅贴合体
①、将长度1cm、宽度1cm、硅纳米薄膜(3)厚度190nm、SiO2绝缘体层厚度430nm、硅基底厚度660μm的SOI材料放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗5min；
②、将步骤(B)①清洗后的SOI材料取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗5min；
③、将步骤(B)②清洗后的SOI材料取出,去离子水冲洗后采用气枪吹干，将上述SOI材料放入洁净250ml聚丙烯塑料烧杯中备用；
④、将步骤(B)③SOI材料硅纳米薄膜3表面涂上1813正型光刻胶，依次设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述1813正型光刻胶甩均匀；
⑤、采用加热板将步骤(B)④制作的SOI材料硅纳米薄膜3在115℃前烘加热90s；
⑥、将步骤(B)⑤制作的SOI材料硅纳米薄膜3表面使用光刻机以及按照光刻所需图形制作的掩膜版进行横向间距与纵向间距均为40μm均匀分布排列的横向222个、纵向222个5×5μm正方形孔图形对准光刻，显影后在SOI材料硅纳米薄膜3表面形成横向间距与纵向间距均为40μm均匀分布排列的横向222个、纵向222个5×5μm正方形孔图形；
⑦、采用反应离子刻蚀的方式，在真空环境中刻蚀5min，将步骤(B)⑥制作的SOI材料硅纳米薄膜3表面5×5μm正方形孔图形内的硅去除形成多孔硅纳米薄膜3；
⑧、将步骤(B)⑦制作的多孔硅纳米薄膜3SOI材料首先放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中清洗5min，去除多孔硅纳米薄膜3表面剩余的1813正型光刻胶；然后将丙酮溶液清洗后的多孔硅纳米薄膜3SOI材料取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中清洗5min；最后将异丙醇溶液清洗后的多孔硅纳米薄膜3SOI材料取出再经去离子水冲洗后，放入洁净250ml聚丙烯塑料烧杯中备用；
⑨、将步骤(B)⑧制作的多孔硅纳米薄膜3SOI材料放入盛有去离子水与氢氟酸体积比为3:1的50ml氢氟酸水溶液的250ml聚丙烯塑料烧杯中，多孔硅纳米薄膜3SOI材料中的SiO2绝缘体层2h后被腐蚀去除，去除SiO2绝缘体层后的多孔硅纳米薄膜3与SOI硅基底依靠范德华力吸引形成双层硅贴合体；上述双层硅贴合体取出再经去离子水冲洗后，放入洁净250ml聚丙烯塑料烧杯中备用；
(C)、N型离子注入掺杂多孔硅纳米薄膜3表面制作源极1漏极2金属钛电极
①、在步骤(B)⑨制作的双层硅贴合体多孔硅纳米薄膜3表面涂上1813正型光刻胶，设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述1813正型光刻胶甩均匀；
②、采用加热板将步骤(C)①制作的双层硅贴合体多孔硅纳米薄膜3在115℃前烘加热90s；
③、使用光刻机以及按照光刻所需图形制作的掩膜版，将步骤(C)②制作双层硅贴合体多孔硅纳米薄膜3表面进行光刻形成N型重掺杂区8图形，显影后采用离子注入设备进行N型离子注入，注入能量40Kev、剂量4×1015cm-2产生N型重掺杂区8，后于温度750℃快速热退火10s，未掺杂区7包括中间位置的未掺杂区7-1与两侧位置的未掺杂区7-2，中间位置的未掺杂区7-1长度10μm与宽度50μm、两侧位置的未掺杂区7-2长度10μm与宽度50μm，N型重掺杂区8位于上述中间位置的未掺杂区7-1与两侧位置的未掺杂区7-2之间，其长度10μm与宽度50μm；
④、将步骤(C)③制作的N型离子注入掺杂多孔硅纳米薄膜3双层硅贴合体放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中2min，除去双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3表面的1813正型光刻胶；取出上述丙酮溶液清洗后的N型离子注入掺杂多孔硅纳米薄膜3双层硅贴合体去离子水冲洗后采用气枪吹干，放入洁净250ml聚丙烯塑料烧杯中备用；
⑤、在步骤(C)④制作双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3表面涂上5214负型光刻胶，设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述5214负型光刻胶甩均匀；
⑥、采用加热板将步骤(C)⑤制作双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3在115℃前烘加热90s；
⑦、使用光刻机以及按照光刻所需图案制作的掩膜版，在步骤(C)⑥制作的双层硅贴合体N型离子注入掺杂多孔硅纳米膜薄3两侧位置的未掺杂区7-2与其相邻的N型重掺杂区8上方，进行覆盖在N型重掺杂区8与两侧位置的未掺杂区7-2长度10μm与宽度50μm的光刻形成源极1图案漏极2图案，上述源极1图案漏极2图案在N型重掺杂区8内的覆盖长度均为5μm；
⑧、采用加热板将步骤(C)⑦制作的表面刻有源极1图案漏极2图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3在115℃后烘加热90s；
⑨、将步骤(C)⑧制作的表面刻有源极1图案漏极2图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3在光刻机上裸爆70s；
⑩、步骤(C)⑨制作的表面刻有源极1图案漏极2图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3显影后，源极1、漏极2分别位于两侧位置的未掺杂区7-2与N型重掺杂区8上方分别采用真空电子束镀膜设备蒸镀电极金属钛高度0.5nm，然后放入盛有200ml丙酮溶液的250ml聚丙烯塑料烧杯中浸泡15min，洗掉5214负型光刻胶和多余金属钛，形成长度10μm、宽度50μm、高度0.5nm的源极1漏极2金属钛电极；
(D)、热释放胶带法从SOI硅基底表面转移N型离子注入掺杂多孔硅纳米薄膜3与BMN栅介质层4连接
①、面积为2cm×2cm的热释放胶带分别粘贴于步骤(C)⑩制作的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3上表面蒸镀的源极1漏极2金属钛电极上表面；
②、采用手工人力揭取热释放胶带的方法，将上表面蒸镀源极1漏极2金属钛电极的N型离子注入掺杂多孔硅纳米薄膜3整体从SOI硅基底表面分离，后将其转移到ITO底栅电极5表面沉积的BMN栅介质层4表面，N型离子注入掺杂多孔硅纳米薄膜3下表面与BMN栅介质层4依靠BMN栅介质层4与ITO底栅电极5之间的静电力吸附作用方式连接；
③、加热板升温至120℃后保持该温度对热释放胶带持续加热60s后热释放胶带粘性消失，使得N型离子注入掺杂多孔硅纳米薄膜3上表面蒸镀的源极1漏极2金属钛电极上表面与热释放胶带分离，完成硅纳米薄膜柔性底栅薄膜晶体管制备。
3、本发明一种硅纳米薄膜柔性底栅晶体管的制备方法相关实验数据
本发明一种硅纳米薄膜柔性底栅晶体管的制备方法制备的硅纳米薄膜柔性底栅晶体管性能见表1，本发明一种硅纳米薄膜柔性底栅晶体管对准精度相关参数见表2
表1本发明一种硅纳米薄膜柔性底栅晶体管的制备方法制备的硅纳米薄膜柔性底栅晶体管性能
表2本发明一种硅纳米薄膜柔性底栅晶体管对准精度相关参数
实施例2
1、物料与设备来源
(1)、物料来源
PET柔性塑料衬底6：同实施例1；
ITO底栅电极5：同实施例1；
BMN栅介质层4：同实施例1；
SOI材料：SOI指绝缘体上硅，市售品；
金属钛：同实施例1；
氢氟酸：同实施例1；
丙酮溶液：同实施例1；
异丙醇溶液：同实施例1；
去离子水：同实施例1；
1813正型光刻胶：同实施例1；
5214负型光刻胶：同实施例1；
热释放胶带：同实施例1；
250ml聚丙烯塑料烧杯：同实施例1；
(2)、设备来源
气枪：同实施例1；
加热板：同实施例1；
超声波清洗器：同实施例1；
匀胶机：同实施例1；
光刻机：同实施例1；
掩膜版：同实施例1；
反应离子刻蚀设备：同实施例1；
离子注入设备：同实施例1；
热退火设备：同实施例1；
真空磁控溅射镀膜设备：同实施例1；
真空电子束镀膜设备：同实施例1。
2、本发明一种硅纳米薄膜柔性底栅晶体管的制备方法
如图1与图2所示，一种硅纳米薄膜柔性底栅晶体管的制备方法，依次包括如下步骤：
(A)、PET柔性塑料衬底6表面依次沉积ITO底栅电极5与BMN栅介质层4
①、将长度2cm、宽度2cm、厚度175μm的PET柔性塑料衬底6放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗8min；
②、将步骤(A)①清洗后的PET柔性塑料衬底6取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗8min；
③、将步骤(A)②清洗后PET柔性塑料衬底6取出,去离子水冲洗后采用气枪吹干，将上述PET柔性塑料衬底6放入洁净250ml聚丙烯塑料烧杯中备用；
④、采用真空磁控溅射镀膜设备，室温真空条件下，在步骤(A)③PET柔性塑料衬底6表面沉积200nm厚ITO底栅电极5；
⑤、采用真空磁控溅射镀膜设备，室温真空条件下，在步骤(A)④ITO底栅电极5表面中间位置沉积长度1cm、宽度1cm、厚度30nm的BMN栅介质层4；
(B)、采用SOI材料制作由多孔硅纳米薄膜3与SOI硅基底构成的双层硅贴合体
①、将长度1cm、宽度1cm、硅纳米薄膜(3)厚度200nm、SiO2绝缘体层厚度450nm、硅基底厚度675μm的SOI材料放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗8min；
②、将步骤(B)①清洗后的SOI材料取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗8min；
③、将步骤(B)②清洗后的SOI材料取出,去离子水冲洗后采用气枪吹干，将上述SOI材料放入洁净250ml聚丙烯塑料烧杯中备用；
④、将步骤(B)③SOI材料硅纳米薄膜3表面涂上1813正型光刻胶，依次设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述1813正型光刻胶甩均匀；
⑤、采用加热板将步骤(B)④制作的SOI材料硅纳米薄膜3在115℃前烘加热90s；
⑥、将步骤(B)⑤制作的SOI材料硅纳米薄膜3表面使用光刻机以及按照光刻所需图形制作的掩膜版进行横向间距与纵向间距均为40μm均匀分布排列的横向222个、纵向222个5×5μm正方形孔图形对准光刻，显影后在SOI材料硅纳米薄膜3表面形成横向间距与纵向间距均为40μm均匀分布排列的横向222个、纵向222个5×5μm正方形孔图形；
⑦、采用反应离子刻蚀的方式，在真空环境中刻蚀8min，将步骤(B)⑥制作的SOI材料硅纳米薄膜3表面5×5μm正方形孔图形内的硅去除形成多孔硅纳米薄膜3；
⑧、将步骤(B)⑦制作的多孔硅纳米薄膜3SOI材料首先放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中清洗8min，去除多孔硅纳米薄膜3表面剩余的1813正型光刻胶；然后将丙酮溶液清洗后的多孔硅纳米薄膜3SOI材料取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中清洗8min；最后将异丙醇溶液清洗后的多孔硅纳米薄膜3SOI材料取出再经去离子水冲洗后，放入洁净250ml聚丙烯塑料烧杯中备用；
⑨、将步骤(B)⑧制作的多孔硅纳米薄膜3SOI材料放入盛有去离子水与氢氟酸体积比为3:1的50ml氢氟酸水溶液的250ml聚丙烯塑料烧杯中，多孔硅纳米薄膜3SOI材料中的SiO2绝缘体层2h后被腐蚀去除，去除SiO2绝缘体层后的多孔硅纳米薄膜3与SOI硅基底依靠范德华力吸引形成双层硅贴合体；上述双层硅贴合体取出再经去离子水冲洗后，放入洁净250ml聚丙烯塑料烧杯中备用；
(C)、N型离子注入掺杂多孔硅纳米薄膜3表面制作源极1漏极2金属钛电极
①、在步骤(B)⑨制作的双层硅贴合体多孔硅纳米薄膜3表面涂上1813正型光刻胶，设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述1813正型光刻胶甩均匀；
②、采用加热板将步骤(C)①制作的双层硅贴合体多孔硅纳米薄膜3在115℃前烘加热90s；
③、使用光刻机以及按照光刻所需图形制作的掩膜版，将步骤(C)②制作双层硅贴合体多孔硅纳米薄膜3表面进行光刻形成N型重掺杂区8图形，显影后采用离子注入设备进行N型离子注入，注入能量40Kev、剂量4×1015cm-2产生N型重掺杂区8，后于温度750℃快速热退火10s，未掺杂区7包括中间位置的未掺杂区7-1与两侧位置的未掺杂区7-2，中间位置的未掺杂区7-1长度30μm与宽度300μm、两侧位置的未掺杂区7-2长度20μm与宽度300μm，N型重掺杂区8位于上述中间位置的未掺杂区7-1与两侧位置的未掺杂区7-2之间，其长度20μm与宽度300μm；
④、将步骤(C)③制作的N型离子注入掺杂多孔硅纳米薄膜3双层硅贴合体放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中2min，除去双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3表面的1813正型光刻胶；取出上述丙酮溶液清洗后的N型离子注入掺杂多孔硅纳米薄膜3双层硅贴合体去离子水冲洗后采用气枪吹干，放入洁净250ml聚丙烯塑料烧杯中备用；
⑤、在步骤(C)④制作双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3表面涂上5214负型光刻胶，设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述5214负型光刻胶甩均匀；
⑥、采用加热板将步骤(C)⑤制作双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3在115℃前烘加热90s；
⑦、使用光刻机以及按照光刻所需图案制作的掩膜版，在步骤(C)⑥制作的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3两侧位置的未掺杂区7-2与其相邻的N型重掺杂区8上方，进行覆盖在N型重掺杂区8与两侧位置的未掺杂区7-2长度20μm与宽度300μm的光刻形成源极1图案漏极2图案，上述源极1图案漏极2图案在N型重掺杂区8内的覆盖长度均为10μm；
⑧、采用加热板将步骤(C)⑦制作的表面刻有源极1图案漏极2图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3在115℃后烘加热90s；
⑨、将步骤(C)⑧制作的表面刻有源极1图案漏极2图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3在光刻机上裸爆70s；
⑩、步骤(C)⑨制作的表面刻有源极1图案漏极2图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3显影后，源极1、漏极2分别位于两侧位置的未掺杂区7-2与N型重掺杂区8上方分别采用真空电子束镀膜设备蒸镀电极金属钛高度10nm，然后放入盛有200ml丙酮溶液的250ml聚丙烯塑料烧杯中浸泡15min，洗掉5214负型光刻胶和多余金属钛，形成长度20μm、宽度300μm、高度10nm的源极1漏极2金属钛电极；
(D)、热释放胶带法从SOI硅基底表面转移N型离子注入掺杂多孔硅纳米薄膜3与BMN栅介质层4连接
①、面积为2cm×2cm的热释放胶带分别粘贴于步骤(C)⑩制作的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3上表面蒸镀的源极1漏极2金属钛电极上表面；
②、采用手工人力揭取热释放胶带的方法，将上表面蒸镀源极1漏极2金属钛电极的N型离子注入掺杂多孔硅纳米薄膜3整体从SOI硅基底表面分离，后将其转移到ITO底栅电极5表面沉积的BMN栅介质层4表面，N型离子注入掺杂多孔硅纳米薄膜3下表面与BMN栅介质层4依靠BMN栅介质层4与ITO底栅电极5之间的静电力吸附作用方式连接；
③、加热板升温至120℃后保持该温度对热释放胶带持续加热60s后热释放胶带粘性消失，使得N型离子注入掺杂多孔硅纳米薄膜3上表面蒸镀的源极1漏极2金属钛电极上表面与热释放胶带分离，完成硅纳米薄膜柔性底栅薄膜晶体管制备。
3、本发明一种硅纳米薄膜柔性底栅晶体管的制备方法相关实验数据
本发明一种硅纳米薄膜柔性底栅晶体管的制备方法制备的硅纳米薄膜柔性底栅晶体管性能见表3，本发明一种硅纳米薄膜柔性底栅晶体管对准精度相关参数见表4
表3本发明一种硅纳米薄膜柔性底栅晶体管的制备方法制备的硅纳米薄膜柔性底栅晶体管性能
表4本发明一种硅纳米薄膜柔性底栅晶体管对准精度相关参数
实施例3
1、物料与设备来源
(1)、物料来源
PET柔性塑料衬底6：同实施例1；
ITO底栅电极5：同实施例1；
BMN栅介质层4：同实施例1；
SOI材料：SOI指绝缘体上硅，市售品；
金属钛：同实施例1；
氢氟酸：同实施例1；
丙酮溶液：同实施例1；
异丙醇溶液：同实施例1；
去离子水：同实施例1；
1813正型光刻胶：同实施例1；
5214负型光刻胶：同实施例1；
热释放胶带：同实施例1；
250ml聚丙烯塑料烧杯：同实施例1；
(2)、设备来源
气枪：同实施例1；
加热板：同实施例1；
超声波清洗器：同实施例1；
匀胶机：同实施例1；
光刻机：同实施例1；
掩膜版：同实施例1；
反应离子刻蚀设备：同实施例1；
离子注入设备：同实施例1；
热退火设备：同实施例1；
真空磁控溅射镀膜设备：同实施例1；
真空电子束镀膜设备：同实施例1。
2、本发明一种硅纳米薄膜柔性底栅晶体管的制备方法
如图1与图2所示，一种硅纳米薄膜柔性底栅晶体管的制备方法，依次包括如下步骤：
(A)、PET柔性塑料衬底6表面依次沉积ITO底栅电极5与BMN栅介质层4
①、将长度2cm、宽度2cm、厚度175μm的PET柔性塑料衬底6放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗10min；
②、将步骤(A)①清洗后的PET柔性塑料衬底6取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗10min；
③、将步骤(A)②清洗后PET柔性塑料衬底6取出,去离子水冲洗后采用气枪吹干，将上述PET柔性塑料衬底6放入洁净250ml聚丙烯塑料烧杯中备用；
④、采用真空磁控溅射镀膜设备，室温真空条件下，在步骤(A)③PET柔性塑料衬底6表面沉积200nm厚ITO底栅电极5；
⑤、采用真空磁控溅射镀膜设备，室温真空条件下，在步骤(A)④ITO底栅电极5表面中间位置沉积长度1cm、宽度1cm、厚度30nm的BMN栅介质层4；
(B)、采用SOI材料制作由多孔硅纳米薄膜3与SOI硅基底构成的双层硅贴合体
①、将长度1cm、宽度1cm、硅纳米薄膜(3)厚度210nm、SiO2绝缘体层厚度470nm、硅基底厚度690μm的SOI材料放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗10min；
②、将步骤(B)①清洗后的SOI材料取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗10min；
③、将步骤(B)②清洗后的SOI材料取出,去离子水冲洗后采用气枪吹干，将上述SOI材料放入洁净250ml聚丙烯塑料烧杯中备用；
④、将步骤(B)③SOI材料硅纳米薄膜3表面涂上1813正型光刻胶，依次设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述1813正型光刻胶甩均匀；
⑤、采用加热板将步骤(B)④制作的SOI材料硅纳米薄膜3在115℃前烘加热90s；
⑥、将步骤(B)⑤制作的SOI材料硅纳米薄膜3表面使用光刻机以及按照光刻所需图形制作的掩膜版进行横向间距与纵向间距均为40μm均匀分布排列的横向222个、纵向222个5×5μm正方形孔图形对准光刻，显影后在SOI材料硅纳米薄膜3表面形成横向间距与纵向间距均为40μm均匀分布排列的横向222个、纵向222个5×5μm正方形孔图形；
⑦、采用反应离子刻蚀的方式，在真空环境中刻蚀10min，将步骤(B)⑥制作的SOI材料硅纳米薄膜3表面5×5μm正方形孔图形内的硅去除形成多孔硅纳米薄膜3；
⑧、将步骤(B)⑦制作的多孔硅纳米薄膜3SOI材料首先放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中，清洗10min，去除多孔硅纳米薄膜3表面剩余的1813正型光刻胶；然后将丙酮溶液清洗后的多孔硅纳米薄膜3SOI材料取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中，清洗10min；最后将异丙醇溶液清洗后的多孔硅纳米薄膜3SOI材料取出再经去离子水冲洗后，放入洁净250ml聚丙烯塑料烧杯中备用；
⑨、将步骤(B)⑧制作的多孔硅纳米薄膜3SOI材料放入盛有去离子水与氢氟酸体积比为3:1的50ml氢氟酸水溶液的250ml聚丙烯塑料烧杯中，多孔硅纳米薄膜3SOI材料中的SiO2绝缘体层2h后被腐蚀去除，去除SiO2绝缘体层后的多孔硅纳米薄膜3与SOI硅基底依靠范德华力吸引形成双层硅贴合体；上述双层硅贴合体取出再经去离子水冲洗后，放入洁净250ml聚丙烯塑料烧杯中备用；
(C)、N型离子注入掺杂多孔硅纳米薄膜3表面制作源极1漏极2金属钛电极
①、在步骤(B)⑨制作的双层硅贴合体多孔硅纳米薄膜3表面涂上1813正型光刻胶，设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述1813正型光刻胶甩均匀；
②、采用加热板将步骤(C)①制作的双层硅贴合体多孔硅纳米薄膜3在115℃前烘加热90s；
③、使用光刻机以及按照光刻所需图形制作的掩膜版，将步骤(C)②制作双层硅贴合体多孔硅纳米薄膜3表面进行光刻形成N型重掺杂区8图形，显影后采用离子注入设备进行N型离子注入，注入能量40Kev、剂量4×1015cm-2产生N型重掺杂区8，后于温度750℃快速热退火10s，未掺杂区7包括中间位置的未掺杂区7-1与两侧位置的未掺杂区7-2，中间位置的未掺杂区7-1长度50μm与宽度500μm、两侧位置的未掺杂区7-2长度50μm与宽度500μm，N型重掺杂区8位于上述中间位置的未掺杂区7-1与两侧位置的未掺杂区7-2之间，其长度50μm与宽度500μm；
④、将步骤(C)③制作的N型离子注入掺杂多孔硅纳米薄膜3双层硅贴合体放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中2min，除去双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3表面的1813正型光刻胶；取出上述丙酮溶液清洗后的N型离子注入掺杂多孔硅纳米薄膜3双层硅贴合体去离子水冲洗后采用气枪吹干，放入洁净250ml聚丙烯塑料烧杯中备用；
⑤、在步骤(C)④制作双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3表面涂上5214负型光刻胶，设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述5214负型光刻胶甩均匀；
⑥、采用加热板将步骤(C)⑤制作双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3在115℃前烘加热90s；
⑦、使用光刻机以及按照光刻所需图案制作的掩膜版，在步骤(C)⑥制作的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3两侧位置的未掺杂区7-2与其相邻的N型重掺杂区8上方，进行覆盖在N型重掺杂区8与两侧位置的未掺杂区7-2长度50μm与宽度500μm的光刻形成源极1图案漏极2图案，上述源极1图案漏极2图案在N型重掺杂区8内的覆盖长度均为25μm；
⑧、采用加热板将步骤(C)⑦制作的表面刻有源极1图案漏极2图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3在115℃后烘加热90s；
⑨、将步骤(C)⑧制作的表面刻有源极1图案漏极2图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3在光刻机上裸爆70s；
⑩、步骤(C)⑨制作的表面刻有源极1图案漏极2图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3显影后，源极1、漏极2分别位于两侧位置的未掺杂区7-2与N型重掺杂区8上方分别采用真空电子束镀膜设备蒸镀电极金属钛高度20nm，然后放入盛有200ml丙酮溶液的250ml聚丙烯塑料烧杯中浸泡15min，洗掉5214负型光刻胶和多余金属钛，形成长度50μm、宽度500μm、高度20nm的源极1漏极2金属钛电极；
(D)、热释放胶带法从SOI硅基底表面转移N型离子注入掺杂多孔硅纳米薄膜3与BMN栅介质层4连接
①、面积为2cm×2cm的热释放胶带分别粘贴于步骤(C)⑩制作的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜3上表面蒸镀的源极1漏极2金属钛电极上表面；
②、采用手工人力揭取热释放胶带的方法，将上表面蒸镀源极1漏极2金属钛电极的N型离子注入掺杂多孔硅纳米薄膜3整体从SOI硅基底表面分离，后将其转移到ITO底栅电极5表面沉积的BMN栅介质层4表面，N型离子注入掺杂多孔硅纳米薄膜3下表面与BMN栅介质层4依靠BMN栅介质层4与ITO底栅电极5之间的静电力吸附作用方式连接；
③、加热板升温至120℃后保持该温度对热释放胶带持续加热60s后热释放胶带粘性消失，使得N型离子注入掺杂多孔硅纳米薄膜3上表面蒸镀的源极1漏极2金属钛电极上表面与热释放胶带分离，完成硅纳米薄膜柔性底栅薄膜晶体管制备。
3、本发明一种硅纳米薄膜柔性底栅晶体管的制备方法相关实验数据
本发明一种硅纳米薄膜柔性底栅晶体管的制备方法制备的硅纳米薄膜柔性底栅晶体管性能见表5，本发明一种硅纳米薄膜柔性底栅晶体管对准精度相关参数见表6
表5本发明一种硅纳米薄膜柔性底栅晶体管的制备方法制备的硅纳米薄膜柔性底栅晶体管性能
表6本发明一种硅纳米薄膜柔性底栅晶体管对准精度相关参数
实施例说明，本发明采用热释放胶带转移法将上表面蒸镀源极1漏极2金属钛电极的N型离子注入多孔硅纳米薄膜3从SOI硅基底表面转移到PET柔性塑料衬底表面依次沉积ITO底栅电极5与BMN栅介质层4的BMN栅介质层4表面，使得转移的N型离子注入多孔硅纳米薄膜3表面不易产生褶皱、表面不平与碎裂，因而制备的硅纳米薄膜柔性底栅晶体管性能无论是电学性能还是稳定性较现有技术都有了显著提高，采用本发明一种硅纳米薄膜柔性底栅晶体管的制备方法制备的硅纳米薄膜柔性底栅晶体管栅介质层单位面积电容30～100nF/cm2、开启电压3.0～4.0V、栅极漏电流10-11～10-9A、室温电子迁移率100cm2/VS、寿命6000～10000min；本发明一种硅纳米薄膜柔性底栅晶体管的制备方法在N型离子注入掺杂多孔硅纳米薄膜转移前，便在N型离子注入掺杂多孔硅纳米薄膜表面制作源极1漏极2金属钛电极，大幅提高了对准精度，本发明一种硅纳米薄膜柔性底栅晶体管的制备方法光刻图形对准率95％、对准一个晶体管所需时间10min、制备周期8～10h、成品率90％。总之，本发明一种硅纳米薄膜柔性底栅晶体管的制备方法具有制备的硅纳米薄膜柔性底栅晶体管特性好、对准精度高、适于大规模生产的特点。
Claims (1)
1.一种硅纳米薄膜柔性底栅晶体管的制备方法，依次包括如下步骤：
(A)、PET柔性塑料衬底(6)表面依次沉积ITO底栅电极(5)与BMN栅介质层(4)
①、将长度2cm、宽度2cm、厚度175μm的PET柔性塑料衬底(6)放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗5～10min；
②、将步骤(A)①清洗后的PET柔性塑料衬底(6)取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗5～10min；
③、将步骤(A)②清洗后PET柔性塑料衬底(6)取出,去离子水冲洗后采用气枪吹干，将上述PET柔性塑料衬底(6)放入洁净250ml聚丙烯塑料烧杯中备用；
④、采用真空磁控溅射镀膜设备，室温真空条件下，在步骤(A)③PET柔性塑料衬底(6)表面沉积200nm厚ITO底栅电极(5)；
⑤、采用真空磁控溅射镀膜设备，室温真空条件下，在步骤(A)④ITO底栅电极(5)表面中间位置沉积长度1cm、宽度1cm、厚度30nm的BMN栅介质层(4)；
(B)、采用SOI材料制作由多孔硅纳米薄膜(3)与SOI硅基底构成的双层硅贴合体
①、将长度1cm、宽度1cm、硅纳米薄膜(3)厚度190～210nm、SiO2绝缘体层厚度430～470nm、硅基底厚度660～690μm的SOI材料放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗5～10min；
②、将步骤(B)①清洗后的SOI材料取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中，将上述聚丙烯塑料烧杯放入超声波清洗器中清洗5～10min；
③、将步骤(B)②清洗后的SOI材料取出，去离子水冲洗后采用气枪吹干，将上述SOI材料放入洁净250ml聚丙烯塑料烧杯中备用；
④、将步骤(B)③SOI材料硅纳米薄膜(3)表面涂上1813正型光刻胶，依次设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述1813正型光刻胶甩均匀；
⑤、采用加热板将步骤(B)④制作SOI材料硅纳米薄膜(3)在115℃前烘加热90s；
⑥、将步骤(B)⑤制作SOI材料硅纳米薄膜(3)表面使用光刻机以及按照光刻所需图形制作的掩膜版进行横向间距与纵向间距均为40μm均匀分布排列的横向222个、纵向222个5×5μm正方形孔图形对准光刻，显影后在SOI材料硅纳米薄膜(3)表面形成横向间距与纵向间距均为40μm均匀分布排列的横向222个、纵向222个5×5μm正方形孔图形；
⑦、采用反应离子刻蚀的方式，在真空环境中刻蚀5～10min，将步骤(B)⑥制作SOI材料硅纳米薄膜(3)表面5×5μm正方形孔图形内的硅去除形成多孔硅纳米薄膜(3)；
⑧、将步骤(B)⑦制作的多孔硅纳米薄膜(3)SOI材料首先放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中清洗5～10min，去除多孔硅纳米薄膜(3)表面剩余的1813正型光刻胶；然后将丙酮溶液清洗后的多孔硅纳米薄膜(3)SOI材料取出放入盛有50ml异丙醇溶液的250ml聚丙烯塑料烧杯中清洗5～10min；最后将异丙醇溶液清洗后的多孔硅纳米薄膜(3)SOI材料取出再经去离子水冲洗后，放入洁净250ml聚丙烯塑料烧杯中备用；
⑨、将步骤(B)⑧制作的多孔硅纳米薄膜(3)SOI材料放入盛有去离子水与氢氟酸体积比为3:1的50ml氢氟酸水溶液的250ml聚丙烯塑料烧杯中，多孔硅纳米薄膜(3)SOI材料中的SiO2绝缘体层2h后被腐蚀去除，去除SiO2绝缘体层后的多孔硅纳米薄膜(3)与SOI硅基底依靠范德华力吸引形成双层硅贴合体，上述双层硅贴合体取出再经去离子水冲洗后，放入洁净250ml聚丙烯塑料烧杯中备用；
(C)、N型离子注入掺杂多孔硅纳米薄膜(3)表面制作源极(1)漏极(2)金属钛电极
①、在步骤(B)⑨制作的双层硅贴合体多孔硅纳米薄膜(3)表面涂上1813正型光刻胶，设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述1813正型光刻胶甩均匀；
②、采用加热板将步骤(C)①制作的双层硅贴合体多孔硅纳米薄膜(3)在115℃前烘加热90s；
③、使用光刻机以及按照光刻所需图形制作的掩膜版，将步骤(C)②制作双层硅贴合体多孔硅纳米薄膜(3)表面进行光刻形成N型重掺杂区(8)图形，显影后采用离子注入设备进行N型离子注入，注入能量40Kev、剂量4×1015cm-2产生N型重掺杂区(8)，后于温度750℃快速热退火10s，未掺杂区(7)包括中间位置的未掺杂区(7-1)与两侧位置的未掺杂区(7-2)，中间位置的未掺杂区(7-1)长度10～50μm与宽度50～500μm、两侧位置的未掺杂区(7-2)长度10～50μm与宽度50～500μm，N型重掺杂区(8)位于上述中间位置的未掺杂区(7-1)与两侧位置的未掺杂区(7-2)之间，其长度10～50μm与宽度50～500μm；
④、将步骤(C)③制作的N型离子注入掺杂多孔硅纳米薄膜(3)双层硅贴合体放入盛有50ml丙酮溶液的250ml聚丙烯塑料烧杯中2min，除去双层硅贴合体N型离子注入掺杂硅纳米薄膜(3)表面的1813正型光刻胶；取出上述丙酮溶液清洗后的N型离子注入掺杂多孔硅纳米薄膜(3)双层硅贴合体去离子水冲洗后采用气枪吹干，放入洁净250ml聚丙烯塑料烧杯中备用；
⑤、在步骤(C)④制作双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜(3)表面涂上5214负型光刻胶，设置匀胶机转速500rpm、转动时间10s与转速4000rpm、转动时间30s使上述5214负型光刻胶甩均匀；
⑥、采用加热板将步骤(C)⑤制作双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜(3)在115℃前烘加热90s；
⑦、使用光刻机以及按照光刻所需图案制作的掩膜版，在步骤(C)⑥制作的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜(3)两侧位置的未掺杂区(7-2)与其相邻的N型重掺杂区(8)上方，进行覆盖在N型重掺杂区(8)与两侧位置的未掺杂区(7-2)长度10～50μm与宽度50～500μm的光刻形成源极(1)图案漏极(2)图案，上述源极(1)图案漏极(2)图案在N型重掺杂区(8)内的覆盖长度均为5～25μm；
⑧、采用加热板将步骤(C)⑦制作的表面刻有源极(1)图案漏极(2)图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜(3)在115℃后烘加热90s；
⑨、将步骤(C)⑧制作的表面刻有源极(1)图案漏极(2)图案的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜(3)在光刻机上裸爆70s；
⑩、步骤(C)⑨制作的表面刻有源极(1)图案漏极(2)图案的双层硅贴合体N型离子注入掺杂多硅纳米薄膜(3)显影后，源极(1)、漏极(2)分别位于两侧位置的未掺杂区(7-2)与N型重掺杂区(8)上方分别采用真空电子束镀膜设备蒸镀电极金属钛高度0.5～20nm，然后放入盛有200ml丙酮溶液的250ml聚丙烯塑料烧杯中浸泡15min，洗掉5214负型光刻胶和多余金属钛，形成长度10～50μm、宽度50～500μm、高度0.5～20nm的源极(1)漏极(2)金属钛电极；
(D)、热释放胶带法从SOI硅基底表面转移N型离子注入掺杂多孔硅纳米薄膜(3)与BMN栅介质层(4)连接
①、面积为2cm×2cm的热释放胶带分别粘贴于步骤(C)⑩制作的双层硅贴合体N型离子注入掺杂多孔硅纳米薄膜(3)上表面蒸镀的源极(1)漏极(2)金属钛电极上表面；
②、采用手工人力揭取热释放胶带的方法，将上表面蒸镀源极(1)漏极(2)金属钛电极的N型离子注入掺杂多孔硅纳米薄膜(3)整体从SOI硅基底表面分离，后将其转移到ITO底栅电极(5)表面沉积的BMN栅介质层(4)表面，N型离子注入掺杂多孔硅纳米薄膜(3)下表面与BMN栅介质层(4)依靠BMN栅介质层(4)与ITO底栅电极(5)之间的静电力吸附作用方式连接；
③、加热板升温至120℃后保持该温度对热释放胶带持续加热60s后热释放胶带粘性消失，使得N型离子注入掺杂多孔硅纳米薄膜(3)上表面蒸镀的源极(1)漏极(2)金属钛电极上表面与热释放胶带分离，完成硅纳米薄膜柔性底栅薄膜晶体管制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010848331.6A CN114078706B (zh) | 2020-08-21 | 2020-08-21 | 一种硅纳米薄膜柔性底栅晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010848331.6A CN114078706B (zh) | 2020-08-21 | 2020-08-21 | 一种硅纳米薄膜柔性底栅晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114078706A CN114078706A (zh) | 2022-02-22 |
| CN114078706B true CN114078706B (zh) | 2023-09-22 |
Family
ID=80282163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010848331.6A Active CN114078706B (zh) | 2020-08-21 | 2020-08-21 | 一种硅纳米薄膜柔性底栅晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114078706B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010091516A (ko) * | 2000-03-16 | 2001-10-23 | 박종섭 | 엠지아이 박막 트랜지스터 에스램셀 제조방법 |
| CN105826360A (zh) * | 2015-01-07 | 2016-08-03 | 北大方正集团有限公司 | 沟槽型半超结功率器件及其制作方法 |
| CN110265548A (zh) * | 2019-06-04 | 2019-09-20 | 华东师范大学 | 一种铟掺杂n型有机薄膜晶体管及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100626372B1 (ko) * | 2004-04-09 | 2006-09-20 | 삼성전자주식회사 | 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
-
2020
- 2020-08-21 CN CN202010848331.6A patent/CN114078706B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010091516A (ko) * | 2000-03-16 | 2001-10-23 | 박종섭 | 엠지아이 박막 트랜지스터 에스램셀 제조방법 |
| CN105826360A (zh) * | 2015-01-07 | 2016-08-03 | 北大方正集团有限公司 | 沟槽型半超结功率器件及其制作方法 |
| CN110265548A (zh) * | 2019-06-04 | 2019-09-20 | 华东师范大学 | 一种铟掺杂n型有机薄膜晶体管及其制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| SOI材料上硅薄膜电池的研究;吴虎才, 许颖, 王文静, 励旭东, 叶小琴, 周宏余;太阳能学报(第02期);论文全文 * |
| 基于新型转移技术的柔性单晶硅薄膜PIN二极管的射频特性与建模研究;秦国轩;秦月辰;袁浩之;王玉信;马振强;;新型工业化(第05期);论文全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114078706A (zh) | 2022-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107611173A (zh) | 氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法 | |
| CN107611172A (zh) | 一种异质介质层柔性底栅晶体管及制备方法 | |
| KR20120106659A (ko) | 플렉서블 장치의 제조 방법 | |
| US20080057631A1 (en) | Thin film transistor, method of fabricating active layer thereof, and liquid crystal display | |
| CN105428243B (zh) | 一种薄膜晶体管及制作方法、阵列基板和显示装置 | |
| CN109698241A (zh) | 高介电常数栅介质层的柔性薄膜晶体管及其制造方法 | |
| CN103762172A (zh) | 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法 | |
| JP5132053B2 (ja) | 有機薄膜トランジスタの製造方法 | |
| CN103258960B (zh) | 一种有机薄膜晶体管的制备方法 | |
| CN109524475B (zh) | 薄膜晶体管、其制备方法及显示装置 | |
| CN105957805B (zh) | 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置 | |
| US8574389B2 (en) | Method of manufacturing thin film device | |
| CN107611171A (zh) | 一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法 | |
| CN108831996A (zh) | 一种三层异质结有机场效应晶体管存储器及制备方法 | |
| CN102646592B (zh) | 薄膜场效应晶体管器件及其制备方法 | |
| CN105702700B (zh) | 一种基于激光刻蚀技术的薄膜晶体管阵列及其制作方法 | |
| CN105185910A (zh) | 利用毛笔制备有机半导体单晶微纳线阵列的方法 | |
| CN114078706B (zh) | 一种硅纳米薄膜柔性底栅晶体管的制备方法 | |
| WO2014183418A1 (zh) | 有机薄膜晶体管及其制备方法 | |
| CN109166913A (zh) | 锗纳米膜柔性金属型顶底双栅薄膜晶体管及其制作方法 | |
| US20200006662A1 (en) | Organic tansistor and manufacturing method thereof, array substrate, display device | |
| CN108346691A (zh) | 锗纳米膜柔性透明型顶底双栅薄膜晶体管及其制备方法 | |
| CN110335943B (zh) | 一种双栅有机薄膜晶体管及其制备方法 | |
| CN110767806B (zh) | 一种有机薄膜晶体管及其制备方法和显示器件 | |
| CN114078974B (zh) | 一种利用高温生长SiO2栅介质层的硅纳米柔性薄膜晶体管制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |