CN114070267A - 数字指纹生成电路、生成方法和电子设备 - Google Patents
数字指纹生成电路、生成方法和电子设备 Download PDFInfo
- Publication number
- CN114070267A CN114070267A CN202010788358.0A CN202010788358A CN114070267A CN 114070267 A CN114070267 A CN 114070267A CN 202010788358 A CN202010788358 A CN 202010788358A CN 114070267 A CN114070267 A CN 114070267A
- Authority
- CN
- China
- Prior art keywords
- signal
- frequency
- digital fingerprint
- input
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000010355 oscillation Effects 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 10
- 230000000704 physical effect Effects 0.000 claims description 3
- 230000000007 visual effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 17
- 230000000630 rising effect Effects 0.000 description 8
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3562—Bistable circuits of the master-slave type
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本公开实施例提供了一种数字指纹生成电路、方法及电子设备。数字指纹生成方法,根据电路器件和输入信号的固有特征生成数字指纹,包括:从外部输入输入信号;根据所述输入信号和反馈信号的频率和相位关系生成频率关系指示信号和相位关系指示信号;根据频率关系指示信号生成频率控制信号;根据频率控制信号和脉冲信号的频率生成中间信号;对中间信号进行分频,生成所述反馈信号,根据所述输入信号和反馈信号的固有抖动生成数字指纹。
Description
技术领域
本公开涉及数字加密领域,具体涉及一种数字指纹生成电路、数字指纹生成方法和电子设备。
背景技术
随着物联网的快速发展,终端设备数量呈指数上升,这些设备无时无刻不在进行着信息采集、处理、通信等操作,对通信的安全性提出了更高的要求。基于物理非克隆函数的数字指纹(PUF),PUF基于器件制造过程中自然发生的物理变化,并且使得区分其他相同的器件成为可能。电路生成一个唯一输出值,该值可以在不同的时间、温度和工作电压条件中保持不变可以作为设备的唯一标识,对信息采集,设备通信进行验证和加密。
发明内容
本公开提出了一种数字指纹生成电路、数字指纹生成方法和电子设备。可以根据电路器件和输入信号的固有特征生成该包含反应该设备的固有特征的比特流作为设备的数字指纹,将此数字指纹作为设备的身份标识。
本公开提供了一种数字指纹生成电路,所述数字指纹生成电路包括:
脉冲生成电路,被配置为生成多个脉冲信号;
数字控制振荡单元,被配置为根据频率控制信号和所述脉冲信号生成中间信号;
分频单元,被配置为对所述中间信号进行分频,生成反馈信号;
鉴频鉴相单元,被配置为根据输入信号和所述反馈信号的相位关系和频率关系生成相位关系指示信号和频率关系指示信号,还被配置为根据输入信号和反馈信号生成数字指纹;
控制单元,被配置为根据所述频率关系指示信号生成所述频率控制信号。
在一些实施例中,所述脉冲生成单元为环路振荡器。所述环路振荡器电路中的与非门物理性质不完全相同。
在一些实施例中,所述数字控制振荡单元包括第一逻辑控制电路,第二逻辑控制电路,第一输入模块以及输出模块;
第一逻辑控制电路和第二逻辑控制电路被配置为根据所述频率控制信号生成选择信号,从K个具有相位间隔的脉冲信号中选择脉冲;
第一输入模块被配置为输入K个具有相位间隔的脉冲信号,并对所述选择脉冲进行合成;
输出模块包括触发电路,触发电路用于生成脉冲,被配置为根据时间信号生成中间信号。
在一些实施例中,所述鉴频鉴相电路包括,
第一输入端,被配置为接收所述输入信号;
第二输入端,被配置为接收所述反馈信号;
第二分频单元,被配置为对所述输入信号进行分频;
寄存器单元,被配置为获取所述第二分频单元的输出信号在所述反馈信号的多个边沿处的多个信号值;
第一逻辑单元,被配置为对所述寄存器单元输出的多个信号值进行逻辑运算,生成相位指示信号;
第二逻辑单元,被配置为对所述第二输出端和所述第三输出端的输出信号进行逻辑运算,生成频率指示信号。
第一输出端,被配置为输出比特流作为数字指纹。
在一些实施例中,所述寄存器单元中与第二分频单元相接的D触发器,其输出端与第一输出端相接以输出比特流作为数字指纹。
本实施例还公开了了一种数字指纹生成方法,其特征在于,包括:
步骤S10:从外部输入输入信号;
步骤S20:根据所述输入信号和反馈信号的频率和相位关系生成频率关系指示信号和相位关系指示信号。
步骤S30:根据频率关系指示信号生成频率控制信号。
步骤S40:根据频率控制信号和脉冲的频率生成中间信号
步骤S50:对中间信号进行分频,生成所述反馈信号
步骤S60:根据所述输入信号和所述反馈信号的固有抖动生成数字指纹。
在一些实施例中,所述输入脉冲信号由外部晶振产生,或者微机电系统 (MEMS),或者由片上环路振荡器(RO)等具有固定物理特征的脉冲发生器产生的脉冲。
在一些实施例中,所述输入脉冲信号的频率范围不在数字控制振荡单元的工作频率内。
在一些实施例中,还可以将作为数字指纹的比特流进行图形化显示,对数字指纹进行图形化或进行傅里叶变换生成可视化数字指纹。
本实施例还公开了一种电子设备,包括上述的数字指纹生成电路。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的数字指纹生成电路的示意性框图;
图2是本公开实施例提供的环路振荡器的示意图;
图3是本公开实施例提供的脉冲生成单元生成的理想脉冲示意图;
图4是本公开实施例的数字振荡单元的工作原理示意图;
图5是本公开实施例提供的数字控制振荡单元的电路图;
图6是本公开实施例提供的鉴频鉴相单元的电路图;
图7是本公开实施例提供的5个数字控制振荡器追踪同一个输入信号所产生数字指纹图形化示意图
图8是本公开实施例提供的5个数字控制振荡器追踪同一个输入信号所产生数字指纹经傅里叶变换的示意图
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
这里用于描述本公开的实施例的术语并非旨在限制和/或限定本公开的范围。例如,除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。应该理解的是,本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。除非上下文另外清楚地指出,否则单数形式“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。
将进一步理解的是,术语“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“耦接”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
图1是本公开实施例提供的数字指纹生成电路的示意性框图。数字指纹生成电路包括,脉冲生成单元10,数字控制振荡单元20,分频单元30,鉴频鉴相单元40和控制单元50。
脉冲生成单元10被配置为生成K个脉冲信号,并将生成的K个脉冲信号输出至数字控制振荡单元20,在本公开实施例中,可选的,脉冲生成单元可以是环路振荡器(RO),生成K个具有相位间隔的脉冲信号。
数字控制振荡单元20被配置为根据频率控制信号F和从脉冲生成单元10 输入的脉冲信号生成输出中间信号fm,中间信号fm作为输出信号输出给下一级电路,同时作为分频单元30的输入信号以进行分频。
分频单元30被配置为对输出信号fm进行分频,用于将所述输出信号进行 1/N分频,N为正整数,根据实际情况进行设置,生成反馈信号fb并发送给鉴频鉴相单元40。
鉴频鉴相单元40被配置为根据输入信号fi和反馈信号fb的频率和相位关系生成和相位关系指示信号和并根据输入信号fi和反馈信号fb中的固有抖动生成数字指纹。信号的固有抖动是指数字信号在一定时期内或者周期性的信号变化相对于理想信号发生的偏移。本实施例中的固有抖动主要是信号脉冲的相位变化,在其他实施例中也可以是频率,振幅等相对与于理想信号的变化。
在本公开实施例中,从外部输入的输入信号fi可以是外部的晶振产生的,或者由微机电系统微机电系统(Micro-Electro-Mechanical System,MEMS)产生,或者是由片上环路振荡器(RO)等具有固定物理特征的脉冲发生器产生的信号。
控制单元50被配置为根据鉴频鉴相单元40输出的频率关系指示信号生成频率控制信号F,并发送给数字控制振荡单元20。
图2是本公开实施例提供的脉冲生成单元为环路振荡器时的示意图;如图2 所示,环路振荡器包括级联的8级与非门单元(P0~P15),每一级包括一对与非门。在理想状态下,这些与非门是完全相同的,会输出若干个理想的具有均匀相位差的K个脉冲。
图3是本公开实施例提供的脉冲生成单元生成的理想脉冲示意图;每相邻两个脉冲之间的相位差Δ可以满足:
Δ=T/k=1/k*f (1)
其中,k为脉冲的数量,T为每个脉冲的周期,f为每个脉冲的频率。因此,该脉冲生成单元也可以称为k-inputs电路。
可选的,脉冲生成单元10能够生成的脉冲数量k可以预先配置于该脉冲生成单元10中,如,可以由用户(如,开发人员)在生产该初始脉冲产生单元10 时设置于该单元中,其中,K为2的整数倍。
在设计时,理论上脉冲生成单元10的与非门需要物理参数完全一致,才能输出如图3中的具有均匀相位差的脉冲,但由于制造时的工艺误差,每个与非门的物理参数如导电率,漏电率等都有差异,这使其输出的脉冲信号偏离于理想的如图4中的均匀相位差脉冲。这种偏离是由于电路中与非门的物理特性不同决定的,每个脉冲生成单元10产生的脉冲均含有这种器件固有物理特性造成的固有特征造成的固有抖动,可以对其生成的脉冲中的固有抖动进行提取,以生成设备的数字指纹。
图4是本公开实施例的数字振荡单元的工作原理示意图;数字控制振荡单元 20基于时间平均频率(Time Average Frequency,TAF)来生成中间信号,可以将两种或多种脉冲合成特定频率的脉冲信号。以两种信号为例,数字振荡控制单元的输入信号有分别为第一周期TA和第二周期TB,对应本实施例中的脉冲生成单元产生的脉冲和控制单元发送的脉冲,输出信号TAF满足:
TTAF=(1-r)TA+rTB (2)
其中,TTAF是输出脉冲,TA和TB是两种周期,r代表TB出现的几率。
数字控制振荡单元20可以通过控制字F控制生成任意频率的脉冲来拟合输入脉冲,如下式:
TTAF=F·Δ=(I+r)·Δ=I·Δ-I·r·Δ+I·r·Δ+r·Δ=(1-r)·I·Δ+r· (I+1)·Δ=(1-r)TA+rTB (3)
其中:F=I+r,I是整数,r是0到1之间的小数,Δ是K个输入相邻脉冲间的相位差。
图5是本公开实施例提供的数字控制振荡单元的电路图;如图5所示,数字控制振荡单元包括第一逻辑控制电路210,第二逻辑控制电路220,第一输入模块230以及输出模块240。
第一逻辑控制电路210和第二逻辑控制电路220被配置为根据所述频率控制信号生成选择信号,从K个脉冲信号中选择脉冲信号;
第一输入模块230被配置为输入K个脉冲信号,并对所述第一逻辑控制电路和第二逻辑控制电路选择的脉冲信号进行合成;
输出模块240包括触发电路,触发电路用于生成脉冲,被配置为根据时间信号生成中间信号。
第一逻辑控制电路210包括第一加法器211、第一寄存器212和第二寄存器 213。第二逻辑控制电路220可以包括第二加法器221、第三寄存器222和第四寄存器223。
第一输入模块230包括第一K→1多路选择器231、第二K→1多路选择器232 和2→1多路复用器233。第一K→1多路选择器231和第二K→1多路选择器232 的分别用于接收脉冲生成单元10输出的K(K为2的整数倍)个相位均匀间隔的脉冲。2→1多路复用器233用于接受K→1多路选择器231,232选择的脉冲信号和第一时钟信号CLK1,进行合成发送给输出模块240。
输出模块240包括触发电路,触发电路用于生成脉冲。触发电路包括D触发器241、第一反相器242和第二反相器243。D触发器241用于接收来自2→1 多路复用器233合成的脉冲信号。第一反相器242接收第一时钟信号CLK1,并输出信号到D触发器241,第二反相器243接收第一时钟信号CLK1并输出第二时钟信号CLK2。
工作中,第一加法器211可以将频率控制信号F和第一寄存器3212存储的最高有效位(most significant bits,例如,5比特)相加,然后在第二时钟信号 CLK2的上升沿时将相加结果保存到第一寄存器212中;或者,第一加法器211 可以将频率控制信号F和第一寄存器212存储的所有信息相加,然后在第二时钟信号CLK2的上升沿时将相加结果保存到第一寄存器212中。在下一个第二时钟信号CLK2的上升沿时,第一寄存器212存储的最高有效位将被存储到第二寄存器213中,并作为第一K→1多路选择器231的选择信号,用于从K个脉冲中选择一个脉冲作为第一K→1多路选择器231的输出信号。
例如,第二加法器221可以将频率控制信号F/2和第一寄存器212存储的最高有效位相加,然后在第二时钟信号CLK2的上升沿时将相加结果保存到第三寄存器222中。在第一时钟信号CLK1的上升沿时,将第三寄存器222存储的信息存储到第四寄存器223中,并作为第二K→1多路选择器232的选择信号,用于从K个脉冲中选择一个脉冲作为第二K→1多路选择器232的输出信号。
2→1多路复用器233可以在第一时钟信号CLK1的上升沿时,合成第一K→1 多路选择器231以及第二K→1多路选择器232的输出信号以作为D触发器241 的输入信号。
理论上K→1多路选择器231和K→1多路选择器232是完全相同的,K个信号无论K→1多路复用器选择哪个信号,通过数字控制振荡单元20的延迟都一致,但实际上,由于生产制造时的工艺误差,每个多路复用器的物理性质都不完全一样,导致信号通过各个路径的延时不一致,这就为之后合成脉冲增加了固有抖动。同时多路复用器本身物理参数这些固有特征不同也是因为工艺的随机误差产生的,每一个数字控制振荡单元20的固有特征不相同,造成的输出信号中的固有抖动也不相同,可以对固有抖动进行提取,生成设备的数字指纹。
在一些实施例中,可以增加输入的脉冲个数或是增加多路选择器的个数,来增大输出信号的固有抖动,更有利于提取设备固有特征来生成数字指纹。
在一些实施例中,分频单元30采用分频器,对中间信号fm进行分频,进行1/N分频,发送给鉴频鉴相单元。
图6是本公开实施例提供的鉴频鉴相单元的电路图;如图6所示,鉴频鉴相单元40采用鉴频鉴相器(Phase Frequency Detector,PFD),鉴频鉴相单元40包括:第一输入端in1、第二输入端in2、第一输出端out1、第二输出端out2、第三输出端out3、第四输出端out4、第五输出端out5,第二分频单元41、寄存器单元42、第一逻辑单元43和第二逻辑单元44。
第一输入端in1被配置为接收频率为fi的输入信号。在本公开实施例中,输入信号fi可以是外部的晶振产生的频率信号,或者由微机电系统微机电系统 (Micro-Electro-Mechanical System,MEMS)产生,或者由片上环路振荡器(RO) 产生的脉冲信号等具有固定物理特征的脉冲发生器产生的信号,产生的输入信号具有反应这些固有特征产生的固有抖动。
第二输入端in2被配置为接收的反馈信号fb。
第二分频单元41被配置为对输入信号进行分频。
寄存器单元42被配置为获取第二分频单元41的输出信号在反馈信号的多个边沿处的多个信号值。例如,获取第二分频单元41在反馈信号的相邻两个上升沿以及该两个上升沿之间的下降沿处的信号值。
例如,寄存器单元42包括:第一D触发器421、第二D触发器422、第三D 触发器423和第四D触发器424,第一D触发器421的输入端和第三D触发器 423的输入端均与第二分频单元41的输出端相连,第二D触发器422的输入端与第一D触发器421的输出端相连,第四D触发器424的输入端与第三D触发器423的输出端相连,第一D触发器421的时钟端、第二D触发器422的时钟端和第四D触发器424的时钟端均与第二输入端in2相连,第三D触发器423 的时钟端通过第一非门45与第二输入端相连。
在本公开提供的实施例中,第一D触发器421的输出端与第一输出端out1 相连,将第一输出端out1输出的数字比特流做为数字指纹
第一逻辑单元43包括:第一异或门431和第二异或门432,第一异或门431 的两个输入端分别与第二D触发器442的输出端和第四D触发器424的输出端相连,第二异或门432的两个输入端分别与第一D触发器421的输出端和第四D 触发器424的输出端相连,第二异或门432的输出端与第二输出端out2相连,第一异或门431的输出端与第三输出端out3相连。第二逻辑单元44包括:第二非门441、第三非门442、第一与门443和第二与门444,第一与门443的两个输入端分别与第二输出端out2和第三输出端out3相连,第二与门444的其中一个输入端通过第二非门441与第三输出端out3相连,第二与门444的另一个输出端通过第三非门442与第二输出端相连。
第一逻辑单元43连接第三输出端out2和第二输出端out3,第一逻辑单元 43被配置为对寄存器单元42输出的多个信号值进行逻辑运算,当输入信号的相位超前于反馈信号的相位时,将相位关系指示信号设置为第一数字信号;当输入信号的相位落后于反馈信号的相位时,将相位指示关系设置为第二信号。第二逻辑单元44连接第四输出端out4和第五输出端out5,第二逻辑单元44被配置为对第二输出端out2和第三输出端out3和的输出信号进行逻辑运算,在输入信号的频率大于反馈信号的频率时,将相位关系指示信号设置为第一数字信号,当输入信号的相位落后于反馈信号的相位时,将频率关系指示信号设置为第二数字信号。
在一些实施例中,第一数字信号用1表示,第二数字信号用0表示
控制单元根据频率关系指示信号生成频率控制信号。
本实施例提供的鉴频鉴相电路,当确定一种输入信号fi,数字指纹生成电路达到稳定,输入信号频率fi与反馈信号频率fb一致。当数字控制振荡单元20追踪输入信号时,固有抖动会体现在鉴频鉴相器输出的信号中,在本公开实施例中,将第一输出端out1输出的数字比特流作为数字指纹。
据此,本公开实施例还提供一种数字指纹生成方法,数字指纹生成方法包括以下步骤S10至步骤S60:
步骤S10:从外部输入输入信号;
步骤S20:根据输入信号和反馈信号的频率和相位关系生成频率关系指示信号和相位关系指示信号。
步骤S30:根据频率关系指示信号生成频率控制信号。
步骤S40:根据频率控制信号和脉冲的频率生成中间信号
步骤S50:对中间信号进行分频,生成反馈信号
步骤S60:根据输入信号和反馈信号的固有抖动生成数字指纹。
在一些实施例中,当输入信号fi的频率不在数字控制振荡单元20的工作频率范围内,这种情况下,控制单元50会不停的改变控制字F试图去追踪输入频率,控制字F在0~2K之间循环跳跃,这时电路中信号的所有固有抖动将被放大,此时鉴频鉴相单元输出的数字指纹更加准确。
图7是本公开实施例提供的5个数字控制振荡器追踪同一个脉冲所产生的数字指纹图形化示意图。如图7所示,采用5个不同数字控制振荡单元的数字指纹生成电路其对同一输入信号生成数字指纹图像化效果示意图,具有独特的图形特征,图中黑色部分代表是数字指纹比特流中的1,图中白色部分代表数字指纹比特流中的0。
图8是本公开实施例提供的5个数字控制振荡器追踪同一个脉冲所产生数字指纹经傅里叶变换的示意图。如图8所示,采用5个不同数字控制振荡单元的数字指纹生成电路其对同一输入信号生成数字指纹进行傅里叶变换得到的特征图像,每个电路都具有独特的数字特征。
结合图8可以看出,同一输入信号,采用不同数字控制振荡单元的数字指纹生成电路生成的数字指纹具有独有的特征。
本公开实施例还提供一种电子设备,该电子设备包括本公开上述实施例中提供的数字指纹生成电路。
可以理解的是,以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式,然而本公开并不局限于此。对于本领域内的普通技术人员而言,在不脱离本公开的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本公开的保护范围。
Claims (10)
1.一种数字指纹生成电路,其特征在于,包括:
脉冲生成单元,被配置为生成多个脉冲信号;
数字控制振荡单元,被配置为根据频率控制信号和所述脉冲信号生成中间信号;
分频单元,被配置为对所述中间信号进行分频,生成反馈信号;
鉴频鉴相单元,被配置为根据输入信号和反馈信号的相位关系和频率关系生成相位关系指示信号和频率关系指示信号,还被配置为根据所述输入信号和所述反馈信号生成数字指纹;
控制单元,被配置为根据所述频率关系指示信号生成所述频率控制信号。
2.根据权利要求1所述的数字指纹生成电路,其特征在于,
所述脉冲生成单元为环路振荡器,所述环路振荡器电路中的与非门物理性质不完全相同。
3.根据权利要求1所述的数字指纹生成电路,其特征在于:
所述数字控制振荡单元包括第一逻辑控制电路,第二逻辑控制电路,第一输入模块以及输出模块;
第一逻辑控制电路和第二逻辑控制电路被配置为根据所述频率控制信号生成选择信号,从K个脉冲信号中选择脉冲信号;
第一输入模块被配置为输入K个脉冲信号,并对所述第一逻辑控制电路和第二逻辑控制电路选择的脉冲信号进行合成;
输出模块包括触发电路,触发电路用于生成脉冲,被配置为根据时间信号生成中间信号。
4.根据权利要求1所述的数字指纹生成电路,其特征在于:
所述鉴频鉴相电路包括,
第一输入端,被配置为接收所述输入信号;
第二输入端,被配置为接收所述反馈信号;
第二分频单元,被配置为对所述输入信号进行分频;
寄存器单元,被配置为获取所述第二分频单元的输出信号在所述反馈信号的多个边沿处的多个信号值;
第一输出端,被配置为输出比特流作为数字指纹。
第一逻辑单元,被配置为对所述寄存器单元输出的多个信号值进行逻辑运算;
第二逻辑单元,被配置为对第二输出端和所述第三输出端的输出信号进行逻辑运算。
5.根据权利要求4所述的数字指纹生成电路,其特征在于:
所述寄存器单元中与第二分频单元相接的D触发器,其输出端与第一输出端相接以输出比特流作为数字指纹。
6.一种数字指纹生成方法,其特征在于,包括:
步骤S10:从外部输入输入信号;
步骤S20:根据所述输入信号和反馈信号的频率和相位关系生成频率关系指示信号和相位关系指示信号。
步骤S30:根据频率关系指示信号生成频率控制信号。
步骤S40:根据频率控制信号和脉冲信号的频率生成中间信号
步骤S50:对中间信号进行分频,生成所述反馈信号
步骤S60:根据所述输入信号和反馈信号的固有抖动生成数字指纹。
7.根据权利要求6所述的数字指纹生成方法,其特征在于,
所述输入信号是由具有固定物理特征的脉冲发生器产生的信号。
8.根据权利要求7所述的数字指纹生成方法,其特征在于,
所述输入信号的频率不在数字控制振荡单元的工作频率范围内。
9.根据权利要求所述的数字指纹生成方法,其特征在于,还包括:
对数字指纹进行傅里叶变换生成可视化数字指纹。
10.一种电子设备,其特征在于,
包括权利要求1至5任一所述的数字指纹生成电路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010788358.0A CN114070267A (zh) | 2020-08-07 | 2020-08-07 | 数字指纹生成电路、生成方法和电子设备 |
US17/330,561 US11777541B2 (en) | 2020-08-07 | 2021-05-26 | Digital fingerprint generation circuit, generation method and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010788358.0A CN114070267A (zh) | 2020-08-07 | 2020-08-07 | 数字指纹生成电路、生成方法和电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114070267A true CN114070267A (zh) | 2022-02-18 |
Family
ID=80115444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010788358.0A Pending CN114070267A (zh) | 2020-08-07 | 2020-08-07 | 数字指纹生成电路、生成方法和电子设备 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11777541B2 (zh) |
CN (1) | CN114070267A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114329646A (zh) * | 2020-09-28 | 2022-04-12 | 京东方科技集团股份有限公司 | 数字指纹生成器及数字指纹生成方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114614987B (zh) * | 2020-12-03 | 2023-07-07 | 北京京东方技术开发有限公司 | 一种集成电路及其数字指纹生成电路、方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3939715B2 (ja) * | 2004-08-20 | 2007-07-04 | 日本テキサス・インスツルメンツ株式会社 | 位相同期ループ回路 |
KR100944497B1 (ko) * | 2007-06-25 | 2010-03-03 | 삼성전자주식회사 | 디지털 주파수 검출기 및 이를 이용한 디지털 pll |
US9673920B2 (en) * | 2012-12-18 | 2017-06-06 | Department 13, LLC | Intrusion detection and radio fingerprint tracking |
WO2015038166A1 (en) * | 2013-09-16 | 2015-03-19 | Entropic Communications, Inc. | Digitally controlled oscillator |
EP3570204B1 (en) * | 2014-03-17 | 2022-09-28 | Agfa Offset Bv | A decorative workpiece |
US10917009B2 (en) * | 2016-08-09 | 2021-02-09 | California Institute Of Technology | Digital multiphase hysteretic point-of-load DC/DC converter |
US10469091B2 (en) * | 2017-09-21 | 2019-11-05 | Qualcomm Incorporated | Variable delay |
US11115005B2 (en) * | 2019-08-28 | 2021-09-07 | Samsung Electronics Co., Ltd | Ring voltage controlled oscillator (VCO) startup helper circuit |
-
2020
- 2020-08-07 CN CN202010788358.0A patent/CN114070267A/zh active Pending
-
2021
- 2021-05-26 US US17/330,561 patent/US11777541B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114329646A (zh) * | 2020-09-28 | 2022-04-12 | 京东方科技集团股份有限公司 | 数字指纹生成器及数字指纹生成方法 |
Also Published As
Publication number | Publication date |
---|---|
US20220045703A1 (en) | 2022-02-10 |
US11777541B2 (en) | 2023-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106708166B (zh) | 信号生成器和信号生成方法 | |
JP4357692B2 (ja) | 非整数周波数分割装置 | |
US6480045B2 (en) | Digital frequency multiplier | |
CN111642139B (zh) | 频率调节器及其频率调节方法、电子设备 | |
CN114070267A (zh) | 数字指纹生成电路、生成方法和电子设备 | |
CN110518906B (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
US6489817B1 (en) | Clock divider using positive and negative edge triggered state machines | |
CN111258548A (zh) | 一种真随机数发生器 | |
EP3147775B1 (en) | Method for generating true random numbers on a multiprocessor system and the same | |
US7151399B2 (en) | System and method for generating multiple clock signals | |
KR100603667B1 (ko) | 다중위상 클록 발생용 시스템 및 방법 | |
CN208999990U (zh) | 真随机数发生器 | |
CN102204095A (zh) | 定时发生器和测试装置以及测试速率的控制方法 | |
Lee et al. | Implementing a phase detection ring oscillator PUF on FPGA | |
CN110518907B (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
KR100254859B1 (ko) | 위상차 검출 및 판별 회로 | |
CN114115807A (zh) | 随机数生成器及随机数生成方法 | |
CN1951014B (zh) | 用于可编程时钟发生器的设备和方法 | |
US20130088268A1 (en) | Multi-Phase Clock Generation System and Clock Calibration Method Thereof | |
CN113498506B (zh) | 随机数生成电路、随机数生成方法和电子设备 | |
CN1954492B (zh) | 在存在抖动时钟源时使时钟发生器同步的方法和装置 | |
CN111642138B (zh) | 锁频环、电子设备和频率生成方法 | |
Torii et al. | Implementation and evaluation of ring oscillator-based true random number generator | |
CN111817712A (zh) | 基于相位的分频器及相关锁相环、芯片、电子装置及时钟产生方法 | |
JP2006115274A (ja) | 2つのpllを用いた微小時間差回路及び時間測定回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |