CN114038434B - 液晶面板上电时序控制电路、方法、液晶面板及显示装置 - Google Patents
液晶面板上电时序控制电路、方法、液晶面板及显示装置 Download PDFInfo
- Publication number
- CN114038434B CN114038434B CN202111322442.4A CN202111322442A CN114038434B CN 114038434 B CN114038434 B CN 114038434B CN 202111322442 A CN202111322442 A CN 202111322442A CN 114038434 B CN114038434 B CN 114038434B
- Authority
- CN
- China
- Prior art keywords
- module
- voltage
- thin film
- film transistor
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
Abstract
本发明公开了一种液晶面板上电时序控制电路、方法、液晶面板及显示装置,电路包括:电源管理模块、电位转移模块、时序控制模块以及数据驱动模块;电源管理模块用于输出第一主电压、第一公共端电压以及控制信号至时序控制模块,并输出薄膜晶体管关闭电压至电位转移模块;时序控制模块用于根据控制信号与第一主电压输出第二主电压至数据驱动模块,并根据控制信号与第一公共端电压输出第二公共端电压至公共端;数据驱动模块用于根据第二主电压输出像素电压至薄膜晶体管;电位转移模块用于根据薄膜晶体管关闭电压输出时钟信号至薄膜晶体管以关闭薄膜晶体管。本发明避免了液晶面板上电瞬间画面异常的问题。
Description
技术领域
本发明涉及液晶显示技术领域,尤其涉及的是一种液晶面板上电时序控制电路、方法、液晶面板及显示装置。
背景技术
液晶面板(Liquid Crystal Display,LCD)充电原理:时钟信号CK随阵列基板行驱动(Gate On Array,GOA)单元输出到面内各级输出(Gout),控制每一行TFT开关管的开关。当Gout1为VGH(开启TFT晶体管的电压)时,第1行所有TFT开关管均打开,此时源输出(Source output)对应的通道如果有输出,而且与液晶面板的公共端电压VCOM具有压差,那么对应的Data线向存储电容充电,驱动液晶面板偏转。如果Gout1为VGL(TFT晶体管关闭电压)时,对应的第1行TFT开关管关闭,此时不管源输出(Source output)有没有输出,Data与VCOM之间有没有压差,存储电容均无法充电。但是,如果Gout1没有拉低到TFT晶体管关闭电压VGL,比如Gout1输出的电压仅为0V,那么TFT开关管没有完全关闭,这样如果Data和VCOM有压差,就会造成漏流,如果时间足够长,那么液晶面板显示异常会被人肉眼看到。也就是说,若上电瞬间的各个信号处于不稳定状态,则会在LCD上电瞬间因为上电时序不对导致显示异常。
因此,现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足,本发明的目的在于提供一种液晶面板上电时序控制电路、方法、液晶面板及显示装置,以解决在LCD上电瞬间因为上电时序不对造成漏流所导致显示异常的问题。
本发明的技术方案如下:
一种液晶面板上电时序控制电路,用于与阵列基板行驱动单元连接,通过阵列基板行驱动单元的输出端分别与液晶面板上的每一行级联的薄膜晶体管连接,并输出时钟信号控制与薄膜晶体管连接的液晶电容充电,其包括:电源管理模块、电位转移模块、时序控制模块以及数据驱动模块;其中,所述电源管理模块分别与所述电位转移模块以及所述时序控制模块连接,用于输出第一主电压、第一公共端电压以及控制信号至所述时序控制模块,并输出薄膜晶体管关闭电压至所述电位转移模块;所述时序控制模块分别与所述数据驱动模块以及薄膜晶体管的公共端连接,用于根据所述控制信号与所述第一主电压输出第二主电压至所述数据驱动模块,并根据所述控制信号与所述第一公共端电压输出第二公共端电压至所述公共端;所述数据驱动模块还与薄膜晶体管的输入端连接,用于根据所述第二主电压输出像素电压至薄膜晶体管;所述电位转移模块还与薄膜晶体管连接,用于根据所述薄膜晶体管关闭电压输出时钟信号至薄膜晶体管以关闭薄膜晶体管。
在上述技术方案中,电位转移模块根据电源管理模块输出的薄膜晶体管关闭电压输出拉低至薄膜晶体管关闭电压的时钟信号至薄膜晶体管以关闭薄膜晶体管,其后时序控制模块根据电源管理模块输出的控制信号与第一主电压输出第二主电压至数据驱动模块,数据驱动模块根据第二主电压输出像素电压至薄膜晶体管,同时,时序控制模块根据所述控制信号与所述第一公共端电压输出第二公共端电压至薄膜晶体管的公共端。可见,本发明液晶面板上电时序控制电路中,将拉低至薄膜晶体管关闭电压的时钟信号置于像素电压与第二公共端电压之前,能够确保在像素电压与公共端电压起来之前,时钟信号已经拉低至薄膜晶体管关闭电压,以确保薄膜晶体管紧密关闭,即使像素电压与第二公共端电压之间具有压差,液晶电容均无法充电,使得避免了漏流的问题,从而避免了液晶面板上电瞬间画面异常的问题。
本发明的进一步设置,所述液晶面板上电时序控制电路还包括:伽马模块,所述伽马模块分别与所述电源管理模块以及所述时序控制模块连接,所述伽马模块用于根据所述电源管理模块输出的第三主电压输出公共端电压至所述时序控制模块。
本发明的进一步设置,所述电源管理模块包括:第一主电压输出端、第三主电压输出端、控制信号输出端、薄膜晶体管关闭电压输出端、第一供电端以及第二供电端;其中,
所述时序控制模块分别与所述第一主电压输出端以及所述控制信号输出端连接;
所述电位转移模块的电源端与所述第一供电端连接,所述电位转移模块的输入端与所述薄膜晶体管关闭电压输出端连接;
所述伽马模块的电源端与所述第二供电端连接,所述伽马模块的输入端与所述第三主电压输出端连接。
本发明的进一步设置,所述时序控制模块包括第一开关管与第二开关管;其中,
所述第一开关管的输入端与所述第一主电压输出端连接,所述第一开关管的输出端与所述数据驱动模块的输入端连接;
所述第二开关管的输入端与所述伽马模块的输出端连接,所述第二开关管的输出端与所述薄膜晶体管的公共端连接;
所述第一开关管与所述第二开关管的控制端均与所述控制信号输出端连接,所述第一开关管与所述第二开关管根据所述控制信号输出端输出的控制信号开启或关闭。
本发明的进一步设置,所述第一开关管与所述第二开关管均为MOS管;其中,
所述第一开关管的漏极与所述第一主电压输出端连接,所述第一开关管的源极与所述数据驱动模块的输入端连接;
所述第二开关管的漏极与所述伽马模块的输出端连接,所述第二开关管的源极与所述公共端连接;
所述第一开关管与所述第二开关管的栅极均与所述控制信号输出端连接,所述第一开关管与所述第二开关管通过所述控制信号输出端输出的控制信号开启或关闭。
本发明的进一步设置,所述第一开关管与所述第二开关管均为P型MOS管。
本发明的进一步设置,所述第一开关管与所述第二开关管均为N型MOS管。
基于同样的发明构思,本发明还提供了一种液晶面板上电时序控制方法,采用如上述所述的液晶面板上电时序控制方法,其包括:
电位转移模块根据电源管理模块输出的薄膜晶体管关闭电压输出时钟信号至薄膜晶体管的输入端并控制薄膜晶体管关闭;
时序控制模块根据电源管理模块输出的控制信号与所述第一主电压输出第二主电压至所述数据驱动模块,并根据所述控制信号与所述第一公共端电压输出第二公共端电压至所述薄膜晶体管的公共端;
所述数据驱动模块根据所述第二主电压输出像素电压至薄膜晶体管。
基于同样的发明构思,本发明还提供了一种液晶面板,其包括阵列基板行驱动单元以及如上述所述的液晶面板上电时序控制电路,所述液晶面板上电时序控制电路的电位转移模块与所述阵列基板行驱动单元连接,所述阵列基板行驱动单元用于将所述电位转移模块输出的时钟信号输出至液晶面板上的每一行级联的薄膜晶体管,以控制所述薄膜晶体管的打开与关闭。
基于同样的发明构思,本发明还提供了一种显示装置,其包括如上述所述的液晶面板。
附图说明
为了更清楚的说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1是LCD上电瞬间时序不正确导致漏流的画面异常图。
图2是LCD驱动原理示意图。
图3是LCD上电开机画面异常时序图1。
图4是LCD上电开机画面异常时序图2。
图5是LCD上电开机画面异常时序图3。
图6是LCD上电开机画面异常时序图4。
图7是本发明中液晶面板上电时序控制电路的功能模块架构图。
图8是本发明中液晶面板上电时序控制电路的原理图。
图9是本发明中液晶面板上电时序控制电路的时序图。
图10是本发明中时序控制模块的原理图。
图11是本发明中液晶面板上电时序控制方法的流程示意图。
附图中各标记:100、电源管理模块;200、电位转移模块;300、时序控制模块;400、数据驱动模块;500、伽马模块;600、阵列基板行驱动单元;700、液晶面板。
具体实施方式
本发明提供一种液晶面板上电时序控制电路、方法、液晶面板及显示装置,为使本发明的目的、技术方案及效果更加清楚、明确,以下参照附图并举实例对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
在实施方式和申请专利范围中,除非文中对于冠词有特别限定,否则“一”、“一个”、“所述”和“该”也可包括复数形式。若本发明实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
应该进一步理解的是,本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件,但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解,当我们称元件被“连接”或“耦接”到另一元件时,它可以直接连接或耦接到其他元件,或者也可以存在中间元件。此外,这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语),具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语,应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样被特定定义,否则不会用理想化或过于正式的含义来解释。
另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
经发明人研究发现,LCD上电瞬间常常会因为上电时序不对导致显示异常,如图1所示,TV整机上电瞬间时序异常所导致的开机显示异常。可以看到,该异常主要是由于上电瞬间的各个信号处于不稳定状态,造成上电瞬间产生噪声画面。
如图2所示,液晶面板700的充电原理为:CK信号随阵列基板行驱动单元600(GateOn Array,GOA)单元输出到面内各级Gout(每个Gout对应一行,由于图面限制,图2仅画出2级Gout),控制每一行TFT开关管的开关。当Gout1为薄膜晶体管打开电压VGH时,第1行所有TFT开关均打开,此时COF(或Source output)对应的通道如果有输出,而且与VCOM具有压差,那么对应的Data线向存储电容充电,驱动液晶偏转。如果Gout1为薄膜晶体管关闭电压VGL时,对应的第1行TFT开关管关闭,此时不管COF(或Source output)有没有输出,像素电压Data与公共端电压VCOM有没有压差,存储电容均无法充电。但是,如果Gout1没有拉低到TFT开关管关断的电压,比如Gout1输出的电压仅为0V,那么TFT开关管没有完全关闭,这样如果像素电压Data与公共端电压VCOM有压差,就会造成漏流,如果时间足够长,那么液晶面板显示异常会被人肉眼看到。
图3-图6是4种常见的开机显示异常对应的上电时序图。LCD开机上电过程基本如下:如图3所示的阶段A,此时由于时钟信号CK没有拉低,面板内的TFT开关管处于关不紧状态(液晶面内TFT开关的基极正常要求拉低到VGL才能使得管子关紧,VGL因为面板的工艺差异有所不同,通常VGL=-10V),因为A阶段CK输出0V,不足以将面板内的TFT开关关紧。在面板内TFT开关管未关紧的情况下,此时像素电压Data与公共端电压VCOM有夹压,那么LCD的液晶电容就会充进电荷,如果此时背光也是亮着的,那么就可能有显示异常。这阶段AVDD/VCOM刚进COF,COF处于不稳定工作状态,其输出可能是一些噪声(额外的信号),如果背光常亮而且时间上足够长,就会瞬间刷一个异常的画面。如果COF已经处于稳定工作状态,而且背光常亮,时间够长,则会输出一个稳定的画面。
图3所示的阶段B,时钟信号CK拉到VGL,此时面板内的TFT开关管关闭,而且关紧,即使Data和VCOM有一定的压差,也不会充进液晶电容,不会有显示异常的问题。进入C阶段,CK信号正常输出波形,CK在VGH和VGL之间切换,当CK为VGH时,液晶面板的TFT开关管打开,当CK为VGL时关闭。CK信号VGH到VGL之间切换,GOA则从第1行到最后1行进行逐级扫描,每一行在CK为VGH时打开,当CK为VGL时则关闭,如此循环。
图3-图6这四种情况都是如以上分析,可以分为A、B、C三个阶段看待上电瞬间的驱动。其中,上电瞬间开机异常画面出现在A阶段,图3-图6的时序均会出现开机异常,而且机理是一样的。图3所示的A阶段VCOM比Data先起,造成Data和VCOM有夹压,压差值固定,在TFT开关管没有完全关紧的情况下,会有漏流。图4的A阶段Data比VCOM先上电,Data与VCOM有夹压,且压差值固定,在TFT开关管没有完全关闭的情况下,会有漏流。图5的A阶段上电时序为VCOM->Data->CK_VGL,Data与VCOM有夹压,夹压值不固定。图6的A阶段上电时序为Data->VCOM->CK_VGL,Data与VCOM有夹压,夹压值不固定。在背光常亮,A阶段时间足够长的前提下,以上这几种状况均会有显示异常的问题。
针对上述技术问题,本发明提供了一种液晶面板上电时序控制电路,通过将拉低至薄膜晶体管关闭电压的时钟信号置于像素电压与公共端电压之前,能够确保在像素电压与公共端电压起来之前,时钟信号已经拉低至薄膜晶体管关闭电压,以确保薄膜晶体管紧密关闭,即使像素电压与公共端电压之间具有压差,液晶电容均无法充电,使得避免了漏流的问题,从而避免了液晶面板上电瞬间画面异常的问题。
本发明提供了一种液晶面板上电时序控制电路的较佳实施例。
请参阅图7与图8并结合图2,本发明提供的一种液晶面板上电时序控制电路,用于与阵列基板行驱动单元600连接,通过阵列基板行驱动单元600的输出端分别与液晶面板700上的每一行级联的薄膜晶体管连接,并输出时钟信号控制与薄膜晶体管连接的液晶电容充电,其包括:电源管理模块100、电位转移模块200、时序控制模块300以及数据驱动模块400;其中,所述电源管理模块100分别与所述电位转移模块200以及所述时序控制模块300连接,用于输出第一主电压AVDD_1、第一公共端电压VCOM_1以及控制信号VC至所述时序控制模块300,并输出薄膜晶体管关闭电压VGL_LS至所述电位转移模块200;所述时序控制模块300分别与所述数据驱动模块400以及薄膜晶体管的公共端连接,用于根据所述控制信号VC与所述第一主电压AVDD_1输出第二主电压AVDD至所述数据驱动模块400,并根据所述控制信号与所述第一公共端电压VCOM_1输出第二公共端电压VCOM至所述公共端COM;所述数据驱动模块400还与薄膜晶体管的输入端连接,用于根据所述第二主电压AVDD输出像素电压Data至薄膜晶体管;所述电位转移模块200还与薄膜晶体管连接,用于根据所述薄膜晶体管关闭电压VGL_LS输出时钟信号CK至薄膜晶体管以关闭薄膜晶体管。
具体地,液晶面板700上具有多行级联的薄膜晶体管,每一行级联的薄膜晶体管对应与阵列基板行驱动单元600的输出端连接,其中薄膜晶体管TFT的漏极连接有液晶电容Clc与存储电容Cst,薄膜晶体管TFT的源极连接像素电压Data,每一行上的薄膜晶体管的液晶电容Clc连接公共端COM。液晶面板700上电时序控制电路输出的时钟信号通过阵列基板行驱动单元600的输出端输出至薄膜晶体管的控制端,以控制薄膜晶体管的的打开和关断。当阵列基板行驱动单元600输出的时钟信号CK拉高至薄膜晶体管的打开电压VGH时,与阵列基板行驱动单元600的输出端连接的那一行薄膜晶体管均打开,此时若像素电压Data与公共端电压VCOM之间具有压差,则会向存储电容Cst充电,驱动液晶反转。当阵列基板行驱动单元600输出的时钟信号CK拉低至薄膜晶体管的关断电压VGL时,与阵列基板行驱动单元600的输出端连接的那一行薄膜晶体管均关闭,此时若像素电压Data与公共端电压VCOM之间有无压差,存储电容Cst均无法进行充电。
在上述实施例中,所述电源管理模块100为所述电源管理芯片,所述电位转移模块200为电位转移芯片,所述电位转移模块200根据所述电源管理模块100输出的薄膜晶体管关闭电压VGL_LS输出拉低至薄膜晶体管关闭电压VGL_LS的时钟信号CK至薄膜晶体管以关闭薄膜晶体管,其后所述时序控制模块300根据电源管理模块100输出的控制信号VC与所述第一主电压AVDD_1输出第二主电压AVDD至数据驱动模块400,所述数据驱动模块400根据第二主电压AVDD输出像素电压Data至薄膜晶体管,同时,所述时序控制模块300输出第二公共端电压VCOM至薄膜晶体管的公共端COM。可见,本发明液晶面板700上电时序控制电路中,将拉低至薄膜晶体管关闭电压VGL_LS的时钟信号CK置于像素电压Data与第二公共端电压VCOM之前,能够确保在像素电压Data与第二公共端电压VCOM起来之前,时钟信号CK已经拉低至薄膜晶体管关闭电压VGL_LS,以确保薄膜晶体管紧密关闭,即使像素电压Data与第二公共端电压VCOM之间具有压差,液晶电容均无法充电。
也就是说,上电时,所述电源管理模块100输出控制信号VC的时候时钟信号CK已经拉低至VGL,即CK_VGL产生,而且控制信号VC作为时序控制模块300的输入信号,只有等控制信号VC产生之后,时序控制模块300才开始工作,输入的第二公共端电压VCOM和第二主电压AVDD才分别输出到液晶面板700和数据驱动模块400。等数据驱动模块400接收到AVDD之后,才输出Data信号到液晶面板700内,其与第二公共端电压VCOM的夹压最终产生给液晶电容Clc充电的电压。因此,请参阅图9,本发明的时序图关系为CK_VGL->VCOM/AVDD->Data,其中VCOM和AVDD可以同时,但是不管二者关系如何,整体均能满足CK_VGL->AVDD->Data或者CK_VGL->VCOM->Data,均能满足在像素电压Data与公共端电压VCOM起来之前,时钟信号CK已经拉低至薄膜晶体管关闭电压VGL_LS的要求,使得避免了漏流的问题,从而避免了液晶面板700上电瞬间画面异常的问题。
请参阅图7与图8,在一个实施例的进一步地实施方式中,所述液晶面板上电时序控制电路还包括:伽马模块500,所述伽马模块500分别与所述电源管理模块100以及所述时序控制模块300连接,所述伽马模块500用于根据所述电源管理模块100输出的第三主电压AVDD_GM输出第一公共端电压VCOM_1至所述时序控制模块300。
具体地,所述伽马模块500为伽马芯片,所述伽马模块500能够根据所述电源管理模块100输出的第三主电压AVDD_GM输出第一公共端电压VCOM_1至所述时序控制模块300。
请参阅图8,在一个实施例的进一步地实施方式中,所述电源管理模块100包括:第一主电压输出端、第三主电压输出端、控制信号输出端、薄膜晶体管关闭电压输出端、第一供电端以及第二供电端。其中,所述时序控制模块300分别与所述第一主电压输出端以及所述控制信号输出端连接;所述电位转移模块200的电源端与所述第一供电端连接,所述电位转移模块200的输入端与所述薄膜晶体管关闭电压输出端连接;所述伽马模块500的电源端与所述第二供电端连接,所述伽马模块500的输入端与所述第三主电压输出端连接。
具体地,所述电源管理模块100的第一供电端与第二供电端分别输出供电电压VDD33_GM、供电电压VDD33_LS至所述电位转移模块200的电源端与所述伽马模块500的电源端,以为所述电位转移模块200与所述伽马模块500供电。所述电源管理模块100的控制信号输出端输出控制信号VC至所述时序控制模块300,所述电源管理模块100的第一主电压输出端输出第一主电压AVDD_1至所述时序控制模块300。所述电源管理模块100的第三主电压输出端输出第三主电压AVDD_GM至所述伽马模块500,其后所述伽马模块500根据所述第三主电压输出第一公共端电压VCOM_1至所述时序控制模块300。所述时序控制模块300根据所述控制信号VC来判断是否输出所述第二公共端电压VCOM至薄膜晶体管的公共端COM,以及根据所述控制信号VC判断是否将所述第二主电压AVDD输出至所述数据驱动模块400。其中,所述电源管理模块100的薄膜晶体管关闭电压输出端输出薄膜晶体管关断电压VGL_LS至所述电位转移模块200,以将所述电位转移模块200输出的时钟信号CK拉低至薄膜晶体管关断电压,以保证阵列基板行驱动单元600输出的时钟信号CK能够将薄膜晶体管完全关闭,防止漏流的产生。
在一个实施例的进一步地实施方式中,所述时序控制模块300包括第一开关管M1与第二开关管M2。其中,所述第一开关管M1的输入端与所述第一主电压输出端连接,所述第一开关管M1的输出端与所述数据驱动模块400的输入端连接;所述第二开关管M2的输入端与所述伽马模块500的输出端连接,所述第二开关管M2的输出端与所述薄膜晶体管的公共端COM连接;所述第一开关管M1与所述第二开关管M2的控制端均与所述控制信号输出端连接,所述第一开关管M1与所述第二开关管M2根据所述控制信号输出端输出的控制信号VC开启或关闭。
具体地,所述第一开关管M1的输入端与输出端分别与第一主电压AVDD_1、第二主电压AVDD连接,所述第二开关管M2的输入端与输出端分别与第一公共端电压VCOM_1、第二公共端电压VCOM连接,且所述第一开关管M1与所述第二开关管M2的控制端均与所述电源管理模块100的控制信号输出端连接,所述电源管理模块100能够同步控制所述第一开关管M1与所述第二开关管M2的打开与关闭,从而控制是否输出所述第二主电压AVDD与所述第二公共端电压VCOM。
请参阅图10,在一个实施例的进一步地实施方式中,所述第一开关管M1与所述第二开关管M2均为MOS管。其中,所述第一开关管M1的漏极与所述第一主电压输出端连接,所述第一开关管M1的源极与所述数据驱动模块400的输入端连接;所述第二开关管M2的漏极与所述伽马模块500的输出端连接,所述第二开关管M2的源极与所述公共端COM连接;所述第一开关管M1与所述第二开关管M2的栅极均与所述控制信号输出端连接,所述第一开关管M1与所述第二开关管M2通过所述控制信号输出端输出的控制信号VC开启或关闭。
具体地,所述第一开关管M1的漏极与源极分别连接所述第一主电压AVDD_1、第二主电压AVDD连接,所述第二开关的漏极与源极分别与第一公共端电压VCOM_1、第二公共端电压VCOM,且所述第一开关管M1与所述第二开关管M2的栅极均与所述电源管理模块100的控制信号输出端连接,所述电源管理模块100能够同步控制所述第一开关管M1与所述第二开关管M2的打开与关闭,从而控制是否输出所述第二主电压AVDD与所述第二公共端电压VCOM。
在一些实施例中,所述第一开关管M1与所述第二开关管M2均为P型MOS管,当所述控制信号VC为低电平时,控制所述第一开关管M1与所述第二开关管M2打开。
在一些实施例中,所述第一开关管M1与所述第二开关管M2均为N型MOS管,当所述控制信号VC为高电平时,控制所述第一开关管M1与所述第二开关管M2打开。
在一些实施例中,本发明还提供了一种液晶面板,其包括阵列基板行驱动单元以及如上述所述的液晶面板上电时序控制电路,所述液晶面板上电时序控制电路的电位转移模块与所述阵列基板行驱动单元连接,所述阵列基板行驱动单元用于将所述电位转移模块输出的时钟信号输出至液晶面板上的每一行级联的薄膜晶体管,以控制所述薄膜晶体管的打开与关闭。具体如一种液晶面板上电时序控制电路的实施例所述,在此不再赘述。
请参阅图11,基于同样的发明构思,本发明还提供了一种液晶面板上电时序控制方法,采用如上述所述的液晶面板上电时序控制方法,其包括步骤:
S100、电位转移模块根据电源管理模块输出的薄膜晶体管关闭电压输出时钟信号至薄膜晶体管的输入端并控制薄膜晶体管关闭;具体如一种液晶面板上电时序控制电路的实施例所述,在此不再赘述。
S200、时序控制模块根据电源管理模块输出的控制信号与所述第一主电压输出第二主电压至所述数据驱动模块,并根据所述控制信号所述第一公共端电压输出第二公共端电压至所述薄膜晶体管的公共端;具体如一种液晶面板上电时序控制电路的实施例所述,在此不再赘述。
S300、所述数据驱动模块根据所述第二主电压输出像素电压至薄膜晶体管。具体如一种液晶面板上电时序控制电路的实施例所述,在此不再赘述。
基于同样的发明构思,本发明还提供了一种显示装置,其包括如上述所述的液晶面板。具体如一种液晶面板上电时序控制电路的实施例所述,在此不再赘述。
综上所述,本发明所提供的一种液晶面板上电时序控制电路、方法、液晶面板及显示装置,通过将拉低至薄膜晶体管关闭电压的时钟信号置于像素电压与公共端电压之前,能够确保在像素电压与公共端电压起来之前,时钟信号已经拉低至薄膜晶体管关闭电压,以确保薄膜晶体管紧密关闭,即使像素电压与公共端电压之间具有压差,液晶电容均无法充电,使得避免了漏流的问题,从而避免了液晶面板上电瞬间画面异常的问题。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (8)
1.一种液晶面板上电时序控制电路,用于与阵列基板行驱动单元连接,通过阵列基板行驱动单元的输出端分别与液晶面板上的每一行级联的薄膜晶体管连接,并输出时钟信号控制与薄膜晶体管连接的液晶电容充电,其特征在于,包括:电源管理模块、电位转移模块、时序控制模块以及数据驱动模块;其中,
所述电源管理模块分别与所述电位转移模块以及所述时序控制模块连接,用于输出第一主电压、第一公共端电压以及控制信号至所述时序控制模块,并输出薄膜晶体管关闭电压至所述电位转移模块;
所述时序控制模块分别与所述数据驱动模块以及薄膜晶体管的公共端连接,用于根据所述控制信号与所述第一主电压输出第二主电压至所述数据驱动模块,并根据所述控制信号与所述第一公共端电压输出第二公共端电压至所述公共端;
所述数据驱动模块还与薄膜晶体管的输入端连接,用于根据所述第二主电压输出像素电压至薄膜晶体管;
所述电位转移模块还与薄膜晶体管连接,用于根据所述薄膜晶体管关闭电压输出时钟信号至薄膜晶体管以关闭薄膜晶体管;
还包括:伽马模块,所述伽马模块分别与所述电源管理模块以及所述时序控制模块连接,所述伽马模块用于根据所述电源管理模块输出的第三主电压输出所述第一公共端电压至所述时序控制模块;
所述电源管理模块包括:第一主电压输出端、第三主电压输出端、控制信号输出端、薄膜晶体管关闭电压输出端、第一供电端以及第二供电端;其中,所述时序控制模块分别与所述第一主电压输出端以及所述控制信号输出端连接;
所述时序控制模块包括第一开关管与第二开关管;其中,
所述第一开关管的输入端与所述第一主电压输出端连接,所述第一开关管的输出端与所述数据驱动模块的输入端连接;
所述第二开关管的输入端与所述伽马模块的输出端连接,所述第二开关管的输出端与所述薄膜晶体管的公共端连接;
所述第一开关管与所述第二开关管的控制端均与所述控制信号输出端连接,所述第一开关管与所述第二开关管根据所述控制信号输出端输出的控制信号开启或关闭。
2.根据权利要求1所述的液晶面板上电时序控制电路,其特征在于,
所述电位转移模块的电源端与所述第一供电端连接,所述电位转移模块的输入端与所述薄膜晶体管关闭电压输出端连接;
所述伽马模块的电源端与所述第二供电端连接,所述伽马模块的输入端与所述第三主电压输出端连接。
3.根据权利要求1所述的液晶面板上电时序控制电路,其特征在于,所述第一开关管与所述第二开关管均为MOS管;其中,
所述第一开关管的漏极与所述第一主电压输出端连接,所述第一开关管的源极与所述数据驱动模块的输入端连接;
所述第二开关管的漏极与所述伽马模块的输出端连接,所述第二开关管的源极与所述公共端连接;
所述第一开关管与所述第二开关管的栅极均与所述控制信号输出端连接,所述第一开关管与所述第二开关管通过所述控制信号输出端输出的控制信号开启或关闭。
4.根据权利要求3所述的液晶面板上电时序控制电路,其特征在于,所述第一开关管与所述第二开关管均为P型MOS管。
5.根据权利要求3所述的液晶面板上电时序控制电路,其特征在于,所述第一开关管与所述第二开关管均为N型MOS管。
6.一种液晶面板上电时序控制方法,采用如权利要求1-5任一项所述的液晶面板上电时序控制方法,其特征在于,包括:
电位转移模块根据电源管理模块输出的薄膜晶体管关闭电压输出时钟信号至薄膜晶体管的输入端并控制薄膜晶体管关闭;
时序控制模块根据电源管理模块输出的控制信号与所述第一主电压输出第二主电压至所述数据驱动模块,并根据所述控制信号与所述第一公共端电压输出第二公共端电压至所述薄膜晶体管的公共端;
所述数据驱动模块根据所述第二主电压输出像素电压至薄膜晶体管。
7.一种液晶面板,其特征在于,包括阵列基板行驱动单元以及如权利要求1-5任一项所述的液晶面板上电时序控制电路,所述液晶面板上电时序控制电路的电位转移模块与所述阵列基板行驱动单元连接,所述阵列基板行驱动单元用于将所述电位转移模块输出的时钟信号输出至液晶面板上的每一行级联的薄膜晶体管,以控制所述薄膜晶体管的打开与关闭。
8.一种显示装置,其特征在于,包括如权利要求7所述的液晶面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111322442.4A CN114038434B (zh) | 2021-11-09 | 2021-11-09 | 液晶面板上电时序控制电路、方法、液晶面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111322442.4A CN114038434B (zh) | 2021-11-09 | 2021-11-09 | 液晶面板上电时序控制电路、方法、液晶面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114038434A CN114038434A (zh) | 2022-02-11 |
CN114038434B true CN114038434B (zh) | 2023-03-07 |
Family
ID=80136985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111322442.4A Active CN114038434B (zh) | 2021-11-09 | 2021-11-09 | 液晶面板上电时序控制电路、方法、液晶面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114038434B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1835063A (zh) * | 2005-03-15 | 2006-09-20 | 卡西欧计算机株式会社 | 移位寄存器电路及驱动控制装置 |
EP2144222A1 (en) * | 2008-07-10 | 2010-01-13 | LG Display Co., Ltd. | Light emitting diode display device |
JP2011085680A (ja) * | 2009-10-14 | 2011-04-28 | Epson Imaging Devices Corp | 液晶表示装置、走査線駆動回路および電子機器 |
CN105096903A (zh) * | 2015-09-28 | 2015-11-25 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
CN109410861A (zh) * | 2018-11-23 | 2019-03-01 | 惠科股份有限公司 | 驱动器及显示装置 |
CN110085188A (zh) * | 2019-05-05 | 2019-08-02 | 京东方科技集团股份有限公司 | 显示面板的电平转换装置及其控制方法和显示面板 |
CN111312183A (zh) * | 2019-11-13 | 2020-06-19 | Tcl华星光电技术有限公司 | 显示装置及其驱动方法 |
CN212809738U (zh) * | 2020-08-21 | 2021-03-26 | 昆山龙腾光电股份有限公司 | 时序控制电路及显示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5338850B2 (ja) * | 2011-05-18 | 2013-11-13 | 株式会社デンソー | スイッチング素子の駆動回路 |
CN105469763B (zh) * | 2015-12-28 | 2018-09-11 | 深圳市华星光电技术有限公司 | 栅极驱动单元、栅极驱动电路及显示装置 |
JP6595545B2 (ja) * | 2017-09-01 | 2019-10-23 | シャープ株式会社 | 表示駆動装置および表示装置 |
KR102430061B1 (ko) * | 2017-11-17 | 2022-08-04 | 엘지디스플레이 주식회사 | 시프트 레지스터 및 이를 포함하는 표시 장치 |
-
2021
- 2021-11-09 CN CN202111322442.4A patent/CN114038434B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1835063A (zh) * | 2005-03-15 | 2006-09-20 | 卡西欧计算机株式会社 | 移位寄存器电路及驱动控制装置 |
EP2144222A1 (en) * | 2008-07-10 | 2010-01-13 | LG Display Co., Ltd. | Light emitting diode display device |
JP2011085680A (ja) * | 2009-10-14 | 2011-04-28 | Epson Imaging Devices Corp | 液晶表示装置、走査線駆動回路および電子機器 |
CN105096903A (zh) * | 2015-09-28 | 2015-11-25 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
CN109410861A (zh) * | 2018-11-23 | 2019-03-01 | 惠科股份有限公司 | 驱动器及显示装置 |
CN110085188A (zh) * | 2019-05-05 | 2019-08-02 | 京东方科技集团股份有限公司 | 显示面板的电平转换装置及其控制方法和显示面板 |
CN111312183A (zh) * | 2019-11-13 | 2020-06-19 | Tcl华星光电技术有限公司 | 显示装置及其驱动方法 |
CN212809738U (zh) * | 2020-08-21 | 2021-03-26 | 昆山龙腾光电股份有限公司 | 时序控制电路及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114038434A (zh) | 2022-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10269282B2 (en) | Shift register, gate driving circuit, display panel and driving method | |
US10657921B2 (en) | Shift register unit and driving method thereof, gate driving device and display device | |
CN106504720B (zh) | 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置 | |
US8174478B2 (en) | Gate driving circuit and display apparatus having the same | |
CN108766380B (zh) | Goa电路 | |
US7310402B2 (en) | Gate line drivers for active matrix displays | |
US20210358381A1 (en) | Shift register unit and driving method thereof, gate driving circuit, and display device | |
TWI625718B (zh) | 高穩定性的脈衝寬度可調式移位暫存器 | |
CN101197566A (zh) | 栅极导通电压发生器、栅极截止电压发生器和液晶显示器 | |
US20190340995A1 (en) | Display device | |
US20140071035A1 (en) | Liquid crystal display and shift register device thereof | |
US11062654B2 (en) | Shift register unit, gate driving circuit, display device and driving method | |
US9564098B2 (en) | Display panel, gate driver and control method | |
US11605360B2 (en) | Circuit and method for preventing screen flickering, drive circuit for display panel, and display apparatus | |
CN113920913A (zh) | 显示面板及其驱动方法、显示装置 | |
US20220254291A1 (en) | Display panel and display device | |
CN214226487U (zh) | 残影消除电路及显示装置 | |
CN108962163A (zh) | 显示驱动电路、显示面板及显示装置 | |
CN211181598U (zh) | 栅极驱动电路及显示装置 | |
CN109637478B (zh) | 一种显示装置及驱动方法 | |
CN114038434B (zh) | 液晶面板上电时序控制电路、方法、液晶面板及显示装置 | |
CN109584825B (zh) | 显示驱动组件和显示装置 | |
CN115831031A (zh) | 电平转换电路、显示面板和显示装置 | |
US20210390895A1 (en) | Goa unit and goa circuit thereof, and display device | |
US11328785B2 (en) | Shift register, gate driving circuit and gate driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |