CN114038424B - Goa电路及显示面板 - Google Patents

Goa电路及显示面板 Download PDF

Info

Publication number
CN114038424B
CN114038424B CN202111384970.2A CN202111384970A CN114038424B CN 114038424 B CN114038424 B CN 114038424B CN 202111384970 A CN202111384970 A CN 202111384970A CN 114038424 B CN114038424 B CN 114038424B
Authority
CN
China
Prior art keywords
transistor
thirty
gate
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111384970.2A
Other languages
English (en)
Other versions
CN114038424A (zh
Inventor
薛炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202111384970.2A priority Critical patent/CN114038424B/zh
Publication of CN114038424A publication Critical patent/CN114038424A/zh
Application granted granted Critical
Publication of CN114038424B publication Critical patent/CN114038424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种GOA电路及显示面板，通过第一低频时钟信号和第二低频时钟信号替代多个高频时钟信号用于分别控制写入信号和读取信号，且第一低频时钟信号和第二低频时钟信号在显示面板的有效显示时间内为直流信号，从而大大减少了显示面板的动态功耗，同时，由于利用仅两条低频时钟信号线替代了多条高频时钟信号线，从而减少了时钟信号线的数量，减少了GOA电路的占用面积，有利于显示面板实现窄边框设计。

Description

GOA电路及显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种GOA电路及显示面板。
背景技术
有源矩阵有机发光二极管(Active-matrix organic light-emitting diode，AMOLED)显示装置由于具有对比度高、反应速度快和广视角的优点，已被广泛应用。AMOLED属于电流驱动型器件，其对像素电路的驱动晶体管的电性变异比较敏感，驱动晶体管的阈值电压的漂移会影响其显示效果，因此需要对驱动晶体管进行阈值电压补偿。
图1为现有技术的像素补偿电路的电路图和时序图，其中，第一晶体管T1为驱动晶体管，T1的栅极连接节点A，T1的源极连接电源正电压VDD，T1的漏极连接节点B；第二晶体管T2为数据写入晶体管，T2的栅极接入写入信号WR，T2的源极接入数据信号Data，T2的漏极连接节点A；第三晶体管T3为读取晶体管，T3的栅极接入读取信号RD，T3的源极连接有机发光二极管的阳极，T3的漏极接入感测信号线Sense；存储电容Cst连接在节点A和节点B之间，有机发光二极管的阳极连接节点B，阴极连接电源负电压VSS；存储电容Cbt的一端连接节点A，一端连接节点B。
这样，在每帧的有效显示时间(也称为编程时间，program时间)，通过向像素补偿电路输入写入信号WR和读取信号RD扫描对应的一行像素(此时感测线Sense输入初始化电位)，利用数据信号data使该行像素被点亮，然后在每帧的非有效显示时间(blank时间)，通过向像素补偿电路输入写入信号WR和读取信号RD，用感测线Sense侦测T1的源极电位，最后根据T1的栅源极电位差侦测到T1的阈值电压，进而通过改变数据信号data来对阈值电压进行外部补偿，从而使有机发光二极管的发光电流能保持稳定，不受T1的阈值电压的影响。
而阵列基板栅极驱动(Gate Driveron Array，GOA)技术是将栅极驱动电路集成在显示面板的阵列基板上以实现逐行扫描的驱动方式，从而可以省掉面板的栅极驱动电路部分，具有降低面板的生产成本和实现面板窄边框设计的优点，为多种显示器所使用，因此，为了对像素进行外部补偿，AMOLED显示装置的GOA电路需要为图1中的像素外部补偿电路提供稳定的写入信号WR和读取信号RD。
然而，随着显示面板的分辨率和刷新率的不断提升，GOA电路存在以下两个问题：1)、根据GOA电路的动态消耗公式：P＝fcV2，可知时钟信号(CK信号)的刷新频率越高，GOA电路的动态消耗则越大；2)、需要用于控制写入信号WR和读取信号RD的时钟信号更多，因此时钟线的数量越多，这不利于实现显示面板的窄边框。
发明内容
为了解决上述问题，本发明实施例提供一种GOA电路及显示面板。
第一方面，本发明实施例提供一种GOA电路，包括多级级联的GOA单元，第n级所述GOA单元包括上拉控制单元和上拉单元；
所述上拉控制单元连接第n-3级级传信号端、第一时钟信号端和第一节点，用于在所述第一时钟信号端的控制下，通过所述第n-3级级传信号端提高所述第一节点的电位；
所述上拉单元连接所述第一节点、第二时钟信号端、第一低频时钟信号端和第二低频时钟信号端，用于在所述第一节点的控制下，通过所述第二时钟信号控制第n级级传信号端，通过所述第一低频时钟信号端控制第n级写入信号端，以及通过所述第二低频时钟信号端控制第n级读取信号端；且所述第一低频时钟信号和所述第二低频时钟信号在显示面板的有效显示时间内为直流信号。
在一些实施例中，所述上拉控制单元包括第十一晶体管和第十二晶体管；所述第十一晶体管的栅极和所述第十二晶体管的栅极与所述第一时钟信号端连接，所述第十一晶体管的漏极和所述第十二晶体管的源极连接第三节点，所述第十一晶体管的源极连接所述第n-3级级传信号端，所述第十二晶体管的漏极连接所述第一节点。
在一些实施例中，所述上拉单元包括第二十一晶体管、第二十二晶体管、第二十三晶体管和第一自举电容；所述第二十一晶体管的栅极、所述第二十二晶体管和所述第二十三晶体管的栅极连接所述第一节点，所述第二十一晶体管的源极连接所述第二时钟信号端，所述第二十一晶体管的漏极连接第n级级传信号端，所述第二十二晶体管的源极连接所述第一低频时钟信号端，所述第二十二晶体管的漏极连接所述第n级写入信号端，所述第二十三晶体管的源极连接所述第二低频时钟信号端，所述第二十三晶体管的漏极连接所述第n级读取信号；所述第一自举电容的第一端连接所述第一节点，所述第一自举电容的第二端连接所述第n级级传信号端。
在一些实施例中，第n级所述GOA单元还包括逻辑寻址侦测单元，所述逻辑寻址侦测单元包括第七十一晶体管、第七十二晶体管、第七十三晶体管、第七十四晶体管、第七十五晶体管和第二自举电容；所述第七十一晶体管的栅极连接重置信号端，所述第七十一晶体管的源极和所述第七十二晶体管的漏极连接，所述第七十一晶体管的漏极连接所述第一节点；所述第七十二晶体管的栅极、所述第七十五晶体管的栅极和所述第二自举电容的第一端互相连接，所述第七十二晶体管的源极、所述第七十五晶体管的源极和所述第二自举电容的第二端连接恒压高电位端；所述第七十五晶体管的漏极、所述第七十四晶体管的漏极、所述第七十三晶体管的源极互相连接，所述第七十四晶体管的源极连接所述第n-3级级传信号，所述第七十三晶体管的栅极和所述第七十四晶体管的栅极连接第一控制信号端，所述第七十三晶体管的漏极连接第四节点。
在一些实施例中，第n级所述GOA单元还包括第一下拉单元，所述第一下拉单元包括第三十三晶体管和第三十四晶体管；所述第三十三晶体管的栅极和所述第三十四晶体管的栅极连接第二控制信号端，所述第三十四晶体管的源极连接所述第一节点，所述第三十四晶体管的漏极和所述第三十三晶体管的源极连接第三节点，所述第三十三晶体管的漏极连接第一恒压低电位端。
在一些实施例中，第n级所述GOA单元还包括第一下拉维持单元，所述第一下拉维持单元包括第四十四晶体管和第四十五晶体管；所述第四十四晶体管的栅极和所述第四十五晶体管的栅极连接第二节点，所述第四十四晶体管的漏极和所述第四十五晶体管的源极连接第三节点，所述第四十四晶体管的源极连接所述第一节点，所述第四十五晶体管的漏极连接第一恒压低电位端。
在一些实施例中，第n级所述GOA单元还包括反相器单元，所述反相器单元包括第五十一晶体管、第五十二晶体管、第五十三晶体管和第五十四晶体管；所述第五十一晶体管的栅极和源极、以及所述第五十三晶体管的源极连接恒压高电位端，所述第五十一晶体管的漏极、所述第五十二晶体管的源极和所述第五十三晶体管的栅极互相连接，所述第五十二晶体管的漏极和所述第五十四晶体管的漏极连接第一恒压低电位端，所述第五十二晶体管的栅极和所述第五十四晶体管的栅极连接所述第一节点，所述第五十三晶体管的漏极和所述第五十四晶体管的源极连接第二节点。
在一些实施例中，第n级所述GOA单元还包括第二下拉单元，所述第二下拉单元包括第三十一晶体管和第三十二晶体管；所述第三十一晶体管的栅极和所述第三十二晶体管的栅极连接第n+1级级传信号端，所述第三十二晶体管的源极连接所述第一节点，所述第三十二晶体管的漏极和所述第三十一晶体管的源极连接第三节点，所述第三十一晶体管的漏极连接第一恒压低电位端。
在一些实施例中，第n级所述GOA单元还包括第三下拉单元，所述第三下拉单元包括第三十五晶体管和第三十六晶体管；所述第三十六晶体管的栅极连接重置信号端，所述第三十五晶体管的栅极连接第四节点，所述第三十六晶体管的源极连接第二节点，所述第三十六晶体管的漏极和所述第三十五晶体管的源极连接，所述第三十五晶体管的漏极连接第一恒压低电位端。
在一些实施例中，第n级所述GOA单元还包括第四下拉单元，所述第四下拉单元包括第三十七晶体管和第三十八晶体管；所述第三十八晶体管的栅极和所述第三十七晶体管的栅极连接第n+1级级传信号端，所述第三十八晶体管的源极连接所述第n级写入信号，所述第三十八晶体管的漏极和所述第三十七晶体管的漏极连接第二恒压低电位端，所述第三十七晶体管的源极连接所述第n级写入信号端。
在一些实施例中，第n级所述GOA单元还包括所述第二下拉维持单元，所述第二下拉维持单元包括第四十一晶体管、第四十二晶体管和第四十三晶体管；所述第四十一晶体管的栅极、所述第四十二晶体管的栅极和所述第四十三晶体管的栅极连接第二节点，所述第四十一晶体管的源极连接所述第n级级传信号端，所述第四十二晶体管的源极连接所述第n级写入信号端，所述第四十三晶体管的源极连接所述第n级读取信号端，所述第四十一晶体管的漏极、所述第四十二晶体管的漏极和所述第四十三晶体管的的漏极连接第二恒压低电位端。
第二方面，本发明实施例还提供一种显示面板，包括如上所述的GOA电路。
本发明实施例提供的GOA电路及显示面板，通过第一低频时钟信号和第二低频时钟信号替代多个高频时钟信号用于分别控制写入信号和读取信号，且第一低频时钟信号和第二低频时钟信号在显示面板的有效显示时间内为直流信号，从而大大减少了显示面板的动态功耗，同时，由于利用仅两条低频时钟信号线替代了多条高频时钟信号线，从而减少了时钟信号线的数量，减少了GOA电路的占用面积，有利于显示面板实现窄边框设计。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为现有技术的一种像素补偿电路的电路图；
图2为现有技术的一种GOA电路的电路图；
图3为现有技术的GOA电路的一组时钟信号线的波形图；
图4为本发明实施例提供的GOA电路的电路图；
图5为本发明实施例提供的GOA电路的另一种电路图；
图6为本发明实施例提供的GOA电路的时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有的GOA电路一般需要多组高频时钟信号进行驱动，例如，图2为现有技术的一种GOA电路的电路图，该GOA电路采用四组高频时钟信号：CK1(CKa1～CKa4)，CK2(CKb1～CKb4)，CK3(CK～CKc4)，CK4(CKd1～CKd4)，即，总共至少需要16根时钟线，图3所示为其中任意一组时钟线CKa1～CKa4的波形图，图4为现有GOA电路的电路图，级联的每级GOA单元接收每组高频时钟信号中的一个高频时钟信号，即，每条时钟线输入的时钟信号都会根据需要输出的级传信号或栅极驱动信号周期变化，这样随着显示面板尺寸和频率的增加，不仅会由于时钟线频率的增加使得GOA电路的动态损耗较高，同时也会由于需要更多组时钟线，使GOA电路的占用面积的较大，不利于显示面板实现窄边框。
有鉴于此，如图4所示，本发明实施例提供一种GOA电路，包括多级级联的GOA单元，第n级GOA单元包括上拉控制单元100和上拉单元200。
上拉控制单元100连接第n-3级级传信号端Cout(n-3)、第一时钟信号端CK1和第一节点Q，用于在第一时钟信号端CK1的控制下，通过第n-3级级传信号端Cout(n-3)提高第一节点Q的电位；
上拉单元200连接第一节点Q、第二时钟信号端CK2、第一低频时钟信号端LF1和第二低频时钟信号端LF2，用于在第一节点Q的控制下，通过第二时钟信号CK2控制第n级级传信号端Cout(n)，通过第一低频时钟信号端LF1控制第n级写入信号端WR(n)，以及通过第二低频时钟信号端LF2控制第n级读取信号端RD(n)。
也就是说，相比于图2所示的GOA电路，本发明实施例提供的GOA电路通过第一低频时钟信号LF1替代用于输出写入信号的多个时钟信号，以及通过第二低频时钟信号LF2替代用于输出读取信号的多个时钟信号，并且使第一低频时钟LF1和第二低频时钟信号LF2在显示面板的有效显示时间内为直流信号，从而减少时钟信号在有效显示时间内的刷新频率，同时减少时钟信号线的数量。
本发明实施例提供的GOA电路，通过第一低频时钟信号LF1和第二低频时钟信号LF2替代多个高频时钟信号用于分别控制写入信号WR和读取信号RD，且第一低频时钟信号LF1和第二低频时钟信号LF2在显示面板的有效显示时间内为直流信号，从而大大减少了显示面板的动态功耗，同时，由于利用仅两条低频时钟信号线替代了多条高频时钟信号线，从而减少了时钟信号线的数量，减少了GOA电路的占用面积，有利于显示面板实现窄边框设计。
进一步地，图5为本发明实施例提供的GOA电路的具体电路图，需要说明的是，为了方便比较，现有技术的GOA电路(图2)和本发明实施例提供的GOA电路(图5)中的部分晶体管采用相同的标号，本发明实施例提供的GOA电路的电路图以图5为准。
如图5所示，上拉控制单元100包括第十一晶体管T11和第十二晶体管T12；其中，第十一晶体管T11的栅极和第十二晶体管T12的栅极与第一时钟信号端CK1连接，第十一晶体管T11的漏极和第十二晶体管T12的源极连接第三节点N，第十一晶体管T11的源极连接第n-3级级传信号端Cout(n-3)，第十二晶体管T12的漏极连接第一节点Q。
请继续参阅图5，上拉单元200包括第二十一晶体管T21、第二十二晶体管T22、第二十三晶体管T23和第一自举电容Cbt1；其中，第二十一晶体管T21的栅极、第二十二晶体管T22和第二十三晶体管T23的栅极连接第一节点Q，第二十一晶体管T21的源极连接第二时钟信号端CK2，第二十一晶体管T21的漏极连接第n级级传信号端Cout(n)，第二十二晶体管T22的源极连接第一低频时钟信号端LF1，第二十二晶体管T22的漏极连接第n级写入信号端WR(n)，第二十三晶体管T23的源极连接第二低频时钟信号端LF2，第二十三晶体管T23的漏极连接第n级读取信号RD(n)；第一自举电容Cbt1的第一端连接第一节点Q，第一自举电容Cbt1的第二端连接第n级级传信号Cout(n)。
请继续参阅图5，第n级GOA单元还包括逻辑寻址侦测单元300，逻辑寻址侦测单元300包括第七十一晶体管T71、第七十二晶体管T72、第七十三晶体管T73、第七十四晶体管T74、第七十五晶体管T75和第二自举电容Cbt2；其中，第七十一晶体管T71的栅极连接重置信号端Reset，第七十一晶体管T71的源极和第七十二晶体管T72的漏极连接，第七十一晶体管T71的漏极连接第一节点Q；第七十二晶体管T72的栅极、第七十五晶体管T75的栅极和第二自举电容Cbt2的第一端互相连接，第七十二晶体管T72的源极、第七十五晶体管T75的源极和第二自举电容Cbt2的第二端连接恒压高电位端VGH；第七十五晶体管T75的漏极、第七十四晶体管T74的漏极、第七十三晶体管T73的源极互相连接，第七十四晶体管T74的源极连接第n-3级级传信号Cout(n-3)，第七十三晶体管T73的栅极和第七十四晶体管T74的栅极连接第一控制信号端LSP，第七十三晶体管T73的漏极连接第四节点M。
请继续参阅图5，第n级所述GOA单元还包括第一下拉单元400，第一下拉单元400包括第三十三晶体管T33和第三十四晶体管T34；其中，第三十三晶体管T33的栅极和第三十四晶体管T34的栅极连接第二控制信号端VST，第三十四晶体管T34的源极连接第一节点Q，第三十四晶体管T34的漏极和第三十三晶体管T33的源极连接第三节点N，第三十三晶体管T33的漏极连接第一恒压低电位端VGL1。
请继续参阅图5，第n级所述GOA单元还包括第一下拉维持单元500，第一下拉维持单元500包括第四十四晶体管T44和第四十五晶体管T45；其中，第四十四晶体管T44的栅极和第四十五晶体管T45的栅极连接第二节点P，第四十四晶体管T44的漏极和第四十五晶体管T45的源极连接第三节点N，第四十四晶体管T44的源极连接第一节点Q，第四十五晶体管T45的漏极连接第一恒压低电位端VGL1。
请继续参阅图5，第n级所述GOA单元还包括反相器单元600，反相器单元600包括第五十一晶体管T51、第五十二晶体管T52、第五十三晶体管T53和第五十四晶体管T54；其中，第五十一晶体管T51的栅极和源极、以及第五十三晶体管T53的源极连接恒压高电位端VGH，第五十一晶体管T51的漏极、第五十二晶体管T52的源极和第五十三晶体管T53的栅极互相连接，第五十二晶体管T52的漏极和第五十四晶体管T54的漏极连接第一恒压低电位端VGL1，第五十二晶体管T52的栅极和第五十四晶体管T54的栅极连接第一节点Q，第五十三晶体管T53的漏极和第五十四晶体管T54的源极连接第二节点P。
请继续参阅图5，第n级所述GOA单元还包括第二下拉单元700，第二下拉单元700包括第三十一晶体管T31和第三十二晶体管T32；第三十一晶体管T31的栅极和第三十二晶体管T32的栅极连接第n+1级级传信号Cout(n+1)，第三十二晶体管T32的源极连接第一节点Q，第三十二晶体管T32的漏极和第三十一晶体管T31的源极连接第三节点N，第三十一晶体管T31的漏极连接第一恒压低电位端VGL1。
请继续参阅图5，第n级所述GOA单元还包括第三下拉单元800，第三下拉单元800包括第三十五晶体管T35和第三十六晶体管T36；其中，第三十六晶体管T36的栅极连接重置信号端Reset，第三十五晶体管T35的栅极连接第四节点M，第三十六晶体管T36的源极连接第二节点P，第三十六晶体管T36的漏极和第三十五晶体管T35的源极连接，第三十五晶体管T35的漏极连接第一恒压低电位端VGL1。
请继续参阅图5，第n级所述GOA单元还包括第四下拉单元900，第四下拉单元900包括第三十七晶体管T37和第三十八晶体管T38；其中，第三十八晶体管T38的栅极和第三十七晶体管T37的栅极连接第n+1级级传信号Cout(n+1)，第三十八晶体管T38的源极连接第n级写入信号端WR(n)，第三十八晶体管T38的漏极和第三十七晶体管T37的漏极连接第二恒压低电位端VGL2，第三十七晶体管T37的源极连接第n级写入信号端WR(n)。
请继续参阅图5，第n级所述GOA单元还包括第二下拉维持单元1000，第二下拉维持单元1000包括第四十一晶体管T41、第四十二晶体管T42和第四十三晶体管T43；其中，第四十一晶体管T41的栅极、第四十二晶体管T42的栅极和第四十三晶体管T43的栅极连接第二节点P，第四十一晶体管T41的源极连接第n级级传信号端Cout(n)，第四十二晶体管T42的源极连接第n级写入信号端WR(n)，第四十三晶体管T43的源极连接第n级读取信号端RD(n)，第四十一晶体管T41的漏极、第四十二晶体管T42的漏极和第四十三晶体管T43的的漏极连接第二恒压低电位端VGL2。
基于上述实施例，结合图5和图6所示，本发明实施例提供的GOA电路在每帧图像的显示时间(program时间)内的工作流程为：
在A1阶段，第n-3级级传信号Cout(n-3)和第一时钟信号CK1为高电位，使得第十一晶体管T11和第十二晶体管T12打开，第一节点Q的电位被拉升至高电位，使得第二十一晶体管T21、第二十二晶体管T22、第二十三晶体管T23、第五十二晶体管T52和第五十四晶体管T54均打开。由于第一节点Q与第二节点P之间连接反相器单元600(由第五十一晶体管T51、第五十二晶体管T52、第五十三晶体管T53和第五十四晶体管T54组成)，使得第一节点Q的电位与第二节点P的电位反相，因此此时第二节点P的电位为低电位，使得第四十一晶体管T41、第四十二晶体管T42、第四十三晶体管T43、第四十四晶体管T44和第四十五晶体管T45均关闭。
同时，第n+1级级传信号Cout(n+1)为低电位，使第三十一晶体管T31、第三十二晶体管T32、第三十七晶体管T37、第三十八晶体管T38关闭；第二时钟信号CK2为低电位，使得第n级级传信号Cout(n)为低电位；第一低频时钟信号LF1和第二低频时钟信号LF2为高电位，使得第n级写入信号WR(n)和第n级读取信号RD(n)为高电位；第一控制信号LSP为高电位，使第四节点M的电位被拉升至高电位，从而使得第七十二晶体管T72和第七十五晶体管T75打开。
在A2阶段，第n-3级级传信号Cout(n-3)和第一控制信号LSP降为低电位，使得第七十三晶体管T73和第七十四晶体管T74关闭，此时第四节点M仍为高电位，使第七十二晶体管T72和第七十五晶体管T75打开，由恒压高电位VGH使第七十三晶体管T73的源极为高电位，从而使第七十三晶体管T73的栅源极电位差Vgs为负值，使得第七十三晶体管T73的漏电流极小，因此能使得第四节点M点维持高电位。此时；第一节点Q保持高电位，使第二十一晶体管T21、第二十二晶体管T22、第二十三晶体管T23打开，第二时钟信号CK2为低电位，使第n级级传信号Cout(n)为低电位，第一低频时钟信号LF1和第二低频时钟信号LF2为高电位，使第n级写入信号WR(n)和第n级读取信号RD(n)为高电位。
在A3阶段，第二时钟信号CK2为高电位，使得第n级级传信号Cout(n)为高电位，由于第一自举电容Cbt1的存在，第一节点Q被耦合至更高的电位，从而有利于维持第n级写入信号WD(n)和第n级读取信号RD(n)的高电位。
在A4阶段，第n+1级级传信号Cout(n+1)为高电位，使第三十一晶体管T31、第三十二晶体管T32、第三十七晶体管T37、第三十八晶体管T38打开，从而使第一节点Q被拉低为低电位，此时由反相器单元600将第二节点P拉升至高电位，使得第四十一晶体管T41、第四十二晶体管T42、第四十三晶体管T43、第四十四晶体管T44和第四十五晶体管T45打开，从而使第一节点Q、第n级级传信号Cout(n)、第n级写入信号WR(n)和第n级读取信号RD(n)为低电位。
进一步地，本发明实施例提供的GOA电路在每帧图像的非有效显示时间(blank时间)内的工作流程为：
在B1阶段：在上述有效显示时间时，第二自举电容Cbt2使第四节点M点保持高电位，此时重置信号Reset为高电位，使第七十一晶体管T71打开，第一节点Q的电位被拉升为高电位，使得第二十一晶体管T21、第二十二晶体管T22、第二十三晶体管T23、第五十二晶体管T52和第五十四晶体管T54均打开；此时反相器单元600使第二节点P为低电位，使得第四十一晶体管T41、第四十二晶体管T42、第四十三晶体管T43、第四十四晶体管T44和第四十五晶体管T45关闭。
同时，第n+1级级传信号Cout(n+1)为低电位，使第三十一晶体管T31、第三十二晶体管T32、第三十七晶体管T37、第三十八晶体管T38关闭；第二控制信号为低电位，使第三十三晶体管T33和第三十四晶体管T34关闭；第二时钟信号CK2为低电位，使第n级级传信号Cout(n)为低电位，第一低频时钟信号和第二低频时钟信号为低电位，使得第n级写入信号WR(n)和第n级读取信号RD(n)为低电位。
在B2阶段：重置信号Reset为低电位，使第七十一晶体管T71关闭；第二时钟信号CK2为低电位，使第n级级传信号Cout(n)为低电位；第一低频时钟信号LF1为低电位，使第n级写入信号WR(n)为低电位；第二低频时钟信号LF2为高电位，使第n级读取信号RD(n)为高电位。
在B3阶段：第一低频时钟信号LF1和第二低频时钟信号LF2为高电位，使第n级写入信号WR(n)和第n级读取信号RD(n)为高电位。
在B4阶段：第一低频时钟信号LF1为低电位，使第n级写入信号WR(n)为低电位；第二低频时钟信号LF2为高电位，使第n级读取信号RD(n)为高电位。
在B5阶段：第二控制信号VST为高电位，使得第三十三晶体管T33和第三十四晶体管T34打开，从而使第一节点Q被拉低至低电位，此时反相器单元600使第二节点P为高电位，从而使得第四十一晶体管T41、第四十二晶体管T42、第四十三晶体管T43、第四十四晶体管T44和第四十五晶体管T45打开，从而使第一节点Q、第n级级传信号Cout(n)、第n级写入信号WR(n)和第n级读取信号RD(n)为低电位。
本发明实施例提供的GOA电路，通过第一低频时钟信号LF1和第二低频时钟信号LF2替代多个高频时钟信号用于分别控制写入信号WR和读取信号RD，且第一低频时钟信号LF1和第二低频时钟信号LF2在显示面板的有效显示时间(program时间)内为直流信号，从而大大减少了显示面板的动态功耗，同时，由于利用仅两条低频时钟信号线替代了多条高频时钟信号线，从而减少了时钟信号线的数量，减少了GOA电路的占用面积，有利于显示面板实现窄边框设计。
基于上述实施例，本发明实施例还提供一种显示面板，该显示面板包括如上所述的GOA电路，该显示面板与上述的GOA电路具有相同的结构和有益效果，由于上述各实施例已经对该GOA电路进行了详细的描述，此处不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (12)

1.一种GOA电路，其特征在于，包括多级级联的GOA单元，第n级所述GOA单元包括上拉控制单元和上拉单元；
所述上拉控制单元连接第n-3级级传信号端、第一时钟信号端和第一节点，用于在所述第一时钟信号端的控制下，通过所述第n-3级级传信号端提高所述第一节点的电位；
所述上拉单元连接所述第一节点、第二时钟信号端、第一低频时钟信号端和第二低频时钟信号端，用于在所述第一节点的控制下，通过所述第二时钟信号控制第n级级传信号端，通过所述第一低频时钟信号端控制第n级写入信号端，以及通过所述第二低频时钟信号端控制第n级读取信号端；且所述第一低频时钟信号和所述第二低频时钟信号在显示面板的有效显示时间内为直流信号。
2.如权利要求1所述的GOA电路，其特征在于，所述上拉控制单元包括第十一晶体管和第十二晶体管；
所述第十一晶体管的栅极和所述第十二晶体管的栅极与所述第一时钟信号端连接，所述第十一晶体管的漏极和所述第十二晶体管的源极连接第三节点，所述第十一晶体管的源极连接所述第n-3级级传信号端，所述第十二晶体管的漏极连接所述第一节点。
3.如权利要求1所述的GOA电路，其特征在于，所述上拉单元包括第二十一晶体管、第二十二晶体管、第二十三晶体管和第一自举电容；
所述第二十一晶体管的栅极、所述第二十二晶体管和所述第二十三晶体管的栅极连接所述第一节点，所述第二十一晶体管的源极连接所述第二时钟信号端，所述第二十一晶体管的漏极连接第n级级传信号端，所述第二十二晶体管的源极连接所述第一低频时钟信号端，所述第二十二晶体管的漏极连接所述第n级写入信号端，所述第二十三晶体管的源极连接所述第二低频时钟信号端，所述第二十三晶体管的漏极连接所述第n级读取信号；
所述第一自举电容的第一端连接所述第一节点，所述第一自举电容的第二端连接所述第n级级传信号。
4.如权利要求1所述的GOA电路，其特征在于，第n级所述GOA单元还包括逻辑寻址侦测单元，所述逻辑寻址侦测单元包括第七十一晶体管、第七十二晶体管、第七十三晶体管、第七十四晶体管、第七十五晶体管和第二自举电容；
所述第七十一晶体管的栅极连接重置信号端，所述第七十一晶体管的源极和所述第七十二晶体管的漏极连接，所述第七十一晶体管的漏极连接所述第一节点；
所述第七十二晶体管的栅极、所述第七十五晶体管的栅极和所述第二自举电容的第一端互相连接，所述第七十二晶体管的源极、所述第七十五晶体管的源极和所述第二自举电容的第二端连接恒压高电位端；
所述第七十五晶体管的漏极、所述第七十四晶体管的漏极、所述第七十三晶体管的源极互相连接，所述第七十四晶体管的源极连接所述第n-3级级传信号，所述第七十三晶体管的栅极和所述第七十四晶体管的栅极连接第一控制信号端，所述第七十三晶体管的漏极连接第四节点。
5.如权利要求1所述的GOA电路，其特征在于，还包括第一下拉单元，所述第一下拉单元包括第三十三晶体管和第三十四晶体管；
所述第三十三晶体管的栅极和所述第三十四晶体管的栅极连接第二控制信号端，所述第三十四晶体管的源极连接所述第一节点，所述第三十四晶体管的漏极和所述第三十三晶体管的源极连接第三节点，所述第三十三晶体管的漏极连接第一恒压低电位端。
6.如权利要求1所述的GOA电路，其特征在于，还包括第一下拉维持单元，所述第一下拉维持单元包括第四十四晶体管和第四十五晶体管；
所述第四十四晶体管的栅极和所述第四十五晶体管的栅极连接第二节点，所述第四十四晶体管的漏极和所述第四十五晶体管的源极连接第三节点，所述第四十四晶体管的源极连接所述第一节点，所述第四十五晶体管的漏极连接第一恒压低电位端。
7.如权利要求1所述的GOA电路，其特征在于，还包括反相器单元，所述反相器单元包括第五十一晶体管、第五十二晶体管、第五十三晶体管和第五十四晶体管；
所述第五十一晶体管的栅极和源极、以及所述第五十三晶体管的源极连接恒压高电位端，所述第五十一晶体管的漏极、所述第五十二晶体管的源极和所述第五十三晶体管的栅极互相连接，所述第五十二晶体管的漏极和所述第五十四晶体管的漏极连接第一恒压低电位端，所述第五十二晶体管的栅极和所述第五十四晶体管的栅极连接所述第一节点，所述第五十三晶体管的漏极和所述第五十四晶体管的源极连接第二节点。
8.如权利要求1所述的GOA电路，其特征在于，还包括第二下拉单元，所述第二下拉单元包括第三十一晶体管和第三十二晶体管；
所述第三十一晶体管的栅极和所述第三十二晶体管的栅极连接第n+1级级传信号端，所述第三十二晶体管的源极连接所述第一节点，所述第三十二晶体管的漏极和所述第三十一晶体管的源极连接第三节点，所述第三十一晶体管的漏极连接第一恒压低电位端。
9.如权利要求1所述的GOA电路，其特征在于，还包括第三下拉单元，所述第三下拉单元包括第三十五晶体管和第三十六晶体管；
所述第三十六晶体管的栅极连接重置信号端，所述第三十五晶体管的栅极连接第四节点，所述第三十六晶体管的源极连接第二节点，所述第三十六晶体管的漏极和所述第三十五晶体管的源极连接，所述第三十五晶体管的漏极连接第一恒压低电位端。
10.如权利要求1所述的GOA电路，其特征在于，还包括第四下拉单元，所述第四下拉单元包括第三十七晶体管和第三十八晶体管；
所述第三十八晶体管的栅极和所述第三十七晶体管的栅极连接第n+1级级传信号端，所述第三十八晶体管的源极连接所述第n级写入信号，所述第三十八晶体管的漏极和所述第三十七晶体管的漏极连接第二恒压低电位端，所述第三十七晶体管的源极连接所述第n级写入信号端。
11.如权利要求1所述的GOA电路，其特征在于，还包括第二下拉维持单元，所述第二下拉维持单元包括第四十一晶体管、第四十二晶体管和第四十三晶体管；
所述第四十一晶体管的栅极、所述第四十二晶体管的栅极和所述第四十三晶体管的栅极连接第二节点，所述第四十一晶体管的源极连接所述第n级级传信号端，所述第四十二晶体管的源极连接所述第n级写入信号端，所述第四十三晶体管的源极连接所述第n级读取信号端，所述第四十一晶体管的漏极、所述第四十二晶体管的漏极和所述第四十三晶体管的的漏极连接第二恒压低电位端。
12.一种显示面板，其特征在于，包括权利要求1-11任一项所述的GOA电路。
CN202111384970.2A 2021-11-22 2021-11-22 Goa电路及显示面板 Active CN114038424B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111384970.2A CN114038424B (zh) 2021-11-22 2021-11-22 Goa电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111384970.2A CN114038424B (zh) 2021-11-22 2021-11-22 Goa电路及显示面板

Publications (2)

Publication Number Publication Date
CN114038424A CN114038424A (zh) 2022-02-11
CN114038424B true CN114038424B (zh) 2022-09-09

Family

ID=80138318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111384970.2A Active CN114038424B (zh) 2021-11-22 2021-11-22 Goa电路及显示面板

Country Status (1)

Country Link
CN (1) CN114038424B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114071A (zh) * 2007-08-15 2008-01-30 友达光电股份有限公司 一种具有广视角的液晶显示器
JP2012225999A (ja) * 2011-04-15 2012-11-15 Japan Display East Co Ltd 表示装置
CN109935188A (zh) * 2019-03-08 2019-06-25 合肥京东方卓印科技有限公司 栅极驱动单元、方法、栅极驱动模组、电路及显示装置
CN110875015A (zh) * 2018-08-31 2020-03-10 乐金显示有限公司 栅极驱动器和包括栅极驱动器的显示装置
CN111210757A (zh) * 2020-02-26 2020-05-29 深圳市华星光电半导体显示技术有限公司 栅极驱动电路和显示面板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446402B (zh) * 2014-08-04 2017-03-15 北京大学深圳研究生院 可控电压源、移位寄存器及其单元和一种显示器
KR102373693B1 (ko) * 2015-10-23 2022-03-17 엘지디스플레이 주식회사 스캔 구동부, 표시장치 및 이의 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114071A (zh) * 2007-08-15 2008-01-30 友达光电股份有限公司 一种具有广视角的液晶显示器
JP2012225999A (ja) * 2011-04-15 2012-11-15 Japan Display East Co Ltd 表示装置
CN110875015A (zh) * 2018-08-31 2020-03-10 乐金显示有限公司 栅极驱动器和包括栅极驱动器的显示装置
CN109935188A (zh) * 2019-03-08 2019-06-25 合肥京东方卓印科技有限公司 栅极驱动单元、方法、栅极驱动模组、电路及显示装置
CN111210757A (zh) * 2020-02-26 2020-05-29 深圳市华星光电半导体显示技术有限公司 栅极驱动电路和显示面板

Also Published As

Publication number Publication date
CN114038424A (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
US11081061B2 (en) Shift register, gate driving circuit, display device and gate driving method
US11996030B2 (en) Display device, gate drive circuit, shift register including two units and control method thereof
CN113140187B (zh) Goa电路及显示面板
CN107909971B (zh) Goa电路
WO2021007932A1 (zh) Goa电路
CN111199703B (zh) Goa电路及显示面板
WO2021147990A1 (zh) 移位寄存器、栅极驱动电路、显示装置和栅极驱动方法
WO2023016138A1 (zh) 像素驱动电路及显示面板
CN105632403B (zh) 一种像素电路、驱动方法、显示面板及显示装置
CN111179820A (zh) 一种像素电路及显示面板
CN107689221B (zh) Goa电路
WO2022217891A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
CN112863447A (zh) Goa电路及显示面板
CN111916016A (zh) 扫描驱动电路、显示面板和显示装置
CN111785210A (zh) 像素电路及其驱动方法、显示基板、显示装置
CN113870780A (zh) 像素电路及显示面板
CN114038424B (zh) Goa电路及显示面板
CN109147673B (zh) 像素电路及其驱动方法、显示装置
CN113889020B (zh) Goa电路及显示面板
CN114078549A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN113506544A (zh) 一种利于提升q点充电率的goa电路
US20240135882A1 (en) Voltage supply circuit, voltage supply method, voltage supply module and display device
CN111986624B (zh) 一种低振荡的goa电路
WO2024045040A1 (zh) 像素电路、显示面板和显示装置
WO2022193222A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant