CN111916016A - 扫描驱动电路、显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种扫描驱动电路、显示面板和显示装置。该扫描驱动电路包括输入模块、第一控制模块、第二控制模块、存储模块、第一输出模块和第二输出模块；第二控制模块与存储模块的第一端连接，存储模块的第二端与第二输出模块的控制端连接。当第二时钟信号输入端提供的第二时钟信号跳变时，第二输出模块自身寄生电容的耦合作用使得存储模块的第二端的电位变化，其通过存储模块的耦合作用耦合至第二控制模块，不会耦合至扫描驱动电路的输出端影响扫描驱动电路的输出端输出的扫描信号的电位，从而避免了扫描驱动电路的输出端输出的扫描信号的异常，提高了扫描驱动电路输出的扫描信号的稳定性，进而降低了显示面板显示异常的现象。

Description

扫描驱动电路、显示面板和显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种扫描驱动电路、显示面板和显示装置。

背景技术

显示面板中设置有扫描驱动电路为像素单元提供扫描信号，控制显示面板中的像素单元逐行驱动。在现有技术中，扫描驱动电路存在漏电现象，会使得扫描驱动电路的输出管因自身电容的耦合作用出现误导通的现象，从而使得显示面板存在扫描驱动电路输出信号异常造成的闪屏。

发明内容

本发明提供一种扫描驱动电路、显示面板和显示装置，以提高扫描驱动电路输出的扫描信号的稳定性。

第一方面，本发明实施例提供了一种扫描驱动电路，包括输入模块、第一控制模块、第二控制模块、存储模块、第一输出模块和第二输出模块；

所述输入模块与第一时钟信号输入端、输入信号端、所述第一控制模块、所述第二控制模块和所述第二输出模块连接，所述输入模块用于为所述第一控制模块、所述第二控制模块和所述第二输出模块提供输入信号；

所述第一控制模块与所述第一时钟信号输入端、第一电源信号输入端、所述第一输出模块和所述第二控制模块连接，所述第一控制模块用于为所述第一输出模块和所述第二控制模块提供第一控制信号；

所述第二控制模块与第二电源信号输入端、第二时钟信号输入端和所述存储模块的第一端连接，所述第二控制模块用于为所述存储模块提供所述第二电源信号输入端提供的第二电源信号或所述第二时钟信号输入端提供的第二时钟信号；所述存储模块的第二端与所述第二输出模块的控制端连接，用于维持所述第二输出模块控制端的电位；

所述第一输出模块与所述第二电源信号输入端连接，用于根据所述第一控制信号输出所述第二电源信号；所述第二输出模块与所述第二时钟信号输入端连接，用于根据所述输入模块提供的输入信号输出所述第二时钟信号。

可选地，所述存储模块包括第一电容；

所述第一电容的第一极作为所述存储模块的第一端，与所述第二控制模块的输出端电连接，所述第一电容的第二极作为所述存储模块的第二端。

可选地，所述输入模块包括第一晶体管；

所述第一晶体管的栅极与所述第一时钟信号输入端连接，所述第一晶体管的第一极与所述输入信号端连接，所述第一晶体管的第二极与所述第一控制模块的第一控制端、所述第二控制模块的第一控制端和所述第二输出模块的控制端连接。

可选地，所述第一控制模块包括第二晶体管和第三晶体管；

所述第二晶体管的栅极与所述第一时钟信号输入端电连接，所述第二晶体管的第一极与所述第一电源信号输入端连接，所述第二晶体管的第二极与所述第三晶体管的第二极、所述第二控制模块的第二控制端和所述第一输出模块的控制端连接，所述第三晶体管的栅极作为所述第一控制模块的第一控制端，所述第三晶体管的第一极与所述第一时钟信号输入端连接。

可选地，所述第二控制模块包括第四晶体管和第五晶体管；

所述第四晶体管的栅极作为所述第二控制模块的第一控制端，所述第五晶体管的栅极作为所述第二控制模块的第二控制端，所述第四晶体管的第一极与所述第二时钟信号输入端连接，所述第五晶体管的第一极与所述第二电源信号输入端连接，所述第四晶体管的第二极和所述第五晶体管的第二极连接，并作为所述第二控制模块的输出端。

可选地，所述第一输出模块包括第六晶体管和第二电容；

所述第六晶体管的栅极与所述第二电容的第一极连接，并作为所述第一输出模块的控制端，所述第六晶体管的第一极和所述第二电容的第二极与所述第二电源信号输入端连接，所述第六晶体管的第二极作为所述扫描驱动电路的输出端。

可选地，所述第二输出模块包括第七晶体管；

所述第七晶体管的栅极作为所述第二输出模块的控制端，所述第七晶体管的第一极与所述第二时钟信号输入端连接，所述第七晶体管的第二极与所述第六晶体管的第二极电连接。

可选地，扫描驱动电路还包括第八晶体管；

所述第八晶体管的栅极与所述第一电源信号输入端连接，所述第一晶体管的第二极和所述第七晶体管的栅极通过所述第八晶体管连接。

第二方面，本发明实施例还提供了一种显示面板，包括第一时钟信号线、第二时钟信号线、第一电源信号线、第二电源信号线、输入信号线和至少两个本发明任意实施例提供的扫描驱动电路；

所述扫描驱动电路的第一时钟信号输入端与所述第一时钟信号线电连接，所述第二时钟信号输入端与所述第二时钟信号线电连接，所述第一电源信号输入端与所述第一电源信号线电连接，所述第二电源信号输入端与所述第二电源信号线电连接；

至少两个所述扫描驱动电路级联连接，第一级所述扫描驱动电路的输入信号端与所述输入信号线电连接；前一级所述扫描驱动电路的输出端与后一级所述扫描驱动电路的输入信号端电连接。

第三方面，本发明实施例还提供了一种显示装置，包括本发明任意实施例提供的显示面板。

本发明实施例的技术方案，通过将存储模块的第一端与第二控制模块连接，存储模块的第二端与第二输出模块的控制端连接。当第二时钟信号输入端提供的第二时钟信号跳变时，第二输出模块自身寄生电容的耦合作用使得存储模块的第二端的电位变化，其通过存储模块的耦合作用耦合至第二控制模块，不会耦合至扫描驱动电路的输出端影响扫描驱动电路的输出端输出的扫描信号的电位，从而避免了扫描驱动电路的输出端输出的扫描信号的异常，提高了扫描驱动电路输出的扫描信号的稳定性，进而降低了显示面板显示异常的现象。而且，第二控制模块控制存储模块的第一端的电位固定，可以减小第二输出模块自身寄生电容的耦合作用导致的第二输出模块的控制端的电位变化，降低了第二输出模块误输出第二时钟信号的概率，从而可以进一步地提高扫描驱动电路的稳定性。

附图说明

图1为现有的一种扫描驱动电路的结构示意图；

图2为图1提供的扫描驱动电路对应的一种时序仿真图；

图3为本发明实施例提供的一种扫描驱动电路的结构示意图；

图4为本发明实施例提供的另一种扫描驱动电路的结构示意图；

图5为本发明实施例提供的另一种扫描驱动电路的结构示意图；

图6为本发明实施例提供的另一种扫描驱动电路的结构示意图；

图7为本发明实施例提供的另一种扫描驱动电路的结构示意图；

图8为本发明实施例提供的另一种扫描驱动电路的结构示意图；

图9为本发明实施例提供的另一种扫描驱动电路的结构示意图；

图10为图9提供的扫描驱动电路对应的一种时序图；

图11为图9提供的扫描驱动电路对应的一种时序仿真图；

图12为本发明实施例提供的另一种扫描驱动电路的结构示意图；

图13为本发明实施例提供的一种显示面板的结构示意图；

图14为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为现有的一种扫描驱动电路的结构示意图。如图1所示，该扫描驱动电路包括8T2C，具体包括第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6、第七薄膜晶体管M7、第八薄膜晶体管M8、第一存储电容Cs1和第二存储电容Cs2。其中，第一薄膜晶体管M1的栅极和第五薄膜晶体管M5的栅极与第一时钟信号线CLK1电连接，第一薄膜晶体管M1的第一极与初始化信号线IN电连接，第一薄膜晶体管M1的第二极与第二薄膜晶体管M2的第一极、第四薄膜晶体管M4的栅极和第八薄膜晶体管M8的第一极电连接，第二薄膜晶体管M2的栅极与第二时钟信号线CLK2电连接，第二薄膜晶体管M2的第二极与第三薄膜晶体管M3的第一极电连接，第三薄膜晶体管M3的第二极与第一电源信号线VGH电连接，第三薄膜晶体管M3的栅极与第四薄膜晶体管M4的第二极、第五薄膜晶体管M5的第二极、第一存储电容Cs1的第一极和第六薄膜晶体管M6的栅极电连接，第四薄膜晶体管M4的第一极与第一时钟信号线CLK1电连接，第五薄膜晶体管M5的第一极与第二电源信号线VGL电连接，第六薄膜晶体管M6的第一极和第一存储电容Cs1的第二极与第一电源信号线VGH电连接，第六薄膜晶体管M6的第二极与第七薄膜晶体管M7的第二极和第二存储电容Cs2的第二极电连接，并作为扫描驱动电路的扫描信号输出端SOUT，第七薄膜晶体管M7的栅极和第二存储电容Cs2的第一极与第八薄膜晶体管M8的第二极电连接，第七薄膜晶体管M7的第一极与第二时钟信号线CLK2电连接，第八薄膜晶体管M8的栅极与第二电源信号线VGL电连接。图1提供的扫描驱动电路中的薄膜晶体管均以P型薄膜晶体管为例进行说明。

在扫描驱动电路工作的过程中，由于薄膜晶体管的工艺波动或环境温度过高时，第四薄膜晶体管M4在截止状态下存在漏电的现象。当扫描驱动电路输出高电平时，第四薄膜晶体管M4的漏电使得第四薄膜晶体管M4的第二极电位升高，即第三薄膜晶体管M3的栅极和第六薄膜晶体管M6的栅极的电位升高，导致第三薄膜晶体管M3和第六薄膜晶体管M6截止，第一电源信号线VGH提供的高电平无法通过第六薄膜晶体管M6输出至扫描信号输出端SOUT，同时无法通过第三薄膜晶体管M3传输至第七薄膜晶体管M7的栅极，第七薄膜晶体管M7的栅极处于浮动状态。当第二时钟信号线CLK2提供的第二时钟信号由高电平跳变为低电平时，第七薄膜晶体管M7自身电容的耦合作用使得第七薄膜晶体管M7的栅极电位被拉低，并通过第二存储电容Cs2耦合至扫描信号输出端SOUT，使得扫描信号输出端SOUT输出的扫描信号的电位降低，导致扫描驱动电路输出异常，造成显示面板的闪屏。图2为图1提供的扫描驱动电路对应的一种时序仿真图。如图2所示，横坐标为时间，纵坐标为电压。曲线1为第一时钟信号线提供的第一时钟信号的时序，曲线2为第二时钟信号线提供的第二时钟信号的时序，曲线3为初始化信号线提供的初始化信号的时序，曲线4为扫描信号输出端SOUT输出的扫描信号的时序。由图2可知，在扫描信号输出端SOUT输出的扫描信号为高电平时，存在输出异常(如图2中的虚线)。

针对上述技术问题，本发明实施例提供了一种扫描驱动电路。图3为本发明实施例提供的一种扫描驱动电路的结构示意图。如图3所示，该扫描驱动电路包括输入模块110、第一控制模块120、第二控制模块130、存储模块140、第一输出模块150和第二输出模块160；输入模块110与第一时钟信号输入端CK1、输入信号端EN、第一控制模块120、第二控制模块130和第二输出模块160连接，输入模块110用于为第一控制模块120、第二控制模块130和第二输出模块160提供输入信号；第一控制模块120与第一时钟信号输入端CK1、第一电源信号输入端VL、第一输出模块150和第二控制模块130连接，第一控制模块120用于为第一输出模块150和第二控制模块130提供第一控制信号；第二控制模块130与第二电源信号输入端VH、第二时钟信号输入端CK2和存储模块140的第一端连接，第二控制模块130用于为存储模块140提供第二电源信号输入端VH提供的第二电源信号或第二时钟信号输入端CK2提供的第二时钟信号；存储模块140的第二端与第二输出模块160的控制端连接，用于维持第二输出模块160控制端的电位；第一输出模块150与第二电源信号输入端VH连接，用于根据第一控制信号输出第二电源信号；第二输出模块160与第二时钟信号输入端CK2连接，用于根据输入模块110提供的输入信号输出第二时钟信号。

具体地，如图3所示，第一电源信号输入端VL提供的第一电源信号可以为低电平，第二电源信号输入端VH提供的第二电源信号可以为高电平。第一时钟信号输入端CK1提供的第一时钟信号和第二时钟信号输入端CK2提供的第二时钟信号可以为高低电平时序相反的信号。在扫描驱动电路工作的过程中，第一控制模块120控制第一输出模块150输出第二电源信号，为高电平，输入模块110和第二控制模块130控制第二输出模块160输出第二时钟信号，第二时钟信号可以为高电平或低电平。由于存储模块140的第一端与第二控制模块130连接，存储模块140的第二端与第二输出模块160的控制端连接，在第二时钟信号输入端CK2提供的第二时钟信号跳变时，第二输出模块160自身寄生电容的耦合作用使得第二输出模块160的控制端的电位变化，即存储模块140的第二端的电位变化，其通过存储模块140耦合至存储模块140的第一端，即耦合至第二控制模块130，不会耦合至扫描驱动电路的输出端OUT影响扫描驱动电路的输出端OUT输出的扫描信号的电位，从而避免了扫描驱动电路的输出端OUT输出的扫描信号的异常，提高了扫描驱动电路输出的扫描信号的稳定性，进而降低了显示面板显示异常的现象。另外，当第一控制模块120控制第一输出模块150输出第二电源信号时，第一控制模块120同时控制第二控制模块130输出第二电源信号至存储模块140的第一端，使得存储模块140的第一端维持第二电源信号的电位，当第二时钟信号跳变时，存储模块140的第一端的固定电位可以减小第二输出模块160自身寄生电容的耦合作用导致的第二输出模块160的控制端的电位变化，降低了第二输出模块160误输出第二时钟信号的概率，从而可以进一步地提高扫描驱动电路的稳定性。

图4为本发明实施例提供的另一种扫描驱动电路的结构示意图。如图4所示，存储模块140包括第一电容C1；第一电容C1的第一极作为存储模块140的第一端，与第二控制模块130的输出端电连接，第一电容C1的第二极作为存储模块140的第二端。

具体地，如图4所示，第一电容C1与扫描驱动电路的输出端OUT不连接，当第二时钟信号跳变时，第二输出模块160的控制端的电位变化，即第一电容C1的第二极的电位变化，第一电容C1的耦合作用使得第一电容C1的电位变化，不会影响扫描驱动电路的输出端OUT的电位，从而提高了扫描驱动电路的稳定性。而且，当第一电容C1的第一极的电位固定时，第一电容C1第一极的固定电位可以减小第二输出模块160控制端的电位变化，降低了第二输出模块160误输出第二时钟信号的概率，从而可以进一步地提高扫描驱动电路的稳定性。

图5为本发明实施例提供的另一种扫描驱动电路的结构示意图。如图5所示，输入模块110包括第一晶体管T1；第一晶体管T1的栅极与第一时钟信号输入端CK1连接，第一晶体管T1的第一极与输入信号端EN连接，第一晶体管T1的第二极与第一控制模块120的第一控制端、第二控制模块130的第一控制端和第二输出模块160的控制端连接。

具体地，图5中示例性地示出了第一晶体管T1为P型晶体管。当第一时钟信号为低电平时，第一晶体管T1导通，输入信号可以通过第一晶体管T1传输至第一控制模块120的第一控制端、第二控制模块130的第一控制端和第二输出模块160的控制端。

需要说明的是，在其他实施例中，第一晶体管T1还可以为双栅晶体管。通过设置第一晶体管T1为双栅晶体管，可以减小第一晶体管T1的漏电现象。

图6为本发明实施例提供的另一种扫描驱动电路的结构示意图。如图6所示，第一控制模块120包括第二晶体管T2和第三晶体管T3；第二晶体管T2的栅极与第一时钟信号输入端CK1电连接，第二晶体管T2的第一极与第一电源信号输入端VL连接，第二晶体管T2的第二极与第三晶体管T3的第二极、第二控制模块130的第二控制端和第一输出模块150的控制端连接，第三晶体管T3的栅极作为第一控制模块120的第一控制端，第三晶体管T3的第一极与第一时钟信号输入端CK1连接。

具体地，图6中示例性地示出了第二晶体管T2和第三晶体管T3为P型晶体管。当第一时钟信号为低电平，输入信号为高电平时，第一晶体管T1和第二晶体管T2导通，输入信号通过第一晶体管T1传输至第三晶体管T3的栅极，控制第三晶体管T3截止，第一电源信号通过第二晶体管T2传输至第一输出模块150的控制端，控制第一输出模块150输出第二电源信号。同时第二电源信号通过第二控制模块130传输至第二输出模块160的控制端，控制第二输出模块160无法输出第二时钟信号。当第一时钟信号为高电平时，第一晶体管T1和第二晶体管T2截止，第一输出模块150的控制端为浮动状态，维持为第一电源信号，控制第一输出模块150继续输出第二电源信号。同时维持第二控制模块130输出第二电源信号，控制第二输出模块160无法输出第二时钟信号。

图7为本发明实施例提供的另一种扫描驱动电路的结构示意图。如图7所示，第二控制模块130包括第四晶体管T4和第五晶体管T5；第四晶体管T4的栅极作为第二控制模块130的第一控制端，第五晶体管T5的栅极作为第二控制模块130的第二控制端，第四晶体管T4的第一极与第二时钟信号输入端CK2连接，第五晶体管T5的第一极与第二电源信号输入端VH连接，第四晶体管T4的第二极和第五晶体管的第二极连接，并作为第二控制模块130的输出端。

具体地，图7中示例性地示出了第四晶体管T4和第五晶体管T5为P型晶体管。第四晶体管T4的栅极与第一晶体管T1的第二极连接，第五晶体管T5的栅极与第二晶体管T2的第二极连接，第四晶体管T4的第二极和第五晶体管T5的第二极与第一电容C1的第一极连接。当第一时钟信号为低电平，第二时钟信号为高电平，输入信号为高电平时，第一晶体管T1导通，输入信号通过第一晶体管T1传输至第四晶体管T4的栅极和第二输出模块160的控制端，控制第四晶体管T4截止以及第二输出模块160无法输出第二时钟信号。第二晶体管T2导通，第一电源信号控制第一输出模块150输出第二电源信号，同时第一电源信号控制第五晶体管T5导通，第二电源信号通过第五晶体管T5传输至第一电容C1的第一极，此时第一电容C1的第二极为高电平，因此第一电容C1上不存储电能。当第一时钟信号为高电平，第二时钟信号为低电平，输入信号为高电平时，第一晶体管T1和第二晶体管T2截止，第一输出模块150的控制端为浮动状态，第一输出模块150维持第一电源信号，第一输出模块150继续输出第二电源信号。同时第五晶体管T5持续导通，第二电源信号通过第五晶体管T5传输至第一电容C1的第一极，第一电容C1的维持作用可以避免第四晶体管T4的栅极和第二输出模块160的控制端为浮动状态，从而可以减小第二时钟信号跳变时，第二输出模块160自身寄生电容的耦合作用导致的第二输出模块160的电位变化，降低了第二输出模块160误输出第二时钟信号的概率。

图8为本发明实施例提供的另一种扫描驱动电路的结构示意图。如图8所示，第一输出模块150包括第六晶体管T6和第二电容C2；第六晶体管T6的栅极与第二电容C2的第一极连接，并作为第一输出模块150的控制端，第六晶体管T6的第一极和第二电容C2的第二极与第二电源信号输入端VH连接，第六晶体管T6的第二极作为扫描驱动电路的输出端OUT。

具体地，图8中示例性地示出了第六晶体管T6为P型晶体管。当输入信号为高电平，第一时钟信号为低电平，第二时钟信号为高电平时，第一晶体管T1和第二晶体管T2导通，输入信号通过第一晶体管T1传输至第三晶体管T3的栅极，控制第三晶体管T3截止，第一电源信号通过第二晶体管T2传输至第六晶体管T6的栅极，控制第六晶体管T6导通，第二电源信号通过第六晶体管T6传输至扫描驱动电路的输出端OUT，扫描驱动电路输出高电平信号。同时输入信号通过第一晶体管T1传输至第二输出模块160的控制端，控制第二输出模块160无法输出第二时钟信号。而且，第一电源信号控制第五晶体管T5导通，第二电源信号通过第五晶体管T5传输至第一电容C1的第一极，第一电容C1的两端均为高电平，第一电容C1不存储电能。

当输入信号为高电平，第一时钟信号为高电平，第二时钟信号为低电平时，第一晶体管T1和第二晶体管T2截止，第六晶体管T6的栅极为浮动状态，此时第二电容C2的维持作用可以使得第六晶体管T6的栅极维持为低电平，第六晶体管T6导通，输出第二电源信号。第一电源信号控制第五晶体管T5导通，第二电源信号通过第五晶体管T5传输至第一电容C1的第一极，使其电位固定。第二输出模块160的控制端为浮动状态，通过第一电容C1的维持作用可以使得第二输出模块160的控制端为高电平，控制第二输出模块160无法输出第二时钟信号。

当输入信号为低电平，第一时钟信号为低电平，第二时钟信号为高电平时，第一晶体管T1和第二晶体管T2导通，输入信号通过第一晶体管T1传输至第三晶体管T3的栅极，控制第三晶体管T3导通，第一电源信号和第一时钟信号通过第二晶体管T2传输至第六晶体管T6的栅极，控制第六晶体管T6导通，第二电源信号通过第六晶体管T6传输至扫描驱动电路的输出端OUT，扫描驱动电路输出高电平信号。同时输入信号控制第二输出模块170输出第二时钟信号，为高电平。并控制第一电容C1的第二极为低电平，使得第一电容C1上存储电能。

当输入信号为高电平，第一时钟信号为高电平，第二时钟信号为低电平时，第一晶体管T1和第二晶体管T2截止，第一电容C1的维持作用可以使得第一电容C1的第二极为低电平，使得第三晶体管T3导通，第一时钟信号通过第三晶体管T3传输至第六晶体管T6的栅极，控制第六晶体管T6截止，第二电源信号无法通过第六晶体管T6传输至扫描驱动电路的输出端OUT。同时第二输出模块170输出第二时钟信号，为低电平。

图9为本发明实施例提供的另一种扫描驱动电路的结构示意图。如图9所示，第二输出模块160包括第七晶体管T7；第七晶体管T7的栅极作为第二输出模块160的控制端，第七晶体管T7的第一极与第二时钟信号输入端CK2连接，第七晶体管T7的第二极与第六晶体管T6的第二极电连接。

具体地，图9中示例性地示出了第七晶体管T7为P型晶体管。当输入信号为低电平时，可以控制第七晶体管T7导通，将第二时钟信号通过第七晶体管T7输出，即扫描驱动电路的输出端OUT输出第二时钟信号。

图10为图9提供的扫描驱动电路对应的一种时序图。其中，第一电源信号输入端VL提供的第一电源信号为低电平，第二电源信号输入端VH提供的第二电源信号为高电平。ck1为第一时钟信号线CK1提供的第一时钟信号的时序，ck2为第二时钟信号线CK2提供的第二时钟信号的时序，en为输入信号线EN提供的输入信号的时序，out为扫描驱动电路输出的扫描信号的时序。结合图9和图10说明发光控制电路的工作过程。

在第一阶段t11，en为高电平，ck1为低电平，ck2为高电平，第一晶体管T1和第二晶体管T2导通，输入信号通过第一晶体管T1控制第三晶体管T3、第四晶体管T4和第七晶体管T7截止，第二时钟信号无法通过第七晶体管T7传输至扫描驱动电路的输出端OUT。第一电源信号通过第二晶体管T2传输至第六晶体管T6的栅极和第五晶体管T5的栅极，控制第六晶体管T6和第五晶体管T5导通，第二电源信号通过第六晶体管T6输出至扫描驱动电路的输出端OUT，扫描驱动电路输出高电平。同时第二电源信号通过第五晶体管T5传输至第一电容C1的第一极，此时第一电容C1的第二极为高电平，第一电容C1上不存储电能。

在第二阶段t12，en为高电平，ck1为高电平，ck2为低电平，第一晶体管T1和第二晶体管T2截止，第六晶体管T6的栅极和第七晶体管T7的栅极为浮动状态，第二电容C2可以维持第六晶体管T6的栅极电位为低电平，使得第六晶体管T6持续导通，第六晶体管T6持续输出高电平至扫描驱动电路的输出端OUT。同时第五晶体管T5维持导通，第二电源信号维持第一电容C1的第一极电位，使得第一电容C1可以维持第七晶体管T7的栅极电位为高电平，第二时钟信号无法通过第七晶体管T7传输至扫描驱动电路的输出端OUT。第七晶体管T7为输出管，其自身寄生电容比较大。

在第二阶段t12，当第二时钟信号由高电平变为低电平时，第七晶体管T7的自身寄生电容作用会使得第七晶体管T7的栅极电位变化，即第一电容C1的第二极电位变化。通过将第一电容C1的第一极与第五晶体管T5的第二极连接，可以避免第一电容C1的第二极电位变化耦合至第一电容C1的第一极时耦合至扫描驱动电路的输出端OUT影响扫描信号的电位，从而降低了扫描驱动电路的输出端OUT输出的扫描信号的异常现象，提高了扫描驱动电路输出的扫描信号的稳定性，进而降低了显示面板显示异常的现象。另外，当第二时钟信号由高电平变为低电平时，第一电容C1的第一极的电位固定为第二电源，从而可以减小第七晶体管T7自身寄生电容的耦合作用导致的第七晶体管T7的栅极电位变化，降低了第七晶体管T7误导通输出第二时钟信号的概率，从而可以进一步地提高扫描驱动电路的稳定性。图11为图9提供的扫描驱动电路对应的一种时序仿真图。如图11所示，曲线5为第一时钟信号输入端提供的第一时钟信号的时序，曲线6为第二时钟信号输入端提供的第二时钟信号的时序，曲线7为输入信号端提供的输入信号的时序，曲线8为扫描驱动电路的输出端输出的扫描信号的时序。如图11所示，当扫描信号为高电平时，不存在输出异常现象，从而提高了扫描驱动电路的稳定性。

在第三阶段t13，en为低电平，ck1为低电平，ck2为高电平，第一晶体管T1和第二晶体管T2导通，输入信号通过第一晶体管T1传输至第三晶体管T3的栅极，控制第三晶体管T3导通，第一电源信号和第一时钟信号通过第二晶体管T2传输至第六晶体管T6的栅极，控制第六晶体管T6导通，第二电源信号通过第六晶体管T6传输至扫描驱动电路的输出端OUT，扫描驱动电路输出高电平信号。同时输入信号通过第一晶体管T1传输至第四晶体管T4和第七晶体管T7的栅极，控制第四晶体管T4和第七晶体管T7导通，第一电容C1的第一极为高电平，第二极为低电平，第一电容C1存储电能。同时第七晶体管T7输出第二时钟信号，为高电平。

在第四阶段t14，en为高电平，ck1为高电平，ck2为低电平，第一晶体管T1和第二晶体管T2截止，第一电容C1的维持作用可以使得第一电容C1的第二极为低电平，使得第三晶体管T3和第七晶体管T7导通，第一时钟信号通过第三晶体管T3传输至第六晶体管T6的栅极，控制第六晶体管T6截止，第二电源信号无法通过第六晶体管T6传输至扫描驱动电路的输出端OUT。同时第七晶体管T7输出第二时钟信号，为低电平，从而实现了输入信号的移位。

图12为本发明实施例提供的另一种扫描驱动电路的结构示意图。如图12所示，扫描驱动电路还包括第八晶体管T8；第八晶体管T8的栅极与第一电源信号输入端VL连接，第一晶体管T1的第二极和第七晶体管T7的栅极通过第八晶体管T8连接。

具体地，图12中示例性地示出了第八晶体管T8为P型晶体管。第八晶体管T6的栅极与第一电源信号输入端VL电连接，第八晶体管T8一直处于导通状态。第一晶体管T1的第二极通过第八晶体管T8与第七晶体管T7的栅极连接，可以在第二时钟信号拉低第七晶体管T7的第一极电位，带动第七晶体管T7的栅极电位被拉低时，避免第一晶体管T1的第二极电位很低，第一晶体管T1的栅源压差过大导致的第一晶体管T1损坏的现象。

本发明实施例还提供了一种显示面板。图13为本发明实施例提供的一种显示面板的结构示意图。如图13所示，该显示面板包括第一时钟信号线20、第二时钟信号线30、第一电源信号线40、第二电源信号线50、输入信号线60和至少两个本发明任意实施例提供的扫描驱动电路10；扫描驱动电路10的第一时钟信号输入端与第一时钟信号线20电连接，第二时钟信号输入端与第二时钟信号线30电连接，第一电源信号输入端与第一电源信号线40电连接，第二电源信号输入端与第二电源信号线50电连接；至少两个扫描驱动电路10级联连接，第一级扫描驱动电路10的输入信号端与输入信号线60电连接；前一级扫描驱动电路10的输出端与后一级扫描驱动电路10的输入信号端电连接。

具体地，该显示面板例如可以为有机发光二极管显示面板、液晶显示面板或电子纸显示面板等。每一级扫描驱动电路10与显示面板上的扫描线70电连接，向各扫描线70传输扫描信号。第一级扫描驱动电路10将输入信号线60上的输入信号移位，并通过其输出端输出。后一级扫描驱动电路10将前一级扫描驱动电路10输出的扫描信号移位，并输出。因此，本发明实施例提供的显示面板实现了逐行输出扫描信号的功能，且各级扫描驱动电路10输出的扫描信号稳定性良好。

继续参考图13，在上述各实施例的基础上，可选地，扫描驱动电路10设置于显示面板的两侧。示例性地，位于显示面板左侧的扫描驱动电路10级联连接，依次向奇数条扫描线发送扫描信号。位于显示面板右侧的扫描驱动电路10级联连接，依次向偶数条扫描线发送扫描信号。本发明实施例这样设置有利于减小扫描驱动电路10占用显示面板的一侧的边框，从而有利于减小显示面板的边框宽度。

本发明实施例还提供了一种显示装置。图14为本发明实施例提供的一种显示装置的结构示意图。如图14所示，该显示装置包括本发明任意实施例提供的显示面板1。该显示装置例如可以是手机、平板电脑、智能穿戴设备、公共场所大厅的信息查询机等。该显示装置包括本发明任意实施例所提供的显示面板1，其技术原理和产生的技术效果类似，这里不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种扫描驱动电路，其特征在于，包括输入模块、第一控制模块、第二控制模块、存储模块、第一输出模块和第二输出模块；

所述输入模块与第一时钟信号输入端、输入信号端、所述第一控制模块、所述第二控制模块和所述第二输出模块连接，所述输入模块用于为所述第一控制模块、所述第二控制模块和所述第二输出模块提供输入信号；

所述第一控制模块与所述第一时钟信号输入端、第一电源信号输入端、所述第一输出模块和所述第二控制模块连接，所述第一控制模块用于为所述第一输出模块和所述第二控制模块提供第一控制信号；

所述第二控制模块与第二电源信号输入端、第二时钟信号输入端和所述存储模块的第一端连接，所述第二控制模块用于为所述存储模块提供所述第二电源信号输入端提供的第二电源信号或所述第二时钟信号输入端提供的第二时钟信号；所述存储模块的第二端与所述第二输出模块的控制端连接，用于维持所述第二输出模块控制端的电位；

所述第一输出模块与所述第二电源信号输入端连接，用于根据所述第一控制信号输出所述第二电源信号；所述第二输出模块与所述第二时钟信号输入端连接，用于根据所述输入模块提供的输入信号输出所述第二时钟信号。

2.根据权利要求1所述的扫描驱动电路，其特征在于，所述存储模块包括第一电容；

所述第一电容的第一极作为所述存储模块的第一端，与所述第二控制模块的输出端电连接，所述第一电容的第二极作为所述存储模块的第二端。

3.根据权利要求2所述的扫描驱动电路，其特征在于，所述输入模块包括第一晶体管；

所述第一晶体管的栅极与所述第一时钟信号输入端连接，所述第一晶体管的第一极与所述输入信号端连接，所述第一晶体管的第二极与所述第一控制模块的第一控制端、所述第二控制模块的第一控制端和所述第二输出模块的控制端连接。

4.根据权利要求3所述的扫描驱动电路，其特征在于，所述第一控制模块包括第二晶体管和第三晶体管；

所述第二晶体管的栅极与所述第一时钟信号输入端电连接，所述第二晶体管的第一极与所述第一电源信号输入端连接，所述第二晶体管的第二极与所述第三晶体管的第二极、所述第二控制模块的第二控制端和所述第一输出模块的控制端连接，所述第三晶体管的栅极作为所述第一控制模块的第一控制端，所述第三晶体管的第一极与所述第一时钟信号输入端连接。

5.根据权利要求4所述的扫描驱动电路，其特征在于，所述第二控制模块包括第四晶体管和第五晶体管；

所述第四晶体管的栅极作为所述第二控制模块的第一控制端，所述第五晶体管的栅极作为所述第二控制模块的第二控制端，所述第四晶体管的第一极与所述第二时钟信号输入端连接，所述第五晶体管的第一极与所述第二电源信号输入端连接，所述第四晶体管的第二极和所述第五晶体管的第二极连接，并作为所述第二控制模块的输出端。

6.根据权利要求5所述的扫描驱动电路，其特征在于，所述第一输出模块包括第六晶体管和第二电容；

所述第六晶体管的栅极与所述第二电容的第一极连接，并作为所述第一输出模块的控制端，所述第六晶体管的第一极和所述第二电容的第二极与所述第二电源信号输入端连接，所述第六晶体管的第二极作为所述扫描驱动电路的输出端。

7.根据权利要求6所述的扫描驱动电路，其特征在于，所述第二输出模块包括第七晶体管；

所述第七晶体管的栅极作为所述第二输出模块的控制端，所述第七晶体管的第一极与所述第二时钟信号输入端连接，所述第七晶体管的第二极与所述第六晶体管的第二极电连接。

8.根据权利要求7所述的扫描驱动电路，其特征在于，还包括第八晶体管；

所述第八晶体管的栅极与所述第一电源信号输入端连接，所述第一晶体管的第二极和所述第七晶体管的栅极通过所述第八晶体管连接。

9.一种显示面板，其特征在于，包括第一时钟信号线、第二时钟信号线、第一电源信号线、第二电源信号线、输入信号线和至少两个如权利要求1-8任一项所述的扫描驱动电路；

所述扫描驱动电路的第一时钟信号输入端与所述第一时钟信号线电连接，所述第二时钟信号输入端与所述第二时钟信号线电连接，所述第一电源信号输入端与所述第一电源信号线电连接，所述第二电源信号输入端与所述第二电源信号线电连接；

至少两个所述扫描驱动电路级联连接，第一级所述扫描驱动电路的输入信号端与所述输入信号线电连接；前一级所述扫描驱动电路的输出端与后一级所述扫描驱动电路的输入信号端电连接。

10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。

Images