CN114023266B - 像素电路、显示面板和显示装置 - Google Patents

Abstract

本发明实施例公开了一种像素电路、显示面板和显示装置，像素电路包括：驱动模块、存储模块、数据写入模块、初始化模块和发光模块；数据写入模块连接于驱动模块与数据线之间，存储模块与驱动模块的控制端连接，驱动模块和发光模块连接于第一电源和第二电源之间，初始化模块包括双栅晶体管，通过双栅晶体管对发光模块进行初始化，并通过双栅晶体管中的一单栅晶体管同时对驱动模块的控制端进行初始化；或通过双栅晶体管对驱动模块的控制端进行初始化，并通过双栅晶体管中的一单栅晶体管同时对发光模块进行初始化。本发明实施例提供的技术方案能够实现发光模块和驱动模块的初始化由同一行扫描线进行控制，有利于节省版图空间。

Description

像素电路、显示面板和显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路、显示面板和显示装置。

背景技术

随着显示技术的发展，用户对于显示面板的画质要求越来越高。显示面板包括像素电路，通过像素电路驱动发光元件发光。然而现有像素电路的版图空间设计较为复杂，不利于低功耗和高分辨率显示的实现。

发明内容

本发明实施例提供一种像素电路、显示面板和显示装置，以优化像素电路的布局空间。

第一方面，本发明实施例提供了一种像素电路，包括：驱动模块、存储模块、数据写入模块、初始化模块和发光模块；

所述数据写入模块用于在数据写入阶段向所述驱动模块的控制端写入数据电压；

所述存储模块用于存储所述驱动模块控制端的电压；

所述驱动模块用于在发光阶段向所述发光模块提供驱动信号，以驱动所述发光模块发光；

所述初始化模块用于在初始化阶段对所述驱动模块的控制端以及所述发光模块进行初始化；其中，所述初始化模块包括双栅晶体管，通过所述双栅晶体管对发光模块进行初始化，并通过所述双栅晶体管中的一单栅晶体管同时对所述驱动模块的控制端进行初始化；或通过所述双栅晶体管对所述驱动模块的控制端进行初始化，并通过所述双栅晶体管中的一单栅晶体管同时对所述发光模块进行初始化。

可选地，所述双栅晶体管包括第一子晶体管和第二子晶体管，所述第一子晶体管和所述第二子晶体管串联连接，所述第一子晶体管和所述第二子晶体管连接的公共点作为所述双栅晶体管的中间节点；

所述第一子晶体管的第一端连接初始化信号线，所述第一子晶体管的第二端连接所述第二子晶体管的第一端，所述第二子晶体管的第二端连接所述发光模块，所述第一子晶体管的栅极和所述第二子晶体管的栅极连接同一扫描线，所述双栅晶体管的中间节点连接所述驱动模块的控制端。

可选地，所述双栅晶体管包括第一子晶体管和第二子晶体管，所述第一子晶体管和所述第二子晶体管串联连接，所述第一子晶体管和所述第二子晶体管连接的公共点作为所述双栅晶体管的中间节点；

所述第一子晶体管的第一端连接初始化信号线，所述第一子晶体管的第二端连接所述第二子晶体管的第一端，所述第二子晶体管的第二端连接所述驱动模块的控制端，所述第一子晶体管的栅极和所述第二子晶体管的栅极连接同一扫描线，所述双栅晶体管的中间节点连接所述发光模块。

可选地，所述驱动模块包括驱动晶体管，所述数据写入模块包括数据写入晶体管，所述存储模块包括存储电容，所述发光模块包括发光二极管；

所述双栅晶体管的栅极与第一扫描线连接，所述双栅晶体管的第一极与初始化信号线连接，所述双栅晶体管的第二极与所述发光二极管的第一极连接，所述双栅晶体管的中间节点与所述驱动晶体管的栅极连接，所述发光二极管的第二极与第二电源连接；

所述数据写入晶体管的栅极与第二扫描线连接，所述数据写入晶体管的第一极与数据线连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极连接；所述存储电容的第一极与第一电源连接，所述存储电容的第二极与所述驱动晶体管的栅极连接；

所述像素电路还包括补偿模块和发光控制模块，所述补偿模块包括补偿晶体管，所述发光控制模块包括第一发光控制晶体管和第二发光控制晶体管，所述补偿晶体管的栅极与所述第二扫描线连接，所述补偿晶体管的第一极与所述驱动晶体管的第二极连接，所述补偿晶体管的第二极与所述驱动晶体管的栅极连接；所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极均与发光控制信号线连接，所述第一发光控制晶体管的第一极与所述第一电源电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述发光二极管的第一极连接。

第二方面，本发明实施例还提供了一种显示面板，该显示面板包括基板和本发明任意实施例所提供的像素电路，所述像素电路位于所述基板上。

可选地，所述驱动模块包括驱动晶体管，所述数据写入模块包括数据写入晶体管，所述显示面板还包括多条沿第一方向延伸的第一扫描线、第二扫描线、初始化信号线和发光控制信号线，以及多条沿第二方向延伸的数据线；所述第一方向和所述第二方向交叉；

所述显示面板还包括构成晶体管的有源层，所述第二扫描线与所述有源层交叠位置形成所述数据写入晶体管的栅极，所述第一扫描线与所述有源层交叠位置形成所述双栅晶体管的栅极；

沿第二方向，一条所述发光控制信号线位于一条所述第一扫描线和一条所述第二扫描线之间，所述初始化信号线位于所述第一扫描线远离所述发光控制信号线一侧。

可选地，所述第一扫描线、所述第二扫描线和所述发光控制信号线位于第一金属层，所述初始化信号线位于第二金属层，所述数据线位于第三金属层；

其中，所述第一扫描线包括沿第一方向延伸的主体部和沿第二方向延伸的分支部，所述主体部与所述有源层交叠形成所述双栅晶体管的第一子晶体管的栅极，所述分支部与所述有源层交叠形成所述双栅晶体管的第二子晶体管的栅极；所述双栅晶体管的中间节点通过金属连接线与所述驱动晶体管的栅极连接。

可选地，所述有源层的图案包括第一延伸部、第二延伸部和第三延伸部，所述第一延伸部沿第一方向延伸，所述第二延伸部沿所述第二方向延伸；

所述第一延伸部和所述第二延伸部的连接端通过金属连接线连接所述第三延伸部，所述金属连接线位于第三金属层。

可选地，所述显示面板还包括存储电容，所述存储电容的第一极板位于第一金属层，所述存储电容的第二极板位于第二金属层，所述第一极板在所述基板上的垂直投影覆盖所述驱动晶体管的有源层在所述基板上的垂直投影；

所述金属连接线通过过孔与所述存储电容的第一极板连接。

第三方面，本发明实施例还提供了一种显示装置，该显示装置包括本发明任意实施例所提供的显示面板。

本发明实施例提供的像素电路通过优化像素电路的结构，能够在优化像素电路布局空间的同时改善显示效果。该像素电路包括驱动模块、存储模块、数据写入模块、初始化模块和发光模块，数据写入模块连接于驱动模块与数据线之间，存储模块与驱动模块的控制端连接，驱动模块和发光模块连接于第一电源和第二电源之间，初始化模块用于在初始化阶段向驱动模块的控制端以及发光模块写入初始化电压，对驱动模块的控制端以及发光模块进行初始化；其中，初始化模块包括双栅晶体管，双栅晶体管连接于初始化信号线和发光模块之间，双栅晶体管的中间节点与驱动模块的控制端连接。

相对于现有技术，本发明实施例提供的技术方案通过将双栅晶体管的栅极连接至同一扫描线，在初始化阶段，可以通过双栅晶体管同时对发光模块和驱动模块进行初始化，正是因为双栅晶体管的两个栅极连接同一条扫描线，在版图布局时，能够实现发光模块和驱动模块的初始化由同一行扫描线进行控制，每一行像素的初始化均由本行的扫描线进行控制，从而不需要在最后一行像素下方设置扫描线和初始化信号线对最后一行像素进行初始化，有利于节省版图空间。此外，由于双栅晶体管的漏电流较小，能够改善驱动模块控制端电位不稳定的现象，避免发光模块因发光不足而出现低灰阶色偏的现象，有利于提高显示效果。

附图说明

图1为现有技术中的一种像素电路的结构示意图；

图2为现有技术中的一种显示面板的俯视图；

图3为本发明实施例提供的一种像素电路的结构示意图；

图4为本发明实施例提供的另一种像素电路的结构示意图；

图5为本发明实施例提供的另一种像素电路的结构示意图；

图6为本发明实施例提供的另一种像素电路的结构示意图；

图7为本发明实施例提供的另一种像素电路的结构示意图；

图8为本发明实施例提供的一种驱动电路的时序控制波形图；

图9为本发明实施例提供的一种显示面板的俯视图；

图10为本发明实施例提供的一种显示面板的剖视图；

图11为本发明实施例提供的另一种显示面板的剖面图；

图12为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，现有显示面板不利于低功耗和高分辨率显示的实现。经发明人研究发现，出现上述问题的原因在于：显示面板包括像素电路，像素电路通常是由薄膜晶体管和电容构成，像素电路中的信号线、薄膜晶体管的有源层和源/漏极以及电容的极板分别位于显示面板的多个膜层中，使得显示面板的膜层结构较多，且现有像素电路中的薄膜晶体管的数量较多，从而造成版图空间设计较为复杂。此外，同一行像素对应的信号线不在同一行，势必导致最后一行像素下方还会设计有对应的信号线，占用了版图空间。例如，图1为现有技术中的一种像素电路的结构示意图，图2为现有技术中的一种显示面板的俯视图，其中，图2所示俯视图对应图1所示的像素电路结构。如图1和图2所示，现有的像素电路中，包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7和发光二极管OLED，其中，第四晶体管M4和第七晶体管M7分别连接不同的信号线(第一扫描线S1和第三扫描线S3)，以对第一晶体管M1的栅极和发光二极管OLED的阳极电位进行初始化。结合图2，提供初始化电压Vref还原发光二极管OLED阳极，以及还原第一晶体管M1的栅极的扫描线不在同一行，分别由两行扫描线控制，那么在还原最后一行像素时，势必在最后一行像素下方设计出用于还原最后一行像素发光二极管OLED阳极的第三扫描线S3和初始化信号线Vref(在此可以理解为，第三扫描线S3在用于还原本行像素的同时，还作为下一行像素的第一扫描线S1)，由此占用了较多的版图空间，不利于实现低功耗和高分辨率显示。此外，用于还原发光二极管OLED阳极的第七晶体管M7为单栅管，因第七晶体管M7的漏电流导致第一晶体管M1栅极电位不稳定，使得驱动电流下降，造成像素发光不足而引起低灰阶色偏的现象。

针对上述问题，本发明实施例提供了一种像素电路、显示面板和显示装置，以改善显示效果，以及优化版图布局空间。图3为本发明实施例提供的一种像素电路的结构示意图，图4为本发明实施例提供的另一种像素电路的结构示意图，参考图3和图4，本发明实施例提供的像素电路包括驱动模块110、存储模块120、数据写入模块130、初始化模块140和发光模块150；

数据写入模块130连接于驱动模块110与数据线Data之间，用于在数据写入阶段向驱动模块110的控制端G写入数据线Data输出的数据电压；

存储模块120与驱动模块110的控制端连接，用于存储驱动模块110控制端G的电压；

驱动模块110和发光模块150连接于第一电源VDD和第二电源VSS之间，驱动模块110用于在发光阶段根据存储模块120存储的电压向发光模块150提供驱动信号，以驱动发光模块150发光；

初始化模块140用于在初始化阶段向驱动模块110的控制端G以及发光模块150写入初始化电压，对驱动模块110的控制端G以及发光模块150进行初始化；其中，初始化模块140包括双栅晶体管T1，通过双栅晶体管T1对发光模块150进行初始化，并通过双栅晶体管T1中的一单栅晶体管同时对驱动模块110的控制端G进行初始化；或通过双栅晶体管T1对驱动模块110的控制端G进行初始化，并通过双栅晶体管T1中的一单栅晶体管同时对发光模块150进行初始化。

具体地，初始化模块140分别与驱动模块110的控制端G和发光模块150的第一端连接，用于将初始化信号线提供的初始化电压Vref传输至驱动模块110的控制端G和发光模块150的第一端，通过对初始化模块140的控制端施加扫描信号(例如，第一扫描信号S1)，分别通过不同路径向驱动模块110的控制端G和发光模块150的第一端传输初始化电压，以完成对110的控制端G和发光模块150的第一端电位的初始化。

参考图3，在本实施例中，初始化模块140包括双栅晶体管T1，双栅晶体管T1的栅极输入第一扫描信号S1，双栅晶体管T1的一极与初始化信号线连接，另一极与发光模块150的第一端连接，发光模块150的第二端连接第二电源VSS。双栅晶体管T1的中间节点N与驱动模块110的控制端G连接，中间节点也可称为双栅节点。在初始化阶段，双栅晶体管T1响应于第一扫描信号S1导通，初始化信号线上的初始化电压Vref通过双栅晶体管T1传输至发光模块150的第一端，同时通过双栅晶体管T1的中间节点N传输至驱动模块110的控制端G，在对发光模块150初始化的同时对驱动模块110的控制端G进行初始化。也就是说，在初始化阶段，通过双栅晶体管T1对发光模块150进行初始化，并通过双栅晶体管T1中的一单栅晶体管同时对驱动模块110的控制端G进行初始化，实现了采用同一条扫描线完成对驱动模块110的控制端G和发光模块150的初始化操作，从而驱动模块110的控制端G和发光模块150的初始化可以由同一行扫描线进行控制，进而能够节省扫描线和初始化信号线，例如至少节省最后一行像素下方的扫描线和初始化信号线，有利于节省版图空间。

参考图4，在本发明提供的另一实施例中，双栅晶体管T1的栅极输入第一扫描信号S1，双栅晶体管T1的一极与初始化信号线连接，另一极与驱动模块110的控制端G连接。双栅晶体管T1的中间节点N与发光模块150的第一端连接，发光模块150的第二端连接第二电源VSS。在初始化阶段，双栅晶体管T1响应于第一扫描信号S1导通，初始化信号线上的初始化电压Vref通过双栅晶体管T1传输至驱动模块110的控制端G，同时通过双栅晶体管T1的中间节点N传输至发光模块150的第一端，在对驱动模块110的控制端G初始化的同时对发光模块150进行初始化。也就是说，在初始化阶段，通过双栅晶体管T1对驱动模块110的控制端G进行初始化，并通过双栅晶体管T1中的一单栅晶体管同时对发光模块150进行初始化，实现了采用同一条扫描线完成对驱动模块110的控制端G和发光模块150的初始化操作，同样能够节省扫描线和初始化信号线。

进一步地，在数据写入阶段，数据写入模块130导通，将数据线Data上的数据电压传输至驱动模块110的控制端G，并存储在存储模块120上。在发光阶段，驱动模块110根据其控制端G的电压产生驱动信号(如，驱动信号可以为电流信号)驱动发光模块150发光。

初始化模块140包括双栅晶体管T1，由于双栅晶体管T1的漏电流远小于单栅晶体管的漏电流，因此，在初始化阶段结束，双栅晶体管T1关断后，驱动模块110控制端G的电位能够保持稳定，避免出现因驱动模块110控制端G电位下降而影响发光模块150的发光亮度，从而有利于改善低灰阶色偏现象。

本发明实施例提供的像素电路通过优化像素电路的结构，能够在优化像素电路布局空间的同时改善显示效果。该像素电路包括驱动模块、存储模块、数据写入模块、初始化模块和发光模块，数据写入模块连接于驱动模块与数据线之间，存储模块与驱动模块的控制端连接，驱动模块和发光模块连接于第一电源和第二电源之间，初始化模块用于在初始化阶段向驱动模块的控制端以及发光模块写入初始化电压，对驱动模块的控制端以及发光模块进行初始化；其中，初始化模块包括双栅晶体管，双栅晶体管连接于初始化信号线和发光模块之间，双栅晶体管的中间节点与驱动模块的控制端连接。相对于现有技术，本发明实施例提供的技术方案通过将双栅晶体管的栅极连接至同一扫描线，在初始化阶段，可以通过双栅晶体管同时对发光模块和驱动模块进行初始化，正是因为双栅晶体管的两个栅极连接同一条扫描线，在版图布局时，能够实现发光模块和驱动模块的初始化由同一行扫描线进行控制，每一行像素的初始化均由本行的扫描线进行控制，从而不需要在最后一行像素下方设置扫描线和初始化信号线对最后一行像素进行初始化，有利于节省版图空间。此外，由于双栅晶体管的漏电流较小，能够改善驱动模块控制端电位不稳定的现象，避免发光模块因发光不足而出现低灰阶色偏的现象，有利于提高显示效果。

可选地，图5为本发明实施例提供的另一种像素电路的结构示意图，并具体示出了图3所示像素电路的具体结构。参考图5，驱动模块110包括驱动晶体管T2，数据写入模块130包括数据写入晶体管T3，存储模块120包括存储电容Cst，发光模块150包括发光二极管OLED。

在本实施例中，双栅晶体管T1包括第一子晶体管T11和第二子晶体管T12，第一子晶体管T11和第二子晶体管T12串联连接，第一子晶体管T11和第二子晶体管T12连接的公共点作为双栅晶体管T1的中间节点N。第一子晶体管T11的第一端连接初始化信号线，第一子晶体管T11的第二端连接第二子晶体管T12的第一端，第二子晶体管T12的第二端连接发光模块150，第一子晶体管T11的栅极和第二子晶体管T12的栅极连接同一扫描线，双栅晶体管T1的中间节点N连接驱动模块110的控制端G。在初始化阶段，第一子晶体管T11和第二子晶体管T12响应第一扫描线输出的第一扫描信号S1导通，初始化信号线上的初始化电压Vref通过第一子晶体管T11传输至驱动晶体管T2的栅极，以及通过第一子晶体管T11和第二子晶体管T12形成的双栅晶体管传输至发光二极管OLED的阳极，分别对驱动晶体管T2的栅极和发光二极管OLED的阳极进行初始化。在数据写入阶段，第一子晶体管T11和第二子晶体管T12关断，数据写入晶体管T3响应第二扫描线输出的第二扫描信号S2导通，将数据线Data上的数据电压传输至驱动晶体管T2的栅极和存储电容Cst。在发光阶段，由于第一子晶体管T11和第二子晶体管T12的漏电流较小，驱动晶体管T2的栅极电位能够保持稳定，驱动晶体管T2根据其栅极的电压产生驱动电流，驱动发光二极管OLED发光。

可选地，图6为本发明实施例提供的另一种像素电路的结构示意图，并具体示出了图4所示像素电路的具体结构。与图5所示像素电路的区别在于双栅晶体管T1的连接结构不同，参考图6，在本实施例中，第一子晶体管T11的第一端连接初始化信号线，第一子晶体管T11的第二端连接第二子晶体管T12的第一端，第二子晶体管T12的第二端连接驱动模块110的控制端G，第一子晶体管T11的栅极和第二子晶体管T12的栅极连接同一扫描线，双栅晶体管T1的中间节点连接发光模块150。其具体工作原理可参照上述相关描述，在此不再赘述。

可选地，图7为本发明实施例提供的另一种像素电路的结构示意图，参考图7，本发明实施例提供的像素电路还包括补偿模块160，补偿模块160包括补偿晶体管T4，补偿晶体管T4的第一极与驱动晶体管T2的第二极连接，补偿晶体管T4的第二极与驱动晶体管T2的栅极连接，补偿晶体管T4的栅极与第二扫描线连接。其中，补偿晶体管T4用于在补偿阶段实现驱动晶体管T2的阈值电压补偿。

该像素电路还包括发光控制模块170，发光控制模块170包括第一发光控制晶体管T5和第二发光控制晶体管T6，第一发光控制晶体管T5的栅极和第二发光控制晶体管T6的栅极均与发光控制信号线连接，第一发光控制晶体管T5的第一极与第一电源VDD电连接，第一发光控制晶体管T5的第二极与驱动晶体管T2的第一极连接，第二发光控制晶体管T6的第一极与驱动晶体管T2的第二极连接，第二发光控制晶体管T6的第二极与发光二极管OLED的第一极连接。

图8为本发明实施例提供的一种驱动电路的时序控制波形图，适用于图7所示的像素电路，其中图7所示像素电路中的晶体管均为P型管。结合图7和图8，本发明实施例提供的像素电路的具体工作可以包括初始化阶段t1、数据写入阶段t2和发光阶段t3。

在初始化阶段t1，第一扫描线输出的第一扫描信号S1为低电平，第二扫描线输出的第二扫描信号S2为高电平，发光控制信号线输出的发光控制信号EM为高电平，因此，第一子晶体管T11和第二子晶体管T12响应第一扫描线输出的第一扫描信号S1导通，初始化信号线上的初始化电压Vref通过第一子晶体管T11传输至驱动晶体管T2的栅极，以及通过第一子晶体管T11和第二子晶体管T12形成的双栅晶体管传输至发光二极管OLED的阳极，分别对驱动晶体管T2的栅极和发光二极管OLED的阳极进行初始化。

在数据写入阶段t2，第一扫描线输出的第一扫描信号S1为高电平，第二扫描线输出的第二扫描信号S2为低电平，发光控制信号线输出的发光控制信号EM为高电平，因此，数据写入晶体管T3和补偿晶体管T4分别响应于第二扫描信号S2导通，数据线Data上的数据电压Vdata通过数据写入晶体管T3、驱动晶体管T2和补偿晶体管T4写入至驱动晶体管T2的栅极和存储电容Cst，并实现对驱动晶体管T2的阈值电压进行补偿，此时驱动晶体管T2栅极的电位为Vdata+Vth，其中，Vth为驱动晶体管T2的阈值电压。

在发光阶段t3，第一扫描线输出的第一扫描信号S1为高电平，第二扫描线输出的第二扫描信号为高电平，发光控制信号线输出的发光控制信号EM为低电平，第一发光控制晶体管T5和第二发光控制晶体管T6分别响应于发光控制信号EM导通，第一电源VDD和第二电源VSS之间形成通路，驱动晶体管T2工作在饱和区或亚阈值区，驱动晶体管T2根据存储电容Cst存储的电压产生驱动电流，驱动发光二极管OLED发光。其中，驱动电流可表示为：

其中，μ为驱动晶体管T2的电子迁移率，Cox为驱动晶体管T2单位面积的沟道电容，W/L为驱动晶体管T2的宽长比。

继续参考图7，在发光阶段t3，驱动晶体管T2的栅极漏电路径有两条，一条漏电路径为通过初始化模块140漏电，另一条漏电路径为通过补偿晶体管T4和初始化模块140漏电，由于初始化模块140为双栅晶体管，其漏电流较小，且补偿晶体管T4也为双栅晶体管，因此，驱动晶体管T2栅极的电位能够保持稳定，从而驱动晶体管T2产生的驱动电流不会在较大范围内变化，进而可以改善发光二极管OLED亮度色偏的问题。

可选地，本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例所提供的像素电路，还包括基板，像素电路位于基板上。图9为本发明实施例提供的一种显示面板的俯视图，参考图7和图9，驱动模块110包括驱动晶体管T2，数据写入模块130包括数据写入晶体管T3，显示面板还包括多条沿第一方向延伸的第一扫描线S1、第二扫描线S2、初始化信号线Vref和发光控制信号线EM，以及多条沿第二方向延伸的数据线Data；第一方向和第二方向交叉。

显示面板还包括构成晶体管的有源层10，第二扫描线S2与有源层10交叠位置形成数据写入晶体管T3的栅极，第一扫描线S1与有源层10交叠位置形成双栅晶体管T1的栅极；

沿第二方向，一条发光控制信号线EM位于一条第一扫描线S1和一条第二扫描线S2之间，初始化信号线Vref位于第一扫描线S1远离发光控制信号线EM一侧。

需要说明的是，为了方便描述，在本实施例中，第一扫描线和第一扫描信号均用S1表示，第二扫描线和第二扫描信号均用S2表示，发光控制信号线和发光控制信号均用EM表示，初始化信号线和初始化电压均用Vref表示，各晶体管的附图标记均标在了晶体管的栅极位置。

参考图9，第一方向可以为X方向，第二方向可以为Y方向，第一扫描线S1、第二扫描线S2和发光控制信号线EM延X方向延伸排布，数据线Data和电源线VDD沿Y方向延伸排布。第一扫描线S1与有源层10交叠的位置形成初始化模块140中双栅晶体管T1的栅极，初始化信号线Vref靠近第一扫描线S1设置，初始化信号线Vref打孔与双栅晶体管T1连接。同样地，第二扫描线S2用于控制数据写入晶体管T3的导通，因此第二扫描线S2的设置位置靠近数据线Data和驱动晶体管T2，发光控制信号线EM设置于第一扫描线S1和第二扫描线S2之间，且靠近发光二极管OLED的阳极。这样设置的目的是有利于节省版图空间，方便布线。

在本实施例中，第一扫描线S1包括沿第一方向延伸的主体部和沿第二方向延伸的分支部，主体部与有源层10交叠形成双栅晶体管T1的第一子晶体管T11的栅极，分支部与有源层10交叠形成双栅晶体管T1的第二子晶体管T12的栅极；双栅晶体管T1的中间节点N通过金属连接线31与驱动晶体管T2的栅极连接。有源层10的图案包括第一延伸部1、第二延伸部2和第三延伸部3，第一延伸部1沿第一方向延伸，第二延伸部2沿第二方向延伸；第一延伸部1和第二延伸部2的连接端通过金属连接线31连接第三延伸部3，金属连接线31位于第三金属层。

其中，第一扫描线S1的主体部与有源层10的第二延伸部2交叠位置形成第一子晶体管T11的栅极，沿有源层10延伸方向，第一子晶体管T11的栅极两端分别为第一子晶体管T11的源极区和漏极区。第一扫描线S1的分支部与有源层10的第一延伸部1交叠位置形成第二子晶体管T12的栅极，沿有源层10延伸方向，第二子晶体管T12的栅极两端分别为第二子晶体管T12的源极区和漏极区。第一子晶体管T11对应的有源层10和第二子晶体管T12对应有源层连接的位置为双栅晶体管T1的中间节点N，也即，第一延伸部1与第二延伸部2的连接端为双栅晶体管T1的中间节点N。中间节点N通过金属连接线31连接到驱动晶体管T2的栅极，从而实现在第一扫描线S1的控制下，同时对驱动晶体管T2的栅极和发光二极管OLED的阳极进行初始化。也就是说，驱动晶体管T2的栅极和发光二极管OLED的阳极的初始化是通过同一行扫描线进行控制的，最后一行像素对应的驱动晶体管T2的栅极和发光二极管OLED的阳极的初始化同样通过最后一行扫描线进行控制，无需在最后一行像素下方再额外拉出一行扫描线和初始化信号线对最后一行像素进行初始化，有效减小了版图的占用空间。

在本实施例中，第一延伸部1和第二延伸部2的连接端通过金属连接线31还与第三延伸部3连接，第三延伸部3与第二扫描线S2交叠位置形成补偿晶体管T4，补偿晶体管T4的一极与双栅晶体管T1的中间节点N连接。

图10为本发明实施例提供的一种显示面板的剖视图，具体为图9所示显示面板沿剖切线AA’得到的剖面图，其中，Z方向为显示面板的厚度方向。参考图9和图10，第一扫描线S1、第二扫描线S2和发光控制信号线EM位于第一金属层，初始化信号线Vref位于第二金属层，数据线Data位于第三金属层。显示面板还包括存储电容Cst，存储电容Cst的第一极板11位于第一金属层，存储电容Cst的第二极板12位于第二金属层，第一极板11在基板41上的垂直投影覆盖驱动晶体管T2的有源层10在基板41上的垂直投影；金属连接线31通过过孔与存储电容Cst的第一极板11连接。

具体地，基板41可以为显示面板提供缓冲、保护或支撑等作用。基板41可以是柔性基底，柔性基底的材料可以是聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)或者聚对苯二甲酸乙二醇酯(PET)等，也可以是上述多种材料的混合材料。基板41也可以为采用玻璃等材料形成的硬质基板。

存储电容Cst的第一极板11与驱动晶体管T2的栅极共用，其中，存储电容Cst的第一极板11与有源层10交叠的位置形成驱动晶体管T2的沟道区，存储电容Cst的第一极板11位于第一金属层。第一金属层与有源层10之间通过第一绝缘层42进行隔离。存储电容Cst的第二极板12位于第二金属层，第一极板11和第二极板12交叠的位置形成存储电容Cst，第一极板11与第二极板12之间通过第二绝缘层43进行隔离。数据线Data和金属连接线31位于第三金属层，第三金属层与第二金属层之间通过第三绝缘层44隔离。电源线VDD位于第四金属层，第四金属层与第三金属层之间通过第四绝缘层45进行隔离。其中，第一金属层、第二金属层、第三金属层和第四金属层依次叠层设置，第四金属层位于第三金属层远离基板41一侧。在第四金属层远离基板41一侧还设置有平坦化层46，以便后续膜层的制备。

在本实施例中，由于存储电容Cst的第一极板11在基板41上的垂直投影覆盖驱动晶体管T2的有源层10在基板41上的垂直投影，可以避免因第一极板11的面积过小而导致驱动晶体管T2的有效沟道面积减小的问题。

继续参考图10，存储电容Cst的第二极板12上打孔暴露出第一极板11(或第二绝缘层43)，金属连接线31通过过孔与存储电容Cst的第一极板11连接，以便其他膜层能够通过金属连接线31与驱动晶体管T2的栅极连接。

可选地，图11为本发明实施例提供的另一种显示面板的剖面图，具体为图9所示显示面板沿剖切线BB’得到的剖面图。在图11所示的剖面图中，具体示出了双栅晶体管T1的中间节点N通过过孔与金属连接线31连接，并通过金属连接线31与驱动晶体管T2的栅极(存储电容Cst的第一极板11)连接。

继续参考图11，初始化信号线Vref通过过孔与双栅晶体管T1的一端连接(通过有源层10连接)，且初始化信号线Vref与第一扫描线S1相邻。发光控制信号线EM设置于第一扫描线S1和第二扫描线S2之间。本实施例通过对各晶体管、数据线、扫描线和初始化信号线进行布局优化，减小版图的占用面积，有利于实现低功耗和高分辨率显示。

需要说明的是，本发明实施例提供的显示面板的剖面图仅是示例性地示出各膜层结构，而不是对膜层的位置和尺寸进行限制。

可选地，本发明实施例还提供了一种显示装置，图12为本发明实施例提供的一种显示装置的结构示意图。图12示意性地示出了显示装置为手机的情况，在实际应用中，该显示装置还可以为电脑、平板、电视、智能穿戴装置和车载装置等具有显示功能的电子产品。本发明实施例所提供的显示装置，包括本发明上述任意实施例所提供的显示面板，因此，本发明实施例所提供的显示装置具有本发明上述任意实施例所提供的显示面板的功能结构及有益效果，在此不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种显示面板，其特征在于，包括像素电路和基板，像素电路位于所述基板上，所述像素电路包括：驱动模块、存储模块、数据写入模块、初始化模块和发光模块；

所述数据写入模块用于在数据写入阶段向所述驱动模块的控制端写入数据电压；

所述存储模块用于存储所述驱动模块控制端的电压；

所述驱动模块用于在发光阶段向所述发光模块提供驱动信号，以驱动所述发光模块发光；

所述初始化模块用于在初始化阶段对所述驱动模块的控制端以及所述发光模块进行初始化；其中，所述初始化模块包括双栅晶体管，通过所述双栅晶体管对发光模块进行初始化，并通过所述双栅晶体管中的一单栅晶体管同时对所述驱动模块的控制端进行初始化；或通过所述双栅晶体管对所述驱动模块的控制端进行初始化，并通过所述双栅晶体管中的一单栅晶体管同时对所述发光模块进行初始化；

其中，所述驱动模块包括驱动晶体管，所述数据写入模块包括数据写入晶体管，所述显示面板还包括多条沿第一方向延伸的第一扫描线、第二扫描线、初始化信号线和发光控制信号线，以及多条沿第二方向延伸的数据线；所述第一方向和所述第二方向交叉；

所述显示面板还包括构成晶体管的有源层，所述第二扫描线与所述有源层交叠位置形成所述数据写入晶体管的栅极，所述第一扫描线与所述有源层交叠位置形成所述双栅晶体管的栅极；沿第二方向，一条所述发光控制信号线位于一条所述第一扫描线和一条所述第二扫描线之间，所述初始化信号线位于所述第一扫描线远离所述发光控制信号线一侧；其中，所述第一扫描线包括沿第一方向延伸的主体部和沿第二方向延伸的分支部，所述主体部与所述有源层交叠形成所述双栅晶体管的第一子晶体管的栅极，所述分支部与所述有源层交叠形成所述双栅晶体管的第二子晶体管的栅极；所述双栅晶体管的中间节点通过金属连接线与所述驱动晶体管的栅极连接。

2.根据权利要求1所述的显示面板，其特征在于，所述双栅晶体管包括第一子晶体管和第二子晶体管，所述第一子晶体管和所述第二子晶体管串联连接，所述第一子晶体管和所述第二子晶体管连接的公共点作为所述双栅晶体管的中间节点；

所述第一子晶体管的第一端连接初始化信号线，所述第一子晶体管的第二端连接所述第二子晶体管的第一端，所述第二子晶体管的第二端连接所述发光模块，所述第一子晶体管的栅极和所述第二子晶体管的栅极连接同一扫描线，所述双栅晶体管的中间节点连接所述驱动模块的控制端。

3.根据权利要求1所述的显示面板，其特征在于，所述双栅晶体管包括第一子晶体管和第二子晶体管，所述第一子晶体管和所述第二子晶体管串联连接，所述第一子晶体管和所述第二子晶体管连接的公共点作为所述双栅晶体管的中间节点；

所述第一子晶体管的第一端连接初始化信号线，所述第一子晶体管的第二端连接所述第二子晶体管的第一端，所述第二子晶体管的第二端连接所述驱动模块的控制端，所述第一子晶体管的栅极和所述第二子晶体管的栅极连接同一扫描线，所述双栅晶体管的中间节点连接所述发光模块。

4.根据权利要求1所述的显示面板，其特征在于，所述驱动模块包括驱动晶体管，所述数据写入模块包括数据写入晶体管，所述存储模块包括存储电容，所述发光模块包括发光二极管；

所述双栅晶体管的栅极与第一扫描线连接，所述双栅晶体管的第一极与初始化信号线连接，所述双栅晶体管的第二极与所述发光二极管的第一极连接，所述双栅晶体管的中间节点与所述驱动晶体管的栅极连接，所述发光二极管的第二极与第二电源连接；

所述数据写入晶体管的栅极与第二扫描线连接，所述数据写入晶体管的第一极与数据线连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极连接；所述存储电容的第一极与第一电源连接，所述存储电容的第二极与所述驱动晶体管的栅极连接；

所述像素电路还包括补偿模块和发光控制模块，所述补偿模块包括补偿晶体管，所述发光控制模块包括第一发光控制晶体管和第二发光控制晶体管，所述补偿晶体管的栅极与所述第二扫描线连接，所述补偿晶体管的第一极与所述驱动晶体管的第二极连接，所述补偿晶体管的第二极与所述驱动晶体管的栅极连接；所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极均与发光控制信号线连接，所述第一发光控制晶体管的第一极与所述第一电源电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述发光二极管的第一极连接。

5.根据权利要求1所述的显示面板，其特征在于，所述第一扫描线、所述第二扫描线和所述发光控制信号线位于第一金属层，所述初始化信号线位于第二金属层，所述数据线位于第三金属层。

6.根据权利要求1所述的显示面板，其特征在于，所述有源层的图案包括第一延伸部、第二延伸部和第三延伸部，所述第一延伸部沿第一方向延伸，所述第二延伸部沿所述第二方向延伸；

所述第一延伸部和所述第二延伸部的连接端通过金属连接线连接所述第三延伸部，所述金属连接线位于第三金属层。

7.根据权利要求6所述的显示面板，其特征在于，所述显示面板还包括存储电容，所述存储电容的第一极板位于第一金属层，所述存储电容的第二极板位于第二金属层，所述第一极板在所述基板上的垂直投影覆盖所述驱动晶体管的有源层在所述基板上的垂直投影；

所述金属连接线通过过孔与所述存储电容的第一极板连接。

8.一种显示装置，其特征在于，包括如权利要求1-7任一项所述的显示面板。

Images