CN114023250A - 一种驱动芯片、显示组件及驱动方法 - Google Patents

一种驱动芯片、显示组件及驱动方法 Download PDF

Info

Publication number
CN114023250A
CN114023250A CN202111329428.7A CN202111329428A CN114023250A CN 114023250 A CN114023250 A CN 114023250A CN 202111329428 A CN202111329428 A CN 202111329428A CN 114023250 A CN114023250 A CN 114023250A
Authority
CN
China
Prior art keywords
display
circuit detection
open
open circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111329428.7A
Other languages
English (en)
Inventor
唐永生
黄立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Lipson Microelectronics Co ltd
Original Assignee
Chengdu Lipson Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Lipson Microelectronics Co ltd filed Critical Chengdu Lipson Microelectronics Co ltd
Priority to CN202111329428.7A priority Critical patent/CN114023250A/zh
Publication of CN114023250A publication Critical patent/CN114023250A/zh
Priority to CN202210929397.7A priority patent/CN115171600A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供一种驱动芯片、显示组件及驱动方法。驱动芯片包括：SRAM存储器，用于存储显示阵列的显示数据及开路检测数据；开路检测数据表征显示阵列中的LED是否为开路；控制模块，与SRAM存储器连接，控制模块用于根据开路检测数据控制显示数据的输出；当显示阵列中某通道LED对应的开路检测数据表征为开路时，该通道所对应的显示数据被屏蔽，SRAM存储器输出的显示数据置为0。通过该方式，可以使得驱动芯片不对开路的灯珠进行输出，以避免引起相邻的本不该点亮的LED误点亮，进而提高了与之连接的显示组件的画面显示效果。

Description

一种驱动芯片、显示组件及驱动方法
技术领域
本申请涉及屏幕显示技术领域，具体而言，涉及一种驱动芯片、显示组件及驱动方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种发光器件，其通过电子和空穴复合释放能量发光。LED的特点是使用寿命长，电转化为光的效率极高，因此，LED被广泛应用于显示组件(如显示屏、显示面板，广告牌)中。目前的LED显示组件中，LED显示组件的行驱动采用PMOS管(positive channelMetal Oxide Semiconductor，N型衬底、P沟道，靠空穴的流动运送电流的MOS管)，而列驱动通常为一颗恒流源驱动芯片。
当LED显示组件中的某一颗LED出现虚焊或者LED损坏后，会出现开路的情况。开路的LED无法点亮，且如果恒流源驱动芯片继续对开路的灯珠进行横流输出，则会由于寄生效应而引起相邻的本不该点亮的LED误点亮，影响显示组件的画面显示效果。
发明内容
本申请实施例的目的在于提供一种驱动芯片、显示组件及驱动方法，以改善“恒流源驱动芯片继续对开路的灯珠进行横流输出，引起相邻的本不该点亮的LED误点亮，影响显示组件的画面显示效果”的问题。
本发明是这样实现的：
第一方面，本申请实施例提供一种驱动芯片，包括：SRAM存储器，用于存储显示阵列的显示数据及开路检测数据；所述开路检测数据表征所述显示阵列中的LED是否为开路；控制模块，与所述SRAM存储器连接，所述控制模块用于根据所述开路检测数据控制所述显示数据的输出；当所述显示阵列中某通道LED对应的开路检测数据表征为开路时，该通道所对应的显示数据被屏蔽，所述SRAM存储器输出的显示数据置为0。
在本申请实施例中，SRAM存储器用于存储显示阵列的显示数据及开路检测数据。在驱动过程中，控制模块用于根据开路检测数据控制显示数据的输出。具体的，当显示阵列中某通道LED对应的开路检测数据表征为开路时，该通道所对应的显示数据被屏蔽，SRAM存储器输出的显示数据置为0。通过该方式，可以使得驱动芯片不对开路的灯珠进行输出，以避免引起相邻的本不该点亮的LED误点亮，进而提高了与之连接的显示组件的画面显示效果。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，所述控制模块包括：开路检测读写单元，与所述SRAM存储器连接；所述开路检测读写单元用于读取所述开路检测数据；读写单元，与所述SRAM存储器及所述开路检测读写单元连接；所述读写单元用于读取所述显示数据以及获取所述开路检测读写单元读取的所述开路检测数据；SRAM控制逻辑单元；分别与所述开路检测读写单元及所述读写单元连接，所述SRAM控制逻辑单元用于根据当前扫描位置触发所述开路检测读写单元及所述读写单元读取与当前扫描位置对应的数据；所述读写单元还用于当所述显示阵列的当前扫描位置中某通道LED对应的开路检测数据表征为开路时，屏蔽该通道所对应的显示数据，使得所述SRAM存储器输出的显示数据置为0。
在本申请实施例中，在驱动芯片中增设开路检测读写单元，使得在驱动芯片的驱动过程中，开路检测读写单元可以读取开路检测数据(开路检测数据中存储有开路的LED的数据)，进而在输出显示数据时，驱动芯片将可以将与开路的LED对应的通道数据进行屏蔽。通过该方式，以便于对开路检测数据的读取。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，所述开路检测读写单元具体用于根据所述显示阵列中的LED在测试时，所述驱动芯片上与LED连接的输出管脚的电位信息确定所述显示阵列中的LED是否开路，并根据确定结果生成所述开路检测数据。
LED正常点亮时是由驱动芯片提供一个下拉电流。LED正常时，驱动芯片连接LED的输出管脚电位是中间电位；LED开路时，由于没有对电源的通路，该管脚电位会被下拉电流下拉至地电位。因此，通过该方式能够有效地确定显示阵列中的LED是否为开路。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，所述SRAM存储器包括：译码器及开路检测存储阵列；所述译码器及所述开路检测存储阵列与所述控制模块连接；所述控制模块在接收到外部输入的第一写数据指令时，激活地址信号引脚，并将地址信号输入至所述译码器中，同时使自身的写使能信号有效，以将所述开路检测数据写入至所述开路检测存储阵列。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，所述开路检测读写单元具体用于在所述显示阵列上电后，对所述显示阵列进行开路检测。
在本申请实施例中，当显示阵列上电时就开始进行开路检测，以便于后续输出显示数据时，能够及时提供可靠的开路检测数据。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，所述开路检测存储阵列与所述显示阵列为对应关系，当所述显示阵列的LED为开路时，则所述开路检测存储阵列的对应位置设置为0，当所述显示阵列的LED不为开路，则所述开路检测存储阵列的对应位置设置为1；或，所述开路检测存储阵列与所述显示阵列为对应关系，当所述显示阵列的LED为开路时，则所述开路检测存储阵列的对应位置设置为1，当所述显示阵列的LED不为开路，则所述开路检测存储阵列的对应位置设置为0。
在本申请实施例中，开路检测存储阵列与显示阵列为对应关系，且根据开路检测结果，将开路的位置与非开路的位置设置为不同的电平(如开路位置设置为低电平，非开路位置设置为高电平，或开路位置设置为高电平，非开路位置设置为低电平)，以便于直接根据开路检测存储阵列中的数字信息确定出LED是否为开路。
结合上述第一方面提供的技术方案，在一些可能的实现方式中，所述SRAM存储器包括：译码器及显示数据存储阵列；所述译码器及所述显示数据存储阵列与所述控制模块连接，所述显示数据存储阵列与所述读写单元连接；所述控制模块在接收到外部输入的第二写数据指令时，激活地址信号引脚，并将地址信号输入至所述译码器中，同时使自身的写使能信号有效，以将所述显示数据写入至所述显示数据存储阵列。
第二方面，本申请实施例提供一种显示组件，包括显示阵列及与所述显示阵列连接的如第一方面实施例和/或结合上述第一方面实施例的一些可能的实现方式所提供的驱动芯片。
第三方面，本申请实施例提供一种驱动方法，应用于驱动芯片中的控制模块，所述驱动芯片还包括SRAM存储器，所述控制模块与所述SRAM存储器连接，所述方法包括：根据所述SRAM存储器中存储的显示阵列的开路检测数据控制所述SRAM存储器中存储的所述显示阵列的显示数据的输出；其中，当所述显示阵列中某通道LED对应的开路检测数据表征为开路时，该通道所对应的显示数据被屏蔽，所述SRAM存储器输出的显示数据置为0。
结合上述第三方面提供的技术方案，在一些可能的实现方式中，所述方法还包括：在所述显示阵列上电时，当接收到外部输入的第一写数据指令时，激活地址信号引脚，并将地址信号输入至译码器中，同时使自身的写使能信号有效，进而将所述开路检测数据进行存储。
结合上述第三方面提供的技术方案，在一些可能的实现方式中，所述方法还包括：当接收到外部输入的第二写数据指令时，激活地址信号引脚，并将地址信号输入至译码器中，同时使自身的写使能信号有效，进而将所述显示数据进行存储。
第四方面，本申请实施例提供一种驱动装置，应用于驱动芯片中的控制模块，所述驱动芯片还包括SRAM存储器，所述控制模块与所述SRAM存储器连接，所述装置包括：控制单元，用于根据所述SRAM存储器中存储的显示阵列的开路检测数据控制所述SRAM存储器中存储的所述显示阵列的显示数据的输出；其中，当所述显示阵列中某通道LED对应的开路检测数据表征为开路时，该通道所对应的显示数据被屏蔽，所述SRAM存储器输出的显示数据置为0。
第五方面，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序在被处理器运行时执行如上述第三方面实施例和/或结合上述第三方面实施例的一些可能的实现方式提供的方法。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为一种LED显示阵列的结构示意图。
图2为本申请实施例提供的一种驱动芯片的结构示意图。
图3为本申请实施例提供的另一种驱动芯片的结构示意图。
图4为本申请实施例提供的一种驱动芯片的时序图。
图5为本申请实施例提供的一种驱动方法的步骤流程图。
图6为本申请实施例提供的一种驱动装置的模块框图。
图标：100-驱动芯片；10-SRAM存储器；101-译码器；102-开路检测存储阵列；103-显示数据存储阵列；20-控制模块；201-开路检测读写单元；202-读写单元；203-SRAM控制逻辑单元；300-驱动装置；301-控制单元。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
首先对LED显示组件的驱动原理进行说明，请参阅图1，图1为共阳(红绿蓝三种颜色的三颗LED的阳极连接在一起，阴极分开)LED显示组件的LED显示驱动的常用结构(图1仅示出一种颜色的灯珠)，共阴(红绿蓝三种颜色的三颗LED的阴极连接在一起，阳极分开)LED显示组件的常用结构为将上图的所有LED反向。
其中，LED显示组件的行驱动采用PMOS管，一个PMOS管用于对一行的LED进行驱动。而列驱动采用一颗恒流源驱动芯片，该驱动芯片包括多个恒流源输出通道端口(OUT)，一个输出通道端口连接一列LED，用于对一列的LED进行驱动。
行驱动和列驱动的具体过程为：对于一帧显示图像，LED显示组件首先显示第一行，第一行的PMOS管导通，其他行的PMOS管关闭。第一行的行线与电源接通，其他行的行线为高阻抗。然后，恒流源驱动芯片根据第一行的显示数据对各列进行恒流输出，以按照显示图像，控制点亮第一行的LED(包括第一列至第n列的LED)。然后换行，重复上述步骤，直至显示到第m行，则完成对于一帧显示图像的驱动显示过程。
在上述驱动过程中，当LED显示组件中的某一颗LED出现虚焊或者LED损坏后，则会出现开路的情况。开路的LED无法正常点亮，且如果恒流源驱动芯片继续对开路的灯珠进行横流输出，则会由于寄生效应而引起相邻的本不该点亮的LED误点亮，影响显示组件的画面显示效果。基于此，本申请发明人经过研究探索，提出以下实施例以解决上述问题。
请参阅图2，本申请实施例提供一种驱动芯片100，该驱动芯片100为恒流源驱动芯片。该芯片具体包括SRAM(Static Random Access Memory，静态随机存取存储器)存储器10及控制模块20。SRAM存储器10与控制模块20连接。
需要说明的是，SRAM存储器10不需要刷新电路即能保存它内部存储的数据，因此，本申请实施例采用SRAM存储器10以提高驱动芯片100的性能。SRAM存储器10，用于存储显示数据以及显示阵列的开路检测数据。其中，开路检测数据表征显示阵列中的LED是否为开路。
控制模块20用于根据开路检测数据控制显示数据的输出。具体的，当显示阵列中某通道LED对应的开路检测数据表征为开路时，该通道所对应的显示数据被屏蔽，SRAM存储器10输出的显示数据置为0。
可见，通过上述方式，可以使得驱动芯片不对开路的灯珠进行输出，以避免引起相邻的本不该点亮的LED误点亮，进而提高了与之连接的显示组件的画面显示效果。
可选地，请参阅图3，控制模块20可以具体包括：开路检测读写单元201、读写单元202以及SRAM控制逻辑单元203。
开路检测读写单元201与SRAM存储器10连接。开路检测读写单元201用于读取开路检测数据(如通过BL位线及NBL位线进行读取)。
读写单元202也与SRAM存储器10连接，读写单元202用于读取SRAM存储器10中的显示数据(如通过BL位线及NBL位线进行读取)。
于本申请实施例中，读写单元202还与开路检测读写单元201连接(如通过图2中示出的OL端进行连接)；读写单元202还用于获取开路检测读写单元201读取的开路检测数据。
SRAM控制逻辑单元203分别与SRAM存储器10、开路检测读写单元201及读写单元202连接。SRAM控制逻辑单元203用于根据当前显示阵列的扫描位置触发开路检测读写单元201及读写单元202读取与扫描位置对应的数据。比如当前显示阵列扫描位置为第一行时，则触发开路检测读写单元201及读写单元202读取第一行的各列的显示数据。又比如当前显示阵列扫描位置为最后一行时，则触发开路检测读写单元201及读写单元202读取最后一行的各列的显示数据。
相应的，读写单元202还用于当显示阵列中的当前扫描位置中某通道LED对应的开路检测数据表征为开路时，屏蔽该通道所对应的显示数据，使得SRAM存储器输出的显示数据置为0，并将更新后的显示数据输出至显示阵列。
示例性的，当前扫描位置为第4行，而第4行的第一颗LED检测为开路。则读写单元202将第一个通道的数据进行屏蔽，使得SRAM存储器输出的该通道的显示数据置为0，以得到更新显示数据。然后将更新后的显示数据输出至显示阵列。通过该方式，使得将第一个通道的数据进行屏蔽后，第一颗LED没有显示数据，相当于驱动芯片100不对第一颗LED进行恒流输出。驱动芯片100不对第一颗LED进行恒流输出，则不会因为寄生效应而引起与第一颗LED相邻的本不该点亮的LED误点亮，影响显示组件的画面显示效果。
请继续参考图3，作为一种实施方式，SRAM存储器10具体包括：译码器101、开路检测存储阵列102以及显示数据存储阵列103。
其中，译码器101、开路检测存储阵列102以及显示数据存储阵列103均与控制模块20连接。译码器101是一类多输入多输出组合逻辑电路器件，译码器101用于存储与显示数据以及开路检测数据的地址信息。开路检测存储阵列102用于存储开路检测数据。显示数据存储阵列103用于存储显示数据。
具体的，控制模块20在接收到外部输入的第一写数据指令时，激活地址信号引脚，并将地址信号输入至译码器101中，同时使自身的写使能信号有效，以将开路检测数据写入至开路检测存储阵列102。
控制模块20在接收到外部输入的第二写数据指令时，激活地址信号引脚，并将地址信号输入至译码器101中，同时使自身的写使能信号有效，以将显示数据写入至显示数据存储阵列103。
当控制模块20包括开路检测读写单元201、读写单元202以及SRAM控制逻辑单元203时，上述的SRAM存储器10与控制模块20之间的具体连接及控制过程如下：
译码器101与SRAM控制逻辑单元203连接。开路检测存储阵列102与开路检测读写单元201连接。显示数据存储阵列103与读写单元202连接。
下面对驱动芯片100的写开路检测数据的过程进行说明，具体过程包括：SRAM控制逻辑单元203在接收到外部输入的第一写数据指令时，激活地址信号引脚，并将地址信号(Adr)输入至译码器101中，同时使自身的写使能信号(WEN)有效，以触发开路检测读写单元201将开路检测数据写入至开路检测存储阵列102。
其中，第一写数据指令可以由外部的控制器，或者上位机输入。当SRAM控制逻辑单元203接收到第一写数据指令后，激活地址信号引脚，并将地址信号输入至译码器101中，即确定写入的数据的位置，然后使写使能信号(WEN)有效，于本申请实施例，写使能信号(WEN)为低电平时有效，然后在时钟信号(CLK)的下降沿，经过一定的延迟时间后，开路检测读写单元201将开路检测数据存储至开路检测存储阵列102中。图3中，开路检测读写单元201的O端口用于获取LED的开路检测的相关数据。
于本申请实施例，获取的LED的开路检测的相关数据可以是确定出的LED开路检测的结果，也即，开路检测读写单元201可以通过驱动芯片100内部的检测电路得到开路检测数据，然后直接将开路检测数据存储在至开路检测存储阵列102中。
当然，获取的LED的开路检测的相关数据可以是与LED连接的驱动芯片100的输出管脚的电位信息。相应的，开路检测读写单元201具体用于根据显示阵列中的LED在测试时，驱动芯片100上与LED连接的输出管脚的电位信息确定显示阵列中的LED是否开路，并根据确定结果生成开路检测数据。
需要说明的是，LED正常点亮时是由驱动芯片100提供一个下拉电流。LED正常时，驱动芯片100连接LED的输出管脚电位是中间电位；LED开路时，由于没有对电源的通路，该管脚电位会被下拉电流下拉至地电位。因此，通过该方式能够有效地确定显示阵列中的LED是否为开路。
此外，上述的开路检测以及开路检测数据的写入过程均在显示组件上电后就开始执行。通过该方式，以便于后续输出显示数据时，能够及时提供可靠的开路检测数据。
需要说明的是，开路检测存储阵列102与显示阵列为对应关系，当显示阵列的LED为开路时，则开路检测存储阵列102的对应位置设置为1，当显示阵列的LED不为开路，则开路检测存储阵列102的对应位置设置为0。其中，1在数字电路中表征高电平，0在数字电路中表征低电平。
在本申请实施例中，开路检测存储阵列与显示阵列为对应关系，且根据开路检测结果，将开路的位置与非开路的位置设置为不同的电平(如开路位置设置为高电平，非开路位置设置为低电平)，以便于直接根据开路检测存储阵列中的数字信息确定出LED是否为开路。
当然，在其他实施例中，也可以是当显示阵列的LED为开路时，则开路检测存储阵列102的对应位置设置为0，当显示阵列的LED不为开路，则开路检测存储阵列102的对应位置设置为1，本申请不作限定。
相应的，驱动芯片100的读开路检测数据的过程包括：SRAM控制逻辑单元203根据当前显示阵列的扫描位置控制译码器通过字线WL选通对应的某一行，然后使读使能信号(OEN)有效，于本实施例中，读使能信号为低电平时有效，需要说明的是，当读使能信号(OEN)与写使能信号(WEN)均为低电平时，此时进行写数据，而当写使能信号(WEN)为高电平而读使能信号(OEN)为低电平时才进行读数据。读使能信号有效后，开路检测读写单元201通过BL位线及NBL位线进行读取该行的开路检测数据。
写入显示数据的具体过程包括：SRAM控制逻辑单元203在接收到外部输入的第二写数据指令时，激活地址信号引脚，并将地址信号输入至译码器101中，同时使自身的写使能信号有效，以触发读写单元202将显示数据写入至显示数据存储阵列103。
其中，第二写数据指令也可以由外部的控制器，或者上位机输入，且第二写数据指令与第一写数据指令不同。当SRAM控制逻辑单元203接收到第二写数据指令后，激活地址信号引脚，并将地址信号输入至译码器101中，即确定写入的数据的位置，然后使写使能信号(WEN)有效，于本申请实施例，写使能信号(WEN)为低电平时有效，然后在时钟信号(CLK)的下降沿，经过一定的延迟时间后，读写单元202将开显示数据存储至显示数据存储阵列103中。图3中，读写单元202的D端口用于获取显示数据。
相应的，驱动芯片100的读开路检测数据的过程包括：SRAM控制逻辑单元203根据当前显示阵列的扫描位置控制译码器通过字线WL选通对应的某一行，然后使读使能信号(OEN)有效，于本实施例中，读使能信号为低电平时有效，需要说明的是，当读使能信号(OEN)与写使能信号(WEN)均为低电平时，此时进行写数据，而当写使能信号(WEN)为高电平而读使能信号(OEN)为低电平时才进行读数据。读使能信号有效后，读写单元202通过BL位线及NBL位线进行读取该行的显示数据。
此外，读写单元202在读取该行的显示数据后，还通过OL端口获取开路检测读写单元201所读取的开路检测数据，然后对该行中开路的LED对应的通道的数据进行屏蔽，以更新该行的显示数据，并将更新后的显示数据通过DO端口输出至显示阵列。
下面结合具体的时序图对上述的读写过程进行说明。请参阅图4，图4中，CLK为时钟信号，WEN为写使能信号(低电平有效)，D为读写单元202的数据输入端，OEN为使能信号(低电平有效)，DO为读写单元202的数据输出端。当读使能信号(OEN)与写使能信号(WEN)均为低电平时，此时进行写数据，而当写使能信号(WEN)为高电平而读使能信号(OEN)为低电平时进行读数据。在写数据的根据时序依次写入16个通道的数据，而在读数据时，也依次读取16个通道的数据。假设通道3的LED为开路，则在输出时，将通道3的数据进行屏蔽(显示数据置为0)，即输出端DO的通道3的数据为空。
需要说明的是，图3所示的结构仅为示意，本申请实施例提供的驱动芯片100还可以具有比图3更少或更多的组件，或是具有与图3所示不同的配置。此外，图3所示的各组件可以通过软件、硬件或其组合实现。
基于同一发明构思，本申请实施例还提供一种显示组件。显示组件包括显示阵列及与显示阵列连接的如上述实施例所提供的驱动芯片。
需要说明的是，本申请实施例提供的驱动芯片为恒流源列驱动芯片。也即，该驱动芯片用于显示组件的列驱动。
请参阅图5，基于同一发明构思，本申请实施例还提供一种驱动方法，该方法应用于图2所示的驱动芯片100。需要说明的是，本申请实施例提供的驱动方法不以图2及以下所示的顺序为限制，该方法包括：步骤S101。
步骤S101：根据SRAM存储器中存储的显示阵列的开路检测数据控制SRAM存储器中存储的显示阵列的显示数据的输出。
其中，当显示阵列中某通道LED对应的开路检测数据表征为开路时，该通道所对应的显示数据被屏蔽，所述SRAM存储器输出的显示数据置为0。
可选地，写入开路检测数据的步骤包括：在显示阵列上电时，当接收到外部输入的第一写数据指令时，激活地址信号引脚，并将地址信号输入至译码器中，同时使自身的写使能信号有效，进而将开路检测数据进行存储。
可选地，写入显示数据的步骤包括：当接收到外部输入的第二写数据指令时，激活地址信号引脚，并将地址信号输入至译码器中，同时使自身的写使能信号有效，进而将显示数据进行存储。
由于上述步骤在前述实施例中均已进行说明，因此，此处不作赘述。
请参阅图6，基于同一发明构思，本申请实施例还提供一种驱动装置300，该装置包括：控制单元301。
控制单元301用于根据所述SRAM存储器中存储的显示阵列的开路检测数据控制所述SRAM存储器中存储的所述显示阵列的显示数据的输出；其中，当所述显示阵列中某通道LED对应的开路检测数据表征为开路时，该通道所对应的显示数据被屏蔽，所述SRAM存储器输出的显示数据置为0。
可选地，该装置还包括：第一写数据模块。
第一写数据模块用于在所述显示阵列上电时，当接收到外部输入的第一写数据指令时，激活地址信号引脚，并将地址信号输入至译码器中，同时使自身的写使能信号有效，进而将所述开路检测数据进行存储。
可选地，该装置还包括：第二写数据模块。
第二写数据模块用于当接收到外部输入的第二写数据指令时，激活地址信号引脚，并将地址信号输入至译码器中，同时使自身的写使能信号有效，进而将所述显示数据进行存储。
需要说明的是，由于所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
基于同一发明构思，本申请实施例还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序在被运行时执行上述实施例中提供的方法。
该存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如软盘、硬盘、磁带)、光介质(例如DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种驱动芯片，其特征在于，包括：
SRAM存储器，用于存储显示阵列的显示数据及开路检测数据；所述开路检测数据表征所述显示阵列中的LED是否为开路；
控制模块，与所述SRAM存储器连接，所述控制模块用于根据所述开路检测数据控制所述显示数据的输出；
当所述显示阵列中某通道LED对应的开路检测数据表征为开路时，该通道所对应的显示数据被屏蔽，所述SRAM存储器输出的显示数据置为0。
2.根据权利要求1所述的驱动芯片，其特征在于，所述控制模块包括：
开路检测读写单元，与所述SRAM存储器连接；所述开路检测读写单元用于读取所述开路检测数据；
读写单元，与所述SRAM存储器及所述开路检测读写单元连接；所述读写单元用于读取所述显示数据以及获取所述开路检测读写单元读取的所述开路检测数据；
SRAM控制逻辑单元；分别与所述开路检测读写单元及所述读写单元连接，所述SRAM控制逻辑单元用于根据当前扫描位置触发所述开路检测读写单元及所述读写单元读取与当前扫描位置对应的数据；所述读写单元还用于当所述显示阵列的当前扫描位置中某通道LED对应的开路检测数据表征为开路时，屏蔽该通道所对应的显示数据，使得所述SRAM存储器输出的显示数据置为0。
3.根据权利要求2所述的驱动芯片，其特征在于，所述开路检测读写单元具体用于根据所述显示阵列中的LED在测试时，所述驱动芯片上与LED连接的输出管脚的电位信息确定所述显示阵列中的LED是否开路，并根据确定结果生成所述开路检测数据。
4.根据权利要求1所述的驱动芯片，其特征在于，所述SRAM存储器包括：译码器及开路检测存储阵列；所述译码器及所述开路检测存储阵列与所述控制模块连接；
所述控制模块在接收到外部输入的第一写数据指令时，激活地址信号引脚，并将地址信号输入至所述译码器中，同时使自身的写使能信号有效，以将所述开路检测数据写入至所述开路检测存储阵列。
5.根据权利要求4所述的驱动芯片，其特征在于，所述开路检测存储阵列与所述显示阵列为对应关系，当所述显示阵列的LED为开路时，则所述开路检测存储阵列的对应位置设置为0，当所述显示阵列的LED不为开路，则所述开路检测存储阵列的对应位置设置为1；
或，所述开路检测存储阵列与所述显示阵列为对应关系，当所述显示阵列的LED为开路时，则所述开路检测存储阵列的对应位置设置为1，当所述显示阵列的LED不为开路，则所述开路检测存储阵列的对应位置设置为0。
6.根据权利要求1所述的驱动芯片，其特征在于，所述SRAM存储器包括：译码器及显示数据存储阵列；所述译码器及所述显示数据存储阵列与所述控制模块连接；
所述控制模块在接收到外部输入的第二写数据指令时，激活地址信号引脚，并将地址信号输入至所述译码器中，同时使自身的写使能信号有效，以将所述显示数据写入至所述显示数据存储阵列。
7.一种显示组件，其特征在于，包括显示阵列及与所述显示阵列连接的如权利要求1-6中任一项所述的驱动芯片。
8.一种驱动方法，其特征在于，应用于驱动芯片中的控制模块，所述驱动芯片还包括SRAM存储器，所述控制模块与所述SRAM存储器连接，所述方法包括：
根据所述SRAM存储器中存储的显示阵列的开路检测数据控制所述SRAM存储器中存储的所述显示阵列的显示数据的输出；
其中，当所述显示阵列中某通道LED对应的开路检测数据表征为开路时，该通道所对应的显示数据被屏蔽，所述SRAM存储器输出的显示数据置为0。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
在所述显示阵列上电时，当接收到外部输入的第一写数据指令时，激活地址信号引脚，并将地址信号输入至译码器中，同时使自身的写使能信号有效，进而将所述开路检测数据进行存储。
10.根据权利要求8所述的方法，其特征在于，所述方法还包括：
当接收到外部输入的第二写数据指令时，激活地址信号引脚，并将地址信号输入至译码器中，同时使自身的写使能信号有效，进而将所述显示数据进行存储。
CN202111329428.7A 2021-11-10 2021-11-10 一种驱动芯片、显示组件及驱动方法 Withdrawn CN114023250A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111329428.7A CN114023250A (zh) 2021-11-10 2021-11-10 一种驱动芯片、显示组件及驱动方法
CN202210929397.7A CN115171600A (zh) 2021-11-10 2022-08-03 一种驱动芯片、显示系统及显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111329428.7A CN114023250A (zh) 2021-11-10 2021-11-10 一种驱动芯片、显示组件及驱动方法

Publications (1)

Publication Number Publication Date
CN114023250A true CN114023250A (zh) 2022-02-08

Family

ID=80063235

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111329428.7A Withdrawn CN114023250A (zh) 2021-11-10 2021-11-10 一种驱动芯片、显示组件及驱动方法
CN202210929397.7A Pending CN115171600A (zh) 2021-11-10 2022-08-03 一种驱动芯片、显示系统及显示设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210929397.7A Pending CN115171600A (zh) 2021-11-10 2022-08-03 一种驱动芯片、显示系统及显示设备

Country Status (1)

Country Link
CN (2) CN114023250A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116110332A (zh) * 2023-04-11 2023-05-12 成都利普芯微电子有限公司 一种恒流源驱动芯片、驱动电路及显示设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295255A (zh) * 1999-10-27 2001-05-16 三洋电机株式会社 影像信号处理装置及像素缺陷的检测方法
US20150154933A1 (en) * 2013-12-03 2015-06-04 Samsung Electronics Co., Ltd. Method, apparatus, and storage medium for compensating for defective pixel of display
CN105825806A (zh) * 2016-05-24 2016-08-03 北京集创北方科技股份有限公司 Led显示驱动系统、控制方法和led显示屏
CN106887206A (zh) * 2017-03-09 2017-06-23 深圳市明微电子股份有限公司 一种led显示屏的控制方法及系统
CN109801576A (zh) * 2019-04-04 2019-05-24 中国电子科技集团公司第五十八研究所 一种led驱动芯片开路检测电路
CN210072040U (zh) * 2019-05-30 2020-02-14 深圳市富满电子集团股份有限公司 一种led显示屏开路检测系统
CN113470555A (zh) * 2021-07-15 2021-10-01 中科芯集成电路有限公司 一种led显示驱动芯片开路灯珠检测方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295255A (zh) * 1999-10-27 2001-05-16 三洋电机株式会社 影像信号处理装置及像素缺陷的检测方法
US7092018B1 (en) * 1999-10-27 2006-08-15 Sanyo Electric Co., Ltd. Image signal processor and deficient pixel detection method
US20150154933A1 (en) * 2013-12-03 2015-06-04 Samsung Electronics Co., Ltd. Method, apparatus, and storage medium for compensating for defective pixel of display
CN105825806A (zh) * 2016-05-24 2016-08-03 北京集创北方科技股份有限公司 Led显示驱动系统、控制方法和led显示屏
CN106887206A (zh) * 2017-03-09 2017-06-23 深圳市明微电子股份有限公司 一种led显示屏的控制方法及系统
CN109801576A (zh) * 2019-04-04 2019-05-24 中国电子科技集团公司第五十八研究所 一种led驱动芯片开路检测电路
CN210072040U (zh) * 2019-05-30 2020-02-14 深圳市富满电子集团股份有限公司 一种led显示屏开路检测系统
CN113470555A (zh) * 2021-07-15 2021-10-01 中科芯集成电路有限公司 一种led显示驱动芯片开路灯珠检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116110332A (zh) * 2023-04-11 2023-05-12 成都利普芯微电子有限公司 一种恒流源驱动芯片、驱动电路及显示设备

Also Published As

Publication number Publication date
CN115171600A (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
US7817481B2 (en) Column selectable self-biasing virtual voltages for SRAM write assist
TW201443909A (zh) 用於執行位址型靜態隨機存取記憶體存取協助之方法與系統
KR100377307B1 (ko) 블럭 단위로 소거를 행하는 반도체 기억 장치
CN114023250A (zh) 一种驱动芯片、显示组件及驱动方法
US7791977B2 (en) Design structure for low overhead switched header power savings apparatus
US10325669B2 (en) Error information storage circuit and semiconductor apparatus including the same
US20170221574A1 (en) Fuse memory having discharge circuit
US10790013B1 (en) Read-write architecture for low voltage SRAMs
JP2009070474A (ja) 半導体集積回路
JP2006527902A (ja) メモリデータ線のための双方向バッファリング
US7626851B2 (en) Method to improve performance of SRAM cells, SRAM cell, SRAM array, and write circuit
US8681534B2 (en) Dual port register file memory cell with reduced susceptibility to noise during same row access
CN115512651B (zh) 一种微显示无源阵列的显示驱动系统及方法
US5577051A (en) Static memory long write test
KR100308196B1 (ko) 리던던시디코더회로를구비하는반도체메모리장치
US6055606A (en) Writeback cache cell with a dual ported dirty bit cell and method for operating such a cache cell
CN113470554B (zh) 一种led显示驱动芯片开路检测回读方法
US10726909B1 (en) Multi-port memory arrays with integrated worldwide coupling mitigation structures and method
US20050052911A1 (en) Semiconductor device having a redundant memory cell and method for recovering the same
JP4111486B2 (ja) 半導体記憶装置および電子情報機器
JP2006252718A (ja) 半導体記憶装置
US20040001366A1 (en) Device and method for reading non-volatile memories having at least one pseudo-parallel communication interface
US7675794B2 (en) Design structure for improving performance of SRAM cells, SRAM cell, SRAM array, and write circuit
US6826091B2 (en) Semiconductor storage apparatus and writing method in semiconductor storage apparatus
US11735265B2 (en) Nonvolatile semiconductor memory device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220208