CN114023241B - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN114023241B
CN114023241B CN202111368206.6A CN202111368206A CN114023241B CN 114023241 B CN114023241 B CN 114023241B CN 202111368206 A CN202111368206 A CN 202111368206A CN 114023241 B CN114023241 B CN 114023241B
Authority
CN
China
Prior art keywords
virtual
display panel
transistor
electrode
clock input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111368206.6A
Other languages
English (en)
Other versions
CN114023241A (zh
Inventor
刘倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202111368206.6A priority Critical patent/CN114023241B/zh
Publication of CN114023241A publication Critical patent/CN114023241A/zh
Application granted granted Critical
Publication of CN114023241B publication Critical patent/CN114023241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请实施例公开了一种显示面板及显示装置，该显示面板包括：GOA单元和虚拟GOA单元，虚拟GOA单元与GOA单元级联设置；其中，虚拟GOA单元包括虚拟时钟输入晶体管，虚拟时钟输入晶体管包括多个相连接的虚拟晶体管块。该显示面板通过将虚拟时钟输入晶体管设置为多个相连接的虚拟晶体管块，并根据其受CK线阻抗影响引起的压降情况，对多个相连接的虚拟晶体管块进行镭射切割，可以解决由于CK阻抗差异导致面板显示出现水平衡线的技术问题。

Description

显示面板及显示装置
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板及显示装置。
背景技术
随着显示技术的发展，显示屏、电视、手机等电子设备的分辨率越来越高，与分辨率提高对应的是像素数量的增多，则显示面板的尺寸越做越大，时钟信号的数量也越来越多，6CK、8CK、12CK时钟信号被越来越多的应用到显示面板的电路结构中。
现有的高分辨率显示面板中，通常采用GOA(Gate on Array，栅极驱动电路集成在阵列基板上)驱动，GOA电路是通过逐行有序的将时钟信号(CK)转换为本级扫描信号，以对显示面板中的多条栅线进行逐行扫描。
随着GOA电路中需要的时钟信号数量增多，级联的GOA驱动单元中出现电路负载不一致的GOA驱动单元的数量也增多。例如，8K超高分辨率显示面板的压降较重，充电时间较短，导致超高分辨率显示面板对GOA中各时钟信号之间的阻抗差异极为敏感。8K显示面板的分辨率为7680*4320，总共有4320行GOA单元，采用12CK信号线(即12个时钟信号线)的GOA驱动架构，CK信号线的阻抗差异可达到千欧姆级别，阻抗差异会导致CK图形和相应GOA单元输出的扫描线波形存在差异，进而导致面板显示出现水平衡线等问题。
发明内容
本申请提供一种显示面板及显示装置，可以解决现有显示面板存在的由于CK阻抗差异导致面板显示出现水平衡线的技术问题。
一方面，本申请实施例提供一种显示面板，包括：GOA单元和虚拟GOA单元，所述虚拟GOA单元与所述GOA单元级联设置；其中，所述虚拟GOA单元包括虚拟时钟输入晶体管，所述虚拟时钟输入晶体管包括多个相连接的虚拟晶体管块。
可选地，在本申请的一些实施例中，所述虚拟晶体管块的包括源极、漏极以及栅极；其中，相邻所述虚拟晶体管块的所述源极相互连接，相邻所述虚拟晶体管块的所述漏极相互连接，相邻所述虚拟晶体管块的栅极相互连接。
可选地，在本申请的一些实施例中，所述源极包括第一主电极以及多个第一次电极，多个所述第一次电极间隔设置并与所述第一主电极连接，相邻所述第一主电极之间通过第一连接电极相连接；其中，所述第一主电极、所述第一次电极以及所述第一连接电极一体设置。
可选地，在本申请的一些实施例中，所述漏极包括第二主电极以及多个第二次电极，多个所述第二次电极间隔设置并与所述第二主电极连接，相邻所述第二主电极之间通过第二连接电极相连接；其中，所述第二主电极、所述第二次电极以及所述第二连接电极一体设置。
可选地，在本申请的一些实施例中，相邻所述栅极之间通过第三连接电极相连接。
可选地，在本申请的一些实施例中，所述第三连接电极包括多个间隔设置的子电极。
可选地，在本申请的一些实施例中，多个所述晶体管块的尺寸相等。
可选地，在本申请的一些实施例中，所述GOA单元包括有效时钟输入晶体管，所述有效时钟输入晶体管包括多个相连接的有效晶体管块。
可选地，在本申请的一些实施例中，所述虚拟时钟输入晶体管内的所述虚拟晶体管块的数量沿第一方向逐渐减少。
另一方面，本申请还提供一种显示装置，其特征在于，包括上述的显示面板，还包括驱动芯片，所述驱动芯片与所述显示面板电连接。
相较于现有技术中显示面板的CK信号线的阻抗差异较大导致CK图形和相应GOA单元输出的扫描线波形存在差异，进而导致面板显示出现水平衡线等问题。本申请提供的显示面板包括：GOA单元和虚拟GOA单元，所述虚拟GOA单元与所述第一GOA单元级联设置；其中，所述虚拟GOA单元包括虚拟时钟输入晶体管，所述虚拟时钟输入晶体管包括多个相连接的虚拟晶体管块。基于该电路结构，通过将虚拟时钟输入晶体管设置为多个相连接的虚拟晶体管块，并根据其受CK线阻抗影响引起的压降情况，对多个相连接的虚拟晶体管块进行镭射切割，使虚拟晶体管块的数量减少即虚拟时钟输入晶体管的尺寸减小，使得对由于时钟信号线和时钟信号连接线长度不同导致的压降值可以得到补偿，进而使得各GOA单元与时钟驱动芯片之间的压降值近似相同，缓解了超高分辨率显示面板存在的CK阻抗差异，改善了由于CK阻抗差异导致面板显示出现水平衡线的技术问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的显示面板的第一种结构示意图；
图2a是本实施例提供的第一种时钟输入晶体管的平面示意图；
图2b是本实施例提供的第二种时钟输入晶体管的平面示意图；
图3是本申请实施例提供的显示面板的第二种结构示意图；
图4是本申请实施例提供的显示面板的第三种结构示意图；
图5是本申请实施例提供的显示装置的结构示意图。
其中：
100/200/300/400、显示面板，10、第一GOA单元，11、有效时钟输入晶体管，12、有效晶体管块，30、虚拟GOA单元，31、虚拟时钟输入晶体管，32、虚拟晶体管块，33、源极，331、第一主电极，332、第一次电极，333、第一连接电极，34、漏极，341、第二主电极，342、第二次电极，343、第二连接电极，35、栅极，351、第三连接电极，352、子电极，40、时钟信号线，41、时钟信号连接线，500、显示装置。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种显示面板及显示装置，可以解决现有显示面板存在的由于CK阻抗差异导致面板显示出现水平衡线的技术问题。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。另外，在本申请的描述中，术语“包括”是指“包括但不限于”。术语“第一”、“第二”、“第三”等仅仅作为标示使用，其用于区别不同对象，而不是用于描述特定顺序。
请参阅图1，图1是本申请实施例提供的显示面板的第一种结构示意图；图2a是本实施例提供的第一种时钟输入晶体管的平面示意图；图2b是本实施例提供的第二种时钟输入晶体管的平面示意图。如图1所示，本申请实施例提供一种显示面板100，包括：GOA单元10、虚拟GOA单元30和多条时钟信号线40以及多条时钟信号连接线41，GOA单元10包括连接时钟信号的有效时钟输入晶体管11；虚拟GOA单元30与GOA单元10沿第一方向级联连接，虚拟GOA单元30包括连接时钟信号的虚拟时钟输入晶体管31，虚拟时钟输入晶体管31包括多个相连接的虚拟晶体管块32。
在本申请实施例中，显示面板100包括第一方向排布的n个GOA单元10，每个GOA单元10包括连接时钟信号的有效时钟输入晶体管11；m个虚拟GOA单元30，m个虚拟GOA单元30沿第一方向级联设置，每个虚拟GOA单元30包括连接时钟信号的虚拟时钟输入晶体管31，虚拟时钟输入晶体管31包括多个相连接的虚拟晶体管块32，n和m均为正整数，m的具体数量可以根据实际需要调整，本申请在此不作限定。优选地，多个虚拟晶体管块32的尺寸相等，这样的结构设计，有利于简化工艺制程，且使各虚拟晶体管块32的负载一致。
在本申请实施例中，显示面板100还包括沿第一方向延伸且优选为平行设置的N条时钟信号线40，第二方向延伸且优选为平行设置的n个时钟信号连接线41，时钟信号连接线41与GOA单元10、虚拟GOA单元30一一对应连接，用于将GOA单元10的有效时钟输入晶体管11、虚拟GOA单元30的虚拟时钟输入晶体管31连接至对应的时钟信号线40；N条时钟信号线40形成在GOA单元10的一侧并沿第二方向排布，其中，CK1距离GOA单元10最远，CKN距离GOA单元10最近，基于时钟信号线40距离GOA单元10的距离不同，也即时钟信号连接线41的长度不同，时钟信号连接线41的长度越长，压降值越大，反之，则越小，因而与CKN连接的时钟信号连接线41最短，其对应的压降值最低。需要说明的是，第一方向x为显示面板上阵列排布的像素单元的列方向；第二方向y为像素单元的行方向。
具体而言，连接CKN的GOA单元10的有效时钟输入晶体管11的压降值，小于连接第1条时钟信号线40的第n个GOA单元的有效时钟输入晶体管11的压降值。以显示面板100的分辨率是1920*1080为例，即显示面板100包括1080行像素单元60、假设是6条时钟信号线40(图1中的CK1至CK6)，每条时钟信号线40连接180个GOA单元10，则每6级GOA单元10循环跳转，共需循环跳转180次，其中最后一次循环后，虚拟GOA单元30开始接收时钟信号，优选地，虚拟GOA单元30的数量为N/2个，则虚拟GOA单元30为3级，分别接入CK1，CK2，CK3。按照从CK1至CK6间时钟信号连接线41的总电阻来算，由于CK1至CK3增加了虚拟GOA单元30三条时钟信号连接线41的电阻，也即总电阻增加，总压降值增大，对GOA单元10输出的驱动扫描信号产生影响，导致像素单元的显示亮度异常，引起水平衡线问题。图1仅示出最后6级GOA单元10以及虚拟GOA单元30作为本实施例的示例。实际应用中，技术人员可以根据不同产品需要调整CK信号线40、GOA单元10及虚拟GOA单元30的数量。
在本申请实施例中，虚拟时钟输入晶体管31内的虚拟晶体管块32的数量沿第一方向逐渐减少。这样的结构设计，需要根据面内压降情况适当调整，对工艺要求较高。优选地，m个虚拟时钟输入晶体管31所包括的虚拟晶体管块32数量均相同。具体而言，可将虚拟时钟输入晶体管31分为两个或三个虚拟晶体管块32，也可以分为更多个，图2a中以虚拟时钟输入晶体管31分为三个虚拟晶体管块32为例。
如图2a所示，虚拟晶体管块32包括源极33、漏极34和栅极35，其中，相邻虚拟晶体管块32的源极33相互连接，相邻虚拟晶体管块32的漏极34相互连接，相邻虚拟晶体管块32的栅极35相互连接。其中源极33包括第一主电极331以及多个第一次电极332，多个第一次电极332间隔设置并与第一主电极331连接，相邻第一主电极331之间通过第一连接电极333相连接；其中，第一主电极331、第一次电极332以及第一连接电极333一体设置。
如图2a所示，漏极包括第二主电极341以及多个第二次电极342，多个第二次电极342间隔设置并与第二主电极341连接，相邻第二主电极341之间通过第二连接电极343相连接；其中，第二主电极341、第二次电极342以及第二连接电极343一体设置。
如图2a所示，相邻栅极35之间通过第三连接电极351相连接。
如图2b所示，第三连接电极351包括多个间隔设置的子电极352。
通过将图2a或图2b虚线框中连接多个虚拟晶体管块32的第一连接电极333、第二连接电极343以及第三连接电极351进行镭射切割，使该虚拟时钟输入晶体管31的尺寸变成普通虚拟时钟输入晶体管31的1/2、1/3、2/3...等，从而调整CK1至CK6间总的电阻，实现改善水平衡线的问题。
本申请实施例提供的显示面板，通过将虚拟时钟输入晶体管31设置为多个相连接的虚拟晶体管块32，并根据其受CK线阻抗影响引起的压降情况，对多个相连接的虚拟晶体管块32进行镭射切割，使虚拟晶体管块32的数量减少即虚拟时钟输入晶体管31的尺寸减小，使得对由于时钟信号线40和时钟信号连接线41长度不同导致的压降值可以得到补偿，进而使得各GOA单元10与时钟驱动芯片之间的压降值近似相同，缓解了超高分辨率显示面板存在的CK阻抗差异，改善了由于CK阻抗差异导致面板显示出现水平衡线的技术问题。
作为本申请的一个具体实施方式，图3是本申请实施例提供的显示面板的第二种结构示意图；如图3所示，本实施例是基于第一实施例的改进，显示面板200与显示面板100的区别在于，显示面板200包括：GOA单元10和虚拟GOA单元30，其中，GOA单元10包括连接时钟信号的有效时钟输入晶体管11，部分有效时钟输入晶体管11包括多个相连接的有效晶体管块12。
在本申请实施例中，显示面板200包括第一方向排布的n个GOA单元10，每个GOA单元10包括连接时钟信号的有效时钟输入晶体管11，部分有效时钟输入晶体管11包括多个相连接的有效晶体管块12，如图3所示，以CK6对应的GOA单元10中的有效时钟输入晶体管11包括多个相连接的有效晶体管块12为例，也可以多级GOA单元10中的有效时钟输入晶体管11包括多个相连接的有效晶体管块12；m个虚拟GOA单元30，m个虚拟GOA单元30沿第一方向级联设置，每个虚拟GOA单元30包括连接时钟信号的虚拟时钟输入晶体管31，虚拟时钟输入晶体管31包括多个相连接的虚拟晶体管块32，n和m均为正整数，m的具体数量可以根据实际需要调整，本申请在此不作限定。优选地，多个虚拟晶体管块32的尺寸相等，这样的结构设计，有利于简化工艺制程，且使各虚拟晶体管块32的负载一致。
在本申请实施例中，以显示面板200的分辨率是1920*1080为例，即显示面板200包括1080行像素单元60、假设是6条时钟信号线40(图1中的CK1至CK6)，每条时钟信号线40连接180个GOA单元10，则每6级GOA单元10循环跳转，共需循环跳转180次，由于连接CK6的GOA单元10的有效时钟输入晶体管11的压降值明显小于连接CK1的GOA单元10的有效时钟输入晶体管11的压降值，导致CK6对应的像素单元行显示亮度高于其它像素单元行，也即循环出现水平衡线问题。
由此，在仅仅通过镭射切割虚拟GOA单元30的多个虚拟晶体管块32，以减小CK间的总电阻的方式无法改善水平衡线问题时，进一步地，对GOA单元10的多个有效晶体管块12进行镭射切割，以减小对应的有效时钟输入晶体管11的尺寸，进而使对应的有效时钟输入晶体管11输出的扫描信号减弱，从而改善对应行像素单元偏亮的问题。图3仅示出部分GOA单元10以及虚拟GOA单元30作为本实施例的示例。实际应用中，技术人员可以根据不同产品需要调整GOA单元10及虚拟GOA单元30的数量。
作为本申请的一个具体实施方式，图4是本申请实施例提供的显示面板的第三种结构示意图；如图4所示，显示面板300包括：GOA单元10以及虚拟GOA单元30，本实施例是基于上述实施例的改进，显示面板300与显示面板200的区别在于：GOA单元10包括连接时钟信号的有效时钟输入晶体管11，每个有效时钟输入晶体管11均包括多个相连接的第二晶体管块22。
在本申请实施例中，如图4所示，显示面板300包括第一方向排布的n个GOA单元10，每个GOA单元10包括连接时钟信号的有效时钟输入晶体管11，每个有效时钟输入晶体管11均包括多个相连接的有效晶体管块12；m个虚拟GOA单元30，m个虚拟GOA单元30沿第一方向级联设置，每个虚拟GOA单元30包括连接时钟信号的虚拟时钟输入晶体管31，虚拟时钟输入晶体管31包括多个相连接的虚拟晶体管块32，n和m均为正整数，m的具体数量可以根据实际需要调整，本申请在此不作限定。优选地，多个虚拟晶体管块32的尺寸相等，这样的结构设计，有利于简化工艺制程，且使各虚拟晶体管块32的负载一致。
在本申请实施例中，以显示面板300的分辨率是1920*1080为例，即显示面板200包括1080行像素单元60、假设是6条时钟信号线40(图1中的CK1至CK6)，每条时钟信号线40连接180个GOA单元10，则每6级GOA单元10循环跳转，共需循环跳转180次，由于CK1距离GOA单元10最远，CK6距离GOA单元10最近，基于时钟信号线40距离GOA单元10的距离不同，也即时钟信号连接线41的长度不同，时钟信号连接线41的长度越长，压降值越大，反之，则越小，其中，与CK6连接的时钟信号连接线41最短，其对应的压降值最低，因而在CK1至CK6循环跳转过程中，受压降值不同影响，容易出现水平横线的问题；另一方面，虚拟GOA单元30增大了CK1至CK6之间的总电阻，也对像素单元的显示亮度有较大影响。
由此，在仅仅通过镭射切割虚拟GOA单元30的多个虚拟晶体管块32以及CK6对应的GOA单元10的多个有效晶体管块12仍无法改善水平衡线问题时，进一步地，对所有GOA单元10的多个有效晶体管块12进行镭射切割，以适当减小有效时钟输入晶体管11的尺寸，进而使有效时钟输入晶体管11输出的扫描信号基本相同，从而改善水平衡线的问题。图4仅示出部分GOA单元10以及虚拟GOA单元30作为本实施例的示例。实际应用中，技术人员可以根据不同产品需要调整GOA单元10及虚拟GOA单元30的数量。
需要说明的是，上述实施例中基于工艺制程简单化，各时钟输入晶体管中的晶体管块数量一致，在实际操作中，技术人员也可以根据不同产品需要调整为晶体管块数量不相等，虚拟时钟输入晶体管31或有效时钟输入晶体管11内的虚拟晶体管块32或有效晶体管块12的数量沿第一方向逐渐减少；也即，第m个虚拟时钟输入晶体管31内的虚拟晶体管块32的数量小于第1个虚拟时钟输入晶体管31内的虚拟晶体管块32的数量；第n个有效时钟输入晶体管11内的有效晶体管块12的数量小于第1个有效时钟输入晶体管11内的有效晶体管块12的数量。以和时钟信号线40及时钟信号连接线41的长度相适配，其中所连接的时钟信号线40和时钟信号连接线41较长的GOA单元对应的晶体管块数量大于所连接的时钟信号线40和时钟信号连接线41较短的GOA单元对应的晶体管块数量，一次调整其对应输出的扫描信号，进而提高显示面板的显示均一性。
另一方面，本申请还提供一种显示装置，图5是本申请实施例提供的显示装置的结构示意图；如图5所示，显示装置500包括上述显示面板，显示面板400还包括多条扫描线GL1～GLn；其中，显示面板400包括级联设置的n个GOA单元以及级联设置的m个虚拟GOA单元；多条扫描线GL与级联设置的n个GOA单元10一一对应连接，所述显示面板的第1至第n个GOA单元GOA1～GOAn依次向显示面板中的第1至第n条扫描线GL1～GLN提供扫描驱动信号。显示装置500还包括驱动芯片IC，所述驱动芯片IC与所述显示面板电连接。
根据上述实施例可知，本申请提供一种显示面板及显示装置，该显示面板包括：GOA单元10和虚拟GOA单元30，虚拟GOA单元30与GOA单元10级联设置；其中，虚拟GOA单元30包括虚拟时钟输入晶体管31，虚拟时钟输入晶体管31包括多个相连接的虚拟晶体管块32。基于该电路结构，通过将虚拟时钟输入晶体管31设置为多个相连接的虚拟晶体管块32，并根据其受CK线阻抗影响引起的压降情况，对多个相连接的虚拟晶体管块32进行镭射切割，使虚拟晶体管块32的数量减少即虚拟时钟输入晶体管31的尺寸减小，使得对由于时钟信号线40和时钟信号连接线41长度不同导致的压降值可以得到补偿，进而使得各GOA单元与时钟驱动芯片之间的压降值近似相同，缓解了超高分辨率显示面板存在的CK阻抗差异，改善了由于CK阻抗差异导致面板显示出现水平衡线的技术问题。
以上对本申请实施例所提供的一种显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (8)

1.一种显示面板，其特征在于，包括：
GOA单元；
虚拟GOA单元，所述虚拟GOA单元与所述GOA单元级联设置；其中，所述虚拟GOA单元包括虚拟时钟输入晶体管，所述虚拟时钟输入晶体管包括多个相连接的虚拟晶体管块；
所述虚拟晶体管块包括源极、漏极以及栅极；
其中，相邻的两个所述虚拟晶体管块的所述源极相互连接，相邻的两个所述虚拟晶体管块的所述漏极相互连接，相邻的两个所述虚拟晶体管块的栅极相互连接；
所述源极包括第一主电极以及多个第一次电极，多个所述第一次电极间隔设置并与所述第一主电极连接，相邻所述第一主电极之间通过第一连接电极相连接；其中，所述第一主电极、所述第一次电极以及所述第一连接电极一体设置。
2.根据权利要求1所述的显示面板，其特征在于，所述漏极包括第二主电极以及多个第二次电极，多个所述第二次电极间隔设置并与所述第二主电极连接，相邻所述第二主电极之间通过第二连接电极相连接；其中，所述第二主电极、所述第二次电极以及所述第二连接电极一体设置。
3.根据权利要求1所述的显示面板，其特征在于，相邻所述栅极之间通过第三连接电极相连接。
4.根据权利要求3所述的显示面板，其特征在于，所述第三连接电极包括多个间隔设置的子电极。
5.根据权利要求1所述的显示面板，其特征在于，多个所述晶体管块的尺寸相等。
6.根据权利要求1所述的显示面板，其特征在于，所述GOA单元包括有效时钟输入晶体管，所述有效时钟输入晶体管包括多个相连接的有效晶体管块。
7.根据权利要求1所述的显示面板，其特征在于，所述虚拟时钟输入晶体管内的所述虚拟晶体管块的数量沿第一方向逐渐减少。
8.一种显示装置，其特征在于，包括如权利要求1至7任一项所述的显示面板，还包括驱动芯片，所述驱动芯片与所述显示面板电连接。
CN202111368206.6A 2021-11-18 2021-11-18 显示面板及显示装置 Active CN114023241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111368206.6A CN114023241B (zh) 2021-11-18 2021-11-18 显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111368206.6A CN114023241B (zh) 2021-11-18 2021-11-18 显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN114023241A CN114023241A (zh) 2022-02-08
CN114023241B true CN114023241B (zh) 2024-02-02

Family

ID=80065165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111368206.6A Active CN114023241B (zh) 2021-11-18 2021-11-18 显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN114023241B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115202114B (zh) * 2022-07-14 2023-11-28 惠州华星光电显示有限公司 阵列基板及显示面板
CN117008369B (zh) * 2023-09-27 2023-12-22 惠科股份有限公司 显示面板、显示面板的电阻验证方法以及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130153A (ja) * 1995-11-02 1997-05-16 Oki Electric Ind Co Ltd ダミー負荷回路
CN109147645A (zh) * 2018-10-18 2019-01-04 武汉天马微电子有限公司 一种显示面板及显示装置
CN110718180A (zh) * 2019-11-15 2020-01-21 京东方科技集团股份有限公司 一种显示基板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130153A (ja) * 1995-11-02 1997-05-16 Oki Electric Ind Co Ltd ダミー負荷回路
CN109147645A (zh) * 2018-10-18 2019-01-04 武汉天马微电子有限公司 一种显示面板及显示装置
CN110718180A (zh) * 2019-11-15 2020-01-21 京东方科技集团股份有限公司 一种显示基板及其制造方法

Also Published As

Publication number Publication date
CN114023241A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
CN109272921B (zh) 一种栅极驱动电路及其驱动方法、显示面板、显示装置
CN114023241B (zh) 显示面板及显示装置
CN106019743B (zh) 一种阵列基板、其驱动方法及相关装置
CN107767832B (zh) 一种液晶显示面板和栅极驱动电路
US6727875B1 (en) High-definition liquid crystal display including sub scan circuit which separately controls plural pixels connected to the same main scan wiring line and the same sub scan wiring line
KR100235590B1 (ko) 박막트랜지스터 액정표시장치의 구동방법
CN112349230B (zh) 显示面板及其检测方法、显示装置
CN104821159A (zh) 一种栅极驱动电路、显示面板及触控显示装置
US20170372664A1 (en) Gate Driver On Array Circuit and Scanning Method Thereof, Display Panel and Display Device
JPH09508219A (ja) 液晶ディスプレイを駆動する為の電子システム
JP2019502148A (ja) Ｇｏａ駆動回路、ｔｆｔ表示パネル及び表示装置
CN110718180B (zh) 一种显示基板及其制造方法
GB2326013A (en) Gate driver circuit for LCD
KR20160009793A (ko) 표시 장치 및 이의 구동 방법
CN109616482B (zh) 阵列基板及其驱动方法、显示面板及显示装置
EP0838801A1 (en) Active matrix liquid crystal panel and liquid crystal display device with opposite electrodes divided in groups
CN108133693A (zh) 显示面板、驱动方法及显示装置
CN107167975A (zh) 一种阵列基板、其检测方法、显示面板及显示装置
CN108847179B (zh) 一种显示面板及其驱动方法、显示装置
EP2760010A1 (en) Array substrate and driving method thereof and display device
CN110910812A (zh) 一种显示面板的像素电压补偿方法及装置
CN108735139B (zh) 一种阵列基板及其驱动方法、显示面板、显示装置
CN115762389A (zh) 显示面板和电子终端
US11144159B2 (en) Driving method of display panel, display panel and display device
US10726796B2 (en) Backlight drive circuit, driving method thereof, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant